CN1428005A - 在基体或块体特别是由半导体材料制成的基体或块体中切制出至少一个薄层的方法 - Google Patents
在基体或块体特别是由半导体材料制成的基体或块体中切制出至少一个薄层的方法 Download PDFInfo
- Publication number
- CN1428005A CN1428005A CN01809275A CN01809275A CN1428005A CN 1428005 A CN1428005 A CN 1428005A CN 01809275 A CN01809275 A CN 01809275A CN 01809275 A CN01809275 A CN 01809275A CN 1428005 A CN1428005 A CN 1428005A
- Authority
- CN
- China
- Prior art keywords
- pulse
- arbitrary
- energy
- layer
- energy pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000005520 cutting process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000000463 material Substances 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 title abstract description 9
- 230000003287 optical effect Effects 0.000 claims abstract description 5
- 239000011159 matrix material Substances 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000010894 electron beam technology Methods 0.000 claims description 11
- 239000007943 implant Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 5
- 230000009467 reduction Effects 0.000 claims description 5
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 2
- 230000005622 photoelectricity Effects 0.000 claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims 1
- 239000007767 bonding agent Substances 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 230000005693 optoelectronics Effects 0.000 abstract description 2
- 230000002045 lasting effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 238000012546 transfer Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000003486 chemical etching Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910017214 AsGa Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 238000010008 shearing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/16—Composite materials, e.g. fibre reinforced
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Optics & Photonics (AREA)
- Laser Beam Processing (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及一种从一基体或块体切制出至少一个薄层而形成一种用于电子、光电或光学元件或传感器的方法，该方法包括步骤如下：在所述元件中形成一个脆化区域，该脆化区域的厚度对应于准备被切掉的层体的厚度；以及将一个能量脉冲注入到所述元件中，所述能量脉冲的持续时间不超过声波穿过这个用来吸收所述脉冲能量的厚度区域的时间，所述脉冲能量在选择上可使所述的脆化区域产生分离。
Description
技术领域及背景技术
本发明涉及一种由一基体或块体特别是由半导体材料制成的基体或块体切制出至少一个簿层以便制作电子元件、光电元件或光学元件或传感器的方法。
在微电子、光电子学、或传感器领域的许多场合中，将一层基体传送到另一层基体上所涉及的工艺操作是构造出多种材料结构或特定元件的关键操作。用于传送的层可以包括也可以不包括已经做好或者部分完成状态的元件。
在这些应用中有一例涉及在绝缘基体上制硅(SOI)。通常所用绝缘体为具有多孔结构的SiO2，其上无法沉积高质量的单晶硅。用来制取这类结构的一类技术是分子附着技术，即“晶片结合”。这些技术都是本领域普通技术人员的公知技术，特别是这些技术由Q.Y.Tong和U.Gosele在Johnson Wiley&Son公司出版的Wiley IntersciencePublication上发表的“Semiconductor wafer bonding Science andTechnology”中进行了描述。正如该文章所述，采用该技术将两个基体(通常为硅基体)组合起来，其中一个旨在绝缘层(“源”基体)上形成硅，其被转移到另一个基体上从而形成新的“支撑”基体来支撑所述的SOI层。结合之前，先在基体的至少一个面上形成绝缘层，其通常为SiO2先，以便在SOI层下面获得一个嵌入式的绝缘体。
其它一些变化形式包括公知的“粘接的SOI”(BSOI)或者是“粘接蚀刻后背SOI”(bond etch back SOI即BESOI)。除了分子附着技术，这些变化形式还包括通过摩擦或机械敲击的物理方法和/或通过化学蚀刻方法将源基体去掉。除了分子附着技术之外，其它的变化形式还包括沿着弱化区域进行“切制”来分离，如专利文献US-A5374564(或者EP-A0533551)、US-A6020252(或者EP-A0807970)(沿着嵌入区进行分离)或者EP0925888中进行了描述(沿着一个多孔的嵌入层分开)。
这些层体转移技术都表明了一个基本问题，它们能将不同类型的材料组合在一起形成结构，而不能通过其它方法特别是沉积方法来形成。这些例子包括在石英上形成单晶硅基体，在硅上形成AsGa基体等。
这种具有嵌入式脆化层的方法的优点是能够基于晶体硅(或者在SiC、InP、AsGa、LiNbO3、LiTaO3等)来形成层体，并且层体的厚度可以很好的均匀性在几十个埃()到几个微米(μm，)之间变化，甚至还可获得更厚的层体。
除了制作基体外，还有许多应用实例，其中层转移技术能够很好地解决将部件或层体一体地形成在不适合的支撑体上的问题。这些层体转移技术在需要用部件或不用部件将一个精密层与其初始基体隔离(如分离或去掉所述基体)时也非常有用。
举例来说，越来越多的部件需要集成到那些与部件很难集成的支撑体上。举例来说这包括将部件集成到塑料基体或柔性基体上。术语“部件”是指任何微电子设备、光电子设备、或者传感器设备(如化学、机械、热力、生物或者生化传感器设备)，它们可以经过全部或部分的“加工”，即完全做好或部分做好。为了将这类部件集成到(不适合集成的)柔性支撑体上，可以使用层体转移方法进行，该方法在部件已经被做到适于集成的基体上之后实施。
在同一思想内，在将精密层转移到另一支撑体上的同时将精密层翻过来可以使工程技术人员能够更自由地设计结构，否则是不可能的。采用并翻转这类簿膜能够做出所谓的“嵌入式”结构如用于动态随机存贮器(DRAM)的嵌入式电容，与通常情况相比，先做出电容，再将其转移到另一个硅基体上，之后在新的基体上构造剩余的电路。另一例是制作双门晶体管。CMOS晶体管的第一个门采用传统的技术在一个基体上做出，然后翻过来并转移到第二基体上，在第二基体上做出第二个门从而完成该晶体管的制造，其中的第一门嵌在该结构中(例如参见K.Suzuki、T.Tanaka、Y.Tosaka、H.Horie和T.Sugii在IEICETrans.Electron.卷E78-C，1995年第360-367页发表的“High speedand low power N+-P+double gate SOI CMOS”)。
相同的情况还出现在例如电讯和微波领域。在这种情况下，部件优选在最后再集成到高阻抗通常至少为几千欧厘米(kΩ.cm)的支撑件上。然而，在与通常所用标准基体相同的成本和质量的条件下，并非一定要高阻抗的基体。在标准阻抗可获得直径为200毫米的硅、硅晶片以及直径为300毫米的硅晶片，然而在阻抗超过1kΩ.cm时，直径200毫米就不合适了，直径300毫米就根本不存在了。一种解决方法是：在标准基体上制作部件，然后在最后阶段将其转移到一个玻璃、石英、兰宝石等类型绝缘基体上的一个含有部件的精密层。
从技术角度出发，这些转移操作的主要优点是使其中加工有部件的层体的特性与最终支撑层的特性无关，因此在许多其它条件下是有利的。
这里特别要提及层转移技术，这种沿着弱化区(这里“弱化”是从机械角度出发的广义概念)或预定初始分离区进行分解分离(例如通过化学蚀刻)的层转移技术，这种技术在现在已知有多种，它们也可组合在一起进行切割。
例如，一种组合形式是机械分离(如专利文献EP0925888中公开的高压水流)。一种基于所谓“去除”(lift-off)原理的技术也能使簿层在不被消耗的情况下从初始的支撑体上分离下来，这些方法通常都使用化学蚀刻的方式有选择地作用于内嵌式中间层上，作为选择也可加上机械力。这类方法广泛用于III-V族元素转移到各类支撑体上情况(参见C.Camperi等人发表的在IEEE Transactions and PhotonicsTechnology卷3，12(1991)1123)。
EP0925888公开了另外一例通过破裂沿着内嵌层切割的方法，其中内嵌层是一种由机械装置将水流加压喷射到所切区域附近而加工出来的多孔结构。如专利文献FR2796491所述也可使用加压喷射气流，或者如专利文献WO00/26000所述使用牵引力。还可适当地插入一个刀片。
其它的例子所涉及的都是通过植入技术来获得弱化区域。可沿着该弱化区域进行切割，作为选择还可将所述的植入技术与特定装置组合起来加上上述的机械力(或这类的其它装置)和/或化学蚀刻作用和/或热处理作用等。这类技术还出现在专利文献US5374564(或EPA0533551)、US6020252(或EP0807970)和WO0/61841。
多种装置都能用来沿着弱化区域触发或辅助切割。US6020252、US6013563、EP0961312和EP1014452这四篇专利文献例如对机械张力、剪切力、扭力、使用各种热源冷源(传统的锅炉、光学装置、激光、电磁场、电子束、深冷液体等)进行的热处理、中间层的激光切除等进行了更为详细地说明。
技术问题及发明内容
然而，前序中提及的层转移技术也同时具有一定的缺点。
基于(机械、化学等)细化的技术的缺点是要消耗牺牲基体，因此其不够经济。这类细化技术在实施起来还比较困难且费用较高。
基于外部机械力(剪力、扭力、弯力、张力)的组合方法，其缺点是通常需要足够的(分子或其它)附着力从而避免在弱化区域破裂所需应力作用下断裂。在一定的加工方法或场合中，由于会受到严格的限制(例如，不能加热、不能使用一定的溶剂或者化学物质、由于敏感部件存在破坏的危险不能在结构上施加牵引力等)，因此并非总能获得这类附着力。
在一定的应用场合中，基于退火和其它热处理的技术与提升的温度如层体最终所集成的支撑体的温度相矛盾。例如，(在使用塑料材料时)新的支撑体不能忍受所需的温度。在另一例中，这种矛盾来自于材料的组合，特别是在材料间热膨胀系数差别很大时，组件在温度升高时其非一致性会大到使其破裂(这出现在例如硅和石英的组合结构中)。
基于化学蚀刻的技术具有攻击性，这就使它们与层体最终所转移集成到的支撑体相矛盾，或者与所述导体上已有的部件不兼容。
在其它的组合形式中，文献US6013563和EP1014452都描述或提及了一种基于光束和/或电子束的技术。
文献US6013563涉及使用光束和/或电子束来加热结构。
文献EP1014452描述了一种方法，该方法中，一种专用的光源(X射线、UV光、可见光、红外光、微波、激光等)适于进行分离。例如，其中所述的实施例在使用激光时涉及所述中间层的激光分离，其引导发明家优选使用高功率的激光脉冲(最优选的能量密度在100毫焦每平方厘米(mJ/cm2)到500mJ/cm2)以及长时间的激光脉冲(优选的持续时间在1纳秒(ns)至1000ns之间，最为优选的持续时间在10ns到100ns之间)。该发明家还提到方法实施中所需发送的高能量可能损坏将被转移的层体。
本发明的一个目的是提供一种沿弱化区域进行切割的方法，其不依赖温度的升高、化学蚀刻或者(以切除或其它方法进行)所述弱化层的分解。
本发明的一个方法是权利要求1所述的方法。
在该方法中，弱化层的分离是将一能量脉冲注入到基体中并形成一个其幅值适于弱化层产生分离的声波来进行分离的。
该方法在加上权利要求2到25所述的特征后更好。
本发明在权利要求26中还提供一种用来实施所述方法的装置。
该装置最好采用权利要求27到29中任一项所定义的装置。
附图说明
参见附图及下面的说明，本发明的特征及优点将更加清楚，其中：
图1是剖视图，其是在植入并附着后的一组半导体和绝缘基体的剖视图；
图2所示是在能量沉积时材料中所沉积的能量与激光器之间的关系；
图3是在给定常量下曲线P(x)形式的声波；
图4是断裂后曲线P(x)形式的声波；
图5是用来沉积激光脉冲能量的装置；
图6是在使用电子束加热半导体基体的表面层时用来沉积能量的装置。
具体实施方式
在本发明优选的第一实施例中，操作步骤如下。起始材料为半导体晶片2，如厚度约为500um的硅晶片(参见图1)，其表面1被磨光，质子以一定的能量植入所述表面从而使其渗入半导体的深度略大于所制半导体簿层的厚度λ。例如，为了制作厚度约为1um的层体，质子的能量应约为150电子伏特(keV)。
之后，制备一个绝缘基体4，在图1所示的实施例中，其是一个其上盖有一层厚度通常为几十个微米SiO2层的硅基。
之后，将基体4和2通过一种公知的分子附着方法粘结起来(该方法例如参见Q.Y.Tong和U.Gosele在Johnson Wiley&Son公司出版的Wiley Interscience Publication发表的“Semiconductor wafer bondingScience and Technology”)。
如图1b所示，这就形成了一个块状体。然后从该半导体晶片2的自由表面即图1b所示的表面13对该块脉冲加热。加热的目的是提高被加热所影响的厚度ε0内所形成的压力，该压力必须使所形成的声波能够使植入或通过其它装置弱化的植入层7断裂。为了加热表面13下面厚度为ε0的层体，必须进行“常量加热”，或者接近是“常量加热”。加热会引起膨胀，但其仅是以声波的形式以声速传播。如果加热进行的时间t短于声波穿过加热层厚度(ε0)一半的时间，那么该层的中心不会在整个加热期间进行膨胀。因此加热以“常量”进行，并满足下面的公式，其中C是声速：
t＜ε0/2C
此关系式的量级由三维空间中所需实现的很短的声波来决定。
特别是在能量脉冲的持续时间小于或者与声波穿过这个用来吸收所述脉冲能量的厚度区域的时间属于一个量级时，所述脉冲能量在选择上可使所述的弱化区域产生分离。
为了确保出现断裂，必须使ε0与被拆的层体厚度λ处于同一个量级，即微米级。我们知道，在半导体如硅中，声速大约为2×10米3/秒(m·s-1)。因此，上述关系表明脉冲时间必须为1ns级或小于1ns，优选小于0.5ns，这一时间非常短，可用特定的激光或电子束来实现。
一旦上述条件得到满足，声波压缩或膨胀的幅值就可由Gruneisen关系式来表示：
这里：Г是Gruneisen常数，对于硅来说，其约为1.5；
ρ为介质的密度，其约为2.5×103(国际单位)；
举例来说，假定脉冲加热使硅体的温度升高Δθ＝75℃，每克的加热量为0.75焦耳，其中： (国际单位)
将这些数据带入上述公式中，可以发现通常压力为105Mpa，或者是1.05kbar。从中可以看到声波的幅值在膨胀形式下与材料的内聚力为同一量级，因此其是一种能够通过离子植入来破坏弱化层体的作用。最后可以看到仅仅升高到75℃就能在能量沉积点处获得高压，同时一旦该能量深入到基体的厚度中去，温度升高会小于1℃。因此这是一种真正意义上的分层方法。
声波的波形取决于沉积能量在材料中的分布。如果在零时刻就能将能量沉积下来，并且如果半导体深度x的函数——分布ε(x)是图2a所示的指数函数，那么在所述时刻，压力应为图2b曲线所示的P(x)。实际上，分布曲线Po(x)会由于沉积期间的膨胀而变形(这永远都不是瞬时的)。
该初始压力分成两股压力波，一股向后(沿着X的方向)，另一股的方向相反，其在自由面上反射然后也向后，但此时其形式为膨胀波。图3所示为压力波在某一时刻在整个介质2中的完整波形。从中可以看出整个脉冲即曲线下面的区域为零，这是必须的，因为用于加热的激光或电子束是准零脉冲。当膨胀波到达破坏力假定为T的植入层时，如图4所示由于要向下游传送，该波的一部分被截去。因此，层体5以及支撑体4所收到的脉冲不为零，从而使所述物质以低速射出。
下面来看看表面13是如何被脉冲加热的。从上面的内容可以看出被加热的厚度约为1um，其大约对应于2.5×10-4g/cm2的材料质量。因此，为了获得达到上述的脉冲温升75℃的目标，波束的能量密度必须达到约1.87×10-4J/cm2。该能量值非常小。为了将层体从φ300mm的晶片上分离下来，激光脉冲或电子束的能量应达到0.13J(！)。
实际上，必须要用更高的能量才行，因为在能量沉积时会出现膨胀，并且能量也不可能以理想方式被吸收，即其包括一个不能有效提升压力的扩散尾段。实际使用中，所需用来分离φ300mm晶片的能量大约为13焦耳。
为了在表面13上沉积所需的能量，还可使用非常短的脉冲激光器如钇铝石榴石(YAG)激光器，例如其带有一到两级的放大以及波峰被饱和板浸渍的Q转换导频从而使脉冲达到0.1ns到1ns之间。为了使单位脉冲达到更高的能量，最后一级放大可由钕玻璃制成。由此就可得到图5所示的配置。镜头系统L1和L2用来对波束进行变换从而使波束在整个表面13上形成均匀的能量密度，在现有技术条件下表面13的直径可达到300mm。装置一旦启动，波长接近1.06um的激光束必须与构成基体2的半导体部件耦合。当该半导体部件由硅制成时，如果直接使用1.06um的波束，那么能量吸收所出现的平均厚度约为100um，这一值太大了。为了减少能量沉积的厚度，必须增加介质2的吸收性能。这可通过以下步骤来实现：
1)采用现有的基于非线性效应板公知技术使激光束的频率加倍、三倍或者四倍；
2)表面掺杂，如通过离子方式植入磷或砷从而减少阻值并提高其对1μm波长的吸收性；
3)将一个很簿的吸收层沉积在表面13上，如厚度为1um的金属层。
为了沉积能量，参见图6还可以使用脉冲二极管12来产生脉冲电子束10。为了确保在层体2上渗入1um的量级，电子束的能量必须限定到大约30keV。对于φ300mm的表面来说，为了沉积大约3焦耳的能量，考虑到介质2所具有的较好吸收性，输送到二级管的电流应为150kA。
在本发明另一非限定性的优选实施形式中，如上所述能量以1.06um激光束的形式直接沉积在植入层1中，这里其用来使半导体2断裂。这里用硅半导体部件进行说明。假定硅对YAG的波长是非常透明的，这样照射表面13或其相反面就能达到叠块2、4中心的层体7。采用植入层体的优点是比原始的晶体具有更好的吸收性，甚至在用质子进行植入时也是这样。植入磷离子、砷离子或其它任何合适的元素也可以大大提高其吸收性。显然，在这种条件下，所形成的膨胀波大约是前述情况的两倍，同时其它参数不变。此外，由于不再需要确保能够所沉积的层体与植入的层体平行，因为它们是同一层体，因此实现起来更加容易。这种沉积还具有不需粘结的优点，而粘结所需要的牵引力非常大。植入层7分离后形成的两个部分均接收一个净脉冲。换句话说，结合的界面3仅受到压缩波的作用，与表面13相反的面沉积到一个机械咬合介质，从而能够接收压缩声波使其不会以膨胀的形式从所述表面反射。这种衰减器由一个厚度10mm或20mm的、永久或临时结合到表面13相反面的硅石板构成。
本发明可在工业上用来生产SOI型基体。
Claims (29)
1、一种从一基体或块体切制出至少一个簿层而形成一种用作电子、光电或光学元件或传感器的方法，其特征在于该方法包括以下步骤：
在所述元件中形成一个弱化区域，该弱化区域的厚度对应于准备被切掉的层体的厚度；以及
将一个能量脉冲注入到所述元件中，所述能量脉冲的持续时间小于或者与声波穿过这个用来吸收所述脉冲能量的厚度区域的时间属于一个量级，所述脉冲能量在选择上可使所述的弱化区域产生分离。
2、如权利要求1所述的方法，其特征在于弱化区域是一个多孔区。
3、如权利要求1所述的方法，其特征在于弱化区域由沉积形成。
4、如权利要求1所述的方法，其特征在于弱化区域由植入形成。
5、如权利要求4所述的方法，其特征在于所述的植入是磷和/或砷和/或质子和/或稀有气体的植入。
6、如前述任一权利要求所述的方法，其特征在于形成元件的基体或块体由半导体材料和/或LiNbO3和/或LiTaO3或基于这些材料的复合材料构成。
7、如权利要求6所述的方法，其特征在于形成元件的基体或块体由硅和/或SiC和/或GaAs和/或InP和/或GaN和/或SiGe和/或Ge和/或LiNbO3和/或LiTaO3或基于这些材料的复合材料构成。
8、如前述任一权利要求所述的方法，其特征在于在弱化步骤之后，所述的元件结合到另一支撑体上，能量脉冲就注入到所形成的块体中。
9、如权利要求7所述的方法，其特征在于其中的结合是分子附着型结合或者是通过粘接剂进行的结合。
10、如权利要求7或8所述的方法，其特征在于由所述结合形成的块体包括一SiO2、Si3N4层或者这两种材料的组合。
11、如前述任一权利要求所述的方法，其特征在于能量脉冲通过激光束进行沉积。
12、如前述权利要求1到10中任一权利要求所述的方法，其特征在于能量脉冲通过电子束进行沉积。
13、如前述任一权利要求所述的方法，其特征在于脉冲宽度小于1ns。
14、如前述任一权利要求所述的方法，其特征在于该脉冲为单脉冲。
15、如前述任一权利要求所述的方法，其特征在于该脉冲重复多次。
16、如前述任一权利要求所述的方法，其特征在于能量脉冲经过一个充分磨光的表面被沉积。
17、如权利要求4或其与权利要求5-16中任一权利要求组合形成的方法，其特征在于能量脉冲经过一个与形成植入相同的表面而被沉积。
18、如权利要求1-13中任一权利要求所述的方法，其特征在于能量脉冲由一个与形成植入相反的表面而被沉积。
19、如前述任一权利要求所述的方法，其特征在于能量脉冲通过选择性的吸收直接沉积在弱化区域或其附近。
20、如权利要求19所述的方法，其特征在于选择性地吸收特性由掺杂获得。
21、如权利要求19所述的方法，其特征在于在一金属层中进行选择性地吸收。
22、如权利要求21所述的方法，其特征在于在沉积层中获得选择性的吸收。
23、如权利要求21所述的方法，其特征在于选择性地吸收在一个其属性已通过植入而被改变的导体中获得。
24、如前面任一权利要求所述的方法，其特征在于能量脉冲在所有或部分部件完成后再沉积。
25、一种制作电子或光电或光学元件或传感器的方法，其特征在于其用来实施前面任一权利要求所述的方法。
26、一种用来实施前面任一权利要求所述方法的装置，其特征在于其包括用来生成能量脉冲的装置，所述能量脉冲的宽度小于或者与声波穿过这个用来吸收所述脉冲能量的厚度区域的时间属于一个量级。
27、如权利要求26所述的装置，其特征在于所述装置包括一个YAG或一个掺钕玻璃激光器，该激光器适于发射宽度小于1ns的脉冲。
28、如权利要求26所述的装置，其特征在于所述装置包括激光器或者一片固体激光器。
29、如权利要求26所述的装置，其特征在于其包括一个脉冲二极管型脉冲加速器，该加速器用来发射宽度为纳秒级的电子束。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR00/05549 | 2000-04-14 | ||
| FR0005549 | 2000-04-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1428005A true CN1428005A (zh) | 2003-07-02 |
| CN100337319C CN100337319C (zh) | 2007-09-12 |
Family
ID=8849773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018092756A Expired - Lifetime CN100337319C (zh) | 2000-04-14 | 2001-04-17 | 在基体或坯料元件特别是由半导体材料制成的基体或坯料元件中切制出至少一个薄层的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6951799B2 (zh) |
| EP (1) | EP1273035B1 (zh) |
| JP (1) | JP2003531492A (zh) |
| KR (1) | KR100742790B1 (zh) |
| CN (1) | CN100337319C (zh) |
| AU (1) | AU2001254866A1 (zh) |
| WO (1) | WO2001080308A2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440478C (zh) * | 2003-08-12 | 2008-12-03 | S.O.I.Tec绝缘体上硅技术公司 | 由双面施予晶片生成半导体材料薄层的方法 |
| CN103890908A (zh) * | 2011-10-18 | 2014-06-25 | 富士电机株式会社 | 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法 |
| CN104428886A (zh) * | 2012-07-03 | 2015-03-18 | 法国原子能及替代能源委员会 | 硅＜100＞的自支撑层的分离 |
| CN105023876A (zh) * | 2014-04-16 | 2015-11-04 | 索泰克公司 | 转移有用层的方法 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
| JP4659300B2 (ja) | 2000-09-13 | 2011-03-30 | 浜松ホトニクス株式会社 | レーザ加工方法及び半導体チップの製造方法 |
| FR2830983B1 (fr) * | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
| TWI326626B (en) | 2002-03-12 | 2010-07-01 | Hamamatsu Photonics Kk | Laser processing method |
| CN100485902C (zh) | 2002-03-12 | 2009-05-06 | 浜松光子学株式会社 | 基板的分割方法 |
| EP2216128B1 (en) | 2002-03-12 | 2016-01-27 | Hamamatsu Photonics K.K. | Method of cutting object to be processed |
| FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| US7176108B2 (en) * | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| TWI520269B (zh) | 2002-12-03 | 2016-02-01 | Hamamatsu Photonics Kk | Cutting method of semiconductor substrate |
| EP1427002B1 (en) * | 2002-12-06 | 2017-04-12 | Soitec | A method for recycling a substrate using local cutting |
| TWI233154B (en) * | 2002-12-06 | 2005-05-21 | Soitec Silicon On Insulator | Method for recycling a substrate |
| FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| FR2852250B1 (fr) | 2003-03-11 | 2009-07-24 | Jean Luc Jouvin | Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau |
| EP1609559B1 (en) * | 2003-03-12 | 2007-08-08 | Hamamatsu Photonics K. K. | Laser beam machining method |
| EP1482548B1 (en) | 2003-05-26 | 2016-04-13 | Soitec | A method of manufacturing a wafer |
| US7052978B2 (en) * | 2003-08-28 | 2006-05-30 | Intel Corporation | Arrangements incorporating laser-induced cleaving |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US7772087B2 (en) * | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| JP4694795B2 (ja) * | 2004-05-18 | 2011-06-08 | 株式会社ディスコ | ウエーハの分割方法 |
| FR2880189B1 (fr) * | 2004-12-24 | 2007-03-30 | Tracit Technologies Sa | Procede de report d'un circuit sur un plan de masse |
| FR2886051B1 (fr) | 2005-05-20 | 2007-08-10 | Commissariat Energie Atomique | Procede de detachement d'un film mince |
| US7427554B2 (en) * | 2005-08-12 | 2008-09-23 | Silicon Genesis Corporation | Manufacturing strained silicon substrates using a backing material |
| FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| KR100858983B1 (ko) * | 2005-11-16 | 2008-09-17 | 가부시키가이샤 덴소 | 반도체 장치 및 반도체 기판 다이싱 방법 |
| FR2899378B1 (fr) | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
| US9362439B2 (en) * | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
| FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| JP5839538B2 (ja) * | 2011-03-17 | 2016-01-06 | リンテック株式会社 | 薄型半導体装置の製造方法 |
| RU2469433C1 (ru) * | 2011-07-13 | 2012-12-10 | Юрий Георгиевич Шретер | Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты) |
| US8841742B2 (en) | 2011-09-27 | 2014-09-23 | Soitec | Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods |
| US8673733B2 (en) * | 2011-09-27 | 2014-03-18 | Soitec | Methods of transferring layers of material in 3D integration processes and related structures and devices |
| US9499921B2 (en) * | 2012-07-30 | 2016-11-22 | Rayton Solar Inc. | Float zone silicon wafer manufacturing system and related process |
| FR3002687B1 (fr) * | 2013-02-26 | 2015-03-06 | Soitec Silicon On Insulator | Procede de traitement d une structure |
| FR3007892B1 (fr) * | 2013-06-27 | 2015-07-31 | Commissariat Energie Atomique | Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive |
| JP6487454B2 (ja) * | 2014-02-07 | 2019-03-20 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 層状半導体構造体の製造方法 |
| JP5885768B2 (ja) * | 2014-03-17 | 2016-03-15 | キヤノン株式会社 | 生体検査装置 |
| CN106548972B (zh) | 2015-09-18 | 2019-02-26 | 胡兵 | 一种将半导体衬底主体与其上功能层进行分离的方法 |
| JP6444462B2 (ja) * | 2017-08-03 | 2018-12-26 | キヤノン株式会社 | 生体検査装置 |
| FR3076067B1 (fr) | 2017-12-21 | 2020-01-10 | Universite De Franche-Comte | Procede de fabrication de composite a couche mince ultra-plane |
| US11414782B2 (en) | 2019-01-13 | 2022-08-16 | Bing Hu | Method of separating a film from a main body of a crystalline object |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1324525A1 (ru) * | 1985-07-01 | 1992-05-30 | Научно-исследовательский институт ядерной физики при Томском политехническом институте им.С.М.Кирова | Способ обработки полупроводниковых материалов |
| FR2666759A1 (fr) * | 1990-09-19 | 1992-03-20 | Bourgogne Technologies | Dispositif de decapage par transparence d'un film de plastique a l'aide d'un laser, et applications a la projection et au marquage. |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP3352340B2 (ja) * | 1995-10-06 | 2002-12-03 | キヤノン株式会社 | 半導体基体とその製造方法 |
| IT1282722B1 (it) * | 1996-03-01 | 1998-03-31 | Pirelli | Metodo ed apparato per la pulitura di stampi di vulcanizzazione di articoli in materiale elastomerico |
| FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| US6159825A (en) * | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
| US6033974A (en) * | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6418999B1 (en) | 1997-12-26 | 2002-07-16 | Cannon Kabushiki Kaisha | Sample separating apparatus and method, and substrate manufacturing method |
| US6503321B2 (en) | 1998-02-17 | 2003-01-07 | The Trustees Of Columbia University In The City Of New York | Slicing of single-crystal films using ion implantation |
| JP3809733B2 (ja) * | 1998-02-25 | 2006-08-16 | セイコーエプソン株式会社 | 薄膜トランジスタの剥離方法 |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| FR2785217B1 (fr) | 1998-10-30 | 2001-01-19 | Soitec Silicon On Insulator | Procede et dispositif pour separer en deux tranches une plaque de materiau notamment semi-conducteur |
-
2001
- 2001-04-17 JP JP2001577603A patent/JP2003531492A/ja active Pending
- 2001-04-17 EP EP01927984A patent/EP1273035B1/fr not_active Expired - Lifetime
- 2001-04-17 KR KR1020027013794A patent/KR100742790B1/ko active IP Right Grant
- 2001-04-17 AU AU2001254866A patent/AU2001254866A1/en not_active Abandoned
- 2001-04-17 WO PCT/FR2001/001179 patent/WO2001080308A2/fr active Application Filing
- 2001-04-17 CN CNB018092756A patent/CN100337319C/zh not_active Expired - Lifetime
-
2002
- 2002-10-11 US US10/268,776 patent/US6951799B2/en not_active Expired - Lifetime
-
2005
- 2005-06-01 US US11/140,910 patent/US7169686B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440478C (zh) * | 2003-08-12 | 2008-12-03 | S.O.I.Tec绝缘体上硅技术公司 | 由双面施予晶片生成半导体材料薄层的方法 |
| CN103890908A (zh) * | 2011-10-18 | 2014-06-25 | 富士电机株式会社 | 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法 |
| CN103890908B (zh) * | 2011-10-18 | 2016-08-24 | 富士电机株式会社 | 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法 |
| CN104428886A (zh) * | 2012-07-03 | 2015-03-18 | 法国原子能及替代能源委员会 | 硅＜100＞的自支撑层的分离 |
| CN105023876A (zh) * | 2014-04-16 | 2015-11-04 | 索泰克公司 | 转移有用层的方法 |
| CN105023876B (zh) * | 2014-04-16 | 2019-05-17 | 索泰克公司 | 转移有用层的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001080308A2 (fr) | 2001-10-25 |
| WO2001080308A3 (fr) | 2002-02-07 |
| KR20030022108A (ko) | 2003-03-15 |
| CN100337319C (zh) | 2007-09-12 |
| JP2003531492A (ja) | 2003-10-21 |
| AU2001254866A1 (en) | 2001-10-30 |
| US6951799B2 (en) | 2005-10-04 |
| EP1273035A2 (fr) | 2003-01-08 |
| US20050227456A1 (en) | 2005-10-13 |
| US20030162367A1 (en) | 2003-08-28 |
| KR100742790B1 (ko) | 2007-07-25 |
| EP1273035B1 (fr) | 2012-09-12 |
| US7169686B2 (en) | 2007-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100337319C (zh) | 在基体或坯料元件特别是由半导体材料制成的基体或坯料元件中切制出至少一个薄层的方法 | |
| CN100474556C (zh) | 联合注入后的薄层灾变转移的方法 | |
| KR100452056B1 (ko) | 이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법 | |
| JP4222644B2 (ja) | 特に電子構成品を含む半導体材料薄膜の製法 | |
| KR100753741B1 (ko) | 전자 회로용의 자립 반도체 박층을 얻는 방법 | |
| JP4884979B2 (ja) | オーミックコンタクトを介在させて形成することによって２つのプレートをシールするための方法 | |
| KR100991395B1 (ko) | 제어된 기계적 강도를 가진 분리가능 구조물 및 동 구조물을 생산하는 방법 | |
| EP0996150B1 (fr) | Procédé de réalisation de composants passifs et actifs sur un même substrat isolant | |
| KR101568890B1 (ko) | 컴포지트 구조물 위에 에피택시얼하게 성장된 층을 제조하는 방법 | |
| JP5258564B2 (ja) | 支持体上に薄膜を転写する方法 | |
| US20030077885A1 (en) | Embrittled substrate and method for making same | |
| TWI492275B (zh) | The method of manufacturing the bonded substrate | |
| KR20060017615A (ko) | 유용층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법 | |
| EP3840033A1 (fr) | Procédé de fabrication d'un substrat rf-soi à couche de piégeage issue d'une transformation cristalline d'une couche enterrée | |
| US10978311B2 (en) | Method for thinning solid body layers provided with components | |
| KR101698912B1 (ko) | 삼중 주입을 사용하는, 클리빙에 의해 실리콘 박막을 분리하는 방법 | |
| CN103426969A (zh) | 通过剥脱产生和转印表面形态的方法 | |
| KR101222498B1 (ko) | 박층 분리 방법 | |
| US11195711B2 (en) | Healing method before transfer of a semiconducting layer | |
| US11664277B2 (en) | Method for thinning solid-body layers provided with components | |
| JP2002536708A (ja) | 光学用シリコン層を基板上に形成する方法および該方法による光学素材の製造方法 | |
| KR20150023514A (ko) | 층을 전사하기 위한 프로세스 | |
| KR20240065035A (ko) | 얇은 층의 전사를 위한 도너 기판 및 연관된 전사 방법 | |
| KR20090107919A (ko) | 접합 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070912 |
|
| CX01 | Expiry of patent term |