JP2003531492A - 特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り出す方法 - Google Patents

特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り出す方法

Info

Publication number
JP2003531492A
JP2003531492A JP2001577603A JP2001577603A JP2003531492A JP 2003531492 A JP2003531492 A JP 2003531492A JP 2001577603 A JP2001577603 A JP 2001577603A JP 2001577603 A JP2001577603 A JP 2001577603A JP 2003531492 A JP2003531492 A JP 2003531492A
Authority
JP
Japan
Prior art keywords
pulse
energy
layer
substrate
injected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001577603A
Other languages
English (en)
Inventor
ロシュ、ミッシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2003531492A publication Critical patent/JP2003531492A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Abstract

(57)【要約】 本発明は、電子工学又は光電子工学又は光学向け部品又はセンサー用のエレメントを形成する基板又はインゴットから少なくとも一枚の薄層を切り出す方法に関する。本発明は、切り出すべき薄層の厚さに対応する厚さの脆化領域を前記エレメント内に形成する脆化工程、及び前記脆化領域において劈開を生起するように選ばれたエネルギー強度で前記脆化領域のエネルギー吸収厚さを音波が通過するに要する時間と同程度以下の時間だけ持続するエネルギーパルスを前記エレメント内に注入する工程を備えたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】 本発明は、電子工学又は光電子工学又は光学向け部品又はセンサーを製造する
ための特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り
出す技術に関する。
【０００２】 マイクロエレクトロニクスやオプトエレクトロニクス部品或いはセンサーの分
野に関連する多くの用途において、或る基板の層を別の基板上に移す技術的操作
は様々な材料構造や特別な構成部品の製作を可能にする重要な鍵となる操作であ
る。この場合、移される層には、完成又は完成途中の構成部品が含まれているこ
ともあり、或いは含まれていないこともある。
【０００３】 そのような用途の一例は、シリコン・オン・インシュレータ（ＳＯＩ）基板の
製造である。一般に、使用される絶縁体はアモルファス構造のＳｉＯ２であり、
この絶縁体の上には単結晶質のシリコンを析出させることはできない。ＳＯＩ構
造を作るための一つの技術カテゴリーでは、「ウエハ接合」と呼ばれる幾つかの
分子接着技法に依存している。これらの技法は当業者には公知であり、特に、例
えばジョンソン・ウィーリー・アンド・サン・インコーポレーテッド刊、ウィー
リー・インターサイエンス・パブリケーション誌に掲載のトン及びゲーゼレによ
る報文「半導体ウエハ接合科学と技術」("Semiconductor wafer bonding Scienc
e and Technology", by Q.Y. Tong & U. Goesele, Wiley Interscience Publica
tion, Johnson Wiley & Sons. Inc.）に述べられている。この報文に述べられて
いるように、係る技法を用いて二枚の基板（一般にシリコン基板）を接合する際
には一方の基板がシリコン・オン・インシュレータ層形成用基板（ソース基板）
となり、この基板が他方の基板、即ち、ＳＯＩ層を支持する新らたな「支持」基
板となるほうの基板上に移されることになる。絶縁層、一般にはＳｉＯ２層は、
両基板を組み合わせる前に予め少なくとも一方の基板の表面上に形成しておくこ
とが好ましく、これにより最終的にＳＯＩ層の下層に位置する埋め込み絶縁層を
得ることができる。
【０００４】 幾つかの変形例も「接合型ＳＯＩ（ＢＳＯＩ）」或いは「接合エッチバックＳ
ＯＩ（ＢＥＳＯＩ）」として知られている。これらの変形例では、分子接着に加
えて、研磨もしくは機械的ラッピング形式の技法及び／又は化学エッチング形式
の技法によってソース基板を物理的に除去することが必要である。別の変形例で
は分子接着に加えて脆化領域に沿った「切断」による分離が必要であり、これら
には例えば米国特許第５３７４５６４号明細書（又は欧州特許公開第０５３３５
５１号公報）、米国特許第６０２０２５２号明細書（又は欧州特許公開第０８０
７９７０号公報）に述べられている方法（埋め込み領域に沿った分離）、或いは
欧州特許第０９２５８８８号公報に述べられている方法（多孔質状に形成された
埋め込み層に沿った破断による分離）がある。
【０００５】 これらの薄層移し替え技術は、別の方法、特に沈着法では不可能な各種材料の
組合せ構造の製作を可能にすると言う一般的性質を備えている。そのような例に
は、石英上の単結晶シリコン基板、シリコン上のＡｓＧａ基板などがある。
【０００６】 埋め込み脆化層の形成を伴うこのような方法の利点は、数十オングストローム
（Å）から数ミクロン（μｍ）の厚さ範囲の非常に均一性の高い結晶性シリコン
（又はＳｉＣ、ＩｎＰ、ＡｓＧａ、ＬｉＮｂＯ３、ＬｉＴａＯ３等々）による薄
層を作製できる点にある。もちろん、更に厚い層を作ることも可能である。
【０００７】 基板の作製以外にも、本来は複数の構成部品又は層の集積化に不適な支持体上
にこれら構成部品又は層を作り込むのに好適な解決策を提供し得る層移し替え技
術には、数多くの応用例が存在する。これらの層移し替え技術は、構成部品を有
するか否かに拘わらず、或る薄層を元の基板から例えば分離又は基板の除去によ
って切り離す必要がある場合にも非常に有効である。
【０００８】 例えば、さらに多くの構成部品を、そのような構成部品の作製が可能な支持体
とは異なる支持体上に作り込まなければならないような場合がある。即ち、プラ
スチック製の可撓性基板上に多数の構成部品を作り込むような場合である。尚、
ここで言う「構成部品」とは、加工処理が完全又は部分的に済んだもの、即ち完
成品又は半完成品としてのあらゆる電子工学デバイス、光電子工学デバイス、又
はセンサーデバイス（例えば、化学的、機械的、熱的、生物学的、又は生化学的
センサーデバイス）を意味する。そのような構成部品を可撓性基板（可撓性基板
はそのような作り込みに不適である。）の上に作り込むには層移し替え技術を利
用することができ、この場合、作り込みに適した別の基板上に予め構成部品を作
り込んでおき、その後、層移し替え技術を実行すればよい。
【０００９】 これと同じ考えで、薄層を別の支持体へ移し替える際に反転させると、他の手
法では不可能なような構造の設計にとって貴重な設計の自由度を得ることができ
る。この薄膜を得てからそれを反転させるやり方によれば所謂「埋め込み型」の
構造、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）用の埋め込み型
コンデンサーの作り込みが可能であり、この場合、通常とは異なって最初にコン
デンサーを作り、次にこれを別のシリコン基板に移し、その後、これを基板とし
てその上に残りの回路を作ることになる。もう一つの例は二重ゲートトランジス
タの製造の場合である。この場合、ＣＭＯＳトランジスタの第一ゲートを常法に
従って一枚の基板上に作り、それからこれを反転させて第二の基板上に移し、こ
の第二の基板上で上記トランジスタの第二ゲートを作ってトランジスタを完成さ
せ、第一のゲートを構造内に埋め込まれたまま残すようにする（例えば、鈴木ら
による「高速低電力ｎ＋−ｐ＋二重ゲートSOI CMOS」（K. Suzuki, T. Tanaka,
Y. Tosaka, H. Horie, and T. Sugii; "High speed and low power n＋-p＋ dou
ble gate SOI CMOS", IEICE Trans. Electron., Vol. E78-C, 1995, pp.360-367
）を参照）。
【００１０】 同様の状況は、例えば遠距離通信及びマイクロ波関連用途の分野でも見ること
ができる。この場合、最終的に構造部品が集積される支持体としては、通常は最
低でも数ｋΩ・ｃｍの高い固有抵抗を有するものであることが好ましい。しかし
ながら、高い固有抵抗の基板は、通常用途の標準基板と同等の値段及び品質で入
手できるとは限らない。シリコン基板の場合、直径２００ｍｍのウエハと直径３
００ｍｍのウエハについては標準的な固有抵抗のものは入手できるが、１ｋΩ・
ｃｍよりも高い固有抵抗のものは２００ｍｍウエハでは入手が非常に困難で、３
００ｍｍウエハでは存在すらしていない。これに対する一つの解決策は、構成部
品を標準基板上に作製した後、これを最終段階でガラス、石英、サファイア、そ
の他のタイプの絶縁基板上に設けられている構成部品を含む薄層の上に移し替え
ることである。
【００１１】 技術的な観点からは、これらの移し替え操作は、構成部品を作製した薄層の特
性を、最終支持体層の特性とは無関係なものとすることができると言う大きな利
点を有し、従ってこの手法は他の多くの状況下でも有利である。
【００１２】 ここで、脆弱領域（尚、「脆弱」という用語は広義に且つ力学的な観点で解釈
されるべきである）或いは選択的な分離（例えば化学エッチングによる分離）を
引き起こすように予め特定された領域に沿った破断又は分離による層移し替え技
術に特に関連して、切断を引き起こす工程又は組み合わせ工程に関する幾つかの
技術が知られている。
【００１３】 例えば、或る組み合わせ工程は特に機械的な分離に基づいている（欧州特許第
０９２５８８８号明細書に示されているような高圧ウォータージェット法）。ま
た、所謂「リフトオフ」原理に基づく或る技術でも、支持体を浪費すること無く
薄層をその最初の支持体から分離可能である。一般にこれらの方法では、付加的
に機械的な力を適用しつつ、埋め込み中間層に選択的に作用する化学エッチング
を利用している。この種の方法は、種々のタイプの支持体上にIII-Ｖ属元素の金
属を移し替えるのに広く利用されている（キャンペリらによる報文（C. Camperi
et al., IEEE Transaction and Photonice Technology, Vol. 3, 12 (1667) 11
23）を参照）。
【００１４】 もう一つの例として、欧州特許第０９２５８８８号明細書には、切断すべき領
域の近傍に加圧した水ジェットを当てるという機械的手段を用い、多孔質に形成
された埋め込み層に沿って破断を起こすことにより切断することが述べられてい
る。圧縮空気のジェットもフランス特許第２７９６４９１号明細書に述べられて
いるように使用可能であり、或いは国際公開公報ＷＯ００／２６０００に記載さ
れているように引張力を加えることもできる。また、ブレードを挿入することも
好適である。
【００１５】 別の例では、注入によって得られる脆弱領域を利用する。この注入に、必要に
応じて前述のような機械的な力を印加する特定手段（又は他の類似手段）及び／
又は化学エッチング及び／又は熱処理その他を組み合わせることにより、この脆
弱領域に沿って切断を果たすことができる。このような技術の例は、米国特許第
５３７４５６４号（又は欧州特許公開第０５３３５５１号）、米国特許第６０２
０２５２号（又は欧州特許公開第０８０７９７０号）、及び国際公開公報ＷＯ０
０／６１８４１号の各明細書に記載されている。
【００１６】 脆弱領域に沿う切断を開始又は助長するには様々な手段を採用することができ
る。米国特許第６０２０２５２号、同第６０１３５６３号、欧州特許第０９６１
３１２号、及び同第１０１４４５２号の各明細書には、例えば、引張力、せん断
力、ねじり力などの機械的な力の印加、種々の高温又は低温熱源（通常のオーブ
ン、照明手段、レーザー、電磁場、電子ビーム、極低温流体など）を使用する熱
処理、中間層のレーザー溶融蒸発などに関する明確な説明がなされている。
【００１７】 しかしながら、冒頭に述べた薄層移し替え技術は依然として幾つかの特別な欠
点を有している。
【００１８】 厚みを減じる（機械的又は化学的その他の方法により）ことに基づく技法は、
基板を浪費して犠牲にするという欠点を有し、これは経済的な面で不利である。
また、このような薄肉化技術は実施が極めて困難で高コストであることが多い。
【００１９】 外部から機械的な力（せん断、ねじり、曲げ、引張りなど）を印加することに
よる組み合わせ工程は、一般に脆弱領域を破断させるのに必要な応力のもとで破
壊されないような充分な強さの接着（分子接着など）が要求されるという欠点を
有する。そのような接着を得る方法は、非常に厳しい条件（例えば、加熱が不可
能、特定の溶剤その他の化学薬品の使用が不可能、繊細な構成部品を破壊する恐
れがあるため構造に引張力を加えることが不可能など）が定められている場合な
ど、或る種の製造方法又は用途によってはいつでも利用できるというものではな
い。
【００２０】 また、或る場合には、焼鈍その他の熱処理に基づく分離技術は、温度上昇、例
えば薄層を一体化すべき最終支持体の温度上昇の回避と両立できないという問題
に遭遇する。例えば、移し替え後の新らたな支持体は熱処理に必要な温度に耐え
られないことがある（これはプラスチック材料において起こる）。更に別の例で
は、この両立性の不適合の問題が材料同士の組み合わせに由来し、特にこれらの
材料の熱膨張率の違いが大きい場合は、充分に均一ではない組合せ構造が温度上
昇中に破断することがある（これは例えばシリコンと石英との組合せ構造の場合
に起こる）。
【００２１】 化学エッチングに基づく分離法は乱暴であり、従って移し替えの薄層が一体化
されるほうの最終支持体又は該薄層に既に設けられている構成部品にとって受け
入れがたい。
【００２２】 その他の組合せ工程による方法のうち、米国特許第６０１３５６３号及び欧州
特許第１０１４４５２号の各明細書は、光及び／又は電子ビームを照射する方法
について述べている。
【００２３】 即ち、米国特許第６０１３５６３号明細書には、構造の加熱のために光子及び
／又は電子のビームを照射することが述べられている。
【００２４】 また欧州特許第１０１４４５２号明細書には、任意の光子源（Ｘ線、ＵＶ光、
可視光、赤外光、マイクロ波、レーザーなど）によって好適に分離を引き起こす
方法が述べられている。そこでは例えばレーザーを用いたときの実施形態では当
該中間層のレーザー溶融蒸発について述べており、その場合、比較的大出力のレ
ーザーパルス（「最も好ましくは１００ｍＪ／ｃｍ３〜５００ｍＪ／ｃｍ３の範
囲のエネルギー密度」）と、比較的長い持続時間（「好適には１ｎｓ〜１０００
ｎｓの範囲の持続時間、最も好適には１０ｎｓ〜１００ｎｓの範囲の持続時間」
）とを使用することが好ましいとしている。そこではまた、実施に際しては移し
替えるべき薄層を損傷するおそれがあると言う欠点を避けるために比較的大きな
量のエネルギーを送り込む必要があると述べている。
【００２５】 本発明の目的は、温度上昇或いは前述脆弱層の化学エッチング又は分解（溶融
蒸発又はその他の方法による）によらずに脆弱領域に沿って薄層を切り出す方法
を提供することである。
【００２６】 本発明によれば、この目的は請求項１による方法によって達成される。
【００２７】 本発明による方法においては、基板内にエネルギーパルスを注入し、脆弱層に
劈開を生起するに充分な振幅の音波を発生させることによって脆弱層を劈開する
ものである。
【００２８】 この方法はまた、請求項２〜２５のいずれかの特徴と組み合わせると有利であ
る。
【００２９】 本発明はまた、上述の方法を実施するための装置も提供する。
【００３０】 この装置は、請求項２６〜２９のいずれか１つで特定される形式とすることが
有利である。
【００３１】 本発明の特徴と利点は、添付の図面を参照した以下の説明から更に明確に理解
されるものである。
【００３２】 本発明の第１の好適な実施形態における操作手順は以下の通りである。まず出
発材料は厚さ約５００μｍの半導体、例えばシリコンのウエハ（２）であり（図
１参照）、このウエハは片側の面（１）が研磨してあり、この面に対し、半導体
内部への侵入深さが作製すべき半導体薄層の厚さλよりも少し深くなるようなエ
ネルギーで陽子が注入されている。例えば約１μｍの厚さの薄層を作製するため
には、陽子を約１５０キロ電子ボルト（ｋｅＶ）のエネルギーで用いる。
【００３３】 その後、絶縁基板（４）を準備するが、この絶縁基板は、図１に示す実施形態
においては典型的な厚さが１０分の数マイクロメートル（μｍ）のＳｉＯ２層で
被覆されたシリコン基板である。
【００３４】 次いで両基板（４と２）を、今日では周知の方法を用いた分子接着によって接
合する（例えばジョンソン・ウィーリー・アンド・サン・インコーポレーテッド
刊、ウィーリー・インターサイエンス・パブリケーション誌に掲載のトン及びゲ
ーゼレによる「半導体ウエハ接合科学と技術」("Semiconductor wafer bonding
Science and Technology", by Q.Y. Tong & U. Goesele, Wiley Interscience P
ublication, Johnson Wiley & Sons. Inc.）参照）。
【００３５】 この操作によって図１ｂに示すブロックが形成される。次に、このブロックを
半導体ウエハ（２）の自由表面、即ち図１ｂに示す面（１３）からインパルス状
に瞬間的に加熱する。この加熱の目的は、加熱で影響される厚さε０部分の圧力
を上昇させることにあり、これは、注入又は他の任意の手段によって脆弱化され
た注入層（７）の破断に利用する音波を発生させるためである。この面（１３）
から内部の厚さε０の層を加熱するためには、「定容積加熱」の状態を実現する
か、或いはそれに近づけることが必要である。この加熱により膨張が起きるが、
これは音速で伝播する音波の形でのみ起こり得る。もしこの加熱が、それにより
発生した音波が加熱層（厚さ＝ε０）の厚さの半分を通過するに要する時間より
も短い時間ｔ内に行われるなら、この層の中央部分は加熱持続時間中に膨張でき
ないことは容易に理解されるところである。このようにして、加熱は下記の数１
に示す関係を満たすように「定容積」で行われ、ここで数１においてＣは音速で
ある。
【００３６】
【数１】 ｔ＜ε０／２Ｃ
【００３７】 この関係によって示される大きさの程度は、三次元空間において非常に短い音
波を生じる必要性によって決定される。
【００３８】 具体的に言えば、これは、エネルギーパルスの持続時間が、該パルスのエネル
ギーを吸収する領域の厚さ分を音波が通過するに要する時間と同程度又はそれ以
下であり、該パルスのエネルギー強度が前記脆弱領域に劈開を生起するように選
択されているときに満たされるものと考えられる。
【００３９】 この破壊機構が有効であることを保証するためには、ε０が切除すべき層の厚
さλの大きさと同程度であることが必要であり、これはマイクロメートルのオー
ダーである。半導体、例えばシリコンの内部における音速が約２×１０３ｍ／ｓ
であることも知られている。従って、数１の関係は、パルスの持続時間を１ｎｓ
程度以下、好ましくは０．５ｎｓよりも短くしなければならないことを示してい
る。これは非常に短い時間であるが、特定のレーザー又は電子ビームを用いるこ
とにより実現可能である。
【００４０】 ひとたび前記条件が満たされると、音波の圧縮又は膨張時の振幅ΔＰは、グリ
ュナイゼンの関係式に従って下記の数２の通りに表すことができる。
【００４１】
【数２】 ΔＰ＝（１／２）Γ・ρ・（ｄＥ／ｄｍ）
【００４２】 ここで、Γはグリュナイゼン定数であってシリコンの場合は約１．５であり、
ρは媒質の密度であって、この場合は約２．５×１０３（ＳＩ単位）である。ま
たｄＥ／ｄｍは媒質の比内部エネルギーの変化であって単位質量あたりのインパ
ルス加熱量に等しい。
【００４３】 例えば、このインパルス加熱が0．７５Ｊ／ｇの比熱を有するシリコンにΔθ
＝７５℃の温度上昇をもたらすと仮定すると、次の数３で示す値が得られる。
【００４４】
【数３】 ｄＥ／ｄｍ＝５．６２×１０４（ＳＩ単位）
【００４５】 以上のような各値を数２に代入すると、典型的な圧力値として１０５ＭＰａ、
即ち１．０５ｋｂａｒが得られる。注意すべきことは、この音波の振幅は膨張時
で材料の凝集強度の大きさと同程度であり、従ってイオン注入によって脆化して
いる層を破断し得る強さであるということである。更にまた、そのような高い圧
力がエネルギー注入部分における比較的僅かな７５℃程度の温度上昇だけで得ら
れ、しかもこのエネルギーが基板の厚さ全体に分散すると直ちに温度上昇が１℃
未満に低下するということも注目すべきことである。従って、本方法は正に「低
温」剥離法であると言っても過言ではない。
【００４６】 音波の波形は、注入されたエネルギーをいかに材料内に分布させるかに依存す
る。エネルギーをゼロタイムのインパルスで注入することができ、そのエネルギ
ーの半導体（２）内における深さｘの関数としての分布ε（ｘ）が図２ａに模式
的に示すように指数関数的であるとすると、注入の瞬間に圧力は図２ｂに示す曲
線によって表される通りのＰ（ｘ）となる。但し、実際のエネルギーの分布Ｐｏ
（ｘ）は、エネルギー注入持続時間（決してゼロにはできない）全体にわたる膨
張の伝播のために歪んでいる。
【００４７】 この初期圧力は二つの波に分けられ、一つは背面方向に（ｘが増す向きに）進
み、他の一つは逆向きに進んで自由表面で反射してやはり背面方向に進むが、そ
のときには膨張波形となる。図３は媒質（２）を通過して伝播する間の或る特定
の瞬間における全体波形を示す。この図から判るように、インパルス全体、即ち
横軸と曲線で囲まれる面積の合計はゼロであり、これは加熱のためのレーザー又
は電子ビームが疑似ゼロタイムのインパルスであるので必要なことである。膨張
波が破断応力Ｔの注入層に到達すると、下流側へ伝播している波は図４に示すよ
うに断ち切られる。従って、薄層（５）とその支持体（４）とによって受け取ら
れるインパルスはゼロでなく、この質量分が低速ではじき出されることになる。
【００４８】 次に、面（１３）がどのようにインパルス加熱されるかを説明する。前述のよ
うに加熱される厚さは約1μｍとなるはずであり、この厚さは約２．５×１０−
４ｇ／ｃｍ２の材料質量に対応する。従って、前述の７５℃のインパルス温度上
昇を実現するためには、約１．８７×１０−４Ｊ／ｃｍ２のエネルギービーム密
度が必要である。この適正エネルギーは非常に小さい。直径３００ｍｍのウエハ
から薄層を切り出すためには、なんと０．１３Ｊのエネルギー強度のレーザーパ
ルス又は電子ビームで充分ということになる。
【００４９】 実際には、もっと大きなエネルギーを使用する必要があり、これは、エネルギ
ーが注入されている間に起こる膨張のためであり、また吸収が理想的な形では起
こらず、圧力上昇に寄与しない分布端部を有するからである。実際に、直径３０
０ｍｍ以上のウエハの分離に必要なエネルギーは、約１３ジュールである。
【００５０】 面（１３）に必要なエネルギーを注入するためには、非常に短いパルスレーザ
ー、例えばイットリウム・アルミニウム・ガーネット（ＹＡＧ）レーザーを例え
ば一段又は二段の増幅と可飽和プレートによる波面急峻化を含むＱ−スイッチ・
パイロットと共に使用して、０．１〜１ｎｓの持続時間のパルスを実現すること
ができる。パルス当たりのエネルギーを更に大きくするためには、増幅の最終段
をネオジウムガラス製とすればよい。このようにしてセットアップしたのが図５
に示す形式のシステム構成である。ここでレンズＬ１及びＬ２による光学系は、
ビーム（９）を平行ビームとしてエネルギー密度が面（１３）の全体に亘って完
全に均一になるようにするものであり、この面（１３）の直径は、現在の技術を
もってすれば３００ｍｍもの大きさとすることが可能である。装置をセットアッ
プしたら、波長約１．０６μｍのレーザービームを基板（２）を構成する半導体
にカップリングする必要がある。半導体がシリコンの場合、波長１．０６μｍの
ビームを直接使用すると約１００μｍの平均厚さ部分で吸収が起き、これでは厚
さが大きすぎることになる。エネルギー注入厚さを減少させるには、媒質（２）
の吸収を大きくする必要がある。これは次のようにして行うことができる。
【００５１】 １）現在では周知の非線形効果プレートによる技術を利用して、レーザービー
ムの周波数を２倍、３倍、或いは４倍にする。
【００５２】 ２）固有抵抗を下げて波長１μｍにおける吸収を増大させるために、例えばリ
ン又はヒ素をイオン注入することによって表面ドープを行う。
【００５３】 ３）面（１３）上に薄い吸収体層、例えば厚さ１μｍの金属層を蒸着する。
【００５４】 エネルギーを注入するために、パルスダイオード（１２）を用いて得られるパ
ルス化電子ビーム（１０、図６参照）を使用することもできる。半導体（２）内
への侵入深さを１μｍ程度に保証するためには、電子ビームのエネルギーを約３
０ｋｅＶ以上とする必要がある。直径３００μｍの表面の場合、約３ジュールの
エネルギーを注入するためには媒質（２）による良好な吸収を考慮してもダイオ
ードへの供給電流を約１５０ｋＡとすべきであるが、これは実現可能である。
【００５５】 限定を意図しない本発明の別の好適な一実施形態では、半導体（２）の破断を
要する注入層（７）に、前述のような１．０６μｍのレーザービームによって直
接にエネルギーを注入する。半導体（２）がシリコンである場合について説明す
ると、シリコンはＹＡＧ波長に対してかなり透明であるため、面（１３）又はそ
の反対側の面のいずれかを照射することによって積層体（２，４）の中央部分の
層（７）にエネルギーを到達させることが可能である。陽子を用いて注入を行う
場合でも、注入層では本来的に初期結晶よりも充分に吸収が大きいということを
利用する。また、リン又はヒ素その他の任意適当な元素のイオンを注入すること
により吸収を大きく増大させることも可能である。そのような条件下では、他の
パラメータを同じとした場合、生成される膨張波が前述の場合の約２倍になる点
に注意すべきである。更に、もはやエネルギーを注入すべき層を埋め込み層と確
実に平行にしなければならないという制限がないため、実施が簡単である。とい
うのは、本発明ではこれらの層は同一層であるからである。このエネルギー注入
はまた、引張り強さを非常に大きくしなければならない接合作業を必要としない
という利点も有する。注入層（７）の劈開によって生じる二つの部分のそれぞれ
は、鮮明なインパルスを受ける。言い換えると、面（１３）とその反対側の面に
圧縮波を吸収可能な機械的に整合した媒質が蒸着してあって、圧縮波がそれらの
面で反射して膨張波となることがなければ、接合界面（３）は圧縮波しか受けな
いことになる。このようなダンパーは面（１３）の反対側の面に持続的又は一時
的に接合された厚さ１０ｍｍ又は２０ｍｍのシリカプレートで実現することがで
きる。
【００５６】 本発明は、ＳＯＩタイプの基板の工業的製造に有用である。
【図面の簡単な説明】
【図１】 注入及び接合後の半導体基板と絶縁基板との組合せを示す断面図である。
【図２】 レーザーによってエネルギーを注入する場合の材料に注入されるエネルギーの
変化を示すグラフである。
【図３】 或る瞬間における音波を曲線Ｐ（ｘ）の形で示すグラフである。
【図４】 分離部分の背部の音波を関数Ｐ（ｘ）の形で示すグラフである。
【図５】 レーザーパルスによるエネルギー注入装置を示す構成図である。
【図６】 半導体基板の表面層を加熱するために電子ビームを使用した場合のエネルギー
注入装置を示す構成図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＯ，ＣＲ，ＣＵ，ＣＺ，ＤＥ ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ， ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，Ｉ Ｓ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ， ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，Ｐ Ｔ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ， ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 電子工学又は光電子工学又は光学向け部品又はセンサー用の
    エレメントを形成する基板又はインゴットから少なくとも一枚の薄層を切り出す
    方法であって、 切り出すべき薄層の厚さに対応する厚さの脆化領域を前記エレメント内に形成
    する脆化工程、及び 前記脆化領域において劈開を生起するように選ばれたエネルギー強度で、前記
    脆化領域のエネルギー吸収厚さを音波が通過するに要する時間と同程度以下の時
    間だけ持続するエネルギーパルスを前記エレメント内に注入する工程、 を備えたことを特徴とする薄層切り出し方法。
  2. 【請求項２】 脆化領域を多孔質領域とすることを特徴とする請求項１に記
    載の方法。
  3. 【請求項３】 脆化領域を注入によって形成することを特徴とする請求項１
    に記載の方法。
  4. 【請求項４】 脆化領域を埋め込みによって形成することを特徴とする請求
    項１に記載の方法。
  5. 【請求項５】 前記埋め込みを、リン及び／又はヒ素及び／又は陽子及び／
    又は希ガスの注入で行うことを特徴とする請求項４に記載の方法。
  6. 【請求項６】 前記基板又はインゴットからなるエレメントが半導体材料及
    び／又はＬｉＮｂＯ３及び／又はＬｉＴａＯ３或いはこれら材料の組み合わせ材
    料からなることを特徴とする請求項１〜５のいずれか１項に記載の方法。
  7. 【請求項７】 前記基板又はインゴットからなるエレメントがシリコン及び
    ／又はＳｉＣ及び／又はＧａＡｓ及び／又はＩｎＰ及び／又はＧａＮ及び／又は
    ＳｉＧｅ及び／又はＧｅ及び／又はＬｉＮｂＯ３及び／又はＬｉＴａＯ３或いは
    これら材料の組み合わせ材料から成ることを特徴とする請求項６に記載の方法。
  8. 【請求項８】 前記脆化工程の後に、前記エレメントを別の支持体上に接合
    し、接合後のブロックに前記エネルギーパルスを注入することを特徴とする請求
    項１〜７のいずれか１項に記載の方法。
  9. 【請求項９】 前記接合を分子接着型接合又は接着剤による接合で行うこと
    を特徴とする請求項８に記載の方法。
  10. 【請求項１０】 前記接合後のブロックがＳｉＯ２層、Ｓｉ３Ｎ４層、又は
    これら二材料の組合せ層を含むことを特徴とする請求項８又は９に記載の方法。
  11. 【請求項１１】 前記エネルギーパルスをレーザービームで注入することを
    特徴とする請求項１〜１０のいずれか１項に記載の方法。
  12. 【請求項１２】 前記エネルギーパルスを電子ビームで注入することを特徴
    とする請求項１〜１０のいずれか１項に記載の方法。
  13. 【請求項１３】 １パルスの持続時間を１ｎｓ未満とすることを特徴とする
    請求項１〜１２のいずれか１項に記載の方法。
  14. 【請求項１４】 前記パルスを単一パルスとすることを特徴とする請求項１
    〜１３のいずれか１項に記載の方法。
  15. 【請求項１５】 前記パルスを複数回繰り返すことを特徴とする請求項１〜
    １３のいずれか１項に記載の方法。
  16. 【請求項１６】 前記エネルギーパルスを、完全研磨面側から注入すること
    を特徴とする請求項１〜１５のいずれか１つに記載の方法。
  17. 【請求項１７】 前記エネルギーパルスを原子種の埋め込みが行われる面と
    同じ面から注入することを特徴とする請求項４又は請求項４と請求項５〜１６の
    いずれか１項との組合せによる方法。
  18. 【請求項１８】 前記エネルギーパルスを原子種の埋め込みが行われる面と
    は反対側の面から注入することを特徴とする請求項１〜１３に記載の方法。
  19. 【請求項１９】 前記エネルギーパルスを、脆化領域又はその近傍での直接
    的な選択吸収により注入することを特徴とする請求項１〜１８のいずれか１項に
    記載の方法。
  20. 【請求項２０】 前記選択吸収の性質をドーピングによって得ることを特徴
    とする請求項１９に記載の方法。
  21. 【請求項２１】 前記選択吸収を金属層内で行わせることを特徴とする請求
    項１９に記載の方法。
  22. 【請求項２２】 前記選択吸収を蒸着層内で行わせることを特徴とする請求
    項２１に記載の方法。
  23. 【請求項２３】 前記選択吸収を、埋め込みによって性質が改変された層内
    で行わせることを特徴とする請求項２１に記載の方法。
  24. 【請求項２４】 前記エネルギーパルスを、部品構成の全部又は一部の作製
    の後に注入することを特徴とする請求項１〜２３のいずれか１項に記載の方法。
  25. 【請求項２５】 請求項１〜２４のいずれか１項に記載の方法を実施するこ
    とを特徴とする電子工学又は光電子工学又は光学向け部品又はセンサーの製造方
    法。
  26. 【請求項２６】 請求項１〜２５のいずれか１項に記載の方法を実施するた
    めの装置であって、前記脆化領域のエネルギー吸収厚さを音波が通過するに要す
    る時間と同程度以下の時間だけ持続するエネルギーパルスを生成するパルス発生
    手段を備えたことを特徴とする装置。
  27. 【請求項２７】 パルス発生手段が、１ｎｓより短い持続時間のパルスを発
    生するＹＡＧ又はネオジウムドープガラスレーザーを備えたことを特徴とする請
    求項２６に記載の装置。
  28. 【請求項２８】 パルス発生手段が、レーザー又は固体レーザーシートを備
    えたことを特徴とする請求項２６に記載の装置。
  29. 【請求項２９】 ｎｓオーダーの持続時間を有する電子ビームを生じるパル
    スダイオード型パルス加速器を含むことを特徴とする請求項２６に記載の装置。
JP2001577603A 2000-04-14 2001-04-17 特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り出す方法 Pending JP2003531492A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR00/05549 2000-04-14
FR0005549 2000-04-14
PCT/FR2001/001179 WO2001080308A2 (fr) 2000-04-14 2001-04-17 Procede pour la decoupe d'au moins une couche mince dans un substrat ou lingot, notamment en materiau(x) semi-conducteur(s)

Publications (1)

Publication Number Publication Date
JP2003531492A true JP2003531492A (ja) 2003-10-21

Family

ID=8849773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001577603A Pending JP2003531492A (ja) 2000-04-14 2001-04-17 特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り出す方法

Country Status (7)

Country Link
US (2) US6951799B2 (ja)
EP (1) EP1273035B1 (ja)
JP (1) JP2003531492A (ja)
KR (1) KR100742790B1 (ja)
CN (1) CN100337319C (ja)
AU (1) AU2001254866A1 (ja)
WO (1) WO2001080308A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103736A (ja) * 2002-12-06 2008-05-01 Soi Tec Silicon On Insulator Technologies 基板を再生する方法
JP2012195503A (ja) * 2011-03-17 2012-10-11 Lintec Corp 薄型半導体装置の製造方法
WO2013058222A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP2014138883A (ja) * 2014-03-17 2014-07-31 Canon Inc 生体検査装置
KR20150119822A (ko) * 2014-04-16 2015-10-26 소이텍 유용층 이송방법
JP2017192841A (ja) * 2017-08-03 2017-10-26 キヤノン株式会社 生体検査装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
DE60335538D1 (de) 2002-03-12 2011-02-10 Hamamatsu Photonics Kk Verfahren zum schneiden eines bearbeiteten objekts
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
ATE362653T1 (de) 2002-03-12 2007-06-15 Hamamatsu Photonics Kk Methode zur trennung von substraten
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
EP1427002B1 (en) * 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2852250B1 (fr) 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
DE60315515T2 (de) * 2003-03-12 2007-12-13 Hamamatsu Photonics K.K., Hamamatsu Laserstrahlbearbeitungsverfahren
EP1482548B1 (en) 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4694795B2 (ja) * 2004-05-18 2011-06-08 株式会社ディスコ ウエーハの分割方法
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
KR100858983B1 (ko) * 2005-11-16 2008-09-17 가부시키가이샤 덴소 반도체 장치 및 반도체 기판 다이싱 방법
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8673733B2 (en) * 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
FR2993095B1 (fr) * 2012-07-03 2014-08-08 Commissariat Energie Atomique Detachement d’une couche autoportee de silicium <100>
US9499921B2 (en) * 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
FR3002687B1 (fr) * 2013-02-26 2015-03-06 Soitec Silicon On Insulator Procede de traitement d une structure
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
CN106548972B (zh) 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
FR3076067B1 (fr) 2017-12-21 2020-01-10 Universite De Franche-Comte Procede de fabrication de composite a couche mince ultra-plane
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312811A (ja) * 1998-02-25 1999-11-09 Seiko Epson Corp 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1324525A1 (ru) * 1985-07-01 1992-05-30 Научно-исследовательский институт ядерной физики при Томском политехническом институте им.С.М.Кирова Способ обработки полупроводниковых материалов
FR2666759A1 (fr) * 1990-09-19 1992-03-20 Bourgogne Technologies Dispositif de decapage par transparence d'un film de plastique a l'aide d'un laser, et applications a la projection et au marquage.
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
IT1282722B1 (it) 1996-03-01 1998-03-31 Pirelli Metodo ed apparato per la pulitura di stampi di vulcanizzazione di articoli in materiale elastomerico
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
SG87916A1 (en) 1997-12-26 2002-04-16 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6503321B2 (en) 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
FR2785217B1 (fr) 1998-10-30 2001-01-19 Soitec Silicon On Insulator Procede et dispositif pour separer en deux tranches une plaque de materiau notamment semi-conducteur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312811A (ja) * 1998-02-25 1999-11-09 Seiko Epson Corp 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103736A (ja) * 2002-12-06 2008-05-01 Soi Tec Silicon On Insulator Technologies 基板を再生する方法
JP2012195503A (ja) * 2011-03-17 2012-10-11 Lintec Corp 薄型半導体装置の製造方法
WO2013058222A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JPWO2013058222A1 (ja) * 2011-10-18 2015-04-02 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
US9147599B2 (en) 2011-10-18 2015-09-29 Fuji Electric Co., Ltd. Wafer support system and method for separating support substrate from solid-phase bonded wafer and method for manufacturing semiconductor device
JP2014138883A (ja) * 2014-03-17 2014-07-31 Canon Inc 生体検査装置
KR20150119822A (ko) * 2014-04-16 2015-10-26 소이텍 유용층 이송방법
JP2015213161A (ja) * 2014-04-16 2015-11-26 ソイテックＳｏｉｔｅｃ 有用層を移転するための方法
KR102333997B1 (ko) 2014-04-16 2021-12-02 소이텍 유용층 이송방법
JP2017192841A (ja) * 2017-08-03 2017-10-26 キヤノン株式会社 生体検査装置

Also Published As

Publication number Publication date
EP1273035B1 (fr) 2012-09-12
WO2001080308A3 (fr) 2002-02-07
US7169686B2 (en) 2007-01-30
AU2001254866A1 (en) 2001-10-30
CN100337319C (zh) 2007-09-12
KR20030022108A (ko) 2003-03-15
KR100742790B1 (ko) 2007-07-25
CN1428005A (zh) 2003-07-02
US20050227456A1 (en) 2005-10-13
WO2001080308A2 (fr) 2001-10-25
EP1273035A2 (fr) 2003-01-08
US20030162367A1 (en) 2003-08-28
US6951799B2 (en) 2005-10-04

Similar Documents

Publication Publication Date Title
JP2003531492A (ja) 特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り出す方法
KR100718783B1 (ko) 멤브레인 제조 방법 및 이를 이용한 멤브레인 구조물
CN100474556C (zh) 联合注入后的薄层灾变转移的方法
CN100407377C (zh) 半导体基板的切断方法
US7498245B2 (en) Embrittled substrate and method for making same
JP7256204B2 (ja) 圧電層を支持基板上に転写する方法
US7115481B2 (en) Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
JP5111713B2 (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
JP5005097B2 (ja) 複合構造上でエピタキシーによって成長する層の製造方法
KR20040028993A (ko) 전자 회로용의 자립 반도체 박층을 얻는 방법
JP2013513963A (ja) 基板を再利用する方法
KR20040051605A (ko) 미세 구성요소를 가지고 있는 박층의 제조방법
JP4514964B2 (ja) 光学用シリコン層を基板上に形成する方法および該方法による光学素材の製造方法
JPH1143354A (ja) ガラス部材の接合方法
US20060205181A1 (en) Method for forming an optical silicon layer on a support and use of said method in the production of optical components
US20200219719A1 (en) Healing method before transfer of a semiconducting layer
JP2004140266A (ja) 薄膜層ウェハ製造方法、及び薄膜層ウェハ
KR20070107111A (ko) 적어도 하나의 두꺼운 반도체 물질층을 포함하는헤테로-구조 제조 방법
JPH01230255A (ja) 半導体基板の製造方法
JPH04184304A (ja) 光導波路の製造方法
JP2009027206A (ja) 半導体集積回路の製造方法
JPH01147825A (ja) 半導体装置の製造方法
JPS62120044A (ja) 平板接着方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090619

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090713

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090714

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090819

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100629

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100629

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100728

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100805

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100830

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120106