JP2009027206A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法 Download PDFInfo
- Publication number
- JP2009027206A JP2009027206A JP2008286231A JP2008286231A JP2009027206A JP 2009027206 A JP2009027206 A JP 2009027206A JP 2008286231 A JP2008286231 A JP 2008286231A JP 2008286231 A JP2008286231 A JP 2008286231A JP 2009027206 A JP2009027206 A JP 2009027206A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- film layer
- wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】半導体ウエハに半導体薄膜層を形成する第1の工程と、前記半導体ウエハと絶縁基板とを、前記半導体薄膜層を間に挟むように貼り合わせる第2の工程と、前記第2の工程後、熱処理を行う第3の工程と、前記第3の工程後、前記絶縁基板上に前記半導体薄膜層を剥離させる第4の工程と、前記第4の工程後、前記半導体薄膜層に対してレーザ光を照射する第5の工程とを備える。
【選択図】図1
Description
板を製造する方法に関する。
、動作速度の高速化、高性能化が追求されており、これらの要求を満たす材料として絶縁
基板上にシリコンを形成したSOI(Silicon on Insulator)ウエ
ハが注目されている。また、このSOIウエハの製造方法として、イオン注入剥離法又は
スマートカット(登録商標)法と呼ばれる方法が、例えば非特許文献1に開示されている
。
入工程(ステップ2)、接合工程(ステップ3)、熱処理工程(ステップ4)、界面安定
化工程(ステップ5)、及び最終ポリッシング工程(ステップ6)からなる。
造における酸化膜を形成する。注入工程(ステップ2)では、水素イオンを注入して酸化
膜の下にシリコン層の厚さを決める剥離層(微小気泡層)を形成する。接合工程(ステッ
プ3)では、表面のクリーン度の高い別のウエハBを水素結合により接合する。熱処理工
程(ステップ4)では、熱処理により接合界面を強化すると共に、ウエハBを剥離層(微
小気泡層)をへき開面として剥離する。界面安定化工程(ステップ5)では、更に高い温
度で熱処理し接合界面を安定化させる。最終ポリッシング工程(ステップ6)では、表面
をポリッシングして表面粗さを低減し、SOIウエハが完成する。
このように形成したSOIウエハは、へき開面が良好な鏡面であり、SOI層の膜厚の
均一性の高いSOIウエハが比較的容易に得られる特徴がある。
SOIウエハの製造方法として、特許文献1が開示されている。
ハ」は、単結晶シリコンウエハを絶縁基板に密着させ、シリコン層を剥離してSOI層を
形成することによりSOIウエハを製造する方法において、図10に示す下記の工程順に
水素イオン注入、多段熱処理、薄膜化処理及び剥離処理をすることを特徴とするものであ
る。
Iで注入する(イオン注入工程)。
(2)単結晶シリコンウエハのイオン注入面と絶縁基板を室温で密着させる(密着工程)
。
(3)100〜300℃で熱処理して仮接合させる(仮接合工程)。
(4)単結晶シリコン層をアルカリエッチングで厚さ100〜250μmにする(エッチ
ング工程)。
(5)350〜450℃で熱処理して本接合させる(本接合工程)。
(6)単結晶シリコン層を研削,研磨して50μm以下の厚さにする(研削・研磨工程)
。
(7)500℃以上に加熱してイオン注入層をへき界面として剥離し、単結晶シリコン層
の厚さを0.5μm以下のSOI層にする(剥離工程)。
(8)SOI層表面を鏡面研磨する(鏡面研磨工程)。
(9)800℃以上の熱処理を加えて結合強度を高める(熱処理工程)。
特許文献1の方法によるSOIウエハは、絶縁基板上に単結晶シリコンウエハを結合し
たものであるため、基板が完全な絶縁体であり、キャリアの移動度が基板に影響されず、
極めて高くなる特徴を有する。
特許文献2の「半導体ウエハ及びその製作法」は、図11に示すように、半導体層24
a,24bと絶縁層20bとが交互に2周期以上周期的に積層された積層構造を有する半
導体ウエハであって、前記絶縁層の少なくとも1層がイオン注入された酸素により形成さ
れたものであることを特徴とするものである。なおこの図で、20aは酸素イオン注入層
、22aは水素イオン注入層(微小気泡層)、26は貼り合わせウエハ、28はSOIウ
エハである。
SOI層とガラス基板を強固に結合するためには、SOI層及びガラス基板を炉内におい
て800℃以上で熱処理する必要がある。そのため、ガラス基板の構成材料として融点の
低いものを用いることができず、ガラス基板の構成材料は例えば石英等のように800℃
よりも高い融点を有するものに限られ、さまざまな構成材料からなる絶縁基板を半導体基
板の製造に用いることができないとともに、半導体基板の製造コストが高くなる問題点が
あった。
言い換えれば、従来の半導体基板の製造方法は、半導体薄膜と透明絶縁基板との接合強
度を高めるため、通常1000℃以上の熱処理が必要であった。そのため、石英ガラスな
どの高融点絶縁基板を用いる必要があり、製造コストが高くなっていた。
係数差によって、SOI層とガラス基板を強固に結合する際にSOI層に割れが生じない
ように、SOIウエハを薄膜化している。しかし、従来の方法では、微小気泡層をへき開
面としてSiウエハを薄膜状に剥離する前に、仮接合工程とエッチング工程が必要となる
。そのため、半導体基板の製造のための工程が増え、半導体基板の製造作業が煩雑化して
、作業時間が長くなる問題点があった。
1の目的は、SOI層とガラス基板を強固に結合するために、800℃を超える高温での
熱処理を必要とせず、ガラス基板の構成材料として融点の低いものを用いることができ、
これにより、半導体基板の製造コストを下げることができる半導体基板の製造方法を提供
することにある。
また、本発明の第2の目的は、微小気泡層をへき開面としてSiウエハを薄膜状に剥離
する前の、仮接合工程とエッチング工程が不要であり、これにより半導体基板の製造工程
を減らし、半導体基板の製造作業を簡略化して、作業時間を短縮化できる半導体基板の製
造方法を提供することにある。
体基板を製造する半導体基板の製造方法において、
前記半導体ウエハに半導体薄膜層を形成する薄膜形成工程と、
前記薄膜形成工程後に、前記半導体ウエハと前記絶縁基板の表面を洗浄し、基板の一面
を貼り合わせる貼合わせ工程と、
前記貼合わせ工程後に、熱処理により前記貼合わせ面の接合強度を高める熱処理工程と
、
前記熱処理工程後に、前記半導体薄膜層を絶縁基板上に剥離させる剥離工程と、
前記剥離工程後に、絶縁基板に、レーザ光を前記半導体薄膜層側または前記透明な絶縁
基板側から照射して前記半導体薄膜層の結晶品質を改善するとともに、前記半導体薄膜層
と前記透明な絶縁基板を強固に結合させるレーザ光照射工程と、を備えていることを特徴
とする半導体基板の製造方法が提供される。
晶品質を改善するので、800℃を超える高温での熱処理を必要とせず、ガラス基板の構
成材料として融点の低いものを用いることができる。またこのレーザ光照射工程において
、レーザ光を前記半導体薄膜層側または前記透明な絶縁基板側から照射するので、半導体
薄膜層又は透明な絶縁基板で吸収されずに透過したレーザ光で薄膜層を選択的に加熱でき
るので、絶縁基板上に半導体薄膜層を強固に結合させることができる。
親水性の酸化膜を形成し、その後、水素イオン、水素分子イオン、希ガスイオンまたはこ
れらの複合イオンを1E16/cm2〜1E17/cm2の範囲のドープ量で注入する。
なお、半導体薄膜層の厚さは、このドープの際の加速電圧を変化させることにより、任意
に設定することができる。
前記半導体ウエハと同種のエピタキシャル層を成長させ、さらに、エピタキシャル層の表
面に親水性の酸化膜を形成してもよい。
の温度で加熱し、かつ前記半導体ウエハに正電圧、前記透明な絶縁基板に負電圧を印加し
て半導体ウエハと絶縁基板とを強固に貼り合わせるのが好ましい。
熱処理することで、半導体ウエハと絶縁基板の界面の存在するOH基が一部除去され、半
導体ウエハと絶縁基板との接合を強化することができる。
て行うことで、注入されたイオンが拡散、凝集そして膨張することで半導体薄膜層が絶縁
基板上に形成させる。
吹き付けることで、半導体薄膜層が絶縁基板上に形成させる。
収されるように、予め前記レーザ光の波長を選択するのがよい。
nPウエハ、GaPのいずれかの半導体ウエハであるのがよい。
であるのがよい。
前記レーザ光がパルスレーザの場合、前記半導体ウエハの融点を超える温度で加熱し、
前記半導体薄膜を結晶化させる、ことが好ましい。
て結晶化させる場合において、前記蒸気圧を超える圧力の不活性ガス雰囲気にて行うこと
により、半導体薄膜層の分解を抑制しかつ半導体薄膜層の結晶品質を改善するとともに、
半導体薄膜層と前記透明な絶縁基板を強固に結合させることができる。
に加熱することで、半導体薄膜層の吸収係数が上昇するため、レーザ光の出力を下げるこ
とができる。
に前記レーザ光を透過する薄膜を形成することが好ましい。
近い特性のものであるため、貼り合せ工程後の熱処理により、半導体ウエハが割れること
なく、半導体薄膜層を形成することができる。
また、レーザ光は薄膜層のみを吸収し、絶縁基板を透過するため、絶縁基板の直接加熱
に寄与するものではなく、また、薄膜層と絶縁基板を強固に結合するまでの加熱時間を極
めて短くできるため、絶縁基板の構成材料が例えば石英等の高い融点を有する高価なもの
に限られず、融点の低い安価なものも絶縁基板として用いることができるとともに、半導
体基板の製造コストの低下を図ることができる。
温での熱処理を必要とせず、ガラス基板の構成材料として融点の低いものを用いることが
でき、これにより、半導体基板の製造コストを下げることができ、かつ微小気泡層をへき
開面としてSiウエハを薄膜状に剥離する前の、仮接合工程とエッチング工程が不要であ
り、これにより半導体基板の製造工程を減らし、半導体基板の製造作業を簡略化して、作
業時間を短縮化できる、等の優れた効果を有する。
する部分には同一の符号を付し、重複した説明を省略する。
図1は、本発明による半導体基板の製造方法のフロー図である。
図1に示すように、本発明の半導体基板の製造方法は、半導体ウエハ1と透明な絶縁基
板2を用いて、絶縁基板2上に半導体ウエハの半導体薄膜層3を有する半導体基板4を製
造する方法である。
この例において、半導体ウエハ1はSiウエハであり、透明な絶縁基板2はガラス基板
である。また以下、半導体ウエハの半導体薄膜層3をSOI薄膜層、半導体基板4をSO
I薄膜層ウエハと呼ぶ。
図1に示すように、本発明の半導体基板の製造方法は、薄膜形成工程S1、貼合わせ工
程S2、熱処理工程S3、剥離工程S4、及びレーザ光照射工程S5を備えている。
すなわち、この例において、Siウエハ1に表面1aから水素イオン5(或いは水素分子
イオン、希ガスイオンまたはこれらの複合イオン)を注入することにより、Siウエハ1
の内部に表面1aに対して平行な微小気泡層6を形成する。ここで、イオン注入の加速電
圧を制御することにより、Siウエハ表面1aから所定の深さ位置に微小気泡層6(剥離
層)を形成することができる。
を洗浄し、基板の一面を貼り合わせる。すなわち、上述した薄膜形成工程が終了した後に
、Siウエハ1とガラス基板2を洗浄する。洗浄後、Siウエハの表面1aとガラス基板
2の一面2aを貼り合わせる。
高める。すなわち、この例において、貼合わせ工程S2が終了した後に、300℃以上、
400℃以下(例えば300℃、1時間)の温度条件で貼り合わせ処理したSiウエハ1
とガラス基板2に熱処理を行う。Siウエハ1とガラス基板2の熱膨張係数は、同等がそ
れに近い特性であるため、熱膨張差によりSiウエハ1が割れることはない。例えば、2
93Kにおいて石英の熱膨張係数が約0.5×10-6に対し、シリコンは約3.65×
10-6、パイレックス(登録商標)ガラスは約2.8×10-6である。
すなわち、この例において、低温熱処理工程S3が終了した後に、400℃以上、600
℃以下(例えば、550℃、1時間)の条件で貼り合わせ処理したSiウエハ1とガラス
基板2に熱処理を行う。これによって、微小気泡層6をへき開面としてSiウエハ1を薄
膜状に剥離する。
その上に半導体ウエハと同種のエピタキシャル層を成長させ、さらに、エピタキシャル層
の表面に親水性の酸化膜を形成する工程としてもよい。
またこの場合、剥離工程を、ウォータージェットを半導体ウエハの表面の多孔質構造に
吹き付けて、半導体薄膜を得るのがよい。
層側または透明な絶縁基板側から照射して前記半導体薄膜層の結晶品質を改善するととも
に、前記半導体薄膜層と前記透明な絶縁基板を強固に結合させる。
すなわち、この例において、剥離工程S4が終了した後に、レーザ照射装置(図示省略
)によってレーザ光(例えば、YAGレーザの2倍波)7をSOI薄膜層3側またはガラ
ス基板2側から照射する。これによって、SOI薄膜層3とガラス基板を強固に結合する
。なお、レーザ光7はSOI薄膜層全面に照射するように行う。
薄膜層3およびガラス基板2の界面のみを局部的に加熱でき、また、SOI薄膜層3とガ
ラス基板2を強固に結合するまでの加熱時間(レーザ光7の照射時間)を極めて短くでき
る。例えば、本発明の実施形態では、加熱時間は数百ナノ秒である。一方、レーザ光7を
外側から透明なガラス基板2に向かって照射しても、大部分のレーザ光7はガラス基板2
を透過して、ガラス基板2の直接加熱に寄与するものではない。
(1)試料準備
Siウエハは4インチ径、厚さ525μm、p型、面方位(100)、抵抗値0.5〜
40Ωで100nm厚の熱酸化膜付きのものを用いた。ガラスウエハは、HOYA製NA
35の無アルカリガラスを用い、4インチ径、厚さ0.7mmにものを作製し、500n
mのSiO2膜をスパッタ成膜した。
(2)薄膜形成処理
酸化膜付Siウエハに水素イオン(H+)を加速電圧100kV、注入量5E16cm
-2、入射角度0°(ウエハ表面に対して直交方向)で注入した。
(3)貼り合わせ処理
Siウエハおよびガラスウエハに対してSCIおよびSC2レベルのRCA洗浄を実施
し、洗浄後、大気中、室温で貼り合わせた。
(4)Si薄膜の剥離処理および剥離後熱処理
Si薄膜の剥離は、Siウエハ同士を貼り合わせた試料に対して550℃、1時間の熱
処理で、Siウエハとガラスウエハを貼り合わせた試料に対しては500℃、1時間の熱
処理で行った。
Si薄膜の剥離後、窒素雰囲気で550℃、4時間の熱処理を実施し、レーザ照射用試
料とした。
(5)レーザ照射工程
YLFレーザ(最大出力20W、波長527nm、繰り返し周波数1kHz)を光源と
して用い、試料をステージに載せ、搬送しながら照射した。
照射条件は、レーザ出力:4〜15W、ステージ搬送速度:3mm/秒、試料温度:室
温で実施した。
エハと比較した。その結果、レーザ出力10W以上で処理されたガラス基板上の薄膜が4
.16cm-1を示し、市販のSOIウエハ3.95cm-1に近いレベルまで結晶品質を
高めることができた。なお、現在、ガラス基板上に形成できる多結晶シリコンのラマンの
半値幅は、5.1〜6 cm-1程度である。
ものである。その結果、薄膜のラマンの半値幅が4.16cm-1になるレーザ出力では
、シリコンの融点以上であり、シリコンがレーザにより溶融、再結晶化していることが判
明した。
本試験のように、パルスレーザを用い、半導体ウエハの融点を超える温度で加熱し、半
導体薄膜を結晶化させることにより、半導体ウエハを溶融し、再結晶化することで、結晶
品質を高めることができる。
分光の測定結果を示す。この図において、横軸は波数、縦軸はラマン強度(相対強度)で
ある。また、図中の実線は本発明の方法による半導体基板、破線は比較のための、単結晶
シリコンウエハの結果である。
この図から、本発明の方法による半導体基板(無アルカリガラス基板上のSi薄膜)の
ラマン半値幅は、4.9cm−1、単結晶シリコンウエハのラマン半値幅は、4.6cm
−1であり、無アルカリガラス基板上のSi薄膜の結晶品質がほぼ単結晶シリコンウエハ
の品質を保持していることがわかった。
図6は、レーザ光の波長とシリコンにおけるレーザ光の吸収係数との関係を示す図である
。
レーザ光7がガラス基板2を十分に透過し、かつレーザ光7の光エネルギーがSiウエ
ハ1に十分に吸収されるように、予めレーザ光7の波長を選択することが望ましい。すな
わち、図5に示すようにレーザ光7の波長が380nm以上で2200nm以下の場合に
は、ガラスにおけるレーザ光7の透過率が90%になって、レーザ光7がガラス基板2を
十分に透過することが判明している。
また、Siのバンドギャップを光の波長に変換すると、1100nm程度であることも
あって、図6に示すようにレーザ光7の波長が780nm以下の場合であっても、レーザ
光7の光SiウエハがSiウエハ1に十分吸収される。従って、380nm以上で220
0nm以下のレーザ光7の波長を予め選択することよって、レーザ光7がガラス基板2を
十分に透過しかつレーザ光7の光SiウエハがSiウエハ1に十分に吸収されることを確
保できる。
ことが望ましい。また、レーザ光7の発振は、パルスまたは連続発振のいずれでも差し支
えない。また、レーザ光は、SOI薄膜側からでもガラス基板側からでも照射しても差し
支えない。
なお、レーザ照射工程が終了した後に、薄膜層3の表面3aを鏡面研磨することが望ま
しい。
T(Tは温度K)、縦軸は蒸気圧力(atm)であり、図中の2本の曲線は、異なる分子
構造を示している。
InPの融点は1333Kであり、この図の横軸0.75に相当し、蒸気圧力は、おお
よそ2〜10atmとなる。
このような場合、本発明では、半導体ウエハの融点での蒸気圧が大気圧を超え、前記レ
ーザ光を照射して溶融させて結晶化させる場合において、前記蒸気圧を超える圧力の不活
性ガス雰囲気にて行うことにより、半導体薄膜層の分解を抑制しかつ半導体薄膜層の結晶
品質を改善するとともに、半導体薄膜層と前記透明な絶縁基板を強固に結合させることが
できる。
00K)に対して600Kにおける吸収係数は約2倍となる。
本発明では、前記レーザ照射工程は、前記半導体薄膜層が転写された絶縁基板を600
℃以下の温度に加熱することで、半導体薄膜層の吸収係数が上昇するため、レーザ光の出
力を下げることができる。
る以外は、透明なガラス基板2を透過するため、ガラス基板2の直接加熱に関与するもの
ではなく、また、SOI薄膜層3とガラス基板2を強固に結合するまでの加熱時間を極め
て短くできるため、SOI薄膜層3を接合する基板は、例えば石英等の高い融点を有する
高価なものに限られず、融点の低い安価なものも用いることができる。そのため、さまざ
まな構成材料からなるガラス基板2をSOI薄膜層ウエハ4の製造コストの低下を図るこ
とができる。
エハとして、Siウエハ、GaNウエハ、GaAsウエハ、SiCウエハ、InPウエハ
、GaPなどの半導体ウエハのいずれかを用いたり、透明なガラス基板2の代わりに透明
なプラスチック基板を用いる等、適宜の変更を行うことにより、その他さまざまな形態で
実施可能である。
範囲で種々変更できることは勿論である。
2 透明な絶縁基板(ガラス基板)、2a 一面、
3 半導体薄膜層(SOI薄膜層)、4 半導体基板(SOI薄膜層ウエハ)、
5 水素イオン(或いは水素分子イオン、希ガスイオンまたはこれらの複合イオン)、
6 微小気泡層(剥離層)、7 レーザ光(YAGレーザの2倍波)
Claims (23)
- 半導体ウエハに半導体薄膜層を形成する第1の工程と、
前記半導体ウエハと絶縁基板とを、前記半導体薄膜層を間に挟むように貼り合わせる第2の工程と、
前記第2の工程後、熱処理を行う第3の工程と、
前記第3の工程後、前記絶縁基板上に前記半導体薄膜層を剥離させる第4の工程と、
前記第4の工程後、前記絶縁基板上の前記半導体薄膜層に対してレーザ光を照射する第5の工程とを備えていることを特徴とする半導体集積回路の製造方法。 - 表面に酸化膜が形成された半導体ウエハに半導体薄膜層を形成する第1の工程と、
前記半導体ウエハと絶縁基板とを、前記半導体薄膜層及び前記酸化膜を間に挟むように貼り合わせる第2の工程と、
前記第2の工程後、熱処理を行う第3の工程と、
前記第3の工程後、前記絶縁基板上に前記半導体薄膜層を剥離させる第4の工程と、
前記第4の工程後、前記絶縁基板上の前記半導体薄膜層に対してレーザ光を照射する第5の工程とを備えていることを特徴とする半導体集積回路の製造方法。 - 表面に第1の酸化膜が形成された半導体ウエハに半導体薄膜層を形成する第1の工程と、
前記半導体ウエハと、表面に第2の酸化膜が形成された絶縁基板とを、前記半導体薄膜層、前記第1の酸化膜、及び前記第2の酸化膜を間に挟むように貼り合わせる第2の工程と、
前記第2の工程後、熱処理を行う第3の工程と、
前記第3の工程後、前記絶縁基板上に前記半導体薄膜層を剥離させる第4の工程と、
前記第4の工程後、前記絶縁基板上の前記半導体薄膜層に対してレーザ光を照射する第5の工程とを備えていることを特徴とする半導体集積回路の製造方法。 - 請求項1乃至3のいずれか一に記載の第1の工程において、前記半導体ウエハに微小気泡層を形成することにより、前記半導体薄膜層を形成することを特徴とする半導体集積回路の製造方法。
- 請求項1乃至3のいずれか一に記載の第1の工程において、前記半導体ウエハに剥離層を形成することにより、前記半導体薄膜層を形成することを特徴とする半導体集積回路の製造方法。
- 請求項1乃至3のいずれか一に記載の第1の工程において、前記半導体ウエハにイオンをドープすることにより、前記半導体薄膜層を形成することを特徴とする半導体集積回路の製造方法。
- 請求項6において、前記イオンは、水素イオン、水素分子イオン、希ガスイオン、またはこれらの複合イオンであることを特徴とする半導体集積回路の製造方法。
- 請求項1乃至7のいずれか一に記載の第5の工程において、前記レーザ光の照射により前記半導体薄膜層を溶融し、結晶化することで結晶品質を改善することを特徴とする半導体集積回路の製造方法。
- 請求項1乃至8のいずれか一に記載の第2の工程において、前記半導体薄膜層が形成された前記半導体ウエハと前記絶縁基板とを室温で貼り合わせた後、500℃以下の温度で加熱するとともに、前記半導体ウエハに正電圧を印加し、前記絶縁基板に負電圧を印加することを特徴とする半導体集積回路の製造方法。
- 請求項1乃至9のいずれか一に記載の第3の工程において、前記半導体ウエハの温度が400℃を超えない温度で前記熱処理することを特徴とする半導体集積回路の製造方法。
- 請求項1乃至10のいずれか一に記載の第4の工程において、前記半導体ウエハ及び前記絶縁基板を600℃以下の温度で熱処理することにより、前記絶縁基板上に前記半導体薄膜層を剥離させることを特徴とする半導体集積回路の製造方法。
- 請求項1乃至11のいずれか一に記載の第5の工程において、前記レーザ光を前記半導体薄膜層側から照射することを特徴とする半導体集積回路の製造方法。
- 請求項1乃至11のいずれか一に記載の第5の工程において、前記レーザ光を前記絶縁基板側から照射することを特徴とする半導体集積回路の製造方法。
- 請求項1乃至13のいずれか一に記載の第5の工程において、前記絶縁基板上の前記半導体薄膜層に対して前記レーザ光を照射する際に、前記絶縁基板を600℃以下の温度に加熱しながら行うことを特徴とする半導体集積回路の製造方法。
- 請求項1乃至14のいずれか一に記載の第5の工程において、不活性ガス雰囲気にて前記レーザ光を照射することを特徴とする半導体集積回路の製造方法。
- 請求項1乃至15のいずれか一に記載の第5の工程において、前記レーザ光の波長は380nm以上2200nm以下であることを特徴とする半導体集積回路の製造方法。
- 請求項1乃至16のいずれか一に記載の第5の工程において、前記レーザ光の発振方式はパルス発振方式であることを特徴とする半導体集積回路の製造方法。
- 請求項1乃至16のいずれか一に記載の第5の工程において、前記レーザ光の発振方式は連続発振方式であることを特徴とする半導体集積回路の製造方法。
- 請求項1乃至18のいずれか一において、雰囲気温度が800℃を超える熱処理を行わずに前記第1乃至第5の工程を行うことを特徴とする半導体集積回路の製造方法。
- 請求項1乃至19のいずれか一において、前記絶縁基板の温度が800℃を超える熱処理を行わずに前記第2乃至第5の工程を行うことを特徴とする半導体集積回路の製造方法。
- 請求項1乃至20のいずれか一において、前記絶縁基板としてガラス基板を用いることを特徴とする半導体集積回路の製造方法。
- 請求項1乃至20のいずれか一において、前記絶縁基板としてプラスチック基板を用いることを特徴とする半導体集積回路の製造方法。
- 請求項1乃至22のいずれか一において、前記半導体ウエハとして、Siウエハ、GaNウエハ、GaAsウエハ、SiCウエハ、InPウエハ、またはGaPウエハを用いることを特徴とする半導体集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286231A JP5358159B2 (ja) | 2004-02-03 | 2008-11-07 | 半導体薄膜層を有する基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004026584 | 2004-02-03 | ||
JP2004026584 | 2004-02-03 | ||
JP2008286231A JP5358159B2 (ja) | 2004-02-03 | 2008-11-07 | 半導体薄膜層を有する基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005024838A Division JP5110772B2 (ja) | 2004-02-03 | 2005-02-01 | 半導体薄膜層を有する基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009027206A true JP2009027206A (ja) | 2009-02-05 |
JP5358159B2 JP5358159B2 (ja) | 2013-12-04 |
Family
ID=40398647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008286231A Expired - Fee Related JP5358159B2 (ja) | 2004-02-03 | 2008-11-07 | 半導体薄膜層を有する基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5358159B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8546245B2 (en) | 2008-12-11 | 2013-10-01 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing composite substrate comprising wide bandgap semiconductor layer |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0620895A (ja) * | 1992-07-06 | 1994-01-28 | Sony Corp | Soi基板の製造方法 |
JPH09162124A (ja) * | 1995-12-09 | 1997-06-20 | Semiconductor Energy Lab Co Ltd | 半導体処理方法 |
JPH1197379A (ja) * | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
JPH11176752A (ja) * | 1997-12-09 | 1999-07-02 | Nec Corp | シリコン薄膜の形成方法及びシリコン薄膜の形成装置 |
JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Soi基板およびその製造方法 |
JP2000030996A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
JP2003142664A (ja) * | 2001-08-23 | 2003-05-16 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
JP2003234455A (ja) * | 2002-02-07 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置 |
JP2005203596A (ja) * | 2004-01-16 | 2005-07-28 | Seiko Epson Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
-
2008
- 2008-11-07 JP JP2008286231A patent/JP5358159B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0620895A (ja) * | 1992-07-06 | 1994-01-28 | Sony Corp | Soi基板の製造方法 |
JPH09162124A (ja) * | 1995-12-09 | 1997-06-20 | Semiconductor Energy Lab Co Ltd | 半導体処理方法 |
JPH1197379A (ja) * | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
JPH11176752A (ja) * | 1997-12-09 | 1999-07-02 | Nec Corp | シリコン薄膜の形成方法及びシリコン薄膜の形成装置 |
JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Soi基板およびその製造方法 |
JP2000030996A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
JP2003142664A (ja) * | 2001-08-23 | 2003-05-16 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
JP2003234455A (ja) * | 2002-02-07 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置 |
JP2005203596A (ja) * | 2004-01-16 | 2005-07-28 | Seiko Epson Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8546245B2 (en) | 2008-12-11 | 2013-10-01 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing composite substrate comprising wide bandgap semiconductor layer |
Also Published As
Publication number | Publication date |
---|---|
JP5358159B2 (ja) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5110772B2 (ja) | 半導体薄膜層を有する基板の製造方法 | |
JP3257624B2 (ja) | 半導体部材の製造方法 | |
JP5128761B2 (ja) | Soiウエーハの製造方法 | |
KR100279756B1 (ko) | 반도체 물품의 제조방법 | |
JP2005252244A5 (ja) | ||
JP6168143B2 (ja) | ハイブリッド基板の製造方法 | |
JP2006210898A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
JP2007184581A (ja) | 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 | |
JP2009516929A (ja) | ガラス絶縁体上の大面積半導体 | |
KR19990088324A (ko) | 반도체기판뿐만아니라반도체박막및다층구조를제조하는공정 | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
JP2006210899A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
US8703580B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
JP5496540B2 (ja) | 半導体基板の作製方法 | |
JP4624812B2 (ja) | Soiウエーハの製造方法 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
JP5358159B2 (ja) | 半導体薄膜層を有する基板の製造方法 | |
EP2804202A1 (en) | Thermally oxidized heterogeneous composite substrate and method for manufacturing same | |
JP4594121B2 (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
JP2009528673A (ja) | ガラスおよびガラスセラミック上ゲルマニウム構造 | |
JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
JPH11330438A (ja) | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ | |
JP3293767B2 (ja) | 半導体部材の製造方法 | |
JP2004140266A (ja) | 薄膜層ウェハ製造方法、及び薄膜層ウェハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5358159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |