JPH0620895A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JPH0620895A
JPH0620895A JP17814392A JP17814392A JPH0620895A JP H0620895 A JPH0620895 A JP H0620895A JP 17814392 A JP17814392 A JP 17814392A JP 17814392 A JP17814392 A JP 17814392A JP H0620895 A JPH0620895 A JP H0620895A
Authority
JP
Japan
Prior art keywords
substrate
substrates
silicon
quartz
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17814392A
Other languages
English (en)
Inventor
Hironori Tsukamoto
弘範 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17814392A priority Critical patent/JPH0620895A/ja
Publication of JPH0620895A publication Critical patent/JPH0620895A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】SOI基板を構成するシリコン基板と光透過性
絶縁板間に入り込んだガスを膨張させないで両基板間の
密着性を向上させ、しかも高能率のSOI基板の製造方
法を提供する。 【構成】シリコン基板11上に光透過性絶縁基板15を
重ね載置する工程、前記光透過性絶縁基板上からレーザ
照射する工程、とからなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、SOI基板の製造方法
に係り、特にシリコン(Si)基板上に光透過性絶縁基
板を重ね貼り合わせてSOI基板を製造する方法に関す
るものである。
【0002】
【従来の技術】半導体装置が集積化されてくるとそれを
動作させるための印加電圧は、例えばゲート長0.35
μmのトランジスタでは3.3V,またゲート長が0.
25μmでは2.2〜1,5Vとなると考えられてい
る。しかしトランジスタ動作時の駆動電流はトランジス
タの微細化と低電圧化に伴ない低下し、半導体装置の動
作速度の低下を招く。
【0003】この動作速度の低下の主な原因はトランジ
スタと半導体基板間に生じる空乏層の寄生容量による。
従って、この寄生容量の問題を解決するためには上記空
乏層を取り除くことが考えられる。その方法としては表
面を洗浄したシリコン(Si)基板上に透過性の良い絶
縁基板を重ねたいわゆるSOI(Semiconductor On Ins
ulator)基板を用いる方法が考えられている。
【0004】図2は、シリコン基板を薄膜化して、空乏
層発生領域を無くし基板の強度維持のため絶縁基板を貼
り合わしてなるMOSトランジスタの概略断面図であ
る。
【0005】図2において、1はシリコン(Si)基
板、2a,2bはそれぞれ、ソース領域、ドレイン領
域、3はゲート酸化膜、3aはサイドウォール、4はゲ
ート電極、5は光透過性SiO2基板(石英基板)であ
る。すなわち図2ではSi基板1が薄膜化され、光透過
性基板(石英基板)5が図中のAの面で貼り合わされて
構成されている。
【0006】図2に示したMOSトランジスタに用いた
SOI基板の従来の方法を図3に基づいて以下説明す
る。
【0007】まず、図3(a)に示すようにBPSG層
7を表面に形成した石英基板(SiO2)5上にシリコ
ン(Si)基板1を重ね載置する。このときBPSG層
7と石英基板5とを接触させる。
【0008】このBPSG層7は、Si基板1と石英基
板5の密着性を向上させるために用いるものである。
【0009】上記図3(a)の後、加圧ローラ9を用い
てSi基板1と石英基板5の両側から加圧し、BPSG
層7とSi基板1との間に存在する気泡を外に排出させ
てより密着性を高める。
【0010】次に図3(c)に示すように、重ね合わせ
た基板(加圧された基板)10を電気炉12内に配置し
てシリコンを溶かす900〜1100℃の温度に加熱
し、電気炉アニールによるシリコン基板1と石英基板5
の接着を行う。その後、図3(d)に示すように機械的
ポリッシングあるいは化学的エッチングによりSi基板
を約0.1μm以下の厚さに削り薄膜化して薄膜化Si
基板1aを得る。
【0011】このようにしてSOI貼り合わせ基板を形
成した後、通常の半導体装置の製造がなされる。
【0012】
【発明が解決しようとする課題】上記のように、Si基
板1と石英基板5を重ね合わせる際に、空気等の小さな
気泡が両基板の隙間に入り、図3(b)に示した加圧ロ
ーラ9による圧縮によっても排出し切らず残留し、次の
電気炉アニール工程でその残留気泡が加熱され、膨張し
てSi基板1の剥離、割れを生ぜしめ、またその工程が
複雑である等の問題があった。
【0013】またSOI基板を形成する方法としてSi
基板に酸素を所定深さにイオン注入し、加熱してSi基
板の表層近傍にSiO2領域を形成する方法があるが、
イオン注入の際にシリコン基板にダメージを与えたり、
原理的にその方法が困難であった。
【0014】そこで本発明は、SOI基板を構成するシ
リコン基板と光透過性絶縁基板間に入り込んだガスを膨
張させないで両基板間の密着性を向上させ、しかも高能
率のSOI基板の製造方法を提供することを目的とす
る。
【0015】
【課題を解決するための手段】上記課題は本発明によれ
ば、シリコン基板上に光透過性絶縁基板を重ね載置する
工程、前記光透過性絶縁基板上からレーザ照射する工
程、とからなることを特徴とするSOI基板の製造方法
によって解決される。
【0016】本発明では、前記レーザとして高温短時間
溶融のためパルスレーザが好ましい。
【0017】更に本発明では、前記シリコン基板上に光
透過性絶縁基板を重ね載置した後、両基板の外側から加
圧することが両基板間からの気泡排除のため好ましい。
【0018】更に又、本発明では前記絶縁基板上からの
レーザ照射を減圧下で行うことが上記と同様に気泡排除
のため好ましい。
【0019】
【作用】本発明によれば、SOI基板を構成するシリコ
ン(Si)基板11と光透過性絶縁基板(石英基板)1
5を重ね合わせ、光透過性絶縁基板15側からレーザを
照射しているため、レーザは光透過性基板15を透過し
てシリコン基板11表面のみをSiの融点付近で短時間
だけ加熱することが可能となる。
【0020】その結果、シリコン基板11と光透過性絶
縁基板(SiO2)15との間に入り込んだ気泡も膨張
せず密着性が向上する。
【0021】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
【0022】図1は本発明に係るSOI基板製造の一実
施例工程断面図を示す。
【0023】まず、図1(a)に示すように、従来の半
導体洗浄液により洗浄(自然酸化膜除去)したシリコン
(Si)基板11上に光透過性絶縁基板として石英基板
15を載置し(重ね合わせ)、石英基板15上方からパ
ルスレーザ(ArF,XeCl,XeFレーザ等)を1
200mJ/cm2以上のエネルギー密度で照射した。
【0024】パルスレーザは、SiO2等のガラス材を
透過し、半導体に対しては吸収係数が大きく(表面のみ
でエネルギーが吸収される)、照射時間が20〜60n
secと極めて短い。また照射時のパワー密度が107
w/cm2程度と極めて大きいので半導体表面を数10
nsec溶融することが可能である。
【0025】図1(a)のパルスレーザ照射の後、重ね
合わせ基板を図1(b)に示すように上下反対にしてS
i基板11のみを機械的なポリッシングあるいは化学的
エッチングによって薄くする。
【0026】図1(c)は得られたSOI基板であり、
石英基板15上に薄膜化Si基板11aが形成されてい
る。
【0027】なお、本実施例ではレーザとしてパルスレ
ーザを用いているが、上記のようにSi表面を短時間で
溶融できるなら連続発振レーザも用いられる。また、S
i基板と石英基板の重ね合わせ後、すぐにレーザ照射を
行ったが基板の重ね合わせ後、ローラにより加圧するこ
とによって基板間に存在する気泡を予め除去して次工程
のパルスレーザによる基板間の密着性を高めることがで
きる。また、Si基板と石英基板の重ね合わせを真空中
で行えば気泡が入り込むことが少ない。
【0028】更にまた、図1(a)のパルスレーザ照射
工程は10-3〜10-6Torrの減圧下で行うことが基
板間の気泡排出のためにも有効である。
【0029】
【発明の効果】以上説明したように、本発明によればシ
リコン基板と光透過性絶縁基板との間に気泡が存在しな
い状態で両基板が融着(接着)されるため、気泡の存在
により生ずる基板の剥離や割れが抑制される。しかも本
発明では基本的には、シリコン基板と絶縁基板を重ね合
わせた後、絶縁基板側からのレーザ照射のみで製造され
るためSOI基板の作製工程の単純化、短縮化、能率化
が図れる。
【図面の簡単な説明】
【図1】本発明に係るSOI基板製造の一実施例工程断
面図である。
【図2】SOI基板に作られたMOSトランジスタ断面
図である。
【図3】従来のSOI基板製造の工程説明図である。
【符号の説明】
1,11 シリコン(Si)基板 1a,11a 薄膜化Si基板 2a ソース領域 2b ドレイン領域 3 ゲート酸化膜 4 ゲート電極 5,15 石英基板(SiO2 )(光透過性絶縁基板) 7 BPSG層 9 加圧ローラ 10 重ね合わせた基板 11a シリコン(Si)基板 12 電気炉

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に光透過性絶縁基板を重
    ね載置する工程、 前記光透過性絶縁基板上からレーザ照射する工程、 とからなることを特徴とするSOI基板の製造方法。
  2. 【請求項2】 前記レーザがパルスレーザであることを
    特徴とする請求項1記載の方法。
  3. 【請求項3】 前記シリコン基板上に光透過性絶縁基板
    を重ね載置した後、両基板の外側から加圧することを特
    徴とする請求項1記載の方法。
  4. 【請求項4】 前記絶縁基板上からのレーザ照射を減圧
    下で行うことを特徴とする請求項1記載の方法。
JP17814392A 1992-07-06 1992-07-06 Soi基板の製造方法 Pending JPH0620895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17814392A JPH0620895A (ja) 1992-07-06 1992-07-06 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17814392A JPH0620895A (ja) 1992-07-06 1992-07-06 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0620895A true JPH0620895A (ja) 1994-01-28

Family

ID=16043397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17814392A Pending JPH0620895A (ja) 1992-07-06 1992-07-06 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0620895A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027206A (ja) * 2004-02-03 2009-02-05 Semiconductor Energy Lab Co Ltd 半導体集積回路の製造方法
JP2009033136A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd Soi基板の製造方法及び半導体装置の作製方法
US7749870B2 (en) * 2008-04-01 2010-07-06 Shin-Etsu Chemical Co., Ltd. Method for producing SOI substrate
US8895407B2 (en) 2007-05-18 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027206A (ja) * 2004-02-03 2009-02-05 Semiconductor Energy Lab Co Ltd 半導体集積回路の製造方法
US8895407B2 (en) 2007-05-18 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP2009033136A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd Soi基板の製造方法及び半導体装置の作製方法
US7749870B2 (en) * 2008-04-01 2010-07-06 Shin-Etsu Chemical Co., Ltd. Method for producing SOI substrate

Similar Documents

Publication Publication Date Title
JP3324469B2 (ja) Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP5289805B2 (ja) 半導体装置製造用基板の作製方法
KR101434934B1 (ko) Soi 기판의 제작 방법, 및 반도체 장치의 제작 방법
JP5967211B2 (ja) 半導体デバイスの製造方法
KR101478812B1 (ko) Soi 기판의 제조방법 및 반도체장치의 제조방법
TWI478278B (zh) 用以生產soi基板及半導體裝置的方法
TWI437696B (zh) 半導體裝置及其製造方法
JP2000223683A (ja) 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにsoi基板の製造方法
JP2002094089A (ja) 化合物薄膜太陽電池の製造方法
JP5336101B2 (ja) Soi基板の製造方法
KR20120032487A (ko) 반도체 기판의 재생 처리 및 soi 기판의 제작 방법
JP5917036B2 (ja) Soi基板の作製方法
JP2010263073A (ja) 貼り合わせウェーハの製造方法
KR20000070432A (ko) 이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법
JP2007251172A (ja) 薄膜を製造する方法
JP2004259970A (ja) Soiウエーハの製造方法及びsoiウエーハ
KR20100038059A (ko) 반도체 기판의 제작 방법 및 반도체장치
EP1170801B1 (en) Bonded wafer producing method
JP2007220749A (ja) 半導体装置の製造方法
JP3327180B2 (ja) Soi層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
KR100487457B1 (ko) 반도체 장치의 제조 방법
JP2013030764A (ja) 半導体基板の再生方法、再生半導体基板の作製方法、及びsoi基板の作製方法
JPH0620895A (ja) Soi基板の製造方法
US11195711B2 (en) Healing method before transfer of a semiconducting layer
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法