KR20000070432A - 이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법 - Google Patents

이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법 Download PDF

Info

Publication number
KR20000070432A
KR20000070432A KR1019997006667A KR19997006667A KR20000070432A KR 20000070432 A KR20000070432 A KR 20000070432A KR 1019997006667 A KR1019997006667 A KR 1019997006667A KR 19997006667 A KR19997006667 A KR 19997006667A KR 20000070432 A KR20000070432 A KR 20000070432A
Authority
KR
South Korea
Prior art keywords
substrate
region
thin film
ion implantation
grid
Prior art date
Application number
KR1019997006667A
Other languages
English (en)
Other versions
KR100452056B1 (ko
Inventor
브뤼엘미셸
아스파베르나르
Original Assignee
쉔느 필립
꼼미사리아 아 레네르지 아토미끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쉔느 필립, 꼼미사리아 아 레네르지 아토미끄 filed Critical 쉔느 필립
Publication of KR20000070432A publication Critical patent/KR20000070432A/ko
Application granted granted Critical
Publication of KR100452056B1 publication Critical patent/KR100452056B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 기판으로부터 박막을 얻는 방법에 관한 것이다. 상기 박막은 이온주입과, 박막이 기판의 나머지 부분으로부터 분리될 수 있도록 하는 파쇄선을 유발하는 열처리 단계에 의하여 한정된다. 특별한 영역, 예컨대 박막(20)을 형성하는 기판 영역(10)상에 형성된 MOS 트랜지스터(12)의 그리드 산화막(15) 및 채널영역(19)으로 이루어지는 이 영역은, 트랜지스터 그리드(16)로 마스킹됨으로써 이온주입으로부터 보호될 수 있는 데, 이것은 이 영역이 기판을 구성하는 물질에 따라 결정되는 소정의 한계 치수를 넘지 않는 길이라면, 파쇄가 일어나는 것을 방해하지는 않는다.

Description

이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법{Method for obtaining a thin film, in particular semiconductor, comprising a protected ion zone and involving an ion implantation}
반도체라고 하는 주제에 있어서, 종종 반도전성 박막을 형성해야 할 경우가 있다. 예를 들어, SOI(Silicon On Insulator)기판을 제조하기 위해서는 반도전성 박막을 형성하여야 한다. 이에 따라, 반도전성 박막을 형성하는 다양한 방법들이 개발되었다. 최근에 개발된 방법들 중 하나는 반도체 물질에 희가스(Rare gas) 이온이나 수소가스 이온을 주입하면 평균 이온 침투깊이 근처에서 취성대(Brittle zone)가 유발된다는 사실에 기초하고 있다. 프랑스 특허공보 FR-A-2 681472 호는 이러한 성질을 이용하여 반도전성 박막을 얻는 방법을 개시하고 있다. 이 방법은 요구되는 반도체 물질로 이루어지며 평평한 표면을 구비하는 기판에 대하여 다음과 같은 단계들을 적용하는 것으로 구성된다.
첫번째 단계는, 기판내의 평균 이온 침투깊이 근처에서 "기상의 미세 기포층"을 형성시킬 수 있는 이온으로 기판에 구비된 평평한 표면을 충돌시키는 이온주입 단계이다. 이 미세 기포층은 기판을, 기판의 대부분을 포함하는 하부영역과 박막을 형성하는 상부영역으로 분리하게 된다. 선택된 이온은 희가스 이온이거나 수소가스 이온일 수 있다.
두번째 단계는, 기판에 구비된 평평한 표면을 하나 이상의 단단한 물질막으로 구성된 지지대(Support 또는 Stiffener)와 밀접하게 접착시키는 단계이다. 기판과 지지대의 밀접한 접착은 접착이 이루어질 표면들을 맞대어 놓고, 지지대와 기판 사이의 접착계면에서의 원자간 결합을 촉진시키기 위하여 열처리 및/또는 정전처리를 실시함으로써 이루어진다. 물론, 상기 접착은 접착물질에 의하여 이루어질 수도 있다.
세번째 단계는, 이온주입단계를 수행할 때의 온도보다 높으며 박막과 기판 덩어리 사이에 분리를 유발하기에 충분한 온도로 기판과 지지대의 결합물을 열처리하는 단계이다. 실리콘인 경우 이 온도는 약 400℃이다.
한편, 이 문헌은 실험에 의해 관찰된 다양한 현상에 대하여 다음과 같은 설명을 제공하고 있다. 먼저, 상기 첫번째 단계인 이온주입단계는 이온빔을 반도전성 물질로 이루어진 기판의 평평한 표면에 주사하여 수행된다. 상기 반도전성 물질이 완전한 단결정인 경우에는 기판의 평평한 표면의 평면이 상기 단결정의 주결정면과 근사적으로 평행하고, 상기 물질이 다결정인 경우에는 기판의 평평한 표면의 평면이,모든 결정 그레인에 대하여 같은 지수를 가지며 주결정면에 대하여 기울어지게 된다. 이 이온주입 단계는 상기 열처리 단계가 종료되면 파쇄대(Fracture zone)로 변화될 미세 기포층을 형성한다. 기판내에 형성되는 미세 기포층은 평균 이온 침투깊이 근처에 위치하게 되며, 미세 기포층에 의하여 분리되는 두개의 영역을 기판내부에서 경계짓는다. 첫번째 영역은 박막을 형성할 것이고, 두번째 영역은 기판의 나머지를 형성할 것이다. 상기 "미세 기포"라는 표현은 희가스 이온이나 수소가스 이온을 물질내부에 주입함으로써 형성될 수 있는 공동(Cavities) 또는 미세 공동(Microcavities)이라면 어떠한 것이라도 의미하는 것이다. 상기 공동은 매우 평평한 형태일 수 있다. 다시 말해, 원자간 거리의 수배 정도에 해당하는 낮은 높이를 가질 수 있다. 또한, 상기 공동은 대략 반구형일 수도 있으며, 이미 언급된 두가지 형태 이외에도 어떠한 형태를 가지는 것도 가능하다. 상기 공동의 내부에는 기체가 포함되어 있을 수도 있고, 기체가 포함되어 있지 않을 수도 있다. 상기 세번째 단계가 진행되는 동안 수행되는 열처리는, 반도체 물질의 결정을 예컨대, 미세 공동의 성장 효과 및/또는 미세 기포내의 압력에 의하여 재배열시킴으로써, 기판의 내부에 파쇄대를 형성하여 기판을 두개의 영역으로 분리시키는 것을 가능케 하는 충분히 높은 온도에서 수행한다.
기체, 예컨대 수소가스 이온을 기판에 주입하고 투과 전자현미경으로 기판을 관찰하면, 이온주입단계의 공정조건에 따라 공동 또는 미세 기포가 관찰될 수도 있고 관찰되지 않을 수도 있다. 실리콘의 경우 이온, 예컨대 수소가스 이온을 주입한 경우에는 수 나노미터에서 수십 나노미터 사이의 크기를 가지는 미세 공동이 기판 내에 형성되어 존재할 수 있다. 그런데, 특히 이온주입공정을 실시할 때의 온도가 낮은 경우에는 열처리 단계 중에 결정핵이 생성되는 동안에만 미세 공동이 관찰될 수 있다. 결정핵의 생성은, 예컨대 박막과 기판의 나머지 부분을 서로 분리시키는 파쇄를 상기 열처리 단계가 끝나기 전까지는 종결시키기 위하여 열처리 단계에서의 온도를 급격하게 증가시킴으로써 이루어진다.
게다가 이 방법은 모든 종류의 결정질 또는 비결정질 고상물질에 대해서도 적용될 수 있는 것 같다. 즉, 이 방법은 유전물질, 도전물질, 반절연물질 또는 비정질의 반도전성 물질에 적용될 수 있다.
얻어진 박막이 어떠한 요소들을 이미 구비하고 있거나, 박막이 초기의 기판의 일부를 형성했을 때 발생된 특별한 특징들을 이미 구비한다면, 이 박막은 유용할 수 있다. 따라서, 박막들을 적층시킴으로써 3 차원적 구조를 형성하는 것도 가능할 것이다. 마이크로 전자공학에 있어서, 이것은 반도전성 박막들을 적층시킴으로써 전자적 소자들을 3차원적 공간안에 포함하는 기판을 얻을 수 있다는 것을 의미한다. 그러나, 전기적 활성층을 통하여 이온을 주입하게 되면, 소자의 특성을 변형시킬 수 있으며, 아예 무용지물로 만들어 버릴 수도 있다. 이는 MOS 트랜지스터의 채널영역이거나 그리드 산화막인 경우에 두드러진다.
본 발명은 이온들로부터 보호된 영역을 구비하는 박막을 얻는 방법에 대한 것으로써, 이온주입단계를 수반한다. 상세하게는 예컨대, MOS 트랜지스터의 채널영역을 형성하기 위하여 활성층들이 형성된 반도전성 박막을 얻는 방법에 대한 것이다.
첨부된 도면을 참고하여 설명되어지는 본 발명의 비제한적 실시예에 의하여 본 발명은 보다 명확하게 이해될 것이며, 본 발명의 잇점 및 구체적인 특징도 명확해 질 것이다. 첨부된 도면은 다음과 같다.
도 1은 이온주입이 수행된 기판의 측면을 도시한 측면도이다.
도 2는 본 발명의 방법이 적용되며 MOS 트랜지스터가 형성된 실리콘기판의 단면을 도시한 단면도이다.
도 3a 내지 도 3d는 MOS 트랜지스터를 구비하는 실리콘 박막을 초기의 실리콘 기판으로부터 분리하여 다른 지지요소로 전달하는 데 본 발명에 따른 방법이 적용되는 것을 도시한다.
따라서, 프랑스 특허공보 FR-A-2 681472 호에 의하여 개시된 방법은 기술적으로는 매우 흥미로울지 모르지만, 몇가지 면에서 그 적용에 한계를 가지고 있었다. 그런데, 본 발명의 발명자들은 이 문제점에 대한 해결책을 알아 내었다. 발명자들은 어떤 조건하에서, 이온들의 전달에 대하여 민감한 영역들을 보호하기 위하여 마스킹 기술이 이용될 수 있다는 것을 발견하였다. 즉, 마스킹기술은, 마스킹된 영역에서는 미세 공동이 형성되지 않지만, 그럼에도 불구하고 박막이 기판으로부터 분리될 수 있게 하는 갈라진 틈(Cleavage)은 얻을 수 있다는 것을 의미한다. 마스킹된 영역들의 폭이 기판을 이루는 물질에 따라서 결정되는 한계 치수를 넘지 않는다면 이는 가능하다. 이러한 원리는 이온주입이 수행되기 전에 이미 요소들이 형성된 구조물에 대해서도 적용될 수 있다. 이러한 요소들은 기판상의 부분 중에서 이온주입에 반드시 민감하지는 않은 영역을 마스킹한다. 이런 경우 본 발명의 목적은 이러한 요소들의 폭을 한계 치수보다 아주 좁게 만들거나 같게 만드는 것이다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 소정의 물질로 이루어진 기판으로부터 출발하여 박막을 얻는 방법을 제공하는 것이다. 상기 박막은 기판의 표면들 중 일표면과 인접한 영역으로 구성되고 기판의 나머지 부분으로부터 분리되며, 상기 영역에 적어도 하나의 구조물이 형성된다. 본 발명의 방법은 다음과 같은 단계를 포함한다.
상기 구조물을 구성하는 적어도 두개의 겹쳐진 영역이 얻어질 때까지 상기 구조물을 형성하는 단계로, 그 상부 영역은, 상기 기판 내부의 마스킹된 영역의 폭을 기판을 이루는 물질에 대한 소정의 한계 치수를 넘지 않도록 정의함으로써 그 하부영역을 마스킹하는 수단으로 기능한다.
상기 기판의 상기 표면을 통하여 이온을 주입하는 단계로, 상기 기판내의 평균 이온 침투깊이 근처에서 미세 공동층을 형성한다. 상기 미세 공동층은 상기 마스킹된 영역을 제외하고 상기 영역을 기판 내에서 경계짓는다.
상기 미세 공동층을 따라서 파쇄선(Fracture line)을 형성하기 위하여 충분히 높은 온도에서 열처리 하는 단계로, 상기 파쇄선은 마스킹된 영역의 폭이 상기 한계 치수에 비하여 충분히 작은 경우에는 연속적이며, 마스킹된 영역의 폭이 상기 한계 치수에 비하여 충분히 작지 않은 경우에는 불연속적이다.
박막을 기판의 나머지로부터 분리해내는 단계로, 상기 파쇄선이 연속적인 경우에는 박막을 단순한 분리에 의하고, 상기 파쇄선이 불연속적인 경우에는 박막이 될 영역과 기판의 나머지 부분 사이에 기계적 힘을 인가하여 박막을 기판의 나머지로부터 분리한다. 후자의 경우는 파쇄선들 사이에 단단한 브릿지(Solid Bridge)가 존재함을 의미한다.
이온을 주입하는 단계와 열처리 단계 사이에 다른 단계가 포함될 수 있다. 즉 상기 영역 측에서 기판을 지지대(Stiffener)에 견고하게 결합시키는 단계를 포함할 수 있다.
이온주입단계는 희가스 이온이나 수소가스 이온을 사용하여 수행될 수 있다.
상기 기계적 힘은 휘는 힘(Bending force) 및/또는 장력(Tension force)일 수 있다. 상기 기계적 힘은 열처리 단계를 진행하면서 가해줄 수도 있고 열처리 단계가 종료된 이후에 가해줄 수도 있다.
예를 들어, 마스킹 수단은 상기 기판의 표면상에 증착된 막으로 이루어질 수 있다.
상기 구조물은 기판이 반도전성 기판인 경우에는 전자적 소자를 형성할 수도 있다. 이 전자적 소자는 트랜지스터일 수 있고, 상기 상부 영역은 트랜지스터의 그리드를 포함한다.
특히, 본 발명은 상기 반도전성 기판이 실리콘으로 이루어진 경우에 적용될 수 있는 데, 이때 상기 전자적 소자는 MOS 트랜지스터이며, 상기 하부 영역은 이 MOS 트랜지스터의 그리드 산화막 및 채널영역이다. 그러면, 상기 상부 영역은 그리드 산화막상에 증착된 MOS 트랜지스터의 폴리실리콘 그리드일 수 있다. 또한, 상기 상부 영역은 그리드만으로 구성될 수도 있다. 폴리실리콘 그리드 이외에도 상기 마스킹 수단은 합성수지막을 포함할 수도 있고, 상기 그리드의 측벽에 증착되는 어떠한 다른 물질막일 수도 있다. 이 경우의 중요한 장점은, 마스킹된 영역의 폭은 그리드의 폭, 아마도 그 측면들에만 상응하므로 상대적으로 큰 트랜지스터를 얻을 수 있다는 것이다.
이런 식으로 진행하면 서로 다른 매질에 이온을 주입하여야 할 수도 있다. 예컨대, 반도전성 기판의 내부에도 이온을 주입하여야 하고, 소오스 영역 및 드레인 영역을 구성하는 도핑된 영역을 관통하여 이온을 주입하여야 할 수도 있다. 이것은 이 분야의 통상적인 전문가에 의해 채택된 표준적인 이온주입과는 배치된다. 왜냐하면, 통상적인 이온주입에서는 이온주입을 하기 전에 소자의 다양한 활성영역, 다시 말해 트랜지스터의 소오스 및 드레인 영역을 포함하는 활성영역을 완전히 마스킹하기 때문이다. 하지만, 본 발명의 발명자들은 소오스 및 드레인 영역보다는 오히려 그리드 산화막에 해당하는 영역이 이온주입에 민감한 것을 발견하였다. 소오스 또는 드레인을 관통하여 수행하는 이온주입은 트랜지스터의 특성에 있어서 약간의 변동을 유발한다. 하지만, 이러한 변동은 트랜지스터의 동작에 받아들여질 만한 것이다.
트랜지스터의 그리드는 이온주입 동안 민감한 영역들을 마스킹하는 마스크로 기능한다. 따라서, 박막을 얻기 위한 공정에 별도의 마스킹단계는 필요하지 않다.
또한, 소오스 또는 드레인 영역은 이온주입단계 후에 형성될 수도 있다.
이온이 주입되는 매질은 이온빔의 방향과 평행한 방향 및 이온빔과 수직인 방향에서 다른 물질들로 이루어질 수 있다. 그러나, 매질이 다음에도 불구하고, 이온빔으로부터 마스킹된 영역이 있더라도 기판은 파쇄될 수 있다. 물질이 이질적이거나 기판의 표면 토폴로지가 이질적인 경우에, 상기 파쇄는 동일 평면내에서 전파될 뿐만 아니라, 다양한 물질들의 이 이온들에 관해 정지파워(Stopping power)가 다름에 기인한 주입된 이온의 위치가 다름에 따라 관측될 수 있는 파동을 이루면서 전파된다.
설명을 단순화하기 위하여 이온주입은, 이온주입을 수행하고 나면 미세 공동층이 관찰될 수 있는 조건하에서 수행된다고 가정한다. 또한, 이온주입에 민감한 영역의 상부는 마스킹된다고 가정한다.
도 1은 기판(1)의 단면을 도시한다. 기판(1)은, 예컨대 단결정으로 이루어지며 전자적 특성을 가지는 실리콘 기판일 수 있다. 기판(1)의 상부에는 평평한 표면(2)이 구비된다. 기판(1)에는 평평한 표면(2)을 통하여 화살표로 표시된 이온들이 충돌한다. 기판(1)에 주입되는 이온들은 예컨대, 수소이온일 수 있다. 기판(1)에 주입되는 이온에 가해지는 에너지 및 도우즈는 기판(1)내에서 평평한 표면(2)로부터 소정의 깊이에 미세 공동층(3)을 얻을 수 있도록 결정된다. 주어진 레벨에 미세 공동층을 얻기 위한 이온에너지 및 이온주입 도우즈에 대한 정보는 프랑스 특허공보 FR-A-2 681472 호에 개시되어 있다. 미세 공동층(3)은 기판 내에서 영역(4)을 경계짓는다. 적절한 온도 예컨대 400℃ 정도에서 기판(1)을 열처리하면, 미세 공동층(3)은 미세균열층으로 변화되고 미세균열층은 박막이 될 영역(4)을 기판(1)의 나머지로부터 분리시킬 수 있는 파쇄선을 유발한다.
도 1에는 기판(1)의 표면(2)과 기판(1) 내부에 이온을 주입시키는 이온빔 사이에 삽입된 마스크(5)가 도시되어 있다. 마스크(5)는 마스크(5)에 도달되는 이온들을 정지시킬 수 있을 정도로 충분히 두껍다. 결과적으로, 미세 공동층(3)은 마스크(5)에 대응하는 영역(6)에서 단절되고, 평평한 표면(2)과 영역(6) 사이의 기판(10) 부분은 이온주입에 의하여 변화되지 않는다.
예상되는 것과는 달리, 어떤 조건하에서는 미세 공동층의 불연속이 열처리 단계가 진행되는 동안 미세 공동층 내에서의 미세균열들의 전파를 막지는 않는 것으로 나타났다. 미세균열들의 전파는 이온주입 동안 마스킹된 영역(6)의 폭(ℓ)에 의하여 결정된다.
예를들어, 단결정 실리콘으로 이루어진 기판의 경우에는 마스킹된 영역(6)의 폭(ℓ)이 0.8㎛보다 작으면, 마스킹된 영역(6)의 양측에 위치한 미세 공동층(3) 사이에서 파쇄가 전파될 수 있다. 마스킹된 영역(6)의 폭(ℓ)이 0.8㎛를 초과하되 주어진 한계폭 이내인 경우에는, 열처리를 실시하는 도중 또는 열처리를 실시하고 난 후 영역(4)과 기판(1)의 나머지 부분 사이에 기계적 힘,예컨대 휘는 힘 또는 장력을 가함으로써 얻어진 박막을 기계적으로 변형시키지 않으면서 균열이 전파되게 할 수 있다.
따라서, 주어진 기판 물질에 대한 상기 한계폭은 박막을 기계적으로 변형시켜 손상시키지 않고 이 박막을 분리해낼 수 있게 하는 마스킹된 영역의 최대폭이다. 이 한계폭은 기판 내부에서 유발되는 균열의 크기와 밀도 그리고 이 균열을 결정하는 파라미터들(이온주입에너지와 도우즈, 열처리 온도)에 의존한다.
마스킹된 영역에 해당하는 이 폭(ℓ)은 미세 공동이 형성되지 않는 폭과는 크게 다를 수도 있다는 것에 주목하라. 사실, 이온주입의 경우 이온빔들은 완전하게 서로 평행하지는 않다. 오히려, 이온주입의 조건에 따라서 이온빔들이 집중될 수도 있고 분산될 수도 있다. 더구나, 물질속으로 주입된 이온의 위치는 무작위적(Random)이고 통계적일 뿐만 아니라, 이온과 부딪치는 일련의 충돌에도 의존한다. 예를 들어, 수소를 120Kev로 비정질 실리콘에 주입하는 경우, 기본스 테이블(Gibbons Table)에 의하여 정의되고 계산되는 횡방향 표준편차(Lateral standard deviation)는 0.2596㎛이다.
도 2에 도시된 본 발명에 따른 실시예에서의 기판(10)은 P형 불순물이 도핑된 단결정 실리콘이다. MOS 트랜지스터(12)는 기판(10)의 평평한 표면(11)에 형성된다. 이 트랜지스터(12)는 n+로 도핑된 영역으로 이루어지는 소오스(13) 및 드레인(14)을 구비한다. 실리콘 산화막(15)이 소오스(13)와 드레인(14) 사이의 기판표면(11)에 형성된다. 산화막(15)은 폴리실리콘으로 된 그리드(16)에 의하여 덮힌다. 트랜지스터(15)는 열산화막(17)으로 둘러싸이고 그리드(16)의 측벽에 실리콘 질화막(18)으로 이루어진 스페이서(18)가 형성됨으로써 완성된다.
그리드 산화막(15) 및 직하부의 채널영역(19)은 주입된 화합물의 통과에 의해 변화될 수 있기 때문에 민감한 영역이다. 본 발명에 따르면, 이 민감한 영역은 이온주입단계 동안 이들을 덮으며, 주입되는 이온이 산화막(15)에는 도달할 수 없도록 충분히 두껍게 형성한 그리드(16)에 의하여 보호될 수 있다. 또한, 스페이서(18)도 이 보호에 참여할 수 있다.
도 2에서 이온주입단계가 화살표로 표시되어 있다. 이온주입은 박막에 해당하는 영역(20)을 경계짓는 미세 공동층(21)을 유발한다. 또한, 미세 공동층(21)은 이온빔에 대하여 마스킹된 영역(22)에 의하여 형성되는 불연속부를 구비한다. 상기에서 설명한 바와 같이 마스킹된 영역의 폭이 반도전 물질, 이온주입 및 열처리의 공정조건에 따라서 결정되는 한계폭보다 작은 경우에는, 영역(22)의 폭에 따라서, 기계적 힘을 가하거나 가하지 않고 박막(20)을 기판으로부터 분리할 수 있다. 예를 들어, 프랑스 특허공보 FR-A-2 681472 호에 개시된 방법이 사용하는 표준적인 조건하에서는 0.5㎛의 폭을 구비하는 그리드(16)는 파쇄면 상에서 미세 균열이 전파하는 것을 방해하지는 않는다.
도 3a 내지 도 3d는 본 발명에 따른 방법의 다양한 적용을 나타내주고 있다. 이 도면들도 도 2와 같이 단면도들이다.
도 3a는 P형 불순물이 도핑된 단결정 실리콘 기판(30)을 도시하고 있다. MOS 트랜지스터(32)가 기판(30)의 평평한 표면(31)에 형성되어 있다. 트랜지스터는 n+로 도핑된 소오스 영역(33) 및 드레인 영역(34), 그리드 산화막(35), 다결정실리콘으로 이루어진 그리드(36) 및 채널영역(37)을 구비한다. 이 다른 예에서는, MOS 트랜지스터의 민감한 부분을 보다 잘 마스킹하기 위하여 그리드(36)의 상부에 합성수지막(38)을 증착해야 한다는 필요성이 고려된 것이다. 화살표에 의하여 표현된 이온주입은 기판(30)내에 미세 공동층(39)을 유발시킨다. 다만, 이온주입에서 마스킹된 영역(40)에는 미세 공동층(39)이 형성되지 않는다. 그리드(36)의 폭에 해당하는 상기 마스킹된 영역(40)의 폭은 본 발명에 따른 방법이 이용될 수 있도록 한계폭보다는 작다. 미세 공동층(39)은 평평한 표면(31)과 미세 공동층(39) 사이에 박막이 형성될 영역(41)을 한정한다.
일단 이온주입단계를 수행하고 나면, 합성수지막(38)을 제거한다. 그리고, 박막의 상부표면이 될 평평한 표면(43)을 얻기 위하여 그리드(36)의 상부표면까지 기판(30)의 평평한 표면(31) 위에 실리콘 산화막을 형성한다(도 3b 참조). 지지대(Stiffener)로 기능하며 평평한 표면(46)을 구비하는 플레이트(45)를 박막의 상부표면에 단단히 결합시킨다. 예컨대, "웨이퍼 본딩(Wafer bonding)" 기술을 사용하여 평평한 표면(43)과 평평한 표면(46)을 분자적 접착(Molecular adhesion)에 의하여 서로 결합시킨다.
도 3c는 지금까지 형성한 구조물에 열처리 단계를 실시한 후의 복합구조를 도시한다. 상기에서 설명한 바와 같이 열처리한 결과 미세 공동층이 미세 균열로 변화된다. 만약, 마스킹된 영역의 폭이 정의된 한계폭에 비하여 충분히 작은 경우에는, 연속적인 파쇄선을 형성할 수 있고, 마스킹된 영역의 폭이 상기 한계폭에 비하여 충분히 작지 않은 경우에는 불연속적인 파쇄선을 형성할 수 있다. 도 3c에 도시된 것은 미세 균열선(48)이 마스킹된 영역(40)에 의하여 단절되어 있는 경우이다.
미세 균열(48)선의 상부와 하부에서 기판을 두개의 부분으로 분리하는 것은 기계적 힘을 인가함으로써 이루어진다. 도 3d에서 기계적 힘은 화살표로 기호화되어 있다.

Claims (12)

  1. 소정의 물질로 이루어진 기판(10 또는 30)으로부터 출발하여 얻어지고, 상기 기판의 표면들 중 어느 하나의 표면(11 또는 31)과 인접하는 상기 기판의 영역으로 구성되며, 상기 기판의 나머지와 분리되며, 적어도 하나의 구조물이 상기 영역으로부터 형성되는 박막을 얻는 방법에 있어서,
    상기 구조물을 구성하는 적어도 두개의 겹쳐진 영역이 얻어질 때까지 상기 구조물을 형성하는 단계로, 그 상부영역(16 또는 36)은, 상기 기판 내부의 마스킹된 영역(22 또는 40)의 폭을 상기 기판을 이루는 물질에 대한 소정의 한계 치수를 넘지 않도록 정의함으로써 그 하부영역(15 및 19 또는 35 및 37)을 마스킹하는 수단으로 기능하는 상기 구조물의 형성단계;
    상기 기판(10 또는 30)의 상기 표면을 통하여 이온을 주입하는 단계로, 상기 마스킹된 영역(22 또는 40)에 해당하는 영역을 제외하고 상기 기판(10 또는 30)의 나머지로부터 상기 영역(20 또는 41)을 경계짓는 미세 공동층(21 또는 39)을 상기 기판 내의 평균 이온침투 깊이에 형성하는 상기 이온주입단계;
    상기 미세 공동층을 따라 파쇄선을 형성하기 위하여 충분히 높은 온도에서 열처리하는 단계로, 상기 파쇄선은 상기 마스킹된 영역의 폭이 상기 한계 치수에 비하여 충분히 작은 경우에는 연속적이고 상기 마스킹된 영역의 폭이 상기 한계 치수에 비하여 충분히 작지 않은 경우에는 불연속적인 상기 열처리 단계; 및
    상기 박막을 상기 기판(10 또는 30)의 나머지로부터 분리하는 단계로, 상기 파쇄선이 연속적인 경우에는 단순한 분리에 의하고 상기 파쇄선이 불연속적인 경우에는 상기 영역과 상기 기판의 나머지 사이에 인가되는 기계적 힘에 의하는 상기 박막 분리단계를 포함하는 것을 특징으로 하는 박막을 얻는 방법.
  2. 제 1항에 있어서, 상기 이온주입단계와 상기 열처리 단계 사이에
    상기 기판(30)을 상기 박막을 형성할 상기 영역(41) 쪽에서 지지대(45)와 단단히 결합시키는 단계를 더 포함하는 것을 특징으로 하는 박막을 얻는 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 이온주입단계는 수소가스 이온이나 희가스 이온을 사용하는 것을 특징으로 하는 박막을 얻는 방법.
  4. 제 1항 내지 제 3항의 어느 한 항에 있어서, 상기 기계적 힘은 휘는 힘 또는 장력인 것을 특징으로 하는 박막을 얻는 방법.
  5. 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 기계적 힘은 상기 열처리 단계를 수행하는 도중에 인가되는 것을 특징으로 하는 박막을 얻는 방법.
  6. 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 기계적 힘은 상기 열처리 단계를 수행한 이후에 인가되는 것을 특징으로 하는 박막을 얻는 방법.
  7. 제 1항 내지 제 6항의 어느 한 항에 있어서, 상기 마스킹 수단은 상기 기판의 표면에 증착된 막으로 구성되는 것을 특징으로 하는 박막을 얻는 방법.
  8. 제 7항에 있어서, 상기 기판(10 또는 30)은 반도전성 막이고 상기 구조물은 전자적 소자를 형성하는 것을 특징으로 하는 박막을 얻는 방법.
  9. 제 8항에 있어서, 상기 전자적 소자는 트랜지스터(12 또는 32)이고, 상기 상부 영역은 상기 트랜지스터의 그리드(16 또는 36)를 포함하는 것을 특징으로 하는 박막을 얻는 방법.
  10. 제 8항에 있어서, 상기 기판(10 또는 30)은 실리콘으로 이루어지고, 상기 전자적 소자(12 또는 32)는 MOS 트랜지스터이고, 상기 하부 영역은 그리드 산화막(15 또는 35) 및 상기 MOS 트랜지스터의 채널영역(19 또는 37)이며, 상기 상부 영역은 상기 그리드 산화막(15 또는 35) 상에 증착된 상기 MOS 트랜지스터의 폴리실리콘 그리드(16 또는 36)를 포함하는 것을 특징으로 하는 박막을 얻는 방법.
  11. 제 1항에 있어서, 상기 마스킹 수단은 합성수지막을 더 포함하는 것을 특징으로 하는 박막을 얻는 방법.
  12. 제 9항 또는 제 10항에 있어서, 상기 마스킹 수단은 상기 그리드(16)의 측벽 상에 증착된 스페이서(18)를 더 포함하는 것을 특징으로 하는 박막을 얻는 방법.
KR10-1999-7006667A 1997-01-27 1998-01-26 이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법 KR100452056B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR97/00837 1997-01-27
FR9700837A FR2758907B1 (fr) 1997-01-27 1997-01-27 Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
PCT/FR1998/000129 WO1998033209A1 (fr) 1997-01-27 1998-01-26 Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique

Publications (2)

Publication Number Publication Date
KR20000070432A true KR20000070432A (ko) 2000-11-25
KR100452056B1 KR100452056B1 (ko) 2004-10-08

Family

ID=9502995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7006667A KR100452056B1 (ko) 1997-01-27 1998-01-26 이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법

Country Status (7)

Country Link
US (1) US6316333B1 (ko)
EP (1) EP0972304B1 (ko)
JP (1) JP4310503B2 (ko)
KR (1) KR100452056B1 (ko)
DE (1) DE69807054T2 (ko)
FR (1) FR2758907B1 (ko)
WO (1) WO1998033209A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933897B1 (ko) * 2001-04-13 2009-12-28 꼼미사리아 아 레네르지 아토미끄 분리가능 기판 또는 분리가능 구조체 및 그 생산방법

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
KR100294637B1 (ko) * 1998-06-29 2001-10-19 박종섭 모스펫의폴리사이드게이트형성방법
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6346459B1 (en) 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
JP4794810B2 (ja) 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4545449B2 (ja) * 2004-01-28 2010-09-15 シャープ株式会社 半導体装置の製造方法
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
JP5113999B2 (ja) * 2004-09-28 2013-01-09 シャープ株式会社 水素イオン注入剥離方法
US7071047B1 (en) * 2005-01-28 2006-07-04 International Business Machines Corporation Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions
JP4943663B2 (ja) * 2005-04-06 2012-05-30 シャープ株式会社 半導体装置の製造方法及び半導体装置並びに液晶表示装置
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
DE102005054219B4 (de) * 2005-11-14 2011-06-22 Infineon Technologies AG, 81669 Verfahren zum Herstellen eines Feldeffekttransistors und Feldeffekttransistor
DE102005054218B4 (de) * 2005-11-14 2011-06-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7662680B2 (en) * 2007-09-28 2010-02-16 Infineon Technologies Ag Method of producing a semiconductor element in a substrate and a semiconductor element
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20090124038A1 (en) * 2007-11-14 2009-05-14 Mark Ewing Tuttle Imager device, camera, and method of manufacturing a back side illuminated imager
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US20090212397A1 (en) * 2008-02-22 2009-08-27 Mark Ewing Tuttle Ultrathin integrated circuit and method of manufacturing an ultrathin integrated circuit
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
EP2294607A2 (en) * 2008-05-17 2011-03-16 Astrowatt, Inc. Method of forming an electronic device using a separation technique
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
FR2936357B1 (fr) * 2008-09-24 2010-12-10 Commissariat Energie Atomique Procede de report de puces sur un substrat.
JP4519932B2 (ja) * 2008-10-23 2010-08-04 シャープ株式会社 半導体装置
JP5277999B2 (ja) * 2009-01-29 2013-08-28 株式会社村田製作所 複合基板の製造方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
JP4515525B2 (ja) * 2009-04-16 2010-08-04 シャープ株式会社 半導体装置
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
EP2502266B1 (en) * 2009-11-18 2020-03-04 Soitec Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US9481566B2 (en) 2012-07-31 2016-11-01 Soitec Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
WO2019108945A1 (en) 2017-12-01 2019-06-06 Silicon Genesis Corporation Three dimensional integrated circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2461360A1 (fr) * 1979-07-10 1981-01-30 Thomson Csf Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede
JPS5955070A (ja) * 1982-09-24 1984-03-29 Toshiba Corp 半導体装置の製造方法
FR2563377B1 (fr) * 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
FR2604022B1 (fr) * 1986-09-16 1992-09-11 Eurotechnique Sa Memoire non volatile a grille flottante sans oxyde epais
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
FR2664095B1 (fr) * 1990-06-28 1993-12-17 Commissariat A Energie Atomique Procede de fabrication d'un contact electrique sur un element actif d'un circuit integre mis.
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
JPH08153804A (ja) * 1994-09-28 1996-06-11 Sony Corp ゲート電極の形成方法
FR2750535B1 (fr) * 1996-06-27 1998-08-07 Commissariat Energie Atomique Transistor mos et procede d'isolation laterale d'une region active d'un transistor mos
FR2752644B1 (fr) * 1996-08-21 1998-10-02 Commissariat Energie Atomique Procede de realisation d'un transistor a contacts auto-alignes
US5714412A (en) * 1996-12-02 1998-02-03 Taiwan Semiconductor Manufacturing Company, Ltd Multi-level, split-gate, flash memory cell and method of manufacture thereof
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US5888853A (en) * 1997-08-01 1999-03-30 Advanced Micro Devices, Inc. Integrated circuit including a graded grain structure for enhanced transistor formation and fabrication method thereof
US6242298B1 (en) * 1997-08-29 2001-06-05 Kabushiki Kaisha Toshiba Semiconductor memory device having epitaxial planar capacitor and method for manufacturing the same
US6171982B1 (en) * 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933897B1 (ko) * 2001-04-13 2009-12-28 꼼미사리아 아 레네르지 아토미끄 분리가능 기판 또는 분리가능 구조체 및 그 생산방법

Also Published As

Publication number Publication date
FR2758907A1 (fr) 1998-07-31
DE69807054D1 (de) 2002-09-12
US6316333B1 (en) 2001-11-13
KR100452056B1 (ko) 2004-10-08
FR2758907B1 (fr) 1999-05-07
JP4310503B2 (ja) 2009-08-12
EP0972304B1 (fr) 2002-08-07
JP2001508943A (ja) 2001-07-03
DE69807054T2 (de) 2003-04-17
EP0972304A1 (fr) 2000-01-19
WO1998033209A1 (fr) 1998-07-30

Similar Documents

Publication Publication Date Title
KR100452056B1 (ko) 이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법
KR100742790B1 (ko) 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
US7498245B2 (en) Embrittled substrate and method for making same
JP4222644B2 (ja) 特に電子構成品を含む半導体材料薄膜の製法
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
KR100854799B1 (ko) 소정의 물질로 된 블록을 절단하는 방법 및 박막을형성하는 방법
KR100724560B1 (ko) 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법
KR100704107B1 (ko) 박층의반도체재료를제조하는방법
US6599781B1 (en) Solid state device
KR101401580B1 (ko) 기판 벽개 방법
KR101955375B1 (ko) 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
US20060192269A1 (en) Substrate assembly for stressed systems
CN102326230B (zh) 形成集成电路的方法及所得结构
US6455396B1 (en) SOI semiconductor device capable of preventing floating body effect
US7776714B2 (en) Method for production of a very thin layer with thinning by means of induced self-support
KR20040079916A (ko) 반도체 디바이스를 형성하기 위한 재료의 본딩 및 전사 방법
US6225667B1 (en) Leaky lower interface for reduction of floating body effect in SOI devices
US5116768A (en) Fabrication method of a semiconductor integrated circuit having an SOI device and a bulk semiconductor device on a common semiconductor substrate
US5982006A (en) Active silicon-on-insulator region having a buried insulation layer with tapered edge
KR100425998B1 (ko) 실리콘 섭스트레이트의 소자 분리 방법
JPS60189235A (ja) 半導体装置の製造方法
JPH10144894A (ja) 半導体装置およびその製造方法
JPH10321549A (ja) 半導体基板の製造方法
JP2005123327A (ja) 半導体装置および半導体装置の製造方法
JPH08162524A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150825

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160825

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 14

EXPY Expiration of term