TWI573198B - 在三度空間集積製程中轉移材料層之方法及其相關結構與元件 - Google Patents

在三度空間集積製程中轉移材料層之方法及其相關結構與元件 Download PDF

Info

Publication number
TWI573198B
TWI573198B TW101127515A TW101127515A TWI573198B TW I573198 B TWI573198 B TW I573198B TW 101127515 A TW101127515 A TW 101127515A TW 101127515 A TW101127515 A TW 101127515A TW I573198 B TWI573198 B TW I573198B
Authority
TW
Taiwan
Prior art keywords
donor structure
ions
donor
regions
implanting
Prior art date
Application number
TW101127515A
Other languages
English (en)
Other versions
TW201330117A (zh
Inventor
瑪麗姆 沙達卡
約努 茨拉杜
Original Assignee
索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/246,580 external-priority patent/US8673733B2/en
Priority claimed from FR1159358A external-priority patent/FR2981501B1/fr
Application filed by 索泰克公司 filed Critical 索泰克公司
Publication of TW201330117A publication Critical patent/TW201330117A/zh
Application granted granted Critical
Publication of TWI573198B publication Critical patent/TWI573198B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Description

在三度空間集積製程中轉移材料層之方法及其相關結構與元件
本發明與在半導體元件製作所採用之三度空間集積製程中，將材料從一施體結構轉移至一受體結構有關。
兩個或更多個半導體結構之三度空間集積(3D integration)可替微電子應用帶來許多好處。舉例而言，微電子組件之三度空間集積可以改進電性能及功率消耗，同時減少元件所佔面積。相關資料可參考諸如P.Garrou等人所編之《The Handbook of 3D Integration》(Wiley-VCH出版，2008年)。半導體結構之三度空間集積可以透過以下方式或該些方式之組合而達到：將一半導體晶粒附著至其他的一個或多個半導體晶粒(亦即晶粒對晶粒(D2D))，將一半導體晶粒附著至一個或多個半導體晶圓(亦即晶粒對晶圓(D2W))，以及將一半導體晶圓附著至其他的一個或多個半導體晶圓(亦即晶圓對晶圓(W2W))。
本發明所屬技術領域中已知之SMART-CUT®製程可用於單石(monolithic)之三度空間集積製程。該SMART-CUT®製程詳述於，舉例而言，美國專利RE 39,484號(2007年2月6日核發予Bruel)、美國專利6,303,468號(2001年10月16日核發予Aspar等人)、美國專利6,335,258號(2002年1月1日核發予Aspar等人)、美國專利6,756,286號(2004年6月29日核發予Moriceau等人)、美國專利6,809,044號(2004年10月26日核發予Aspar等人)，及美國專利6,946,365號(2005年9月20日核發予 Aspar等人)。
簡言之，該SMART-CUT®製程包含將多個離子(例如氫離子、氦離子或惰性氣體離子其中一種或多種)沿著一離子植入平面植入一施體結構。沿著該離子植入平面而植入之離子在該施體結構內定義出一弱化平面，該施體結構之後可沿著該弱化平面劈裂或以其他方式斷裂。如在本發明所屬技術領域中已知，該些離子植入該施體結構之深度，至少有部分為該些離子植入該施體結構時所具能量之一函數。一般而言，以較低能量植入之離子，其植入深度相對較淺，以較高能量植入之離子，其植入深度相對較深。
使該施體結構鍵結至另一受體結構，之後，使該施體結構沿著該離子植入平面劈裂或以其他方式斷裂。舉例而言，可對鍵結在一起之施體及受體結構加熱，以造成該施體結構沿該離子植入平面劈裂或以其他方式斷裂。作為一個選項，可對該施體結構施加機械力，以協助其沿著該離子植入平面劈裂。使該施體結構沿該離子植入平面劈裂或以其他方式斷裂後，該施體結構之一部分會保持鍵結至該受體結構。該施體結構之其餘部分可在進一步之SMART-CUT®製程中重複使用，以將該施體結構之其他部分轉移至受體結構。
在斷裂製程後，該施體結構之斷裂表面可能包含離子雜質及該施體結構之晶格瑕疵，在某些應用中，該施體結構之晶格可包含半導體材料之單晶。該施體結構中被轉移至受體結構之部分可加以處理，以期降低雜質含量並改進晶格品質(亦即降低斷裂表面鄰近晶格之缺陷數目)。此等處理通常包含在高溫下(例如大約1,000℃)進行之熱回火。
本概要旨在以簡要形式介紹一系列概念。該些概念將在本發明之示範性實施例中進一步詳述。本概要之用意並非指出所主張專利標的之主要特點或基本特點，亦非用於限制所主張專利標的之範圍。
在一些實施例中，本發明包含將一半導體材料層從一第一施體結構轉移至一第二結構之方法。依照此等方法，可使離子植入該第一施體結構，以在該第一施體結構內形成一大致平面弱化區，其係由該些植入離子所定義。該大致平面弱化區可將該第一施體結構之半導體材料層與該第一施體結構之其餘部分分開。就整個大致平面弱化區而言，所形成之該些植入離子濃度及該些植入離子元素組成至少其中一者，可在平行於該大致平面弱化區之至少一個方向上有所不同。該第一施體結構可被鍵結至一第二結構，且該第一施體結構可沿著該大致平面弱化區斷裂，留下該半導體材料層鍵結至該第二結構。
在額外實施例中，本發明包含製作半導體元件之方法。依照此等方法，一半導體材料層可從一第一施體結構轉移至一第二結構。轉移該半導體材料層可包含：將離子植入該第一施體結構，以在該第一施體結構內形成由該些植入離子所定義之大致平面弱化區、將該第一施體結構鍵結至該第二結構，以及使該第一施體結構沿著該大致平面弱化區斷裂，留下該半導體材料層鍵結至該第二結構。在該第一施體結構內形成之大致平面弱化區可將該第一施體結構之半導體材料層與該第一施體結構之其餘部分分開。此外，形成該大致平面弱化區之方式，係以就整個大致平面弱化區而言，使該些植入離子之濃度及該些植入離子之元素組成至少其中一者，在平行於 該大致平面弱化區之至少一個方向上有所不同。多個主動元件結構可製作在被轉移之該半導體材料層上。
在更進一步之實施例中，本發明包含以本說明書所揭露方法而製作之半導體結構。舉例而言，半導體結構可包含一第一施體結構，該第一施體結構中具有一大致平面弱化區。該大致平面弱化區可由沿著該大致平面弱化區被植入該第一施體結構內之該些離子所定義。該大致平面弱化區可將該第一施體結構之半導體材料層與該第一施體結構之其餘部分分開。此外，就整個大致平面弱化區而言，該些植入離子之濃度及該些植入離子之元素組成至少其中一者，可在平行於該大致平面弱化區之至少一個方向上有所不同。該些半導體結構可更包含一第二結構，其被鍵結至該第一施體結構之半導體材料層。
本說明書所提出之說明並非對任何特定半導體結構、元件、系統或方法之實際意見，而僅是用於描述本發明實施例之理想化陳述。
本說明書所用任何標題不應認定為限制本發明實施例之範圍，該範圍係由以下申請專利範圍及其法律同等效力所界定。在任何特定標題下所敘述之概念，通常亦適用於整份說明書之其他部分。
相對於本發明所主張之專利標的，所引用之參考資料不論本說明書如何描述其特點，均不予承認為習知技術。
依照一些實施例，一種將一材料層，譬如一半導體材料層，從一第一施體結構轉移至一第二受體結構之方法包含將離子植入該第一施體結構，以在該第一施體結構內形成由該些植入離子定義出之一大致平面弱化區。 該大致平面弱化區將要從該第一施體結構轉移之材料層與該第一施體結構之其餘部分分開。就整個大致平面弱化區而言，該大致平面弱化區在平行於該大致平面弱化區之至少一個方向上為非均勻。譬如，就整個大致平面弱化區而言，該些植入離子之濃度及該些植入離子之元素組成至少其中一者，可在平行於該大致平面弱化區之至少一個方向上有所不同。該第一施體結構可被鍵結至該第二第二受體結構，之後，可使該第一施體結構沿該大致平面弱化區斷裂，並留下該材料層鍵結至該第二受體結構。茲將此等方法詳述如下。
圖1為一施體結構100之簡要截面圖。該施體結構100包含一體積之主體材料102，該主體材料102可包含，舉例而言，一種半導體材料(例如矽、鍺)、一種III-V族半導體材料(例如GaN、GaAs、InN、AlN、InGaN等等)，或此等半導體材料之複合物。該材料102可為多晶或包含材料之一單晶。該施體結構100可為大致平面，且可具有一第一主要表面104A及相反之一第二主要表面104B，該第二主要表面104B被定向成平行於該第一主要表面104A。
如圖1A所示，將離子(在圖1A中以方向箭頭表示)植入該施體結構100並使之僅穿過該施體結構100之選定區域。該些離子可包括，舉例而言，氫離子、氦離子、惰性氣體離子當中的一種或多種。該些離子可沿著一離子植入平面106植入該施體結構100。如圖1A所示，該些離子可在實質上垂直於該第一主要表面104A之一方向上穿透該第一主要表面104A而植入該施體結構100。
該些離子植入該施體結構100之深度，至少有部分為該些離子植入該 施體結構100時所具能量之一函數。一般而言，以較低能量植入之離子，其植入深度相對較淺，以較高能量植入之離子，其植入深度相對較深。離子可以以一預定能量植入該施體結構100，該預定能量之選定，旨在使該些離子於該施體結構100內被植入距該第一主要表面104A有一理想深度之處。至少會有一些離子所植入之深度，可能並非所需之植入深度，且離子濃度作為該些離子從該第一主要表面104A至該施體結構100內某一深度之函數，其圖表可能會呈現大致為鐘形(對稱或不對稱)之一曲線，該曲線在所需植入深度具有一最大值，從而定義出該離子植入平面106。換言之，該離子植入平面106可包含該施體結構100內之一層或一區域，其與該施體結構100內具有最高離子濃度之平面對準(例如以其為中心圍繞)。該離子植入平面106在該施體結構100內定義出一弱化區域，在一後續製程中，該施體結構100可沿著該弱化區域劈裂或以其他方式斷裂，如下文所詳述。舉例而言，參照圖1B，存在於該施體結構內之該些離子可在該施體結構100之晶格內造成缺陷108。
圖1B所呈現之離子植入平面106可包含一單一植入平面，在該平面中，絕大多數離子係沿著該施體結構100內之單一平面而分佈。換言之，該些植入離子之絕大多數會集中在該施體結構100內單一深度之處。此與離子植入可在其中產生多重植入平面之結構截然不同。舉例而言，一施體結構內之多重植入平面可經由在不同植入能量下實施之多重植入製程而獲致，或經由植入非均勻之一施體結構(亦即非一致之植入表面形貌及/或非一致之植入材料組成)而獲致。
從該施體結構100待移轉至另一受體結構之一材料層110被定義在該離 子植入平面106之一側，該施體結構100之其餘部分112則配置在該離子植入平面106相反於該材料層110之一側。
再參照圖1A，如前所述，就整個弱化區而言，沿著該離子植入平面106之大致平面弱化區在平行於該離子植入平面106之至少一個方向上為非均勻。例如，就整個大致平面弱化區而言，該些植入離子之濃度及該些植入離子之元素組成至少其中一者可有所不同。為形成此種非均勻之弱化區，在一些實施例中，可使離子僅穿過該施體結構100之選定區域而植入。舉例而言，可使離子穿過一有圖案光罩118之孔隙116而植入該施體結構100。該有圖案光罩118可形成於該施體結構100之主要表面104A上，如圖1A所示，或者，該有圖案光罩118可獨立於該施體結構100而形成，並配置在該施體結構100之主要表面104A之上(直接在該主要表面104A上，或在縱向上位於該主要表面104A上方而與該主要表面104A有間隔)。
經由使該些離子穿過該有圖案光罩118中該些孔隙116而植入該施體結構100，離子只會穿過該材料層110中第一多個區域120而植入，不會穿過該材料層110中第二多個區域122。該第一多個區域120及該第二多個區域122在圖1A及1B中以縱向斷續線為界。穿過該第二多個區域122而進入該施體結構100之離子植入會因該光罩118之材料而受阻(無法進行)。如前所述，該材料層110可包含一種半導體材料，該材料最終會在該材料層110所要轉移過去之一受體結構上用於製作主動半導體元件結構(例如電晶體、電容、導電路徑等等)。依照本發明一些實施例，該些孔隙116可選擇性地形成於該有圖案光罩118中，以使該些孔隙配置在將會成為該材料層110之非主動區域上方且與該些區域對準，並使該材料層110之主動區域因 該光罩118之材料而將離子阻隔在外。換言之，該材料層110之該第一多個區域120可包含該材料層110之非主動區域，而該第二多個區域122可包含該材料層110之主動區域。
在本說明書中，「非主動區域」一詞用在與一材料層從一施體結構轉移至一受體結構有關之情況時，係指並包括，在不內含任何主動元件結構之完全製作元件中，其材料層內最終會包含一被動區域之一區域。在本說明書中，「主動區域」一詞用在與一材料層從一施體結構轉移至一受體結構有關之情況時，係指並包括，在內含一個或多個主動元件結構(例如電晶體、電容、導電路徑當中的一個或多個)之完全製作元件中，其材料層110內最終會包含一主動區域之一區域。
如前所述，使離子可穿過該材料層110之非主動區域(該第一多個區域120)以植入，但不使任何實質數量之離子穿過該材料層110之主動區域(該第二多個區域122)。如此，由該離子植入平面106定義出之整個大致平面弱化區，便可在平行於該大致平面弱化區之至少一個方向上為非均勻，因為與該第一多個區域120鄰接之大致平面弱化區內存在相對較高之離子濃度，此係相對於與該第二多個區域122鄰接之大致平面弱化區內存在之離子濃度(其至少實質上可為零)而言。因此，本發明之實施例可用於減少該離子植入製程可能對該些主動區域(亦即該第二多個區域122)造成之損壞。
參照圖1C，該施體結構100之第一主要表面104A(其包括待轉移之材料層110之一表面)可鍵結至一受體結構130。在一些實施例中，可於離子如上所述植入該施體結構100後，再將該施體結構100鍵結至該受體結構 130。在其他實施例中，則可先將該施體結構100之第一主要表面104A鍵結至該受體結構130，再使離子穿過該施體結構100之相反主要表面104B而植入該施體結構100。將該施體結構100之第一主要表面104A鍵結至該受體結構130後再實施植入製程相對較困難，因為可能需要較高能量才能將離子植入所需之深度。
在一些實施例中，可利用一直接鍵結製程將該施體結構100直接鍵結至該受體結構130。所謂「直接鍵結方法」乃是在兩個結構間建立直接的固體對固體化學鍵，以將其鍵結在一起而無需在這兩者間使用中間鍵結材料之方法。目前已發展出金屬對金屬及氧化物對氧化物之直接鍵結方法，以將一第一結構中一表面上之金屬或氧化物材料，鍵結至一第二結構中一表面上之金屬或氧化物材料。此等方法在諸如P.Garrou等人所編之《The Handbook of 3D Integration》(Wiley-VCH出版，2008年)第一冊第11章中有所討論。
因此，若該施體結構100之主體材料102及/或該受體結構130之材料在其鍵結表面並未包含適合此種直接鍵結製程之材料，可在該施體結構100及/或該受體結構130之鍵結表面提供適當之一種鍵結材料。舉例而言，圖1C呈現該施體結構100之鍵結表面(該第一主要表面104A)上之一種鍵結材料124，以及該受體結構130之鍵結表面上之一種鍵結材料132。
該鍵結材料124及該鍵結材料132可具有相似之組成，且可包含，舉例而言，一種金屬材料(例如銅、鋁、鈦、鎢、鎳等等，或此等金屬之合金)、一種氧化物材料(例如氧化矽)，或一種半導體材料(例如矽、鍺、化合物半導體材料等等)。
該鍵結材料124及該鍵結材料132之該些鍵結表面可加以清潔，以移除表面雜質及表面化合物(例如原生氧化物)。此外，可將該些鍵結表面之表面粗度降低，以增加該些鍵結表面間在原子級尺度上緊密接觸之面積。該些鍵結表面間緊密接觸之面積通常經由以下方式達成：研磨該些鍵結表面以降低其表面粗度至接近原子級尺度之數值、於該些鍵結表面間施加壓力以造成塑性形變，或是既研磨該些鍵結表面又對其施加壓力以達到此種塑性形變。
將該些鍵結表面準備好後，便可使其彼此緊密接觸。該些鍵結表面間之吸引力此時會大到足以引起分子黏附(兩個要鍵結表面之原子或分子間因電子交互作用產生之總吸引力(凡得瓦力)所引致之鍵結)。接著，可將諸如探針之一工具按壓在該施體結構100之曝露主要表面104B(及/或該受體結構130之一曝露主要表面)上，以啟始鍵結波並使之傳遞至該施體結構100及該受體結構130之該些鍵結表面間之整個界面。施加該工具之點可位於，舉例而言，該施體結構100及/或該受體結構130之中心點或其外圍邊緣鄰近。此等方法揭示於，舉例而言，2011年2月24日以Castex等人之名公開之美國專利申請公開案號US 2011/0045611 A1。
作為一個選項，在鍵結製程期間可對該施體結構100及/或該受體結構130加熱，以協助該鍵結製程進行。
該受體結構130可包含一晶粒或晶圓，而且，在一些實施例中，該受體結構130可包含先前製作之主動元件結構134。圖1C所概要呈現之主動元件結構134為電晶體，但該些主動元件結構134可包含其他類型之主動元件結構，像是電容、導電線、導電跡線，及/或導電通孔等等。該些主動 元件結構134可包含受到過多熱能時可能會遭受不利影響之材料或結構。因此，在一些實施例中，該鍵結製程可在大約400℃或更低、200℃或更低，或甚至在大約室溫之溫度下實施。
將該施體結構100鍵結至該受體結構130後，便可使該施體結構100沿著該離子植入平面106劈裂或以其他方式斷裂，以形成圖1D所示之結構，其包含該受體結構130、鍵結至該受體結構130之材料層110，及介於兩者間之鍵結材料124及鍵結材料132。舉例而言，可對該施體結構100(或，以及該受體結構130)加熱，以造成該施體結構100沿著該離子植入平面106劈裂或以其他方式斷裂。在一些實施例中，該施體結構100及該受體結構130在斷裂製程期間之溫度可維持在大約500℃或更低、大約400℃或更低，或甚至大約350℃或更低。限制斷裂製程期間之溫度是較為理想的，其目的在於，舉例而言，防止先前形成於該受體結構130上之主動元件結構受損。但在其他實施例中，該劈裂製程可在較高溫度下實施。作為一個選項，可對該施體結構100施加機械力，以造成或協助該施體結構100沿著該離子植入平面106劈裂或以其他方式斷裂。
在該斷裂製程後，該材料層110會保持鍵結至該受體結構130，而該施體結構100之其餘部分可視需要重複使用，以將其他材料層轉移至受體結構。
在該斷裂製程後，該材料層110之曝露斷裂表面111可包含該轉移材料層110之晶格中缺陷，以及雜質。此外，如前所述，該些植入離子所造成之缺陷108可存在於與該材料層110中該第一多個區域120(圖1B)鄰接之斷裂表面111，該些離子係穿過該些區域而植入。因此，該材料層110之 斷裂表面111可加以處理，以移除雜質(例如植入之離子)並改進與該斷裂表面111鄰近之材料層110內結晶晶格之品質。舉例而言，可使該斷裂表面111接受一化學蝕刻製程、一機械研磨製程、一化學機械研磨(CMP)製程當中的一項或多項，以形成圖1E所示之結構。圖1E之結構實質上類似於圖1D之結構，但圖1E所呈現之表面111沒有該些缺陷108，這代表相對於圖1D中該表面111之品質，圖1E中該表面111之品質已有所改善。
為改進鄰近該表面111之該材料層110品質所採用之處理製程，可能無法使該材料層110完全沒有雜質或獲致完美之結晶品質。但該第二多個區域122之品質(其可包含主動區域)可相對優於該第一多個區域120(其可包含非主動區域)之品質，因為植入之離子係穿過該第一多個區域120而植入，但並未穿過該第二多個區域122。
參照圖1F，主動元件結構140可製作在該轉移材料層110之中及/或上面。圖1F所概要呈現之主動元件結構140為電晶體，但該些主動元件結構140可包含其他類型之主動元件結構，像是電容、導電線、導電跡線，及/或導電通孔等等。再者，該些主動元件結構140可包含任何CMOS類型之電晶體、垂直式電晶體、一個二極體(例如一PN接面)、一交叉點記憶元件(cross-point memory device，譬如，相變化記憶體或另一類型之電阻式記憶元件)之一構件等等。作為一個選項，可將該些主動元件結構140製作在主動之該第二多個區域122之中或上面，而不將顯著數量之該些主動元件結構140製作在非主動之該第一多個區域120上面，如圖1F所示。由於該些主動元件結構140係製作在該材料層110之品質已獲改進之表面111上或當中，因此該些主動元件結構140之性能可靠度亦可獲得改進。
後續製程可按已知方法進行，以完成一個或多個半導體元件之製作。此等半導體元件可包括，舉例而言，電子信號處理器元件、記憶元件、感光元件(例如輻射發射元件(像是雷射、發光二極體等等)或輻射接收元件(像是光檢測器、太陽能電池等等))、微機械元件等等。
該些主動元件結構140當中的一個或多個可在操作上與該受體結構130中該些主動元件結構134耦合，耦合方式為利用縱向延伸導電通孔、導電墊、橫向延伸導電線當中的一種或多種，在兩者間建立電氣接觸。
圖2A至2G呈現本發明之方法之額外實施例。圖2A與圖1A類似，其呈現經由使離子穿過一有圖案光罩168之孔隙166，將離子選擇性地植入一施體結構150並使之穿過待轉移之一材料層160中第一多個區域170，但不使離子穿過該材料層160中第二多個區域172。但在沿著一離子植入平面156植入該些離子以形成該非均勻大致平面弱化區前，可先穿過該施體結構150之第一主要表面154A，在該第一多個區域170內形成多個凹槽164，如圖2A所示。
該些凹槽164可利用諸如光罩蝕刻製程形成於該施體結構150中。在一些實施例中，於該離子植入製程期間所用之同一光罩168，可先作為蝕刻光罩使用以形成該些凹槽164。舉例而言，有圖案之該光罩168可經由在該施體結構150之表面154A上方沉積一種氧化物材料、一種氮化物材料，或一種氮氧化物材料而形成。接著可利用一微影製程形成穿透該光罩168之孔隙166。譬如，可將一有圖案光罩沉積在形成該光罩168所用材料上方，並在一蝕刻製程中利用該有圖案光罩，在該光罩168中蝕刻出該些孔隙166，之後，該有圖案光罩可予以移除。接著，可利用被賦予圖案之該光罩 168，在該施體結構150中形成該些凹槽164，之後，可利用該光罩168將離子阻隔在該材料層160之該第二多個區域172外，使該些離子穿過該材料層160之該些凹槽164及該第一多個區域170而植入。
使離子穿過該些凹槽164而植入，可增加該施體結構150內離子植入平面156與該主要表面154A相距之深度。舉例而言，在一些實施例中，該離子植入平面156與該些離子所植入之施體結構150之主要表面154A相距大約1.5μm或更遠。使植入該施體結構150之離子與該主要表面154A相距較遠，可讓相對較厚之一材料層160得以轉移至一受體結構。
圖2B呈現該光罩168移除後之結構，並呈現離子植入製程在鄰接該第一多個區域170之施體結構150中所造成之缺陷158。如前文所指出，圖2A所呈現之離子植入平面156可包含一單一植入平面，其中絕大多數離子係沿著該施體結構150內之單一平面分佈。換言之，所植入離子之絕大多數會集中在該施體結構150內單一深度之處。
參照圖2C，該些凹槽164可以一種介電材料165填充。舉例而言，介電材料可以地毯式沉積在圖2B之結構上方，然後可利用一化學機械研磨(CMP)製程移除該些凹槽164外面，該施體結構150之主要表面154A上方之過量介電材料。
如圖2D所示，該施體結構150可以前文參照圖1C所述之方式，鍵結至一受體結構180。在一些實施例中，該受體結構180可包含主動元件結構184。此外，如前所述，在該施體結構150之鍵結表面(該第一主要表面154A)可提供一鍵結材料174，並可在該受體結構180之鍵結表面提供一鍵結材料182。該鍵結材料174及該鍵結材料182可具有相似之組成，且可包含，舉 例而言，一種金屬材料(例如銅或銅合金)或一種氧化物材料(例如氧化矽)。如前文參照圖1C所述，直接之金屬對金屬或氧化物對氧化物鍵結可在該鍵結材料174及該鍵結材料182之緊靠表面間建立。
將該施體結構150鍵結至該受體結構180後，便可使該施體結構150沿著該離子植入平面156劈裂或以其他方式斷裂，以形成圖2E所示之結構，其包含該受體結構180及鍵結至該受體結構180之材料層160。該施體結構150可如前文參照圖1D之敘述，沿該離子植入平面156劈裂或以其他方式斷裂。在該斷裂製程後，該材料層160之曝露斷裂表面161可包含該轉移材料層160之晶格中缺陷，以及雜質。此外，如前所述，因該些植入離子而造成之缺陷158可存在於與該材料層160中該第一多個區域170(圖2B)鄰接之斷裂表面161，而該些離子係穿過該些區域而植入。因此，可對該材料層160之斷裂表面161進行處理，以移除雜質(例如植入之離子)並改進該斷裂表面161鄰近之材料層160內結晶晶格之品質。舉例而言，該斷裂表面161可接受化學蝕刻製程、機械研磨製程、化學機械研磨(CMP)製程當中的一項或多項，以形成圖2F所示之結構。作為一個選項，該介電材料156可作為蝕刻阻擋材料使用。換言之，可利用化學蝕刻製程、機械研磨製程、化學機械研磨(CMP)製程當中的一項或多項，將材料從該斷裂表面161移除，直到該介電材料156曝露出來。因此，在一些實施例中，該轉移材料層160中非主動之該第一多個區域170(圖2B)可至少實質上予以移除。在其他實施例中，該轉移材料層160中非主動之該第一多個區域170(圖2B)之部分則可加以保留。圖2F之結構與圖2E之結構類似，但在圖2F之表面161中，先前含有該些缺陷158(圖2E)之區域已被移除。
參照圖2G，主動元件結構190可製作在該轉移材料層160之中及/或上面。圖2G所概要呈現之主動元件結構190為電晶體，但該些主動元件結構190可包含其他類型之主動元件結構，像是電容、導電線、導電跡線，及/或導電通孔等等。再者，該些主動元件結構190可包含任何CMOS類型之電晶體、垂直式電晶體、一個二極體(例如一PN接面)、一交叉點記憶元件(譬如相變化記憶體或另一類型之電阻式記憶元件)之一構件等等。作為一個選項，可將該些主動元件結構190製作在主動之該第二多個區域172之中或上面，而不將顯著數量之該些主動元件結構190製作在非主動之該第一多個區域170上面，如圖2G所示。由於該些主動元件結構190係製作在該材料層160之品質已獲改進之表面161上或當中，因此該些主動元件結構190之性能可靠度亦可獲得改進。
如前所述，後續製程可按已知方法進行，以完成一個或多個半導體元件之製作。
在額外實施例中，可以實施類似上文參照圖2A至2G所述之方法，但在額外實施例中，離子植入製程係在該施體結構中形成凹槽並以介電材料填充該些凹槽後實施。舉例而言，圖3A呈現一施體結構200，其如同圖2A所示之施體結構150。該施體結構200包含一主體材料202，並具有一第一主要表面204A及相反之一第二主要表面204B。如前文關於施體結構150之敘述，多個凹槽212可穿透該第一主要表面204A而形成於該施體結構200中。
該些凹槽212可利用諸如光罩蝕刻製程形成於該施體結構200中。舉例而言，經由在該施體結構200之表面204A上方沉積一種氧化物材料、一 種氮化物材料，或一種氮氧化物材料，可形成一有圖案光罩216。接著可利用一微影製程形成穿透該光罩216之孔隙218。譬如，可將一有圖案光罩沉積在形成該光罩216所用材料上方，並在一蝕刻製程中利用該有圖案光罩在該光罩216中蝕刻出該些孔隙218，之後，該有圖案光罩可予以移除。接著，可利用被賦予圖案之該光罩216，在該施體結構200中形成該些凹槽212。
參照圖3B，一種介電材料214可如前文關於圖2C之介電材料165所述，提供於該些凹槽212中。該介電材料214可在離子植入該施體結構200前提供於該些凹槽212中。使離子穿過該些凹槽212及該些凹槽212中之介電材料214，大致沿著一離子植入平面206植入該施體結構200，以在該施體結構200內定義出一大致平面弱化區。如前文所指出，圖3B所呈現之離子植入平面206可包含一單一植入平面，其中絕大多數離子係沿著該施體結構200內之單一平面而分佈。換言之，所植入離子之絕大多數會集中在該施體結構200內單一深度之處。而在該離子植入平面206及該第一主要表面204A之間，可定義出有待從該施體結構200轉移之一材料層210。
如前所述，可使離子植入該施體結構200中第一多個區域220，但不植入該施體結構200中第二多個區域222。在該第一多個區域220中，沿著該離子植入平面206呈現出多個缺陷208。在一些實施例中，該第一多個區域220可包含該施體結構200之非主動區域，該第二多個區域222可包含該施體結構200之主動區域。雖然圖3B並未呈現該光罩216，但在一些實施例中，形成該些凹槽212時所用之同一光罩216，亦可在離子植入製程期間使用，以形成沿著該離子植入平面206之非均勻弱化區。在其他實施例中， 則可使用不同之光罩。
如上所述將離子植入後，便可利用前文參照圖2D至2G所述之方法，將該材料層210轉移至一受體結構。
在前述該些實施例中，施體結構內沿著離子植入平面之大致平面弱化區，係經由使植入離子穿過待轉移材料層中第一多個區域，但不使其穿過待轉移材料層中第二多個區域而成為非均勻。其他方法亦可用於形成與本發明實施例相符之非均勻弱化區。在額外實施例中，可使離子既穿過待轉移材料層中第一多個區域也穿過待轉移材料層中第二多個區域而植入，但在待轉移材料層之該第一多個區域及該第二多個區域間，可使該些區域內之離子濃度及離子之元素組成當中的一者或兩者有所不同。在這些額外實施例中，既穿過第一多個區域也穿過第二多個區域而植入之離子可形成一單一植入平面，其中，絕大多數之植入離子係位於所植入之施體結構內。
舉例而言，圖4A呈現在一第一離子植入製程中，多個離子沿一離子植入平面256被植入一施體結構250。如前所述，該施體結構250可包含一主體材料252，並具有一第一主要表面254A及相反之一第二主要表面254B。該些離子可均勻地植入該施體結構250，這樣，就整個離子植入平面256而言，第一多個缺陷258便會以大致均勻之方式既形成於第一多個區域270也形成於第二多個區域272中。
參照圖4B，在該第一離子植入製程後，可利用一第二離子植入製程，使額外之離子穿過該第一多個區域270但不穿過該第二多個區域272而植入。該些離子可如前所述，穿過一有圖案光罩266之孔隙268而植入該施體結構250。相對於該第一離子植入製程之離子，該第二離子植入製程之離 子之元素組成可與其相同或不同。因此，額外之缺陷259會沿該離子植入平面256形成於該第一多個區域270中，該些額外缺陷259不會形成於該第二多個區域272中。
如圖4B所示，作為一個選項，可利用諸如前述之光罩蝕刻製程，在該施體結構250之第一主要表面254A中形成多個凹槽264。該些離子可以如前文參照圖2A所述之方式穿過該些凹槽264而植入該第一多個區域270(如圖4B所示)。在其他實施例中，於進行該第二離子植入製程前，可將一種介電材料提供於該些凹槽264內，且該些離子可以如前文參照圖3B所述之方式穿過該些凹槽264內之介電材料而植入。
在該第二離子植入製程後，可實施進一步之處理，以利用如前文參照圖2C至2G所述之方法，將該材料層260轉移至一受體結構。
在更進一步之實施例中，該第一離子植入製程可包含一選擇性、非均勻之離子植入製程，其如同該第二離子植入製程。舉例而言，圖5A呈現在一第一離子植入製程中，多個離子沿一離子植入平面306被植入一施體結構300。如前所述，該施體結構300可包含一主體材料302，並具有一第一主要表面304A及相反之一第二主要表面304B。該些離子可以非均勻方式植入該施體結構300，以使第一多個缺陷308形成於第二多個區域322(其可包含主動區域)中，而不使該些離子植入第一多個區域320(其可包含非主動區域)中。雖然未呈現於圖5A，但該些離子可如前所述，穿過一有圖案光罩之孔隙而植入該施體結構300內該第二多個區域322。
參照圖5B，在該第一選擇性非均勻離子植入製程後，可利用一選擇性非均勻第二離子植入製程，使額外之離子穿過該第一多個區域320但不穿 過該第二多個區域322而植入。該些離子可如前所述，穿過一有圖案光罩316之孔隙318而植入該施體結構300。相對於該第一離子植入製程之離子，該第二離子植入製程之離子之元素組成可與其相同或不同。因此，額外之缺陷309會沿該離子植入平面306形成於該第一多個區域320中，此等額外缺陷不會形成於該第二多個區域322中。相對於該第一多個缺陷308，該第二多個缺陷309可更為廣泛及/或顯著，以使沿著該離子植入平面306所定義出之弱化區，在該第一多個區域320中比在該第二多個區域322中更為弱化(更易斷裂)。
如圖5B所示，作為一個選項，可利用諸如前述之光罩蝕刻製程，在該施體結構300之第一主要表面304A中形成多個凹槽312。該些離子可以如前文參照圖2A所述之方式穿過該些凹槽312而植入該第一多個區域320(如圖5B所示)。在其他實施例中，於該第二離子植入製程前，可將一種介電材料提供於該些凹槽312內，且該些離子可以如前文參照圖3B所述之方式穿過該些凹槽312內之介電材料而植入。如圖5B所示，該第一選擇性非均勻離子植入及該第二選擇性非均勻離子植入可造成離子在該施體結構300內集中於單一植入平面306。換言之，該第一選擇性非均勻離子植入及該第二選擇性非均勻離子植入可在該施體結構300內植入實質上相同之深度。
在該第二離子植入製程後，可實施進一步之處理，以利用如前文參照圖2C至2G所述之方法，將該材料層310轉移至一受體結構。
在任何前述該些方法中，作為一個選項，該些施體結構可包含絕緣體上半導體(SeOI)類型之一底材(例如絕緣體上矽(SOI)類型之底材)。舉例而言，圖6A及6B呈現一種方法，其類似於前文參照圖5A及5B所述 之方法，但在圖6A及6B之方法中，該施體結構包含絕緣體上半導體(SeOI)類型之一底材。當然，前述其他任何方法亦可利用絕緣體上半導體(SeOI)類型之底材而實施，如下文參照圖6A及6B所述。
參照圖6A，其呈現一施體結構350，該施體結構350包含一基底底材390、一半導體材料層392，及介於兩者間之一介電材料層394。換言之，該半導體材料層392係配置在該介電材料層394相反於該基底底材390之一側。該介電材料層394可包含本發明所屬技術領域中所稱之「埋置氧化層(BOL)」，且可包含，舉例而言，一種陶瓷材料，像是一種氮化物(氮化矽(譬如Si3N4))或一種氧化物(譬如氧化矽(SiO2)或氧化鋁(Al2O3))。 在一些實施例中，該介電材料層394所具有之平均總厚度可以為大約1微米(1μm)或更薄、大約500奈米(500nm)或更薄，或甚至大約300奈米(300nm)或更薄。該半導體材料層392可包含，舉例而言，矽、鍺、一種III-V族半導體材料(例如GaN、GaAs、InN、AlN、InGaN等等)，或此等半導體材料之複合物。該半導體材料層392可為多晶或包含材料之一單晶。該基底底材390可包含，舉例而言，一種陶瓷材料或一種半導體材料。在一些實施例中，該基底底材390所具有之組成可至少實質上類似於該半導體材料層392之組成。如同前述該些施體結構，該施體結構350具有一第一主要表面354A及相反之一第二主要表面354B。
圖6A呈現在一第一離子植入製程中，多個離子沿一離子植入平面356被植入一施體結構350。該些離子可以非均勻方式植入該施體結構350，以使第一多個缺陷358形成於第二多個區域372(其可包含主動區域)中，而不使該些離子植入第一多個區域370(其可包含非主動區域)中。雖然未呈 現於圖6A，但該些離子可如前所述，穿過一有圖案光罩之孔隙而植入該施體結構350內該第二多個區域372。
參照圖6B，在該第一選擇性非均勻離子植入製程後，可利用一選擇性非均勻第二離子植入製程，使額外之離子穿過該第一多個區域370但不穿過該第二多個區域372而植入。該些離子可如前所述，穿過一有圖案光罩366之孔隙368而植入該施體結構350。相對於該第一離子植入製程之離子，該第二離子植入製程之離子之元素組成可與其相同或不同。因此，額外之缺陷359會沿該離子植入平面356形成於該第一多個區域320中，此等額外缺陷不會形成於該第二多個區域322中。相對於該第一多個缺陷358，該第二多個缺陷359可更為廣泛及/或顯著，以使沿著該離子植入平面356所定義出之弱化區，在該第一多個區域370中比在該第二多個區域372中更為弱化(更易斷裂)。
如圖6B所示，作為一個選項，可利用諸如前述之光罩蝕刻製程，在該施體結構350之第一主要表面354A中形成多個凹槽362。該些離子可以如前文參照圖2A所述之方式穿過該些凹槽362而植入該第一多個區域370(如圖6B所示)。在其他實施例中，於該第二離子植入製程前，可將一種介電材料提供於該些凹槽362內，且該些離子可以如前文參照圖3B所述之方式穿過該些凹槽362內之介電材料而植入。如在前述實施例中所指出，該第一選擇性非均勻離子植入製程及該第二選擇性非均勻離子植入製程可造成離子在該施體結構350內集中於單一植入平面356。換言之，該第一選擇性非均勻離子植入及該第二選擇性非均勻離子植入可在該施體結構350內植入實質上相同之深度。
在該第二離子植入製程後，可實施進一步之處理，以利用如前文參照圖2C至2G所述之方法，將該材料層360轉移至一受體結構。
在任何前述該些方法中，作為一個選項，該些施體結構內可包含至少一離子侷限層，以協助將離子侷限在該預定離子植入平面鄰近。舉例而言，圖7A及7B呈現一種方法，其類似於前文參照圖6A及6B所述之方法，但在圖7A及7B之方法中，該施體結構更包含一離子侷限層。當然，前述其他任何方法亦可利用含有一離子侷限層之施體結構而實施，如下文參照圖7A及7B所述。
參照圖7A，其呈現一施體結構400，該施體結構400包含絕緣體上半導體(SeOI)類型之一底材，該底材實質上類似於圖6A之底材，且包含一基底底材440、一半導體材料層442，及介於該基底底材440及該半導體材料層442間之一介電材料層444。該施體結構400亦包含一離子侷限層446，其係配置在上有該半導體材料層442那一側之介電材料層444上方。換言之，該離子侷限層446可埋置在該半導體材料層442內，或者，該離子侷限層446可配置在介於該半導體材料層442及該介電材料層444之間。
該離子侷限層446可包含，舉例而言，該半導體材料層442之一部分，在實施離子植入製程以沿著該離子植入平面406形成大致弱化區前，該半導體材料層442已摻雜了諸如硼、碳，或其他元素。該些摻雜元素之存在，可使該離子侷限層446在離子植入製程期間相對較難被離子穿透。在其他實施例中，該離子侷限層446可包含一種材料(有摻雜或無摻雜)，該材料與該半導體材料層442之材料不同，且相較於該半導體材料層442，相對較難被待植入之離子穿透。
圖7A呈現在一第一離子植入製程中，多個離子沿一離子植入平面406被植入該施體結構400。該些離子可以非均勻方式植入該施體結構400，以使第一多個缺陷408形成於第二多個區域422(其可包含主動區域)中，而不使該些離子植入第一多個區域420(其可包含非主動區域)中。雖然未呈現於圖7A，但該些離子可如前所述，穿過一有圖案光罩之孔隙而植入該施體結構400內該第二多個區域422。
參照圖7B，在該第一選擇性非均勻離子植入製程後，可利用一選擇性非均勻第二離子植入製程，使額外之離子穿過該第一多個區域420但不穿過該第二多個區域422而植入。該些離子可如前所述，穿過一有圖案光罩416之孔隙418而植入該施體結構400。相對於該第一離子植入製程之離子，該第二離子植入製程之離子之元素組成可與其相同或不同。因此，額外之缺陷409會沿該離子植入平面406形成於該第一多個區域420中，此等額外缺陷不會形成於該第二多個區域422中。相對於該第一多個缺陷408，該第二多個缺陷409可更為廣泛及/或顯著，以使沿著該離子植入平面406所定義出之弱化區，在該第一多個區域420中比在該第二多個區域422中更為弱化(更易斷裂)。
如圖7B所示，作為一個選項，可利用諸如前述之光罩蝕刻製程，在該施體結構400之第一主要表面404A中形成多個凹槽412。該些離子可以如前文參照圖2A所述之方式穿過該些凹槽412而植入該第一多個區域420(如圖7B所示)。在其他實施例中，於該第二離子植入製程前，可將一種介電材料提供於該些凹槽412內，且該些離子可以如前文參照圖3B所述之方式穿過該些凹槽412內之介電材料而植入。如在前述實施例中所指出，該第 一選擇性非均勻離子植入製程及該第二選擇性非均勻離子植入製程可造成離子在該施體結構400內集中於單一植入平面406。換言之，該第一選擇性非均勻離子植入及該第二選擇性非均勻離子植入可在該施體結構400內植入實質上相同之深度。
在該第二離子植入製程後，可實施進一步之處理，以利用如前文參照圖2C至2G所述之方法，將該材料層410轉移至一受體結構。
在任何前述該些方法中，當離子係穿過凹槽而植入一施體結構時，為防止游離離子進入該施體結構中在側向上與該些凹槽鄰接之區域，作為一個選項，可在離子穿過該些凹槽植入該施體結構前，於該施體結構之凹槽內提供側壁介電間隔物。茲參照圖8A至8E，將此種方法之一示範性實施例敘述如下。
參照圖8A，其呈現一施體結構500。該施體結構500類似於圖2A之施體結構150，且包含多個凹槽564，該些凹槽564已透過一有圖案光罩568之孔隙566而形成於該施體結構500之主體材料552中。該有圖案光罩568可包含，舉例而言，一氮化物材料層，譬如氮化矽(Si3N4)。該主體材料552可具有一第一主要表面554A及相反之一第二主要表面554B。該些凹槽564可形成並穿過該第一主要表面554A，如圖8A所示。
參照圖8B，形成該些凹槽564之後，便可將一個或多個保形(conformal)材料層沉積在該光罩568及該主體材料552之第一主要表面554A上方，包括該些凹槽564內曝露之側壁表面上及底部表面上。該一個或多個保形材料層可包含，舉例而言，一層或多層介電材料。例如，一第一保形層569A可沉積在該光罩568上面，以及該些凹槽564內主體材料552之曝露表面 上，一第二保形層569B可沉積在該第一保形層569A上面，如圖8B所示。該第二保形層569B所具有之材料組成可不同於該第一保形層569A之材料組成，以使該第二保形層569B得以被選擇性地蝕刻，但不會蝕刻到該第一保形層569A，如下文所討論。作為非限制性之一範例，該第一保形層569A可包含，舉例而言，一種氧化物材料，譬如氧化矽(SiO2)，該第二保形層569B則可包含，舉例而言，一種氮化物材料，譬如氮化矽(Si3N4)。
如圖8C所示，一種非等向性蝕刻(anisotropic etching)製程可用於蝕刻包含氮化物之該第二保形層569B，以使該第二保形層569B中該些橫向延伸區域被移除，而不會實質上移除該第二保形層569B中該些縱向延伸區域。因此，如圖8C所示，只有配置在該些凹槽564內側壁上之該第二保形層569B區域保留下來，該些凹槽564內底部表面上及該施體結構550之主要表面554A上方之第一保形層569A則會曝露出來。作為非限制性質之範例，可利用一乾式電漿蝕刻製程(例如反應性離子蝕刻(RIE)製程)對該第二保形層569B進行非等向性蝕刻。
對該第二保形層569B進行非等向性蝕刻後，可利用另一蝕刻製程移除曝露在該些凹槽564內底部表面之第一保形層569A(其可包含一種氧化物)部分。舉例而言，可利用一濕式化學蝕刻製程蝕刻該第一保形層569A之該些曝露區域，以獲致圖8D所示之結構。該蝕刻製程亦可移除該施體結構550之第一主要表面554A上方之第一保形層569A區域。如圖8D所示，該些凹槽564底部之主體材料552被曝露出來。使該些凹槽564底部之主體材料552曝露出來後，間隔物結構574仍會如圖8D所示，保留在該些凹槽564內之側壁上。該些間隔物結構574可包含該一個或多個保形層569A、 569B之部分。
如此，將該些凹槽564底部之主體材料552曝露出來後，便可將多個離子沿著一離子植入平面556植入該施體結構550。該些離子可以非均勻方式植入該施體結構550，以使缺陷在第一多個區域570(其可包含非主動區域)中形成，但不使該些離子被植入第二多個區域572(其可包含主動區域)。在該離子植入製程期間，該些間隔物結構574可進一步防止離子經由該些凹槽564內之側壁進入待轉移材料層560之該些主動區域572。圖8D所呈現之離子植入平面556可包含一單一植入平面，其中絕大多數離子係沿著該施體結構550內之單一平面而分佈。換言之，所植入離子之絕大多數會集中在該施體結構550內單一深度之處。
參照圖8E，該些植入離子可致使缺陷558沿著該離子植入平面556在該第一多個區域570內形成。在該離子植入製程後，可利用，舉例而言，一蝕刻製程及一化學機械研磨(CMP)製程當中的一個或多個，將該一個或多個保形層569A、569B之餘留部分(例如該些間隔物結構574)及該光罩568(圖8D)移除，以形成圖8E所示之結構。圖8E所示之結構大致類似於圖2B之結構，且圖8E之結構可如前文參照圖2C至2G所述，加以進一步處理。在參照圖3A及3B、4A及4B、5A及5B、6A及6B，及7A及7B所述之任何方法中，亦可形成並採用間隔物結構，像是圖8D之間隔物結構574。
100、150、200、250、300、350、400、550‧‧‧施體結構
102、152、202、252、302、552‧‧‧主體材料
104A、154A、204A、254A、304A、354A、404A、554A‧‧‧第一主要表面
104B、154B、204B、254B、304B、354B、404B、554B‧‧‧第二主要表面
106、156、206、256、306、356、406、556‧‧‧離子植入平面
108、158、208、408、409、558‧‧‧缺陷
110、160、210、310、360、410‧‧‧材料層
111‧‧‧斷裂表面
112‧‧‧其餘部分
116、318、418‧‧‧孔隙
118、168、216、266、316、366、416、568‧‧‧光罩
120、170、220、320、370、570‧‧‧第一區域
122、172、222、322、372、422、572‧‧‧第二區域
124、132、174、182‧‧‧鍵結材料
130、180‧‧‧受體結構
134、140、184、190‧‧‧主動元件結構
164、212、264、312、362、412、564‧‧‧凹槽
165、214、394、444‧‧‧介電材料
166、218、268、368、566‧‧‧孔隙
258、259、308、309、358、359‧‧‧缺陷
390、440‧‧‧基底底材
392、442‧‧‧半導體材料層
446‧‧‧離子侷限層
569A‧‧‧第一保形層
569B‧‧‧第二保形層
574‧‧‧間隔物結構
雖然本說明書以申請專利範圍作結，且該些申請專利範圍已具體指出並明確主張何謂可視為本發明實施例者，但配合所附圖式閱讀本發明實施 例某些範例之敘述，將更容易明白本發明實施例之優點，在所附圖式中：圖1A至1F為簡要截面圖，其概要呈現依照本發明之方法之一些實施例，將一半導體材料層從一第一施體結構轉移至一第二受體結構期間之施體及/或受體結構，在該些實施例中，一非均勻離子植入平面在該施體結構中形成；圖2A至2G為簡要截面圖，其概要呈現依照本發明之方法之進一步實施例，將一半導體材料層從一第一施體結構轉移至一第二受體結構期間之施體及/或受體結構，在該些實施例中，離子係穿透該施體結構之選定區域而植入，該些選定區域包含形成於該施體結構中之凹槽；圖3A及3B為簡要截面圖，其概要呈現依照本發明之方法之一些實施例處理一施體結構，在該些實施例中，離子係穿透該施體結構之選定區域而植入，該些選定區域包含在該施體結構中所形成凹槽內之介電材料；圖4A及4B為簡要截面圖，其概要呈現依照本發明之方法之一些實施例處理一施體結構，在該些實施例中，多個離子植入製程被用於在該施體結構內形成非均勻之一離子植入平面；圖5A及5B為簡要截面圖，其概要呈現依照本發明之方法之進一步實施例處理一施體結構，在該些實施例中，多個離子植入製程被用於在該施體結構內形成非均勻之一離子植入平面；圖6A及6B為簡要截面圖，其概要呈現依照本發明之方法之實施例處理一施體結構，在該些實施例中，該施體結構包含絕緣體上半導體類型之一結構；圖7A及7B為簡要截面圖，其概要呈現依照本發明之方法之實施例處 理一施體結構，在該些實施例中，該施體結構包含絕緣體上半導體類型之結構，且該施體結構中有一離子侷限層；以及圖8A至8E為簡要截面圖，其概要呈現依照本發明之方法之實施例處理一施體結構，在該些實施例中，側壁間隔物係在使離子穿透凹槽而植入該施體結構前形成於該些凹槽中。
100‧‧‧施體結構
102‧‧‧主體材料
104A‧‧‧第一主要表面
104B‧‧‧第二主要表面
106‧‧‧離子植入平面
110‧‧‧材料層
116‧‧‧孔隙
118‧‧‧光罩
120‧‧‧第一區域
122‧‧‧第二區域

Claims (26)

  1. 一種將一半導體材料層從一第一施體結構轉移至一第二結構之方法，該方法包括：將離子植入該第一施體結構，以在該第一施體結構內形成由植入離子所定義之一大致平面弱化區，該大致平面弱化區將該第一施體結構之半導體材料層與該第一施體結構之其餘部分分開，其中將離子植入該第一施體結構以形成該大致平面弱化區更包括：使濃度相對較高之離子穿過該半導體材料層中第一多個區域而植入該第一施體結構；以及使濃度相對較低之離子穿過該半導體材料層中第二多個區域而植入該第一施體結構，其中，濃度較高的離子的植入深度和濃度較低的離子的植入深度是一樣的；將該第一施體結構鍵結至該第二結構；以及使該第一施體結構沿該大致平面弱化區斷裂，並留下該半導體材料層鍵結至該第二結構。
  2. 如申請專利範圍第1項之方法，其更包括：選定該半導體材料層之該第一多個區域，使之包含該半導體材料層之非主動區域；以及選定該半導體材料層之該第二多個區域，使之包含該半導體材料層之主動區域。
  3. 如申請專利範圍第1項之方法，其中將離子植入該第一施體結構以形成該大致平面弱化區包括：使具有一第一元素組成之離子穿過該半導體材料層中第一多個區域而植入該第一施體結構；以及使具有一不同之第二元素組成之離子穿過該半導體材料層中第二多個區域而植入該第一施體結構。
  4. 如申請專利範圍第3項之方法，其更包括：選定該半導體材料層之該第一多個區域，使之包含該半導體材料層之非主動區域；以及選定該半導體材料層之該第二多個區域，使之包含該半導體材料層之主動區域。
  5. 如申請專利範圍第1項之方法，其中將離子植入該第一施體結構包括使離子穿過一有圖案光罩之孔隙而植入該第一施體結構。
  6. 如申請專利範圍第5項之方法，其更包括先在該第一施體結構上形成該有圖案光罩後，再將離子植入該第一施體結構。
  7. 如申請專利範圍第1項之方法，其更包括： 先在該第一施體結構之一主要表面中形成多個凹槽後，再將離子植入該第一施體結構；且其中將離子植入該第一施體結構包括使離子穿過該第一施體結構在該些凹槽內之表面而植入該第一施體結構，但不使離子植入該第一施體結構之主要表面之非凹槽區。
  8. 如申請專利範圍第7項之方法，其更包括在將離子植入該第一施體結構前，先在該些凹槽內之側壁上形成多個間隔物結構。
  9. 如申請專利範圍第1項之方法，其中將離子植入該第一施體結構包括：實施一離子植入製程，以在該大致平面弱化區內，以就整個該第一施體結構而言實質上均勻之濃度，將一第一數量之離子植入該第一施體結構；以及實施另一離子植入製程，以在該大致平面弱化區內，以就整個該第一施體結構而言有所變化之濃度，將一第二數量之離子植入該第一施體結構。
  10. 如申請專利範圍第9項之方法，其更包括：在實施該一離子植入製程以將該第一數量之離子植入該第一施體結構後，在該第一施體結構之一主要表面中形成多個凹槽；且其中實施該另一離子植入製程包括使該第二數量之離子穿過該第一施體結構在該些凹槽內之表面而植入該第一施體結構，但不使該第二數量之離子植入該第一施體結構之主要表面之非凹槽區。
  11. 如申請專利範圍第10項之方法，其更包括在將該第二數量之離子植入該第一施體結構前，先在該些凹槽內之側壁上形成多個間隔物結構。
  12. 如申請專利範圍第1項之方法，其更包括選定該第一施體結構使之包括一絕緣體上半導體底材。
  13. 如申請專利範圍第1項之方法，其更包括先在該第一施體結構中形成至少一離子侷限層後，再將離子植入該第一施體結構以形成該大致平面弱化區。
  14. 一種用於製造半導體元件之方法，該方法包括：將一半導體材料層從一第一施體結構轉移至一第二結構，所述轉移包括：將離子植入該第一施體結構，以在該第一施體結構內形成由植入離子所定義之一大致平面弱化區，該大致平面弱化區將該第一施體結構之半導體材料層與該第一施體結構之其餘部分分開，其中將離子植入該第一施體結構以在該第一施體結構內形成該大致平面弱化區更包括使濃度相對較高之離子穿過該半導體材料層中第一多個區域而植入該第一施體結構；以及使濃度相對較低之離子穿過該半導體材料層中第二多個區域而植入該第一施體結構，其中，濃度較高的離子的植入深度和濃度較低的離子的植入深度是一樣的； 將該第一施體結構鍵結至該第二結構；以及使該第一施體結構沿該大致平面弱化區斷裂，並留下該半導體材料層鍵結至該第二結構；以及將複數個主動元件結構製作在被轉移之該半導體材料層上。
  15. 如申請專利範圍第14項之方法，其中將離子植入該第一施體結構包括使離子穿過一有圖案光罩之孔隙而植入該第一施體結構。
  16. 如申請專利範圍第15項之方法，其更包括：先在該第一施體結構之一主要表面中形成多個凹槽後，再將離子植入該第一施體結構；且其中將離子植入該第一施體結構包括使離子穿過該第一施體結構在該些凹槽內之表面而植入該第一施體結構，但不使離子植入該第一施體結構之主要表面之非凹槽區。
  17. 如申請專利範圍第16項之方法，其更包括在將離子植入該第一施體結構前，先在該些凹槽內之側壁上形成多個間隔物結構。
  18. 如申請專利範圍第15項之方法，其中將離子植入該第一施體結構包括： 實施一離子植入製程，以在該大致平面弱化區內，以就整個該第一施體結構而言實質上均勻之濃度，將一第一數量之離子植入該第一施體結構；以及實施另一離子植入製程，以在該大致平面弱化區內，以就整個該第一施體結構而言有所變化之濃度，將一第二數量之離子植入該第一施體結構。
  19. 如申請專利範圍第18項之方法，其更包括：在實施該一離子植入製程以將該第一數量之離子植入該第一施體結構後，在該第一施體結構之一主要表面中形成多個凹槽；且其中實施該另一離子植入製程包括使該第二數量之離子穿過該第一施體結構在該些凹槽內之表面而植入該第一施體結構，但不使該第二數量之離子植入該第一施體結構之主要表面之非凹槽區。
  20. 如申請專利範圍第19項之方法，其更包括在將該第二數量之離子植入該第一施體結構前，先在該些凹槽內之側壁上形成多個間隔物結構。
  21. 一半導體結構，其包括：一第一施體結構，該第一施體結構中有一大致平面弱化區，該大致平面弱化區係由沿著該大致平面弱化區被植入該第一施體結構之離子所定義，該大致平面弱化區將該第一施體結構之一半導體材料層與該第一施體結構之其餘部分分開，其中該大致平面弱化區包含第一多個區域，該第一多個區域中之植入之離子具有相對較高之濃度，以及第二多個區域，該第二多個區域中之植入離子具有相對較低濃度，而濃度較高的離子的植入深度和濃度較低的離子的植入深度是一樣的；以及一第二結構，該第二結構鍵結至該第一施體結構之半導體材料層。
  22. 如申請專利範圍第21項之半導體結構，其中該大致平面弱化區包含第一多個區域，該第一多個區域之植入離子具有一第一元素組成，以及第二多個區域，該第二多個區域之植入離子具有不同於該第一元素組成之一第二元素組成。
  23. 如申請專利範圍第21項之半導體結構，其更包括該第一施體結構內之多個凹槽，其中植入離子之濃度及植入離子之元素組成至少其中一者，在該大致平面弱化區內縱向上位於該些凹槽上方之區域中，相較於在該大致平面弱化區內縱向上位於該第一施體結構上方，橫向上介於該些凹槽間之區域有所不同。
  24. 如申請專利範圍第23項之半導體結構，其更包括在該些凹槽內側壁上之多個間隔物結構。
  25. 如申請專利範圍第21項之半導體結構，其中該第一施體結構包括一絕緣體上半導體底材。
  26. 如申請專利範圍第21項之半導體結構，其更包括該第一施體結構中至少一個離子侷限層，該至少一個離子侷限層大致平行於該大致平面弱化區而延伸。
TW101127515A 2011-09-27 2012-07-30 在三度空間集積製程中轉移材料層之方法及其相關結構與元件 TWI573198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/246,580 US8673733B2 (en) 2011-09-27 2011-09-27 Methods of transferring layers of material in 3D integration processes and related structures and devices
FR1159358A FR2981501B1 (fr) 2011-10-17 2011-10-17 Procédé de transfert de couches matériau dans des processus d’intégration 3d et structures et dispositifs associes

Publications (2)

Publication Number Publication Date
TW201330117A TW201330117A (zh) 2013-07-16
TWI573198B true TWI573198B (zh) 2017-03-01

Family

ID=46889374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127515A TWI573198B (zh) 2011-09-27 2012-07-30 在三度空間集積製程中轉移材料層之方法及其相關結構與元件

Country Status (6)

Country Link
JP (1) JP6141853B2 (zh)
KR (1) KR101955375B1 (zh)
CN (1) CN103828036B (zh)
DE (1) DE112012004024T5 (zh)
TW (1) TWI573198B (zh)
WO (1) WO2013045985A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984463B2 (en) 2012-11-28 2015-03-17 Qualcomm Incorporated Data transfer across power domains
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US20140225218A1 (en) * 2013-02-12 2014-08-14 Qualcomm Incorporated Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
FR3034569B1 (fr) * 2015-04-02 2021-10-22 Soitec Silicon On Insulator Electrolyte solide avance et sa methode de fabrication
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
FR3079659B1 (fr) * 2018-03-29 2020-03-13 Soitec Procede de fabrication d'un substrat donneur pour la realisation d'une structure integree en trois dimensions et procede de fabrication d'une telle structure integree
FR3094559B1 (fr) 2019-03-29 2024-06-21 Soitec Silicon On Insulator Procédé de transfert de paves d’un substrat donneur sur un substrat receveur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020252A (en) * 1996-05-15 2000-02-01 Commissariat A L'energie Atomique Method of producing a thin layer of semiconductor material
US20050221583A1 (en) * 2001-10-11 2005-10-06 Bernard Aspar Method for making thin layers containing microcomponents
WO2006039684A1 (en) * 2004-10-01 2006-04-13 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US20070037363A1 (en) * 2002-11-07 2007-02-15 Bernard Aspar Method for forming a brittle zone in a substrate by co-implantation
US20080286941A1 (en) * 1998-06-22 2008-11-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
JPH10135147A (ja) * 1996-11-01 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> 結晶薄膜の製造方法及び太陽電池の製造方法
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JPH1174208A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
JP4814498B2 (ja) * 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
WO2007017763A2 (en) * 2005-07-08 2007-02-15 S.O.I. Tec Silicon On Insulator Technologies Method of production of a film
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
US7816225B2 (en) * 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020252A (en) * 1996-05-15 2000-02-01 Commissariat A L'energie Atomique Method of producing a thin layer of semiconductor material
US20080286941A1 (en) * 1998-06-22 2008-11-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US20050221583A1 (en) * 2001-10-11 2005-10-06 Bernard Aspar Method for making thin layers containing microcomponents
US20070037363A1 (en) * 2002-11-07 2007-02-15 Bernard Aspar Method for forming a brittle zone in a substrate by co-implantation
WO2006039684A1 (en) * 2004-10-01 2006-04-13 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes

Also Published As

Publication number Publication date
DE112012004024T5 (de) 2014-07-24
JP6141853B2 (ja) 2017-06-07
CN103828036B (zh) 2017-02-15
TW201330117A (zh) 2013-07-16
KR20140065435A (ko) 2014-05-29
CN103828036A (zh) 2014-05-28
KR101955375B1 (ko) 2019-03-07
JP2014531768A (ja) 2014-11-27
WO2013045985A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
TWI573198B (zh) 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US9922956B2 (en) Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration
US20200168584A1 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US9704835B2 (en) Three dimensional integrated circuit
US10049915B2 (en) Three dimensional integrated circuit
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
KR101372018B1 (ko) 집적 회로들의 형성 방법들 및 결과적인 구조들
KR101426362B1 (ko) 접합 반도체 구조 형성 방법 및 그 방법에 의해 형성된 반도체 구조
CN102339769A (zh) 临时半导体结构键合方法和相关的键合半导体结构
SG188195A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
TWI588886B (zh) 製造半導體裝置之方法
US8841742B2 (en) Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
US9136134B2 (en) Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
TWI846688B (zh) 用於製造三維整合結構生產用之供體基材的方法以及用於製造該整合結構的方法
FR2981501A1 (fr) Procédé de transfert de couches matériau dans des processus d&#39;intégration 3d et structures et dispositifs associes