JP6141853B2 - ３ｄ集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス - Google Patents
３ｄ集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス Download PDFInfo
- Publication number
- JP6141853B2 JP6141853B2 JP2014532486A JP2014532486A JP6141853B2 JP 6141853 B2 JP6141853 B2 JP 6141853B2 JP 2014532486 A JP2014532486 A JP 2014532486A JP 2014532486 A JP2014532486 A JP 2014532486A JP 6141853 B2 JP6141853 B2 JP 6141853B2
- Authority
- JP
- Japan
- Prior art keywords
- donor structure
- ions
- donor
- layer
- generally planar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 178
- 239000000463 material Substances 0.000 title claims description 164
- 230000008569 process Effects 0.000 title description 99
- 230000010354 integration Effects 0.000 title description 8
- 150000002500 ions Chemical class 0.000 claims description 192
- 239000004065 semiconductor Substances 0.000 claims description 84
- 239000003989 dielectric material Substances 0.000 claims description 31
- 230000003313 weakening effect Effects 0.000 claims description 27
- 239000000203 mixture Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 description 114
- 230000007547 defect Effects 0.000 description 31
- 238000002513 implantation Methods 0.000 description 19
- 239000013590 bulk material Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 239000012212 insulator Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 238000005498 polishing Methods 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Description
本開示は、半導体デバイス製作で用いられる３次元（３Ｄ）集積化プロセスにおいてドナー構造体から受容構造体（ｒｅｃｉｐｉｅｎｔ ｓｔｒｕｃｔｕｒｅ）に材料を転写する方法に関する。
２つ以上の半導体構造体の３次元（３Ｄ）集積化は、マイクロエレクトロニクス用途においていくつかの利益をもたらすことができる。例えば、マイクロエレクトロニクス構成要素の３Ｄ集積化は、デバイス占有面積を低減しながら電気的性能および電力消費の改善をもたらすことができる。例えば、非特許文献１を参照されたい。半導体構造体の３Ｄ集積化は、半導体ダイを１または複数の追加の半導体ダイ（すなわち、ダイ対ダイ（Ｄ２Ｄ））に、半導体ダイを１または複数の半導体ウェハ（すなわち、ダイ対ウェハ（Ｄ２Ｗ）に、ならびに半導体ウェハを１または複数の追加の半導体ウェハ（すなわち、ウェハ対ウェハ（Ｗ２Ｗ））に取り付けることによって、またはそれらの組合せによって行うことができる。
ＳＭＡＲＴ−ＣＵＴ（登録商標）プロセスとして当技術分野で知られているプロセスは、モノリシック３Ｄ集積化プロセスで使用される。ＳＭＡＲＴ−ＣＵＴ（登録商標）プロセスは、例えば、Ｂｒｕｅｌへの特許文献１（２００７年２月６日に発行された）、Ａｓｐａｒ等への特許文献２（２００１年１０月１６日に発行された）、Ａｓｐａｒ等への特許文献３（２００２年１月１日に発行された）、Ｍｏｒｉｃｅａｕ等への特許文献４（２００４年６月２９日に発行された）、Ａｓｐａｒ等への特許文献５（２００４年１０月２６日に発行された）、およびＡｓｐａｒ等への特許文献６（２００５年９月２０日）に記載されている。
簡潔に言えば、ＳＭＡＲＴ−ＣＵＴ（登録商標）プロセスは、複数のイオン（例えば、水素、ヘリウム、または不活性ガスイオンのうちの１または複数）をドナー構造体中にイオン注入面に沿って注入することを含む。イオン注入面に沿って注入されたイオンはドナー構造体内に脆弱な面を画定し、それに沿って、ドナー構造体はその後劈開されるか、さもなければ破断されうる。当技術分野で知られているように、イオンがドナー構造体中に注入される深さは、少なくとも部分的に、イオンがドナー構造体中に注入されるエネルギーの関数である。一般に、少ないエネルギーで注入されたイオンは比較的浅い深さに注入されることになり、一方、高いエネルギーで注入されたイオンは比較的深い深さに注入されることになる。
ドナー構造体が別の受容構造体に接合され、その後、ドナー構造体はイオン注入面に沿って劈開されるか、さもなければ破断される。例えば、接合されたドナーおよび受容構造体を加熱して、ドナー構造体をイオン注入面に沿って劈開させるか、さもなければ破断させることができる。オプションとして、機械的な力をドナー構造体に加えて、イオン注入面に沿ったドナー構造体の劈開を支援することができる。ドナー構造体がイオン注入面に沿って劈開されたか、さもなければ破断された後、ドナー構造体の一部分は受容構造体に接合されたままである。ドナー構造体の残りの部分は、さらなるＳＭＡＲＴ−ＣＵＴ（登録商標）プロセスにおいて、ドナー構造体の追加の部分を受容構造体に転写するのに再使用されうる。
破断プロセスの後、ドナー構造体の破断面は、いくつかの用途では半導体材料の単結晶を含むことがあるドナー構造体の結晶格子にイオン不純物および欠陥を含むことがある。受容構造体に転写されているドナー構造体の一部分は、不純物準位を下げようとして処置され、ドナー構造体の転写された部分の結晶格子の品質を改善する（すなわち、破断面に隣接する結晶格子の欠陥の数を減少させる）ことができる。そのような処置は、多くの場合、例えば約１０００℃の高温で熱アニールすることを含む。
Ｐ． Ｇａｒｒｏｕ， ｅｔ ａｌ．， ""Ｔｈｅ Ｈａｎｄｂｏｏｋ ｏｆ ３Ｄ Ｉｎｔｅｇｒａｔｉｏｎ，" Ｗｉｌｅｙ−ＶＣＨ （２００８）
Ｐ． Ｇａｒｒｏｕ， ｅｔ ａｌ， "Ｔｈｅ Ｈａｎｄｂｏｏｋ ｏｆ ３Ｄ Ｉｎｔｅｇｒａｔｉｏｎ，" Ｗｉｌｅｙ−ＶＣＨ （２００８） Ｖｏｌｕｍｅ １， Ｃｈａｐｔｅｒ １１
この概要は、概念のうちの選択したものを簡単化した形態で紹介するために提供される。これらの概念は、以下の本開示の例示の実施形態の詳細な説明でさらに詳細に説明される。この概要は、請求される主題の重要な特徴または必須の特徴を識別するように意図されておらず、そしてまた請求される主題の範囲を限定するために使用されるように意図されていない。
いくつかの実施形態では、本開示は、半導体材料の層を第１のドナー構造体から第２の構造体に転写する方法を含む。そのような方法によれば、イオンを第１のドナー構造体中に注入して、注入されたイオンによって画定される第１のドナー構造体内の概して平面の脆弱化ゾーンを形成することができる。概して平面の脆弱化ゾーンは、第１のドナー構造体の半導体材料の層を第１のドナー構造体の残りの部分から区切ることができる。注入されたイオンの濃度および注入されたイオンの元素組成の少なくとも一方が、概して平面の脆弱化ゾーンに平行な少なくとも１つの方向に概して平面の脆弱化ゾーンの中で変化するように形成されうる。第１のドナー構造体は、第２の構造体に接合することができ、第１のドナー構造体は概して平面の脆弱化ゾーンに沿って破断され、第２の構造体に接合された半導体材料の層を残すことができる。
追加の実施形態では、本開示は、半導体デバイスを製作する方法を含む。そのような方法によれば、半導体材料の層は第１のドナー構造体から第２の構造体に転写されうる。半導体材料の層を転写するステップは、イオンを第１のドナー構造体中に注入して、注入されたイオンによって画定される第１のドナー構造体内の概して平面の脆弱化ゾーンを形成するステップと、第１のドナー構造体を第２の構造体に接合するステップと、第１のドナー構造体を概して平面の脆弱化ゾーンに沿って破断し、第２の構造体に接合された半導体材料の層を残すステップとを含むことができる。第１のドナー構造体内に形成された概して平面の脆弱化ゾーンは、第１のドナー構造体の半導体材料の層を第１のドナー構造体の残りの部分から区切ることができる。加えて、概して平面の脆弱化ゾーンは、注入されたイオンの濃度および注入されたイオンの元素組成の少なくとも一方が、概して平面の脆弱化ゾーンに平行な少なくとも１つの方向に概して平面の脆弱化ゾーンの中で変化するように形成されうる。複数の能動デバイス構造体が、転写された半導体材料の層上に製作されうる。
さらなる実施形態では、本開示は、本明細書で開示されるような方法を使用して製作される半導体構造体を含む。例えば、半導体構造体は、概して平面の脆弱化ゾーンをその中に有する第１のドナー構造体を含むことができる。概して平面の脆弱化ゾーンは、概して平面の脆弱化ゾーンに沿った第１のドナー構造体内の注入されたイオンによって画定されうる。概して平面の脆弱化ゾーンは、第１のドナー構造体の半導体材料の層を第１のドナー構造体の残りの部分から区切ることができる。さらに、注入されたイオンの濃度および注入されたイオンの元素組成の少なくとも一方は、概して平面の脆弱化ゾーンに平行な少なくとも１つの方向に概して平面の脆弱化ゾーンの中で変化することができる。半導体構造体は、第１のドナー構造体の半導体材料の層に接合された第２の構造体をさらに含むことができる。
本明細書は、本発明の実施形態と見なされるものを特に指摘し、明確に請求する特許請求の範囲をもって結論とするが、本開示の実施形態の利点は、添付図面とともに読むとき本開示の実施形態のいくつかの例の説明からより容易に確認することができる。
本明細書で提示される説明図は、任意の特定の半導体構造体、デバイス、システム、または方法の実際の図を意味するものでないが、本開示の実施形態を説明するのに使用される単に理想化された表示である。
本明細書で使用されるいかなる見出しも、以下の特許請求の範囲およびその法的な均等物によって定義されるような本発明の実施形態の範囲を限定すると見なされるべきでない。任意の特定の見出しに記載される概念は、一般に、本明細書全体を通して他の節において適用可能である。
引用される参考文献のどれも、本明細書でどのように特徴づけられているかにかかわらず、本明細書で請求される主題の本発明に対する先行技術として認められない。
いくつかの実施形態によれば、半導体材料の層などの材料の層を第１のドナー構造体から第２の受容構造体に転写する方法は、イオンを第１のドナー構造体中に注入して、注入されたイオンによって第１のドナー構造体内に画定される概して平面の脆弱化ゾーンを形成することを含む。概して平面の脆弱化ゾーンは、第１のドナー構造体から転写されるべき材料の層を第１のドナー構造体の残りの部分から区切る。概して平面の脆弱化ゾーンは、概して平面の脆弱化ゾーンに平行な少なくとも１つの方向に概して平面の脆弱化ゾーン全体にわたって不均質である。例えば、注入されたイオンの濃度および注入されたイオンの元素組成の少なくとも一方は、概して平面の脆弱化ゾーンに平行な少なくとも１つの方向に概して平面の脆弱化ゾーンの中で変化することができる。第１のドナー構造体は第２の受容構造体に接合することができ、その後、第１のドナー構造体は概して平面の脆弱化ゾーンに沿って破断され、第２の受容構造体に接合された材料の層を残すことができる。そのような方法が、本明細書において以下でさらに詳細に説明される。
図１は、ドナー構造体１００の簡単化され概略的に示された断面図である。ドナー構造体１００は大量のバルク材料１０２を含み、それは、例えば、シリコン、ゲルマニウム、ＩＩＩ−Ｖ族半導体材料（例えば、ＧａＮ、ＧａＡｓ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮなど）、またはそのような半導体材料の化合物などの半導体材料を含むことができる。材料１０２は多結晶とすることができ、または材料の単結晶を含むことができる。ドナー構造体１００は、一般に、平面とすることができ、第１の主表面１０４Ａと、第１の主表面１０４Ａに平行に向きを定められた反対の第２の主表面１０４Ｂとを有することができる。
図１Ａに示されるように、イオン（図１Ａの方向矢印によって表される）は、ドナー構造体１００の選択された領域を通してのみドナー構造体１００中に注入されうる。イオンは、例えば、水素イオン、ヘリウムイオン、および不活性ガスイオンのうちの１または複数を含むことができる。イオンは、ドナー構造体１００中にイオン注入面１０６に沿って注入されうる。図１Ａに示されるように、イオンは、ドナー構造体１００中に第１の主表面１０４Ａを通して第１の主表面１０４Ａに実質的に垂直な方向に注入されうる。
イオンがドナー構造体１００中に注入される深さは、少なくとも部分的に、イオンがドナー構造体１００中に注入されるエネルギーの関数である。一般に、少ないエネルギーで注入されたイオンは比較的浅い深さに注入されることになり、一方、高いエネルギーで注入されたイオンは比較的深い深さに注入されることになる。イオンは、第１の主表面１０４Ａからドナー構造体１００内の所望の深さにイオンを注入するように選択された所定のエネルギーでドナー構造体１００中に注入されうる。少なくとも若干のイオンは所望の注入深さ以外の深さに注入されることがあり、第１の主表面１０４Ａからドナー構造体１００への深さの関数としてのドナー構造体１００内のイオンの濃度のグラフは、イオン注入面１０６を画定する所望の注入深さに最大値を有する一般にベル形（対称または非対称）の曲線を示すことがある。言い換えれば、イオン注入面１０６は、ドナー構造体１００内の最大のイオン濃度の面に位置合わされる（例えば、中心を置かれる）ドナー構造体１００内の層または領域を含むことができる。イオン注入面１０６は、ドナー構造体１００内の脆弱なゾーンを画定し、それに沿って、ドナー構造体１００は、以下でさらに詳細に論じられるように、後続のプロセスで劈開されるか、さもなければ破断されうる。例えば、図１Ｂをしばらく参照すると、ドナー構造体内にイオンが存在すると、ドナー構造体１００の結晶格子内に欠陥１０８が生成されうる。
図１Ｂに示されるようなイオン注入面１０６は、単一の注入面を含むことができ、実質的に大多数のイオンがドナー構造体１００内の単一の面に沿って位置づけられる。言い換えれば、注入されたイオンのうちの実質的な大多数は、ドナー構造体１００内の単一の深さに集められる。これは、イオンの注入が多数の注入面をもたらすことがある構造体と対照的である。例えば、ドナー構造体内の多数の注入面は、異なる注入エネルギーでの多数の注入プロセスにより、または非均質なドナー構造体への注入（すなわち、非均一な注入表面トポグラフィおよび／または非均一な注入材料組成）を介して生じうる。
ドナー構造体１００から別の受容構造体に転写されるべき材料の層１１０はイオン注入面１０６の１つの側に画定され、ドナー構造体１００の残りの部分１１２は材料１１０の層から見てイオン注入面１０６の反対の側に配置される。
図１Ａを再び参照すると、前に述べられたように、イオン注入面１０６に沿った概して平面の脆弱化ゾーンは、イオン注入面１０６に平行な少なくとも１つの方向に脆弱化ゾーン全体にわたって不均質である。例えば、注入されたイオンの濃度および注入されたイオンの元素組成の少なくとも一方は、概して平面の脆弱化ゾーンの中で変化することができる。そのような脆弱な不均質ゾーンを形成するために、いくつかの実施形態では、イオンがドナー構造体１００の選択された領域を通してのみ注入されうる。例えば、イオンは、パターン化マスク１１８の開口１１６を通してドナー構造体１００中に注入されうる。パターン化マスク１１８は、図１Ａに示されるように、ドナー構造体１００の主表面１０４Ａ上に形成することができ、またはパターン化マスク１１８は、ドナー構造体１００とは別々に形成され、ドナー構造体１００の主表面１０４Ａの上にただ単に配置されうる（主表面１０４Ａの上に直接に、または主表面１０４Ａの上に垂直方向に主表面１０４Ａから離隔して）。
パターン化マスク１１８の開口１１６を通してドナー構造体１００中にイオンを注入することによって、イオンは、材料の層１１０の第１の複数の領域１２０を通してのみ注入され、材料の層１１０の第２の複数の領域１２２を通して注入されない。第１の複数の領域１２０および第２の複数の領域１２２は、図１Ａおよび１Ｂにおいて垂直方向に向けられた破線で輪郭が描かれている。第２の複数の領域１２２を通したドナー構造体１００中へのイオン注入は、マスク１１８の材料によって妨げられる（例えば、邪魔される）。前に述べられたように、材料の層１１０は、材料の層１１０が転写されるべき受容構造体上に能動半導体デバイス構造体（例えば、トランジスタ、キャパシタ、導電性経路など）を製作するために最終的に使用されることになる半導体材料を含むことができる。本開示のいくつかの実施形態によれば、開口１１６は、開口が材料の層１１０の非能動領域になるものの上に配置され、垂直に位置合わせされるように、および材料の層１１０の能動領域がマスク１１８の材料によってイオンから遮蔽されるようにパターン化マスク１１８に選択的に形成されうる。言い換えれば、材料の層１１０の第１の複数の領域１２０は材料の層１１０の非能動領域を含むことができ、第２の複数の領域１２２は材料の層１１０の能動領域を含むことができる。
本明細書で使用される「非能動領域」という用語は、ドナー構造体から受容構造体に転写されるべき材料の層に関連して使用されるとき、いかなる能動デバイス構造体もその中に含まない完成品のデバイスにおいて材料の層内に受動領域を最終的に含む領域を意味し、かつ含む。本明細書で使用される「能動領域」という用語は、ドナー構造体から受容構造体に転写されるべき材料の層に関連して使用されるとき、トランジスタ、キャパシタ、および導電性経路のうちの１または複数などの１または複数の能動デバイス構造体をその中に含む完成品のデバイスにおいて材料の層１１０内に能動領域を最終的に含む領域を意味し、かつ含む。
上述されたように、イオンは、材料の層１１０の能動領域（第２の複数の領域１２２）を通していかなる実質的な量のイオンも注入することなしに材料の層１１０の非能動領域（第１の複数の領域１２０）を通して注入されうる。したがって、イオン注入面１０６によって画定された概して平面の脆弱化ゾーンは、第１の複数の領域１２０に近接する概して脆弱化されたゾーン内に存在するイオンの濃度（少なくとも実質的に０であることがある）と比べて、比較的高い濃度のイオンが第１の複数の領域１２０に近接する概して脆弱化されたゾーン内に存在するという事実によって、概して平面の脆弱化ゾーンに平行な少なくとも１つの方向に概して平面の脆弱化ゾーン全体にわたって不均質である。したがって、本開示の実施形態を使用して、イオン注入プロセスによって引き起こされることがある能動領域（すなわち、第２の複数の領域１２２）への損傷を減少させることができる。
図１Ｃを参照すると、ドナー構造体１００の第１の主表面１０４Ａ（転写されるべき材料の層１１０の表面を含む）は受容構造体１３０に接合されうる。ある実施形態では、ドナー構造体１００は、上述で論じられたようにイオンをドナー構造体１００中に注入した後に受容構造体１３０に接合されうる。他の実施形態では、イオンは、ドナー構造体１００の第１の主表面１０４Ａを受容構造体１２０に接合した後にドナー構造体１００の反対の主表面１０４Ｂを通してドナー構造体１００中に注入されうる。ドナー構造体１００の第１の主表面１０４Ａを受容構造体１２０に接合した後に注入プロセスを行うことは、望ましい深さにイオンを注入するのにより高いエネルギーが必要とされることがあるので、相対的により困難となることがある。
いくつかの実施形態では、ドナー構造体１００は、直接接合プロセスを使用して受容構造体１３０に直接に接合されうる。いわゆる「直接接合法」は、直接固体対固体化学結合を２つの構造体間に確立して、それらの間に中間の接合材料を使用することなくそれらを一緒に接合する方法である。直接金属対金属接合法および直接酸化物対酸化物接合法は、第１の構造体の表面の金属または酸化物材料をそれぞれ第２の構造体の表面の金属または酸化物材料に接合するために開発されている。例えば、そのような方法は、例えば、非特許文献２に論じられている。
したがって、ドナー構造体１００のバルク材料１０２および／または受容構造体１３０の材料がそれらの接合表面にそのような直接接合プロセスのために好適な材料を含んでいない場合、好適な接合材料がドナー構造体１００および／または受容構造体１３０の接合表面に設けられうる。例えば、図１Ｃは、ドナー構造体１００の接合表面（第１の主表面１０４Ａ）の接合材料１２４、および受容構造体１３０の接合表面の接合材料１３２を示す。
接合材料１２４および接合材料１３２は、同様の組成を有することができ、例えば、金属材料（例えば、銅、アルミニウム、チタン、タングステン、ニッケルなど、またはそのような金属の合金）、酸化物材料（例えば、酸化ケイ素）、半導体材料（例えば、シリコン、ゲルマニウム、化合物半導体材料など）を含むことができる。
接合材料１２４および接合材料１３２の接合表面は、表面不純物および表面化合物（例えば、自然酸化物）を除去するために清浄化されうる。さらに、接合表面の表面粗さは、接合表面間の密接な接触の区域を原子スケールで増加させるために低減されうる。接合表面間の密接な接触の区域は、一般に、原子スケールの近くの値まで表面粗さを低減するために接合表面を研磨することによって、接合表面間に圧力を印加して塑性変形をもたらすことによって、または接合表面を研磨することと、圧力を印加してそのような塑性変形を達成することとの両方によって達成される。
接合表面を準備した後、それらは互いに密接な接触が行われうる。そのとき、接合表面間の引力は、分子付着を引き起こすのに十分な高さである（接合されるべき２つの表面の原子および／または分子間の電子相互作用の引力（ファンデルワールス力）の合計によって誘起される接合）。次に、ドナー構造体１００の接合表面と受容構造体１３０の接合表面との間の境界を全体にわたって接合波の伝播を開始させるために、スタイラスなどのツールがドナー構造体１００の露出された主表面１０４Ｂ（および／または受容構造体１３０の露出された主表面）上に押しつけられうる。ツールが適用される点は、例えば、ドナー構造体１００および／または受容構造体１３０の中心に、または周囲縁部に隣接して位置づけられうる。例えば、そのような方法は、Ｃａｓｔｅｘ等の名前で２０１１年２月２４日に公開された特許文献７に記載されている。
オプションとして、ドナー構造体１００および／または受容構造体１３０は、接合プロセスを支援するために接合プロセスの間加熱されうる。
受容構造体１３０はダイまたはウェハを含むことができ、実施形態によっては、前に製作された能動デバイス構造体１３４を含むことができる。図１Ｃに概略的に示された能動デバイス構造体１３４はトランジスタを示しているが、能動デバイス構造体１３４は、キャパシタ、導電性ライン、トレース、および／またはビアなどのような他のタイプの能動デバイス構造体を含むことができる。能動デバイス構造体１３４は、過度の熱エネルギーにさらされると好ましくない影響を受けることがある材料または構造体を含むことがある。したがって、いくつかの実施形態では、接合プロセスは、約４００℃以下、約２００℃以下、またはさらにほぼ室温で実行されることがある。
ドナー構造体１００を受容構造体１３０に接合した後、ドナー構造体１００をイオン注入面１０６に沿って劈開するか、さもなければ破断して、受容構造体１３０と、接合材料１２４で受容構造体１３０に接合された材料の層１１０と、それらの間の接合材料１３２とを含む図１Ｄに示された構造体を形成することができる。例えば、ドナー構造体１００（およびオプションとして受容構造体１３０）を加熱して、ドナー構造体１００をイオン注入面１０６に沿って劈開するか、さもなければ破断することができる。いくつかの実施形態では、ドナー構造体１００および受容構造体１３０の温度は、破断プロセスの間、約５００℃以下、約４００℃以下、またはさらに約３５０℃以下に維持されうる。破断プロセス中の温度を制限するのは、例えば、受容構造体１３０上の前に形成された能動デバイス構造体を損傷しないために望ましいことがある。しかし、他の実施形態では、劈開するプロセスは高温で行われうる。オプションとして、機械的な力をドナー構造体１００に加えて、イオン注入面１０６に沿ったドナー構造体１００の劈開または他の破断を引き起こすか、または支援することができる。
破断プロセスの後、材料の層１１０は受容構造体１３０に接合されたままであり、ドナー構造体１００の残りの部分は望ましいとき追加の材料の層を受容構造体に転写するために再使用されうる。
破断プロセスの後、材料の層１１０の露出された破断面１１１は、転写された材料の層１１０の結晶格子の欠陥と、不純物とを含むことがある。さらに、注入されたイオンに起因する欠陥１０８は、前述されたように、イオンが注入された材料の層１１０の第１の複数の領域１２０（図１Ｂ）に近接する破断面１１１に存在することがある。したがって、材料の層１１０の破断面１１１は、不純物（例えば、注入されたイオン）を除去するため、および破断面１１１に隣接する材料の層１１０内の結晶格子の品質を改善するために処置されうる。例えば、破断面１１１は、図１Ｅに示される構造体を形成するために化学的エッチングプロセス、機械研磨プロセス、および化学機械研磨（ＣＭＰ）プロセスのうちの１または複数を受けることができる。図１Ｅの構造体は図１Ｄのものと実質的に同様であるが、表面１１１は、図１Ｄのものに比べて表面１１１の改善された品質を示すために欠陥１０８がないように示されている。
表面１１１に隣接する材料の層１１０の品質を改善するのに使用される処置プロセスは、材料の層１１０を、不純物が全くない状態または完全な結晶品質の状態にしないことがある。しかし、品質は、第２の複数の領域１２２を通してイオンを注入することなしにイオンが第１の複数の領域１２０を通して注入されたので、第１の複数の領域１２０（非能動領域を含むことがある）と比べて第２の複数の領域１２２（能動領域を含むことがある）においてより高くなりうる。
図１Ｆを参照すると、能動デバイス構造体１４０が、転写された材料の層１１０の中におよび／または上に製作されうる。図１Ｃに概略的に示された能動デバイス構造体１４０はトランジスタを示しているが、能動デバイス構造体１４０は、キャパシタ、導電性ライン、トレース、および／またはビアなどのような他のタイプの能動デバイス構造体を含むことができる。さらに、能動デバイス構造体１４０は、ＣＭＯＳタイプトランジスタ、垂直トランジスタ、ダイオード（例えば、ＰＮ接合）、クロスポイントメモリデバイス（例えば、相変化メモリまたは別のタイプの抵抗メモリデバイス）の構成要素などのうちのいずれかを含むことができる。オプションとして、能動デバイス構造体１４０は、図１Ｆに示されるように、非能動の第１の複数の領域１２０に有意な量の能動デバイス構造体１４０を製作することなく、能動の第２の複数の領域１２２の中におよび／または上に製作されうる。改善された品質の材料の層１１０の表面１１１の上におよび／または中に製作される結果として、能動デバイス構造体１４０の性能の信頼性は改善されうる。
後続の処理は、１または複数の半導体デバイスの製作を完了するために既知の方法に従って続くことができる。そのような半導体デバイスは、例えば、電子信号プロセッサデバイス、メモリデバイス、光能動デバイス（例えば、放射放出デバイス（レーザ、発光ダイオードなどのような）または放射受取りデバイス（光検出器、太陽電池などのような））、微小機械デバイスなどを含むことができる。
能動デバイス構造体１４０の１または複数は、垂直方向に延びる導電性ビア、導電性パッド、および横方向に延びる導電性ラインのうちの１または複数を使用してそれらの間に電気的接触を確立することによって、受容構造体１３０の能動デバイス構造体１３４のうちの１または複数に動作可能に結合されうる。
図２Ａから２Ｇは、本開示の方法の追加の実施形態を示す。図２Ａは、図１Ａと同様であり、イオンが、パターン化マスク１６８の開口１６６を通してイオンを注入することによって材料の層１６０の第２の複数の領域１７２を通してイオンを注入することなしに、転写されるべき材料の層１６０の第１の複数の領域１７０を通してドナー構造体１５０中に選択的に注入されることを示す。しかし、不均質な概して脆弱化されたゾーンを形成するためにイオン注入面１５６に沿ってイオンを注入する前に、複数の凹部１６４が、図２Ａに示されるように、第１の複数の領域１７０のドナー構造体１５０の第１の主表面１５４Ａ中に形成されうる。
凹部１６４は、例えばマスキングおよびエッチングプロセスを使用してドナー構造体１５０に形成されうる。いくつかの実施形態では、イオン注入プロセス中に使用される同じマスク１６８を最初にエッチングマスクとして使用して、凹部１６４を形成することができる。例えば、パターン化マスク１６８は、酸化物材料、窒化物材料、または酸窒化物材料をドナー構造体の表面１５４Ａの上に堆積させることによって形成されうる。次に、フォトリソグラフィプロセスを使用して、マスク１６８を通る開口１６６を形成することができる。例えば、マスク１６８を形成するために使用される材料の上にパターン化フォトマスクを堆積させることができ、エッチングプロセスを使用し、パターン化フォトマスクを使用してマスク１６８に開口１６６をエッチングすることができ、その後、フォトマスクを除去することができる。次に、パターン化マスク１６８を使用して、ドナー構造体１５０に凹部１６４を形成することができ、その後、イオンは、材料の層１６０の第２の複数の領域１７２をイオンから遮蔽するためにマスク１６８を使用して、材料の層１６０の凹部１６４および第１の複数の領域１７０を通して注入されうる。
開口１６４を通してイオンを注入することによって、主表面１５４Ａからドナー構造体１５６中へのイオン注入面１５６の深さは増加されうる。例えば、いくつかの実施形態では、イオン注入面１５６は、イオンが注入されるドナー構造体１５０の主表面１５４Ａからほぼ１．５μｍ以上に位置づけられうる。主表面１５４Ａからより遠くドナー構造体１５０中にイオンを注入することにより、比較的より厚い材料の層１６０を受容構造体に転写することができるようになる。
図２Ｂはマスク１６８を除去した後の構造体を示し、イオン注入プロセスに起因する第１の複数の領域１７０に近接するドナー構造体１５０の欠陥１５８を示す。前に記したように、図２Ａに示されたようなイオン注入面１５６は単一の注入面を含むことができ、実質的に大多数のイオンはドナー構造体１５０内の単一の面に沿って位置づけられる。言い換えれば、注入されたイオンの実質的な大多数は、ドナー構造体１５０内の単一の深さに集められる。
図２Ｃを参照すると、凹部１６４は誘電体材料１６５で充填されうる。例えば、誘電体材料は図２Ｂの構造体の上にブランケット堆積させることができ、その後、化学機械研磨（ＣＭＰ）プロセスを使用して、凹部１６４の外側のドナー構造体１５０の主表面１５４Ａの上の過剰な誘電体材料を除去することができる。
図２Ｄに示されるように、ドナー構造体１５０は、図１Ｃを参照して前に説明されたような方法で受容構造体１８０に接合されうる。受容構造体１８０は、いくつかの実施形態では能動デバイス構造体１８４を含むことがある。さらに、前に論じられたように、接合材料１７４をドナー構造体１５０の接合表面（第１の主表面１５４Ａ）に設けることができ、接合材料１８２を受容構造体１８０の接合表面に設けることができる。接合材料１７４および接合材料１８２は同様の組成を有することができ、例えば金属材料（例えば、銅または銅合金）、または酸化物材料（例えば、酸化ケイ素）を含むことができる。直接金属対金属または酸化物対酸化物接合が、図１Ｃを参照して前に説明されたように、接合材料１７４の突合せ面と接合材料１８２の突合せ面との間で確立されうる。
ドナー構造体１５０を受容構造体１８０に接合した後、ドナー構造体１５０をイオン注入面１５６に沿って劈開するか、さもなければ破断して、受容構造体１８０と、受容構造体１８０に結合された材料の層１６０とを含む図２Ｅに示される構造体を形成することができる。ドナー構造体１５０は、図１Ｄを参照して前に説明されたように、イオン注入面１５６に沿って破断されうる。破断プロセスの後、材料の層１６０の露出された破断面１６１は、転写された材料の層１６０の結晶格子の欠陥と、不純物とを含むことがある。さらに、注入されたイオンに起因する欠陥１５８は、前述されたように、イオンが注入された材料の層１６０の第１の複数の領域１７０（図２Ｂ）に近接する破断面１６１に存在することがある。したがって、材料の層１６０の破断面１６１は、不純物（例えば、注入されたイオン）を除去するため、および破断面１６１に隣接する材料の層１６０内の結晶格子の品質を改善するために処置されうる。例えば、破断面１６１は、図２Ｆに示される構造体を形成するために化学的エッチングプロセス、機械研磨プロセス、および化学機械研磨（ＣＭＰ）プロセスのうちの１または複数を受けることができる。オプションとして、誘電体材料１５６はエッチング停止材料として使用されうる。言い換えれば、材料は、誘電体材料１５６の体積部が露出されるようになるまで化学的エッチングプロセス、機械研磨プロセス、および化学機械研磨（ＣＭＰ）プロセスのうちの１または複数を使用して破断面１６１から除去されうる。したがって、転写された材料の層１６０の非能動の第１の複数の領域１７０（図２Ｂ）は、実施形態によっては少なくとも実質的に除去されうる。転写された材料の層１６０の非能動の第１の複数の領域１７０（図２Ｂ）の一部分は、他の実施形態ではとどまることができる。図２Ｆの構造体は図２Ｅのものと同様であるが、欠陥１５８を前に含んでいた表面１６１の区域（図２Ｅ）は除去されている。
図２Ｇを参照すると、能動デバイス構造体１９０は、転写された材料の層１６０の中におよび／または上に製作されうる。図２Ｇに概略的に示された能動デバイス構造体１９０はトランジスタを示しているが、能動デバイス構造体１９０は、キャパシタ、導電性ライン、トレース、および／またはビアなどのような他のタイプの能動デバイス構造体を含むことができる。さらに、能動デバイス構造体１９０は、ＣＭＯＳタイプトランジスタ、垂直トランジスタ、ダイオード（例えば、ＰＮ接合）、クロスポイントメモリデバイス（例えば、相変化メモリまたは別のタイプの抵抗メモリデバイス）の構成要素などのうちのいずれかを含むことができる。オプションとして、能動デバイス構造体１９０は、図２Ｇに示されるように、非能動の第１の複数の領域１７０に有意な量の能動デバイス構造体１９０を製作することなく、能動の第２の複数の領域１７２の中におよび／または上に製作されうる。改善された品質の材料の層１６０の表面１６１の上におよび／または中に製作される結果として、能動デバイス構造体１９０の性能の信頼性は改善されうる。
後続の処理は、前に説明されたように、１または複数の半導体デバイスの製作を完了するために既知の方法に従って続くことができる。
追加の実施形態では、図２Ａから２Ｇを参照して上述されたような方法を行うことができ、イオン注入プロセスは、ドナー構造体の凹部を形成した後に、しかし凹部を誘電体材料で充填した後に行われる。例えば、図３Ａは、図２Ａに示されたドナー構造体１５０のようなドナー構造体２００を示す。ドナー構造体２００はバルク材料２０２を含み、第１の主表面２０４Ａと、反対の第２の主表面２０４Ｂとを有する。ドナー構造体１５０に関連して説明されたように、複数の凹部２１２はドナー構造体２００の第１の主表面２０４Ａ中に形成されうる。
凹部２１２は、例えばマスキングおよびエッチングプロセスを使用してドナー構造体２００に形成されうる。例えば、パターン化マスク２１６は、酸化物材料、窒化物材料、または酸窒化物材料をドナー構造体２００の表面２０４Ａの上に堆積させることによって形成されうる。次に、フォトリソグラフィプロセスを使用して、マスク２１６を通る開口２１８を形成することができる。例えば、マスク２１６を形成するために使用される材料の上にパターン化フォトマスクを堆積させることができ、エッチングプロセスを使用し、パターン化フォトマスクを使用してマスク２１６に開口２１８をエッチングすることができ、その後、フォトマスクを除去することができる。次に、パターン化マスク２１６を使用して、ドナー構造体２００に凹部２１２を形成することができる。
図３Ｂを参照すると、誘電体材料２１４が、図２Ｃの誘電体材料１６５に関連して前に説明されたように、凹部２１２に供給されうる。誘電体材料２１４は、イオンをドナー構造体２００中に注入する前に凹部２１２に供給されうる。凹部２１２を通し、凹部２１２の誘電体材料２１４を通してドナー構造体２００中にイオン注入面２０６に概して沿ってイオンを注入して、ドナー構造体２００内に脆弱な概して平面のゾーンを画定することができる。前に記されたように、図３Ｂに示されるようなイオン注入面２０６は、単一の注入面を含むことができ、実質的に大多数のイオンがドナー構造体２００内の単一の面に沿って位置づけられる。言い換えれば、注入されたイオンの実質的な大多数は、ドナー構造体２００内の単一の深さに集められる。ドナー構造体２００から転写されるべき材料の層２１０は、イオン注入面２０６と第１の主表面２０４Ａとの間に画定されうる。
前に説明されたように、イオンは、ドナー構造体２００の第２の複数の領域２２２にイオンを注入することなくドナー構造体２００の第１の複数の領域２２０中に注入されうる。欠陥２０８が、第１の複数の領域２２０のイオン注入面２０６に沿って示される。いくつかの実施形態では、第１の複数の領域２２０はドナー構造体２００の非能動領域を含むことができ、第２の複数の領域２２２はドナー構造体２００の能動領域を含むことができる。マスク２１６が図３Ｂに示されていないが、実施形態によっては、凹部２１２を形成するのに使用される同じマスク２１６をイオン注入プロセスの間使用して、イオン注入面２０６に沿って不均質な脆弱化ゾーンを形成することができる。他の実施形態では、異なるマスクが使用されうる。
上述されたようにイオンを注入した後、材料の層２１０は、図２Ｄから２Ｇを参照して本明細書で前に説明されたような方法を使用して受容構造体に転写されうる。
前に説明された実施形態では、イオン注入面に沿ったドナー構造体内の概して平面の脆弱化ゾーンは、転写されるべき材料の層の第２の複数の領域を通してイオンを注入することなしに転写されるべき材料の層の第１の複数の領域を通してイオンを注入することによって、不均質にされる。他の方法を使用して、本開示の実施形態による不均質な脆弱化ゾーンを形成することができる。追加の実施形態では、イオンは、転写されるべき材料の層の第１の複数の領域および第２の複数の領域の両方を通して注入されうるが、領域内のイオンの濃度、イオンの元素組成のいずれかまたは両方が、転写されるべき材料の層の第１の複数の領域と第２の複数の領域との間で異なるようにされうる。これらの追加の実施形態では、第１の複数の領域および第２の複数の領域の両方を通して注入されたイオンは単一の注入面を形成することができ、実質的に多数の注入されたイオンは注入されたドナー構造体内に位置づけられる。
例えば、図４Ａは、第１のイオン注入プロセスにおいてドナー構造体２５０中にイオン注入面２５６に沿って注入される複数のイオンを示す。前に説明されたように、ドナー構造体２５０はバルク材料２５２を含み、第１の主表面２５４Ａと、反対の第２の主表面２５４Ｂとを有することができる。イオンはドナー構造体２５０中に均質に注入することができ、その結果、第１の複数の欠陥２５８が、第１の複数の領域２７０および第２の複数の領域２７２の両方においてイオン注入面２５６全体にわたって概して均質な方法で形成される。
図４Ｂを参照すると、第１のイオン注入プロセスの後、第２のイオン注入プロセスを使用して、第２の複数の領域２７２を通して追加のイオンを注入することなしに第１の複数の領域２７０を通して追加のイオンを注入することができる。イオンは、本明細書で前に説明されたように、パターン化マスク２６６の開口２６８を通してドナー構造体２５０中に注入されうる。第２のイオン注入プロセスのイオンは、第１のイオン注入プロセスのイオンと比べて同じ元素組成または異なる元素組成とすることができる。その結果、追加の欠陥２５９が、第２の複数の領域２７２に追加の欠陥２５９を形成することなしに第１の複数の領域２７０のイオン注入面２５６に沿って形成される。
図４Ｂに示されるように、複数の凹部２６４が、オプションとして、例えば前に説明されたようなマスキングおよびエッチングプロセスを使用してドナー構造体２５０の第１の主表面２５４Ａ中に形成されうる。イオンは、図２Ａを参照して前に説明されたような方法で凹部２６４を通して第１の複数の領域２７０中に注入されうる（図４Ｂに示されるように）。他の実施形態では、第２のイオン注入プロセスの前に誘電体材料を凹部２６４内に供給することができ、イオンは、図３Ｂを参照して前に説明されたような方法で凹部２６４内の誘電体材料を通して注入されうる。
第２のイオン注入プロセスの後、さらなる処理が、図２Ｃから２Ｇを参照して本明細書で前に説明されたような方法を使用して材料の層２６０を受容構造体に転写するために実行されうる。
さらなる実施形態では、第１のイオン注入プロセスは、第２のイオン注入プロセスのような選択的で不均質なイオン注入プロセスを含むことができる。例えば、図５Ａは、第１のイオン注入プロセスにおいてドナー構造体３００中にイオン注入面３０６に沿って注入される複数のイオンを示す。前に説明されたように、ドナー構造体３００はバルク材料３０２を含み、第１の主表面３０４Ａと、反対の第２の主表面３０４Ｂとを有することができる。イオンはドナー構造体３００中に不均質に注入することができ、その結果、第１の複数の欠陥３０８が、第１の複数の領域３２０（非能動領域を含むことがある）中にイオンを注入することなしに第２の複数の領域３２２（能動領域を含むことがある）に形成される。図５Ａに示されていないが、イオンは、本明細書で前に説明されたように、パターン化マスクの開口を通してドナー構造体３００内の第２の複数の領域３２２中に注入されうる。
図５Ｂを参照すると、第１の選択的に不均質なイオン注入プロセスの後、第２の選択的に不均質なイオン注入プロセスを使用して、第２の複数の領域３２２を通して追加のイオンを注入することなしに第１の複数の領域３２０を通して追加のイオンを注入することができる。イオンは、本明細書で前に説明されたように、パターン化マスク３１６の開口３１８を通してドナー構造体３００中に注入されうる。第２のイオン注入プロセスのイオンは、第１のイオン注入プロセスのイオンと比べて同じ元素組成または異なる元素組成とすることができる。その結果、追加の欠陥３０９が、第２の複数の領域３２２にそのような追加の欠陥を形成することなしに第１の複数の領域３２０のイオン注入面３０６に沿って形成される。第２の複数の欠陥３０９は、第１の複数の欠陥３０８と比べてより広範囲および／または有効であることができ、その結果、イオン注入面３０６に沿って画定された脆弱化ゾーンは、第２の複数の領域３２２よりも第１の複数の領域３２０において相対的により弱くなる（より破断されやすい）。
図５Ｂに示されるように、複数の凹部３１２が、オプションとして、例えば前に説明されたようなマスキングおよびエッチングプロセスを使用してドナー構造体３００の第１の主表面３０４Ａ中に形成されうる。イオンは、図２Ａを参照して前に説明されたような方法で凹部３１２を通して第１の複数の領域３２０中に（図５Ｂに示されるように）注入されうる。他の実施形態では、第２のイオン注入プロセスの前に誘電体材料を凹部３１２内に供給することができ、イオンは、図３Ｂを参照して前に説明されたような方法で凹部３１２内の誘電体材料を通して注入されうる。図５Ｂに示されるように、第１の選択的で不均質なイオン注入プロセスおよび第２の不均質なイオン注入プロセスは、ドナー構造体３００内の単一の注入面３０９に集められたイオンをもたらすことができる。言い換えれば、第１の選択的で不均質なイオン注入および第２の不均質なイオン注入は、ドナー構造体３００に対して実質的に等しい深さに注入されうる。
第２のイオン注入プロセスの後、さらなる処理が、図２Ｃから２Ｇを参照して本明細書で前に説明されたような方法を使用して材料の層３１０を受容構造体に転写するために実行されうる。
本明細書で前に説明された方法のいずれにおいても、ドナー構造体は、オプションとして、半導体オンインシュレータ（ＳｅＯＩ）タイプ基板（例えば、シリコンオンインシュレータ（ＳＯＩ）タイプ基板）を含むことができる。例えば、図６Ａおよび６Ｂは、図５Ａおよび５Ｂを参照して前に説明されたものと同様の方法を示し、ドナー構造体は半導体オンインシュレータ（ＳｅＯＩ）タイプ基板を含む。当然、本明細書で説明される他の方法のいずれも、図６Ａおよび６Ｂを参照して以下で説明されるように半導体オンインシュレータ（ＳｅＯＩ）タイプ基板を使用して同様に実行されうる。
図６Ａを参照すると、ベース基板３９０と半導体材料の層３９２とをそれらの間の誘電体材料３９４とともに含むドナー構造体３５０が示される。言い換えれば、半導体材料の層３９２は、ベース基板３９０から誘電体材料の層３９４の反対の側に配置される。誘電体材料の層３９４は、当技術分野で「埋込み酸化物層」（ＢＯＬ）と呼ばれるものを含むことができ、例えば、窒化物（窒化ケイ素（例えば、Ｓｉ３Ｎ４））または酸化物（例えば、酸化ケイ素（ＳｉＯ２）または酸化アルミニウム（Ａｌ２Ｏ３）などのセラミック材料を含むことができる。いくつかの実施形態では、誘電体材料の層３９４は、約１ミクロン（１μｍ）以下、約５００ナノメートル（５００ｎｍ）以下、またはさらに約３００ナノメートル（３００ｎｍ）以下の平均合計厚さを有することができる。半導体材料の層３９２は、例えば、シリコン、ゲルマニウム、ＩＩＩ−Ｖ族半導体材料（例えば、ＧａＮ、ＧａＡｓ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮなど）、またはそのような半導体材料の化合物を含むことができる。半導体材料の層３９２は多結晶とすることができ、または材料の単結晶を含むことができる。ベース基板３９０は、例えば、セラミック材料または半導体材料を含むことができる。いくつかの実施形態では、ベース基板３９０は、半導体材料の層３９２のものと少なくとも実質的に同様の組成を有することができる。前に説明されたドナー構造体のように、ドナー構造体３５０は、第１の主表面３５４Ａと、反対の第２の主表面３５４Ｂとを有する。
図６Ａは、第１のイオン注入プロセスにおいてドナー構造体３５０中にイオン注入面３０６に沿って注入される複数のイオンを示す。イオンはドナー構造体３５０中に不均質に注入することができ、その結果、第１の複数の欠陥３５８が、第１の複数の領域３７０（非能動領域を含むことがある）中にイオンを注入することなしに第２の複数の領域３７２（能動領域を含むことがある）に形成される。図６Ａに示されていないが、イオンは、本明細書で前に説明されたように、パターン化マスクの開口を通してドナー構造体３５０内の第２の複数の領域３７２中に注入されうる。
図６Ｂを参照すると、第１の選択的に不均質なイオン注入プロセスの後、第２の選択的に不均質なイオン注入プロセスを使用して、第２の複数の領域３７２を通して追加のイオンを注入することなしに第１の複数の領域３７０を通して追加のイオンを注入することができる。イオンは、本明細書で前に説明されたように、パターン化マスク３６６の開口３６８を通してドナー構造体３５０中に注入されうる。第２のイオン注入プロセスのイオンは、第１のイオン注入プロセスのイオンと比べて同じ元素組成または異なる元素組成とすることができる。その結果、追加の欠陥３５９が、第２の複数の領域３７２にそのような追加の欠陥を形成することなしに第１の複数の領域３７０のイオン注入面３５６に沿って形成される。第２の複数の欠陥３５９は、第１の複数の欠陥３５８と比べてより広範囲および／または有効であることができ、その結果、イオン注入面３５６に沿って画定された脆弱化ゾーンは、第２の複数の領域３７２よりも第１の複数の領域３７０において相対的により弱くなる（より破断されやすい）。
図６Ｂに示されるように、複数の凹部３６２が、オプションとして、例えば前に説明されたようなマスキングおよびエッチングプロセスを使用してドナー構造体３５０の第１の主表面３５４Ａ中に形成されうる。イオンは、図２Ａを参照して前に説明されたような方法で凹部３６２を通して第１の複数の領域３７０中に（図６Ｂに示されるように）注入されうる。他の実施形態では、第２のイオン注入プロセスの前に誘電体材料を凹部３６２内に供給することができ、イオンは、図３Ｂを参照して前に説明されたような方法で凹部３６２内の誘電体材料を通して注入されうる。前の実施形態に記されたように、第１の選択的で不均質なイオン注入プロセスおよび第２の不均質なイオン注入プロセスは、ドナー構造体３５０内の単一の注入面３０９に集められたイオンをもたらすことができる。言い換えれば、第１の選択的で不均質なイオン注入および第２の不均質なイオン注入は、ドナー構造体３５０に対して実質的に等しい深さに注入されうる。
第２のイオン注入プロセスの後、さらなる処理が、図２Ｃから２Ｇを参照して本明細書で前に説明されたような方法を使用して材料の層３６０を受容構造体に転写するために実行されうる。
本明細書で前に説明された方法のいずれにおいても、ドナー構造体は、オプションとして、意図されたイオン注入面に隣接してイオンを閉込めるのを支援するために、その中に少なくとも１つのイオン閉込め層を含むことができる。例えば、図７Ａおよび７Ｂは、図６Ａおよび６Ｂを参照して前に説明されたものと同様の方法を示すが、ドナー構造体はイオン閉込め層をさらに含む。当然、本明細書で説明される他の方法のいずれも図７Ａおよび７Ｂを参照して以下で説明されるようなイオン閉込め層を含むドナー構造体を使用して同様に実行されうる。
図７Ａを参照すると、図６Ａのものと実質的に同様である半導体オンインシュレータ（ＳｅＯＩ）タイプ基板を含み、ベース基板４４０と、半導体材料の層４４２と、ベース基板４４０および半導体材料の層４４２の間の誘電体材料の層４４４とを含むドナー構造体４００が示される。ドナー構造体４００は、半導体材料の層４４２が配置されるその側で誘電体材料の層４４４の上に配置されたイオン閉込め層４４６をさらに含む。言い換えれば、イオン閉込め層４４６は半導体材料の層４４２内に埋めることができるか、またはそれは半導体材料の層４４２と誘電体材料の層４４４との間に配置することができる。
イオン閉込め層４４６は、例えば、イオン注入面４０６に沿って概して脆弱化されたゾーンを形成するのに使用されるイオン注入プロセスの前に、例えば、ホウ素、炭素、または他の元素でドープされた半導体材料の層４４２の一部分を含むことができる。ドーパント元素が存在することにより、イオン閉込め層４４６は注入プロセスの間イオンの貫通を比較的少なくすることができる。他の実施形態では、イオン閉込め層４４６は、半導体材料の層４４２のものと異なり、半導体材料の層４４２と比較して注入されるべきイオンの貫通を比較的少なくする材料（ドープされたまたはドープされてない）を含むことができる。
図７Ａは、第１のイオン注入プロセスにおいてドナー構造体４００中にイオン注入面４０６に沿って注入される複数のイオンを示す。イオンはドナー構造体４００中に不均質に注入することができ、その結果、第１の複数の欠陥４０８が、第１の複数の領域４２０（非能動領域を含むことがある）中にイオンを注入することなしに第２の複数の領域４２２（能動領域を含むことがある）に形成される。図７Ａに示されていないが、イオンは、本明細書で前に説明されたように、パターン化マスクの開口を通してドナー構造体４００内の第２の複数の領域４２２中に注入されうる。
図７Ｂを参照すると、第１の選択的に不均質なイオン注入プロセスの後、第２の選択的に不均質なイオン注入プロセスを使用して、第２の複数の領域４２２を通して追加のイオンを注入することなしに第１の複数の領域４２０を通して追加のイオンを注入することができる。イオンは、本明細書で前に説明されたように、パターン化マスク４１６の開口４１８を通してドナー構造体４００中に注入されうる。第２のイオン注入プロセスのイオンは、第１のイオン注入プロセスのイオンと比べて同じ元素組成または異なる元素組成とすることができる。その結果、追加の欠陥４０９が、第２の複数の領域４２２にそのような追加の欠陥を形成することなしに第１の複数の領域４２０のイオン注入面４０６に沿って形成される。第２の複数の欠陥４０９は、第１の複数の欠陥４０８と比べてより広範囲および／または有効であることができ、その結果、イオン注入面４０６に沿って画定された脆弱化ゾーンは、第２の複数の領域４２２よりも第１の複数の領域４２０において相対的により弱くなる（より破断されやすい）。
図７Ｂに示されるように、複数の凹部４１２が、オプションとして、例えば前に説明されたようなマスキングおよびエッチングプロセスを使用してドナー構造体４００の第１の主表面４０４Ａ中に形成されうる。イオンは、図２Ａを参照して前に説明されたような方法で凹部４１２を通して第１の複数の領域４２０中に（図７Ｂに示されるように）注入されうる。他の実施形態では、第２のイオン注入プロセスの前に誘電体材料を凹部４１２内に供給することができ、イオンは、図３Ｂを参照して前に説明されたような方法で凹部４１２内の誘電体材料を通して注入されうる。前の実施形態に記されたように、第１の選択的で不均質なイオン注入プロセスおよび第２の不均質なイオン注入プロセスは、ドナー構造体４００内の単一の注入面４０６に集められたイオンをもたらすことができる。言い換えれば、第１の選択的で不均質なイオン注入および第２の不均質なイオン注入は、ドナー構造体４００に対して実質的に等しい深さに注入されうる。
第２のイオン注入プロセスの後、さらなる処理が、図２Ｃから２Ｇを参照して本明細書で前に説明されたような方法を使用して材料の層４１０を受容構造体に転写するために実行されうる。
イオンが凹部を通してドナー構造体中に注入される本明細書で説明される方法のいずれにおいても、誘電体側壁スペーサが、オプションとして、凹部と横方向に近接するドナー構造体の領域中にイオンが入らないようにするために、凹部を通してドナー構造体中にイオンを注入する前にドナー構造体の凹部内に設けられうる。そのような方法の例示の実施形態が図８Ａから８Ｅを参照して以下で説明される。
図８Ａを参照すると、ドナー構造体５００が示され、ドナー構造体５００は図２Ａのドナー構造体１５０と同様であり、パターン化マスク５６８の開口５６６を通してドナー構造体５００のバルク材料５５２中に形成された複数の凹部５６４を含む。パターン化マスク５６８は、例えば、窒化ケイ素（Ｓｉ３Ｎ４）などの窒化物材料の層を含むことができる。バルク材料５５２は、第１の主表面５５４Ａと、反対の第２の主表面５５４Ｂとを有することができる。凹部５６４は、図８Ａに示されるように、第１の主表面５５４中に形成されうる。
図８Ｂを参照すると、凹部５６４を形成した後、材料の１または複数の共形層が、凹部５６４内の露出された横方向側壁表面および底部表面上を含めて、マスク５６８と、バルク材料５５２の第１の主表面５５４Ａとの上に堆積されうる。材料の１または複数の共形層は、例えば、誘電体材料の１または複数の層を含むことができる。例えば、第１の共形層５６９Ａは、マスク５６８上と、凹部５６４内のバルク材料５５２の露出された表面上とに堆積させることができ、第２の共形層５６９Ｂは、図８Ｂに示されるように、第１の共形層５６９Ａ上に堆積させることができる。第２の共形層５６９Ｂは、以下で説明されるように、第１の共形層５６９Ａをエッチングすることなしに第２の共形層５６９Ｂを選択的にエッチングすることができるように第１の共形層５６９Ａのものと異なる材料組成を有することができる。非限定の例として、第１の共形層５６９Ａは、例えば、酸化ケイ素（ＳｉＯ２）などの酸化物材料を含むことができ、第２の共形層５６９Ｂは、例えば、窒化ケイ素（Ｓｉ３Ｎ４）などの窒化物材料を含むことができる。
図８Ｃに示されるように、異方性エッチングプロセスを使用して、窒化物を含むことができる第２の共形層５６９Ｂをエッチングすることができ、その結果、第２の共形層５６９Ｂの垂直方向に延びる領域を実質的に除去することなく第２の共形層５６９Ｂの横方向に延びる領域は除去される。したがって、図８Ｃに示されるように、凹部５６４内の横方向の側壁上に配置された第２の共形層５６９Ｂの領域のみが残り、第１の共形層５６９Ａは、凹部５６４内の底面で、およびドナー構造体５５０の主表面５５４Ａの上で露出される。限定ではなく例として、ドライプラズマエッチングプロセス（例えば、反応性イオンエッチング（ＲＩＥ）プロセス）を使用して、第２の共形層５６９Ｂを異方性的にエッチングすることができる。
第２の共形層５６９Ｂを異方性的にエッチングした後、別のエッチングプロセスを使用して、凹部５６４内の底部表面で露出されている第１の共形層５６９Ａ（酸化物を含むことができる）の部分を除去することができる。例えば、湿式化学的エッチングプロセスを使用して、第１の共形層５６９Ａの露出された領域をエッチングし、図８Ｄに示される構造体をもたらすことができる。エッチングプロセスは、さらに、ドナー構造体５５０の第１の主表面５５４Ａの上に重なる第１の共形層５６９Ａの領域を除去することができる。図８Ｄに示されるように、バルク材料５５２は凹部５６４の底部で露出される。露出させる際、バルク材料５５２は凹部５６４の底部で露出され、スペーサ構造体５７４は、図８Ｄに示されるように、凹部５６４内の横方向の側壁にとどまることができる。これらのスペーサ構造体５７４は、１または複数の共形層５６９Ａ、５６９Ｂの部分を含むことができる。
したがって、凹部５６４の底部でバルク材料５５２を露出させた後、複数のイオンが、ドナー構造体５５０中にイオン注入面５５６に沿って注入されうる。イオンはドナー構造体５５０中に不均質に注入することができ、その結果、欠陥が、第２の複数の領域５７２（能動領域を含むことがある）にイオンを注入することなしに第１の複数の領域５７０（非能動領域を含むことがある）中に形成される。イオン注入プロセスの間、スペーサ構造体５７４は、さらに、転写されるべき材料の層５６０の能動領域５７２に凹部５６４内の側壁を通してイオンが入らないようにすることができる。図８Ｄに示されるようなイオン注入面５５６は単一の注入面を含むことができ、実質的に大多数のイオンはドナー構造体５５０内の単一の面に沿って位置づけられる。言い換えれば、注入されたイオンの実質的な大多数は、ドナー構造体５５０内の単一の深さに集められる。
図８Ｅを参照すると、注入されたイオンは、第１の複数の領域５７０のイオン注入面５５６に沿った欠陥５５８の形成をもたらすことができる。イオン注入プロセスの後、１または複数の共形層５６９Ａ、５６９Ｂ（例えば、スペーサ構造体５７４）の残っている部分およびマスク５６８（図８Ｄ）を、例えば、エッチングプロセスおよび化学機械研磨（ＣＭＰ）プロセスのうちの１または複数を使用してドナー構造体５５０から除去して、図８Ｅに示される構造体を形成することができる。図８Ｅに示される構造体は図２Ｂのものと概して同様であり、図２Ｃ〜２Ｇを参照して本明細書で前に説明されたようにさらに処理されうる。図８Ｄのスペーサ構造体５７４のようなスペーサ構造体は、さらに、図３Ａおよび３Ｂ、４Ａおよび４Ｂ、５Ａおよび５Ｂ、６Ａおよび６Ｂ、および７Ａおよび７Ｂを参照して本明細書で説明された方法のいずれでも形成され、使用されうる。
Claims (5)
- 半導体材料の層を第１のドナー構造体から第２の構造体に転写する方法であって、
前記第１のドナー構造体の主表面に凹部を形成するステップと、
前記凹部に誘電体材料を充填するステップと、
イオンを前記第１のドナー構造体中に注入して、前記注入されたイオンによって画定される前記第１のドナー構造体内の概して平面の脆弱化ゾーンを形成するするステップであり、前記概して平面の脆弱化ゾーンは、前記第１のドナー構造体の前記半導体材料の層を前記第１のドナー構造体の残りの部分から区切り、前記注入されたイオンの濃度および前記注入されたイオンの元素組成の少なくとも一方が、前記概して平面の脆弱化ゾーンに平行な少なくとも１つの方向に前記概して平面の脆弱化ゾーンの中で変化する、ステップと、
前記第１のドナー構造体を前記第２の構造体に接合するステップと、
前記第１のドナー構造体を前記概して平面の脆弱化ゾーンに沿って破断し、前記第２の構造体に接合された前記半導体材料の層を残すステップと、
を含み、前記イオンを前記第１のドナー構造体中に注入するステップは、前記第１のドナー構造体の前記主表面の非凹部の区域中にイオンを注入することなしに前記凹部内の前記誘電体材料を通して前記第１のドナー構造体中にイオンを注入するステップを含むことを特徴とする方法。 - 前記イオンを前記第１のドナー構造体中に注入するステップは、前記イオンを前記第１のドナー構造体中にパターン化マスクの開口を通して注入するステップを含むことを特徴とする請求項１に記載の方法。
- 半導体材料の層を第１のドナー構造体から第２の構造体に転写する方法であって、
前記第１のドナー構造体の主表面に凹部を形成するステップと、
前記第１のドナー構造体の主表面と前記凹部内の側壁表面および底部表面との上に第１の共形層を堆積させるステップと、
前記第１の共形層上に前記第１の共形層と異なる組成の第２の共形層を堆積させるステップと、
前記第２の共形層の前記凹部の側壁表面と平行な部分以外をエッチングするステップと、
前記第２の共形層で覆われていない、露出した前記第１の共形層のみをエッチングするステップと、
イオンを前記第１のドナー構造体中に注入して、前記注入されたイオンによって画定される前記第１のドナー構造体内の概して平面の脆弱化ゾーンを形成するするステップであり、前記概して平面の脆弱化ゾーンは、前記第１のドナー構造体の前記半導体材料の層を前記第１のドナー構造体の残りの部分から区切り、前記注入されたイオンの濃度および前記注入されたイオンの元素組成の少なくとも一方が、前記概して平面の脆弱化ゾーンに平行な少なくとも１つの方向に前記概して平面の脆弱化ゾーンの中で変化する、ステップと、
前記第１のドナー構造体を前記第２の構造体に接合するステップと、
前記第１のドナー構造体を前記概して平面の脆弱化ゾーンに沿って破断し、前記第２の構造体に接合された前記半導体材料の層を残すステップと、
を含み、前記イオンを前記第１のドナー構造体中に注入するステップは、前記第１のドナー構造体の前記主表面の非凹部の区域中にイオンを注入することなしに前記凹部の前記第１のドナー構造体が露出した底部を通して前記第１のドナー構造体中にイオンを注入するステップを含むことを特徴とする方法。 - 第１のドナー構造体であり、その中に概して平面の脆弱化ゾーンを有し、前記概して平面の脆弱化ゾーンは、前記概して平面の脆弱化ゾーンに沿った前記第１のドナー構造体内の注入されたイオンによって画定され、前記概して平面の脆弱化ゾーンは、前記第１のドナー構造体の半導体材料の層を前記第１のドナー構造体の残りの部分から区切り、前記注入されたイオンの濃度および前記注入されたイオンの元素組成の少なくとも一方が、前記概して平面の脆弱化ゾーンに平行な少なくとも１つの方向に前記概して平面の脆弱化ゾーンの中で変化する、第１のドナー構造体と、
前記第１のドナー構造体の主表面に形成された凹部と、
前記凹部に充填された誘電体材料と、
前記第１のドナー構造体の前記半導体材料の層に接合される第２の構造体と、を含み、前記凹部直下の前記概して平面の脆弱化ゾーン内の領域の前記イオンの濃度は、前記凹部の間の前記概して平面の脆弱化ゾーン内の領域の前記イオンの濃度よりも高いことを特徴とする半導体構造体。 - 第１のドナー構造体であり、その中に概して平面の脆弱化ゾーンを有し、前記概して平面の脆弱化ゾーンは、前記概して平面の脆弱化ゾーンに沿った前記第１のドナー構造体内の注入されたイオンによって画定され、前記概して平面の脆弱化ゾーンは、前記第１のドナー構造体の半導体材料の層を前記第１のドナー構造体の残りの部分から区切り、前記注入されたイオンの濃度および前記注入されたイオンの元素組成の少なくとも一方が、前記概して平面の脆弱化ゾーンに平行な少なくとも１つの方向に前記概して平面の脆弱化ゾーンの中で変化する、第１のドナー構造体と、
前記第１のドナー構造体の主表面に形成された凹部と、
前記凹部の側壁表面に堆積したスペーサ構造体と、
前記第１のドナー構造体の前記半導体材料の層に接合される第２の構造体と、
を含み、前記凹部直下の前記概して平面の脆弱化ゾーン内の領域の前記イオンの濃度は、前記凹部の間の前記概して平面の脆弱化ゾーン内の領域の前記イオンの濃度よりも高いことを特徴とする半導体構造体。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/246,580 US8673733B2 (en) | 2011-09-27 | 2011-09-27 | Methods of transferring layers of material in 3D integration processes and related structures and devices |
| US13/246,580 | 2011-09-27 | ||
| FR1159358 | 2011-10-17 | ||
| FR1159358A FR2981501B1 (fr) | 2011-10-17 | 2011-10-17 | Procédé de transfert de couches matériau dans des processus d’intégration 3d et structures et dispositifs associes |
| PCT/IB2012/001578 WO2013045985A1 (en) | 2011-09-27 | 2012-08-13 | Methods of transferring layers of material in 3d integration processes and related structures and devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014531768A JP2014531768A (ja) | 2014-11-27 |
| JP6141853B2 true JP6141853B2 (ja) | 2017-06-07 |
Family
ID=46889374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014532486A Active JP6141853B2 (ja) | 2011-09-27 | 2012-08-13 | ３ｄ集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP6141853B2 (ja) |
| KR (1) | KR101955375B1 (ja) |
| CN (1) | CN103828036B (ja) |
| DE (1) | DE112012004024T5 (ja) |
| TW (1) | TWI573198B (ja) |
| WO (1) | WO2013045985A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9064077B2 (en) | 2012-11-28 | 2015-06-23 | Qualcomm Incorporated | 3D floorplanning using 2D and 3D blocks |
| US8984463B2 (en) | 2012-11-28 | 2015-03-17 | Qualcomm Incorporated | Data transfer across power domains |
| US9536840B2 (en) | 2013-02-12 | 2017-01-03 | Qualcomm Incorporated | Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods |
| US20140225218A1 (en) * | 2013-02-12 | 2014-08-14 | Qualcomm Incorporated | Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems |
| US9041448B2 (en) | 2013-03-05 | 2015-05-26 | Qualcomm Incorporated | Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods |
| US9177890B2 (en) | 2013-03-07 | 2015-11-03 | Qualcomm Incorporated | Monolithic three dimensional integration of semiconductor integrated circuits |
| US9171608B2 (en) | 2013-03-15 | 2015-10-27 | Qualcomm Incorporated | Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods |
| FR3034569B1 (fr) * | 2015-04-02 | 2021-10-22 | Soitec Silicon On Insulator | Electrolyte solide avance et sa methode de fabrication |
| FR3041364B1 (fr) * | 2015-09-18 | 2017-10-06 | Soitec Silicon On Insulator | Procede de transfert de paves monocristallins |
| FR3073083B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un feuillet flexible |
| FR3079659B1 (fr) | 2018-03-29 | 2020-03-13 | Soitec | Procede de fabrication d'un substrat donneur pour la realisation d'une structure integree en trois dimensions et procede de fabrication d'une telle structure integree |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| FR2747506B1 (fr) | 1996-04-11 | 1998-05-15 | Commissariat Energie Atomique | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques |
| FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| JPH10135147A (ja) * | 1996-11-01 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 結晶薄膜の製造方法及び太陽電池の製造方法 |
| FR2755537B1 (fr) | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
| FR2758907B1 (fr) * | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
| FR2767416B1 (fr) | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
| JPH1174208A (ja) * | 1997-08-27 | 1999-03-16 | Denso Corp | 半導体基板の製造方法 |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| FR2774510B1 (fr) | 1998-02-02 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats, notamment semi-conducteurs |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| FR2795865B1 (fr) | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'un film mince utilisant une mise sous pression |
| FR2818010B1 (fr) | 2000-12-08 | 2003-09-05 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
| FR2830983B1 (fr) * | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
| FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| JP4814498B2 (ja) * | 2004-06-18 | 2011-11-16 | シャープ株式会社 | 半導体基板の製造方法 |
| US7202124B2 (en) * | 2004-10-01 | 2007-04-10 | Massachusetts Institute Of Technology | Strained gettering layers for semiconductor processes |
| WO2007017763A2 (en) * | 2005-07-08 | 2007-02-15 | S.O.I. Tec Silicon On Insulator Technologies | Method of production of a film |
| FR2935537B1 (fr) | 2008-08-28 | 2010-10-22 | Soitec Silicon On Insulator | Procede d'initiation d'adhesion moleculaire |
| US7816225B2 (en) * | 2008-10-30 | 2010-10-19 | Corning Incorporated | Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation |
-
2012
- 2012-07-30 TW TW101127515A patent/TWI573198B/zh active
- 2012-08-13 WO PCT/IB2012/001578 patent/WO2013045985A1/en active Application Filing
- 2012-08-13 JP JP2014532486A patent/JP6141853B2/ja active Active
- 2012-08-13 CN CN201280046870.1A patent/CN103828036B/zh active Active
- 2012-08-13 KR KR1020147008836A patent/KR101955375B1/ko active IP Right Grant
- 2012-08-13 DE DE112012004024.4T patent/DE112012004024T5/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE112012004024T5 (de) | 2014-07-24 |
| WO2013045985A1 (en) | 2013-04-04 |
| CN103828036A (zh) | 2014-05-28 |
| TW201330117A (zh) | 2013-07-16 |
| CN103828036B (zh) | 2017-02-15 |
| KR20140065435A (ko) | 2014-05-29 |
| TWI573198B (zh) | 2017-03-01 |
| JP2014531768A (ja) | 2014-11-27 |
| KR101955375B1 (ko) | 2019-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6141853B2 (ja) | ３ｄ集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス | |
| US20200168584A1 (en) | Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods | |
| US9922956B2 (en) | Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration | |
| JP5208626B2 (ja) | 半導体回路構造製造方法 | |
| US10128142B2 (en) | Semiconductor structures including carrier wafers and attached device wafers, and methods of forming such semiconductor structures | |
| JP5976738B2 (ja) | マイクロテクノロジー構造を製造する方法 | |
| US8673733B2 (en) | Methods of transferring layers of material in 3D integration processes and related structures and devices | |
| KR101372018B1 (ko) | 집적 회로들의 형성 방법들 및 결과적인 구조들 | |
| JP4554930B2 (ja) | 材料を接合及び転写して半導体デバイスを形成する方法 | |
| US9184094B1 (en) | Method and system for forming a membrane over a cavity | |
| US8841742B2 (en) | Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods | |
| TWI588886B (zh) | 製造半導體裝置之方法 | |
| US9136134B2 (en) | Methods of providing thin layers of crystalline semiconductor material, and related structures and devices | |
| JP7332618B2 (ja) | ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法 | |
| FR2981501A1 (fr) | Procédé de transfert de couches matériau dans des processus d'intégration 3d et structures et dispositifs associes | |
| FR2987936A1 (fr) | Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150723 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170508 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6141853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |