JP5208626B2 - 半導体回路構造製造方法 - Google Patents
半導体回路構造製造方法 Download PDFInfo
- Publication number
- JP5208626B2 JP5208626B2 JP2008225837A JP2008225837A JP5208626B2 JP 5208626 B2 JP5208626 B2 JP 5208626B2 JP 2008225837 A JP2008225837 A JP 2008225837A JP 2008225837 A JP2008225837 A JP 2008225837A JP 5208626 B2 JP5208626 B2 JP 5208626B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- trench
- isolation trench
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
半導体回路構造(チップ)の製造においては、数百μmの厚さの円形半導体ウェハが出発材料となる。この材料から、様々な処理工程によって、表面から数μmの層深度にかけて個々の素子が同時に製造される。製造手順における第1の段階では、チップがウェハ上に行列状に配置され、そして基板材料によって相互接続される。
本発明の実施形態は、一般的には、半導体基板を分割する半導体基板分割方法に関する。本方法では、半導体基板が設けられ、当該半導体基板の正面に、少なくとも1つの分離トレンチが製造され、少なくとも上記少なくとも1つの分離トレンチの底部に層が製造され、上記半導体基板が、上記半導体基板の背面において、少なくとも上記少なくとも1つの分離トレンチの上記底部における上記層まで薄化され、そして上記層が切断されて、上記半導体基板が個々の断片に分割される。
図1は、半導体基板分割方法を概略断面図1a〜図1eに基づいて示している。
以下では、図面を参照しながら実施形態についてより詳しく説明する。しかしその前に、同一の箇所には同一または同様の参照符号が付されており、そのような箇所については繰り返し説明していない点について留意されたい。
Claims (16)
- 半導体基板(10)を設ける工程と、
上記半導体基板(10)の正面(12)に半導体回路構造を形成する工程と、
上記半導体基板(10)の上記正面(12)において、上記半導体回路構造間に、少なくとも1つの分離トレンチ(15)を製造する工程と、
少なくとも上記分離トレンチ(15)の底部(16)に、層(20)を製造する工程と、
上記半導体基板(10)の背面(13)において、少なくとも上記分離トレンチ(15)の上記底部(16)における上記層(20)まで上記半導体基板(10)を薄化する工程と、
薄化された上記半導体基板(10)の上記背面(13)に別の層(35)を製造する工程と、
上記層(20)および上記別の層(35)を切断して、複数の個々の半導体回路構造(50、50'、50'')を製造する工程とを含み、
半導体回路構造として、少なくとも1つのセルトレンチ(30)が形成され、
上記少なくとも1つの分離トレンチ(15)および上記少なくとも1つのセルトレンチ(30)は、同一の処理工程において製造され、
上記少なくとも1つのセルトレンチ(30)は、上記半導体基板(10)に形成されている半導体回路構造製造方法。 - 上記半導体回路構造は、上記半導体基板(10)の上記正面(12)において、上記少なくとも1つの分離トレンチ(15)のトレンチ深度tよりも小さい深度を有するように、あるいは、最大でも上記少なくとも1つの分離トレンチ(15)のトレンチ深度tと同一の深度を有するように形成される請求項1に記載の方法。
- 上記少なくとも1つの分離トレンチ(15)および上記少なくとも1つのセルトレンチ(30)は、異方性エッチング処理を用いて製造される請求項1に記載の方法。
- 上記少なくとも1つの分離トレンチ(15)は、上記少なくとも1つのセルトレンチ(30)よりも大きい幅を有するように形成される請求項1に記載の方法。
- 上記層(20)は、上記半導体基板(10)とは異なる材料によって形成される請求項1に記載の方法。
- 上記層(20)は、上記半導体基板(10)の熱酸化によって製造される請求項1に記載の方法。
- 上記層(20)は、200nm〜700nmの範囲の層厚となるように製造される請求項1に記載の方法。
- 上記層(20)は、上記少なくとも1つの分離トレンチ(15)の側壁(17)にも製造される請求項1に記載の方法。
- 上記半導体基板(10)を薄化する上記工程は、CMP法を用いて行われる請求項1に記載の方法。
- 上記別の層(35)は金属から製造される請求項1に記載の方法。
- 上記層(20)および上記別の層(35)を切断する上記工程は、少なくとも部分的に機械的に行われる請求項1に記載の方法。
- 機械的分離は、ウォータージェット、断絶、もしくはその双方を用いて行われる請求項11に記載の方法。
- 上記層(20)および上記別の層(35)を切断する上記工程は、少なくとも部分的には熱的に行われる請求項1に記載の方法。
- 熱的分離は、レーザビームを用いて行われる請求項13に記載の方法。
- 上記層(20)および上記別の層(35)を切断する上記工程は、少なくとも部分的には化学的に行われる請求項1に記載の方法。
- 化学的分離は、HFエッチングを用いて行われる請求項15に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007041885.1 | 2007-09-04 | ||
DE102007041885A DE102007041885B4 (de) | 2007-09-04 | 2007-09-04 | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009099954A JP2009099954A (ja) | 2009-05-07 |
JP5208626B2 true JP5208626B2 (ja) | 2013-06-12 |
Family
ID=40299155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008225837A Expired - Fee Related JP5208626B2 (ja) | 2007-09-04 | 2008-09-03 | 半導体回路構造製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7867879B2 (ja) |
JP (1) | JP5208626B2 (ja) |
DE (1) | DE102007041885B4 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110039397A1 (en) * | 2009-08-17 | 2011-02-17 | Huilong Zhu | Structures and methods to separate microchips from a wafer |
US8168474B1 (en) * | 2011-01-10 | 2012-05-01 | International Business Machines Corporation | Self-dicing chips using through silicon vias |
JP6024076B2 (ja) * | 2011-01-13 | 2016-11-09 | セイコーエプソン株式会社 | シリコンデバイスの製造方法 |
DE102011010248B3 (de) | 2011-02-03 | 2012-07-12 | Infineon Technologies Ag | Ein Verfahren zum Herstellen eines Halbleiterbausteins |
US8735262B2 (en) | 2011-10-24 | 2014-05-27 | Infineon Technologies Ag | Semiconductor device having a through contact and a manufacturing method therefor |
US8772126B2 (en) * | 2012-08-10 | 2014-07-08 | Infineon Technologies Ag | Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device |
US9034733B2 (en) | 2012-08-20 | 2015-05-19 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US8664089B1 (en) * | 2012-08-20 | 2014-03-04 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US9368404B2 (en) | 2012-09-28 | 2016-06-14 | Plasma-Therm Llc | Method for dicing a substrate with back metal |
US9484260B2 (en) | 2012-11-07 | 2016-11-01 | Semiconductor Components Industries, Llc | Heated carrier substrate semiconductor die singulation method |
US9136173B2 (en) | 2012-11-07 | 2015-09-15 | Semiconductor Components Industries, Llc | Singulation method for semiconductor die having a layer of material along one major surface |
US9496337B2 (en) * | 2013-12-19 | 2016-11-15 | Infineon Technologies Austria Ag | Method for producing a semiconductor device having a beveled edge termination |
US9418894B2 (en) | 2014-03-21 | 2016-08-16 | Semiconductor Components Industries, Llc | Electronic die singulation method |
US9472458B2 (en) | 2014-06-04 | 2016-10-18 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
US9337098B1 (en) | 2015-08-14 | 2016-05-10 | Semiconductor Components Industries, Llc | Semiconductor die back layer separation method |
US10366923B2 (en) | 2016-06-02 | 2019-07-30 | Semiconductor Components Industries, Llc | Method of separating electronic devices having a back layer and apparatus |
US10373869B2 (en) | 2017-05-24 | 2019-08-06 | Semiconductor Components Industries, Llc | Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus |
US10916474B2 (en) | 2018-06-25 | 2021-02-09 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
DE102018123484A1 (de) * | 2018-09-24 | 2020-03-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Vereinzeln eines Halbleiterbauelementes mit einem pn-Übergang und Halbleiterbauelement mit einem pn-Übergang |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607182A (ja) * | 1983-06-25 | 1985-01-14 | Toshiba Corp | 半導体装置の製造方法 |
JPH04223356A (ja) * | 1990-12-25 | 1992-08-13 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH09213661A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | 半導体装置の製造方法 |
JPH1022378A (ja) * | 1996-07-05 | 1998-01-23 | Mitsubishi Materials Shilicon Corp | 張り合わせ誘電体分離基板の製造方法 |
DE19808514A1 (de) * | 1997-02-28 | 1998-09-10 | Int Rectifier Corp | Halbleiterbauteil sowie Verfahren zu seiner Herstellung |
US6524890B2 (en) * | 1999-11-17 | 2003-02-25 | Denso Corporation | Method for manufacturing semiconductor device having element isolation structure |
JP2002025948A (ja) * | 2000-07-10 | 2002-01-25 | Canon Inc | ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法 |
DE10202881B4 (de) * | 2002-01-25 | 2007-09-20 | Infineon Technologies Ag | Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips |
JP4075593B2 (ja) * | 2002-12-06 | 2008-04-16 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
JP2005191485A (ja) * | 2003-12-26 | 2005-07-14 | Seiko Instruments Inc | 半導体装置 |
JP2006173179A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Corp | 半導体装置の製造方法 |
JPWO2006090650A1 (ja) * | 2005-02-23 | 2008-07-24 | Jsr株式会社 | ウェハ加工方法 |
DE102006037789A1 (de) | 2006-08-11 | 2008-02-14 | Infineon Technologies Ag | Verfahren zur Vereinzelung von Halbleitereinrichtungen aus einem Halbleiterwafer |
DE102006046869B4 (de) * | 2006-10-02 | 2012-11-29 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung und Halbleiterwafer |
US7727875B2 (en) * | 2007-06-21 | 2010-06-01 | Stats Chippac, Ltd. | Grooving bumped wafer pre-underfill system |
-
2007
- 2007-09-04 DE DE102007041885A patent/DE102007041885B4/de not_active Expired - Fee Related
-
2008
- 2008-08-08 US US12/188,232 patent/US7867879B2/en not_active Expired - Fee Related
- 2008-09-03 JP JP2008225837A patent/JP5208626B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090061595A1 (en) | 2009-03-05 |
DE102007041885A1 (de) | 2009-03-05 |
US7867879B2 (en) | 2011-01-11 |
JP2009099954A (ja) | 2009-05-07 |
DE102007041885B4 (de) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5208626B2 (ja) | 半導体回路構造製造方法 | |
JP6141853B2 (ja) | 3d集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス | |
US9595577B2 (en) | Semiconductor device with trench structure and methods of manufacturing | |
US20200331750A1 (en) | Methods of fabricating semiconductor structures including cavities filled with a sacrificial material | |
TW200414412A (en) | Soi polysilicon trench refill perimeter oxide anchor scheme | |
JP2001111014A (ja) | ボンデッドウエハおよびその製造方法およびそれにより製造される集積回路 | |
CN105810576B (zh) | 切割晶圆的方法及半导体芯片 | |
TW200805479A (en) | Method of manufacturing a semiconductor device | |
KR101116993B1 (ko) | 집적 회로의 제조 방법 | |
US8673733B2 (en) | Methods of transferring layers of material in 3D integration processes and related structures and devices | |
CN105551945B (zh) | 晶圆键合工艺中减小界面应力的方法 | |
CN106467289B (zh) | 晶圆结构及晶圆加工方法 | |
JP5271610B2 (ja) | 半導体装置の製造方法 | |
JP4987470B2 (ja) | 自立を誘発することによって薄肉化された極薄層の製造方法 | |
US20160086842A1 (en) | Method for Producing a Semiconductor Device | |
TW201117277A (en) | Integrated circuit wafer and dicing method thereof | |
CN112151368A (zh) | 晶圆及其制作方法、半导体器件 | |
JP2012186309A (ja) | ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ | |
JP2005268425A (ja) | 半導体装置およびその製造方法 | |
CN111435650B (zh) | 半导体结构及其形成方法 | |
CN210015846U (zh) | 晶圆及半导体器件 | |
JP7332618B2 (ja) | 3次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法 | |
US20110039397A1 (en) | Structures and methods to separate microchips from a wafer | |
JP2004349550A (ja) | 半導体デバイス及びその製造方法 | |
CN101621025B (zh) | 分离晶片基材上表层的多个半导体元件裸片方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110915 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5208626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |