CN112151368A - 晶圆及其制作方法、半导体器件 - Google Patents

晶圆及其制作方法、半导体器件 Download PDF

Info

Publication number
CN112151368A
CN112151368A CN201910580407.9A CN201910580407A CN112151368A CN 112151368 A CN112151368 A CN 112151368A CN 201910580407 A CN201910580407 A CN 201910580407A CN 112151368 A CN112151368 A CN 112151368A
Authority
CN
China
Prior art keywords
silicon
wafer
cutting
cut
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910580407.9A
Other languages
English (en)
Inventor
吴秉桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910580407.9A priority Critical patent/CN112151368A/zh
Priority to US17/040,954 priority patent/US20230230936A1/en
Priority to PCT/CN2020/072497 priority patent/WO2020258866A1/zh
Priority to EP20832551.4A priority patent/EP3916759B1/en
Publication of CN112151368A publication Critical patent/CN112151368A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开是关于一种晶圆及其制作方法、半导体器件，所述晶圆制作方法包括：提供晶圆本体，所述晶圆本体上设置有用于切割的切割道；在所述切割道形成切割硅通孔，所述切割硅通孔内填充有保护材料，以形成切割线。通过在切割道设置填充有保护材料的切割硅通孔，在进行晶圆切割时，对切割硅通孔进行切割，防止切割应力对晶粒区造成破坏，通过切割硅通孔能够有效地减小切割道的宽度，有利于切割道的微缩，提高晶圆的有效利用率。

Description

晶圆及其制作方法、半导体器件
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种晶圆及其制作方法、半导体器件。
背景技术
随着技术的发展和进步，集成电路芯片的集成度越来越高，单层芯片已无法满足使用需求，多层堆叠式芯片的应用越来越广泛，堆叠式芯片通过多层堆叠的晶圆切割得到。
多层堆叠的晶圆包括芯片区和切割区，在切割切割区时，由于切割应力等的影响可能导致芯片区损坏，为了保证在切割时不损坏芯片区，通常会设置较大面积的切割区，切割区面积过大导致晶圆的有效利用率降低进而导致芯片成本升高。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种晶圆及其制作方法、半导体器件，进而至少在一定程度上克服由于相关技术中晶圆切割区面积较大，导致的晶圆有效利用率低的问题。
根据本公开的第一方面，提供一种晶圆制作方法，所述晶圆制作方法包括：
提供晶圆本体，所述晶圆本体上设置有用于切割的切割道；
在所述切割道形成切割硅通孔，所述切割硅通孔内填充有保护材料，以形成切割线。
根据本公开的一实施方式，所述在所述切割道形成切割硅通孔，包括：
在所述晶圆本体的第一面所述切割道上形成盲孔；
在所述盲孔内填充保护材料；
对所述晶圆本体的第二面进行减薄，直至暴露所述盲孔，所述第二面和所述第一面相对。
根据本公开的一实施方式，所述在所述切割道形成切割硅通孔，包括：
在第一晶圆本体上切割道形成第一切割硅通孔；
在所述第一切割硅通孔内填充保护材料；
在第二晶圆本体上切割道和第一切割硅通孔对应的位置形成第二切割硅通孔，所述第一晶圆本体和所述第二晶圆本体堆叠设置；
在所述第二切割硅通孔填充所述保护材料。
根据本公开的一实施方式，所述切割硅通孔包括连续分布的硅通孔或者离散分布的硅通孔。
根据本公开的一实施方式，所述切割道形成有多行切割硅通孔。
根据本公开的一实施方式，所述切割硅通孔的宽度为2微米-50微米，所述切割硅通孔的深度为15微米-150微米。
根据本公开的一实施方式，所述保护材料包括：铜、钨、铝、钽、钛、氮化钽、氮化钛、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、聚酰亚胺和正硅酸乙酯中的一种或多种。
根据本公开的一实施方式，所述切割硅通孔中设置有气隙孔。
根据本公开的第二方面，提供一种晶圆，所述晶圆包括：
晶圆本体，所述晶圆本体上设置有用于切割的切割道；
切割硅通孔，设于所述切割道中，所述切割硅通孔内填充有保护材料。
根据本公开的一实施方式，所述切割硅通孔形成于所述切割道并沿所述切割道的延伸方向延伸。
根据本公开的一实施方式，所述切割硅通孔包括连续分布的硅通孔或者离散分布的硅通孔。
根据本公开的一实施方式，所述切割道形成有多行切割硅通孔。
根据本公开的一实施方式，所述切割硅通孔的宽度为2微米-50微米，所述切割硅通孔的深度为15微米-150微米。
根据本公开的一实施方式，所述保护材料包括：铜、钨、铝、钽、钛、氮化钽、氮化钛、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、聚酰亚胺和正硅酸乙酯中的一种或多种。
根据本公开的一实施方式，所述切割硅通孔中设置有气隙孔。
根据本公开的第三方面，提供一种半导体器件，所述半导体器件包括多层上所述的晶圆，多层所述晶圆堆叠设置。
本公开提供的晶圆制作方法，通过在切割道设置填充有保护材料的切割硅通孔，在进行晶圆切割时，对切割硅通孔进行切割，防止切割应力对晶粒区造成破坏，通过切割硅通孔能够有效地减小切割道的宽度，有利于切割道的微缩，提高晶圆的有效利用率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开示例性实施方式提供的第一种晶圆制作方法的流程图。
图2为本公开示例性实施方式提供的第二种晶圆制作方法的流程图。
图3为本公开示例性实施方式提供的第三种晶圆制作方法的流程图。
图4为本公开示例性实施方式提供的一种晶圆的俯视示意图。
图5为本公开示例性实施方式提供的一种晶圆的剖视示意图。
图6至图9为本公开示例性实施方式提供的一种切割硅通孔形成工艺图。
图10至图11为本公开示例性实施方式提供的另一种切割硅通孔形成工艺图。
图12为本公开示例性实施方式提供的一种切割硅通孔分布示意图。
图13为本公开示例性实施方式提供的一种切割硅通的示意图。
图14为本公开示例性实施方式提供的另一种切割硅通孔分布示意图。
图中：
100、晶圆本体；110、晶粒；120、切割道；200、切割硅通孔；210、盲孔；230、第一切割硅通孔；240、第二切割硅通孔；250、气隙孔；20、保护材料层；300、第一晶圆本体；400、第二晶圆本体。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”等仅作为标记使用，不是对其对象的数量限制。
本示例实施方式中首先提供了一种晶圆制作方法，如图1所示，该晶圆制作方法可以包括如下步骤：
步骤S110，提供一晶圆本体100，所述晶圆本体100上设置有用于切割的切割道120；
步骤S120，在所述切割道120形成切割硅通孔200，所述硅通孔内填充有保护材料。
本公开实施例提供的晶圆制作方法，通过在切割道120设置填充有保护材料的切割硅通孔200，对晶圆进行预切割，在进行晶圆切割时，防止切割应力对晶粒区110造成破坏，通过切割硅通孔200能够有效地减小切割道120的宽度，有利于切割道120的微缩，提高晶圆的有效利用率。
在步骤S110中，晶圆本体100可以被划分为切割道120和晶粒区110，切割时切割刀作用于切割道120，晶粒区110被保留。晶圆本体100可以包括硅外延片、绝缘层上硅等硅衬底，也可以为GaN等其他半导体材料的衬底，而且所述衬底可以是本征半导体衬底，或者N型掺杂或者P型掺杂的半导体衬底，本公开实施例中对此不做限定。衬底上可以设有介质层，介质层的材料可以为氧化硅、氮化硅或氮氧化硅中的一种或多种。在具体实施时，可以通过化学气相沉积、原子层沉积等方法形成所述介质层。可以理解的是，所述介质层可以为一层绝缘材料层，也可以是多层相同或不同的绝缘材料层层叠而成。
在本公开实施例提供的一种可行的实施方式中，如图2所示，步骤S120可以包括：
步骤S210，在所述晶圆本体100的第一面所述切割道120部形成盲孔210；
步骤S220，在所述盲孔210内填充保护材料；
步骤S230，对所述晶圆本体100的第二面进行减薄，直至暴露所述盲孔210，所述第二面和所述第一面相对。
在步骤S210中，如图6所示，在所述晶圆本体100的第一面所述切割道120上形成盲孔210。其中，可以通过干法刻蚀、湿法刻蚀、激光刻蚀或者干湿结合刻蚀的方式形成盲孔210。比如，干法刻蚀可以是反应离子刻蚀或者感应耦合等离子体刻蚀，湿法刻蚀可以是氢氟酸溶液、氢氟酸缓冲蚀刻液或氢氧化钾溶液、TMAH溶液刻蚀。盲孔210位于切割道120，盲孔210的截面可以是矩形或者梯形。
需要说明的是，可以通过光刻胶定义盲孔210的位置，在晶圆本体100的第一面涂覆光刻胶，通过相应的掩膜板进行曝光，将掩膜板的图案转移到光刻胶层上；通过显影，使光刻胶层暴露出待开设切割硅通孔200的区域；通过刻蚀形成盲孔210。
在步骤S220中，如图7所示，可以在所述盲孔210内填充保护材料。保护材料可以是铜、钨、铝、钽、钛、氮化钽和氮化钛等导电材料中的一种或者多种，此时在填充保护材料可以先在盲孔210壁以及晶圆本体100的第一面形成绝缘层。比如可以通过化学气相沉积、物理气相沉积或者热生长的方式形成绝缘层。将上述导电材料填充于盲孔210中，比如通过电镀的方式将上述导电材料填充于盲孔210中。首先在绝缘层上沉积晶种层，在晶种层上电镀填充金属保护层。在电镀过程中，会在晶圆本体100的第一面上形成金属层，需要将该金属层移除，比如通过刻蚀或者机械化学抛光移除该金属层。
当填充材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、聚酰亚胺和正硅酸乙酯等中的一种或多种时，可以通过化学气相沉积、物理气相沉积或者热生长的方式填充保护材料。与此同时，如图7所示，会在晶圆本体100的第一表面形成保护材料层20，如图8所示，此时可以根据实际需求移除或者不移除保护材料层20。进一步的，填充于盲孔210内的保护材料之间可以设置有气隙孔250。
在步骤S230中，如图9所示，对所述晶圆本体100的第二面进行减薄，直至暴露所述盲孔210。可以通过刻蚀或者化学机械抛光对晶圆本体100的第二面进行减薄，其中，晶圆本体100的第二面和所述第一面相对，比如，晶圆本体100第一面可以是晶圆本体100的背面，则第二面为晶圆本体100的正面。
在本公开实施例提供的一种可行的实施方式中，如图3所示，步骤S120可以包括：
步骤S310，在第一晶圆本体300上切割道120形成第一切割硅通孔230；
步骤S320，在所述第一切割硅通孔230内填充保护材料；
步骤S330，在第二晶圆本体400上切割道120和第一切割硅通孔230对应的位置形成第二切割硅通孔240，所述第一晶圆本体300和所述第二晶圆本体400堆叠设置；
步骤S340，在所述第二切割硅通孔240填充所述保护材料。
在步骤S310中，如图10所示，可以在第一晶圆本体300上切割道120形成第一切割硅通孔230。在多层晶圆堆叠的情况下，通过在每层晶圆本体上先形成盲孔210，填充后再对晶圆本体100进行减薄，然后键合多层晶圆，工艺复杂。因此可以采用先形成双层堆叠结构，然后再分别在每层晶圆本体100上形成切割硅通孔230，能够简化制作工艺，提高生产效率。比如，该堆叠结构包括堆叠设置的第一晶圆本体300和第二晶圆本体400，可以在第一晶圆本体300的表面形成第一切割硅通孔230，暴露出第二晶圆400，对第一切割硅通孔230进行填充；然后在第二晶圆本体400表面和第一切割硅通孔230对应的位置形成第二切割硅通孔240，暴露出第一切割硅通孔230，对第二切割硅通孔240进行填充，省去了减薄步骤，简化了制作工艺。
其中，可以通过干法刻蚀、湿法刻蚀、激光刻蚀或者干湿结合刻蚀的方式形成第一切割硅通孔230。比如，干法刻蚀可以是反应离子刻蚀或者感应耦合等离子体刻蚀，湿法刻蚀可以是氢氟酸溶液、氢氟酸缓冲蚀刻液或氢氧化钾溶液、TMAH溶液刻蚀。第一切割硅通孔230位于切割道120，第一切割硅通孔230的截面可以是矩形或者梯形。
需要说明的是，可以通过光刻胶定义第一切割硅通孔230的位置，在第一晶圆本体300的表面涂覆光刻胶，通过相应的掩膜板进行曝光，将掩膜板的图案转移到光刻胶层上；通过显影，使光刻胶层暴露出待开设切割硅通孔200的区域；通过刻蚀形成第一切割硅通孔230。
在步骤S320中，可以在所述第一切割硅通孔230内填充保护材料。保护材料可以是铜、钨、铝、钽、钛、氮化钽和氮化钛等导电材料中的一种或者多种，此时在填充保护材料可以先在第一切割硅通孔230壁以及晶圆本体100的表面形成绝缘层。比如可以通过化学气相沉积、物理气相沉积或者热生长的方式形成绝缘层。将上述导电材料填充于第一切割硅通孔230中，比如通过电镀的方式将上述导电材料填充于第一切割硅通孔230中。首先在绝缘层上沉积晶种层，在晶种层上电镀填充金属保护层。在电镀过程中，会在晶圆本体100的表面上形成金属层，需要将该金属层移除，比如通过刻蚀或者机械化学抛光移除该金属层。
当填充材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、聚酰亚胺和正硅酸乙酯等中的一种或多种时，可以通过化学气相沉积、物理气相沉积或者热生长的方式填充保护材料。与此同时会在第一晶圆本体300的表面形成保护材料层20，此时可以根据实际需求移除或者不移除保护材料层20。进一步地，如图13所示，填充于第一切割硅通孔230内的保护材料之间可以设置有气隙孔250。
在步骤S330中，如图11所示，可以在第二晶圆本体400上切割道120和第一切割硅通孔230对应的位置形成第二切割硅通孔240。其中，可以通过干法刻蚀、湿法刻蚀、激光刻蚀或者干湿结合刻蚀的方式形成第二切割硅通孔240。比如，干法刻蚀可以是反应离子刻蚀或者感应耦合等离子体刻蚀，湿法刻蚀可以是氢氧化钾溶液刻蚀。第二切割硅通孔240位于切割道120，第二切割硅通孔240的截面可以是矩形或者梯形。
需要说明的是，可以通过光刻胶定义第二切割硅通孔240的位置，在第二晶圆本体400的表面涂覆光刻胶，通过相应的掩膜板进行曝光，将掩膜板的图案转移到光刻胶层上；通过显影，使光刻胶层暴露出待开设切割硅通孔200的区域；通过刻蚀形成第二切割硅通孔240。
在步骤S340中，在所述第二切割硅通孔240填充所述保护材料，保护材料可以是铜、钨、铝、钽、钛、氮化钽和氮化钛等导电材料中的一种或者多种，此时在填充保护材料可以先在第二切割硅通孔240壁以及晶圆本体100的表面形成绝缘层。比如可以通过化学气相沉积、物理气相沉积或者热生长的方式形成绝缘层。将上述导电材料填充于第二切割硅通孔240中，比如通过电镀的方式将上述导电材料填充于第二切割硅通孔240中。首先在绝缘层上沉积晶种层，在晶种层上电镀填充金属保护层。在电镀过程中，会在晶圆本体100的表面上形成金属层，需要将该金属层移除，比如通过刻蚀或者化学机械抛光移除该金属层。
当填充材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、聚酰亚胺和正硅酸乙酯等中的一种或多种时，可以通过化学气相沉积、物理气相沉积或者热生长的方式填充保护材料。与此同时会在第二晶圆本体400的表面形成保护材料层20，此时可以根据实际需求移除或者不移除保护材料层20。进一步的，填充于第二切割硅通孔240内的保护材料之间可以设置有气隙孔250。
而对于更多层晶圆堆叠的结构，在已形成完第一切割硅通孔230和第二切割硅通孔240的双层堆叠结构的基础上，增加的每层晶圆均可采用先堆叠再形成切割硅通孔的方法制作，能够简化制作工艺，提高生产效率。
如图12所示，在所述切割道120沿切割道延伸方向形成切割硅通孔200。所述切割硅通孔200包括连续分布的硅通孔或者离散分布的硅通孔。所述切割道120形成有多行切割硅通孔200。所述切割硅通孔200的宽度L为2微米-20微米，所述切割硅通孔200的深度S为15微米-150微米。当所述切割道120具有多行切割硅通孔200时，整个硅通孔的区域的宽度为2微米-20微米。切割硅通孔200的宽度是指切割硅通孔200和切割道120平行的两个侧壁之间的距离。
其中，如图14所示，切割道120内可以设置多行切割硅通孔200，并且多行切割硅通孔200可以在切割道120内平行设置，多行切割硅通孔200形成多行切割线，通过多条切割线进一步缓解切割应力。
本公开实施例提供的晶圆制作方法，通过在切割道120设置填充有保护材料的切割硅通孔200，在进行晶圆切割时，防止切割应力对晶粒区110造成破坏，通过切割硅通孔200能够有效地减小切割道120的宽度，有利于切割道120的微缩，提高晶圆的有效利用率。
本示例实施方式中还提供了一种晶圆，如图4所示，所述晶圆包括晶圆本体100和切割硅通孔200，所述晶圆本体100上设置有用于切割的切割道120；切割硅通孔200设于所述切割道120，所述切割硅通孔200内填充有保护材料。
本公开实施例提供的晶圆，通过在切割道120设置填充有保护材料的切割硅通孔200，在进行晶圆切割时，防止切割应力对晶粒区110造成破坏，通过切割硅通孔200能够有效地减小切割道120的宽度，有利于切割道120的微缩，提高晶圆的有效利用率。
晶圆本体100可以被划分为切割道120和晶粒区110，切割时切割刀作用于切割道120，晶粒区110被保留。晶圆本体100可以包括硅外延片、绝缘层上硅等硅衬底，也可以为GaN等其他半导体材料的衬底，而且所述衬底可以是本征半导体衬底，或者N型掺杂或者P型掺杂的半导体衬底，本公开实施例中对此不做限定。衬底上可以设有介质层，介质层的材料可以为氧化硅、氮化硅或氮氧化硅中的一种或多种。在具体实施时，可以通过化学气相沉积、原子层沉积等方法形成所述介质层。可以理解的是，所述介质层可以为一层绝缘材料层，也可以是多层相同或不同的绝缘材料层层叠而成。
在所述切割道120延伸方向形成切割硅通孔200，所述切割硅通孔200包括连续分布的硅通孔或者离散分布的硅通孔。所述切割道120形成有多行切割硅通孔200。所述切割硅通孔200的宽度L为2微米-20微米，所述切割硅通孔200的深度S为15微米-150微米。当所述切割道120具有多行切割硅通孔200时，整个硅通孔的区域的宽度L为2微米-20微米。切割硅通孔200的宽度是指切割硅通孔200和切割道120平行的两个侧壁之间的距离。
需要说明的是，切割硅通孔横截面的形状可以是如图12所示的矩形，也可以是交叉网状、圆形、椭圆形或者多边形等形状，本公开实施例对此不做具体限定。
保护材料可以包括：铜、钨、铝、钽、钛、氮化钽、氮化钛、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、聚酰亚胺和正硅酸乙酯中的一种或多种。进一步的，所述切割硅通孔200中设置有气隙孔250。
当保护材料是铜、钨、铝、钽、钛、氮化钽和氮化钛等导电材料中的一种或者多种，此时，切割硅通孔200可以包括绝缘层和保护材料层，绝缘层位于晶圆本体100上的通孔和保护材料之间。在填充保护材料可以先在通孔壁以及晶圆本体100的第一面形成绝缘层。比如可以通过化学气相沉积、物理气相沉积或者热生长的方式形成绝缘层。将上述导电材料填充于通孔中，比如通过电镀的方式将上述导电材料填充于通孔中。首先在绝缘层上沉积晶种层，在晶种层上电镀填充金属保护层。
当填充材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、聚酰亚胺和正硅酸乙酯等中的一种或多种时，可以通过化学气相沉积、物理气相沉积或者热生长的方式填充保护材料。与此同时会在晶圆本体100的第一表面形成保护材料层20，此时可以根据实际需求移除或者不移除保护材料层20。进一步的，填充于盲孔210内的保护材料之间可以设置有气隙孔250。
本公开实施例提供的晶圆，通过在切割道120设置填充有保护材料的切割硅通孔200，在进行晶圆切割时，防止切割应力对晶粒区110造成破坏，通过切割硅通孔200能够有效地减小切割道120的宽度，有利于切割道120的微缩，提高晶圆的有效利用率。
本示例实施方式中还提供了一种半导体器件，如图5所示，该半导体器件包括多层上述的晶圆，多层所述晶圆堆叠设置。每层晶圆的切割道120设有切割硅通孔200，多层晶圆的切割硅通孔200的位置对应，多层晶圆堆叠后，切割硅通孔200在任一晶圆上的投影重合。沿切割硅通孔200切割晶圆，获得多个堆叠的晶粒。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (16)

1.一种晶圆制作方法，其特征在于，所述晶圆制作方法包括：
提供晶圆本体，所述晶圆本体上设置有用于切割的切割道；
在所述切割道形成切割硅通孔，所述切割硅通孔内填充有保护材料，以形成切割线。
2.如权利要求1所述的晶圆制作方法，其特征在于，所述在所述切割道形成切割硅通孔，包括：
在所述晶圆本体的第一面所述切割道上形成盲孔；
在所述盲孔内填充保护材料；
对所述晶圆本体的第二面进行减薄，直至暴露所述盲孔，所述第二面和所述第一面相对。
3.如权利要求1所述的晶圆制作方法，其特征在于，所述在所述切割道形成切割硅通孔，包括：
在第一晶圆本体上切割道形成第一切割硅通孔；
在所述第一切割硅通孔内填充保护材料；
在第二晶圆本体上切割道和所述第一切割硅通孔对应的位置形成第二切割硅通孔，所述第一晶圆本体和所述第二晶圆本体堆叠设置；
在所述第二切割硅通孔填充所述保护材料。
4.如权利要求1所述的晶圆制作方法，其特征在于，所述切割硅通孔包括连续分布的硅通孔或者离散分布的硅通孔。
5.如权利要求1所述的晶圆制作方法，其特征在于，所述切割道形成有多行切割硅通孔。
6.如权利要求1所述的晶圆制作方法，其特征在于，所述切割硅通孔的宽度为2微米-50微米，所述切割硅通孔的深度为15微米-150微米。
7.如权利要求1所述的晶圆制作方法，其特征在于，所述保护材料包括：铜、钨、铝、钽、钛、氮化钽、氮化钛、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、聚酰亚胺和正硅酸乙酯中的一种或多种。
8.如权利要求7所述的晶圆制作方法，其特征在于，所述切割硅通孔中设置有气隙孔。
9.一种晶圆，其特征在于，所述晶圆包括：
晶圆本体，所述晶圆本体上设置有用于切割的切割道；
切割硅通孔，设于所述切割道中，所述切割硅通孔内填充有保护材料。
10.如权利要求9所述的晶圆，其特征在于，所述切割硅通孔形成于所述切割道并沿所述切割道的延伸方向延伸。
11.如权利要求10所述的晶圆，其特征在于，所述切割硅通孔包括连续分布的硅通孔或者离散分布的硅通孔。
12.如权利要求10所述的晶圆，其特征在于，所述切割道形成有多行切割硅通孔。
13.如权利要求10所述的晶圆，其特征在于，所述切割硅通孔的宽度为2微米-50微米，所述切割硅通孔的深度为15微米-150微米。
14.如权利要求9所述的晶圆，其特征在于，所述保护材料包括：铜、钨、铝、钽、钛、氮化钽、氮化钛、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、聚酰亚胺和正硅酸乙酯中的一种或多种。
15.如权利要求14所述的晶圆，其特征在于，所述切割硅通孔中设置有气隙孔。
16.一种半导体器件，其特征在于，包括多层如权利要求9-15任一项所述的晶圆，多层所述晶圆堆叠设置。
CN201910580407.9A 2019-06-28 2019-06-28 晶圆及其制作方法、半导体器件 Pending CN112151368A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910580407.9A CN112151368A (zh) 2019-06-28 2019-06-28 晶圆及其制作方法、半导体器件
US17/040,954 US20230230936A1 (en) 2019-06-28 2020-01-16 Wafer and method of making, and semiconductor device
PCT/CN2020/072497 WO2020258866A1 (zh) 2019-06-28 2020-01-16 晶圆及其制作方法、半导体器件
EP20832551.4A EP3916759B1 (en) 2019-06-28 2020-01-16 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910580407.9A CN112151368A (zh) 2019-06-28 2019-06-28 晶圆及其制作方法、半导体器件

Publications (1)

Publication Number Publication Date
CN112151368A true CN112151368A (zh) 2020-12-29

Family

ID=73892049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910580407.9A Pending CN112151368A (zh) 2019-06-28 2019-06-28 晶圆及其制作方法、半导体器件

Country Status (4)

Country Link
US (1) US20230230936A1 (zh)
EP (1) EP3916759B1 (zh)
CN (1) CN112151368A (zh)
WO (1) WO2020258866A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223933A (zh) * 2022-07-29 2022-10-21 豪威集成电路(成都)有限公司 半导体器件及其制作方法
CN115376905A (zh) * 2022-10-27 2022-11-22 山东中清智能科技股份有限公司 一种半导体晶片的切割工艺
WO2023197665A1 (zh) * 2022-04-12 2023-10-19 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW407314B (en) * 1999-08-30 2000-10-01 Mosel Vitelic Inc Method of lowering the stress for wafer sawing
US20030100143A1 (en) * 2001-11-28 2003-05-29 Mulligan Rose A. Forming defect prevention trenches in dicing streets
TW200921776A (en) * 2007-11-09 2009-05-16 Powertech Technology Inc Wafer cutting method, die structure and its multi-die package method
CN101471320A (zh) * 2007-12-27 2009-07-01 力成科技股份有限公司 基板封装结构
US20110204488A1 (en) * 2010-02-22 2011-08-25 Sanken Electric Co., Ltd. Semiconductor wafer and manufacturing method of semiconductor device
CN103021960A (zh) * 2011-09-27 2013-04-03 台湾积体电路制造股份有限公司 三维集成电路的制造方法
CN103578927A (zh) * 2012-08-10 2014-02-12 英飞凌科技股份有限公司 包含自背表面研磨的半导体器件制造方法及半导体器件
JP2014112719A (ja) * 2014-02-24 2014-06-19 Lintec Corp 半導体ウエハ
CN105810576A (zh) * 2015-01-20 2016-07-27 英飞凌科技股份有限公司 切割晶圆的方法及半导体芯片
CN106299073A (zh) * 2016-09-30 2017-01-04 映瑞光电科技(上海)有限公司 发光二极管晶圆及其形成方法
CN109155281A (zh) * 2018-08-03 2019-01-04 深圳市为通博科技有限责任公司 芯片封装的方法
CN210110749U (zh) * 2019-06-28 2020-02-21 长鑫存储技术有限公司 晶圆及半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748297B2 (en) * 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US20150069609A1 (en) * 2013-09-12 2015-03-12 International Business Machines Corporation 3d chip crackstop
CN105720016B (zh) * 2014-12-02 2019-08-02 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构和其制造方法
US20170062399A1 (en) * 2015-08-24 2017-03-02 Globalfoundries Inc. Method and structure for low-k face-to-face bonded wafer dicing
US10319696B1 (en) * 2018-05-10 2019-06-11 Micron Technology, Inc. Methods for fabricating 3D semiconductor device packages, resulting packages and systems incorporating such packages

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW407314B (en) * 1999-08-30 2000-10-01 Mosel Vitelic Inc Method of lowering the stress for wafer sawing
US20030100143A1 (en) * 2001-11-28 2003-05-29 Mulligan Rose A. Forming defect prevention trenches in dicing streets
TW200921776A (en) * 2007-11-09 2009-05-16 Powertech Technology Inc Wafer cutting method, die structure and its multi-die package method
CN101471320A (zh) * 2007-12-27 2009-07-01 力成科技股份有限公司 基板封装结构
US20110204488A1 (en) * 2010-02-22 2011-08-25 Sanken Electric Co., Ltd. Semiconductor wafer and manufacturing method of semiconductor device
CN103021960A (zh) * 2011-09-27 2013-04-03 台湾积体电路制造股份有限公司 三维集成电路的制造方法
CN103578927A (zh) * 2012-08-10 2014-02-12 英飞凌科技股份有限公司 包含自背表面研磨的半导体器件制造方法及半导体器件
JP2014112719A (ja) * 2014-02-24 2014-06-19 Lintec Corp 半導体ウエハ
CN105810576A (zh) * 2015-01-20 2016-07-27 英飞凌科技股份有限公司 切割晶圆的方法及半导体芯片
CN106299073A (zh) * 2016-09-30 2017-01-04 映瑞光电科技(上海)有限公司 发光二极管晶圆及其形成方法
CN109155281A (zh) * 2018-08-03 2019-01-04 深圳市为通博科技有限责任公司 芯片封装的方法
CN210110749U (zh) * 2019-06-28 2020-02-21 长鑫存储技术有限公司 晶圆及半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023197665A1 (zh) * 2022-04-12 2023-10-19 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法
CN115223933A (zh) * 2022-07-29 2022-10-21 豪威集成电路(成都)有限公司 半导体器件及其制作方法
CN115376905A (zh) * 2022-10-27 2022-11-22 山东中清智能科技股份有限公司 一种半导体晶片的切割工艺
CN115376905B (zh) * 2022-10-27 2023-01-31 山东中清智能科技股份有限公司 一种半导体晶片的切割工艺

Also Published As

Publication number Publication date
EP3916759B1 (en) 2024-03-06
WO2020258866A1 (zh) 2020-12-30
US20230230936A1 (en) 2023-07-20
EP3916759A4 (en) 2022-07-13
EP3916759A1 (en) 2021-12-01

Similar Documents

Publication Publication Date Title
CN106549003B (zh) 贯穿衬底通孔结构及其制造方法
US10157891B2 (en) 3DIC interconnect apparatus and method
US7750441B2 (en) Conductive interconnects along the edge of a microelectronic device
CN102299133B (zh) 半导体结构及其制造方法
US9941320B2 (en) 3DIC interconnect apparatus and method
TW201230279A (en) Integrated circuit device and method of forming the same
JP2005294577A (ja) 半導体装置およびその製造方法
CN105321903A (zh) 具有重分布线的堆叠集成电路
CN101847597B (zh) 集成电路结构
CN102237300B (zh) 直通基底穿孔结构及其制造方法
JP2008085226A (ja) 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
CN112151368A (zh) 晶圆及其制作方法、半导体器件
TW202226544A (zh) 三維記憶體元件的接觸焊墊及其製造方法
CN102683308B (zh) 穿硅通孔结构及其形成方法
CN210110749U (zh) 晶圆及半导体器件
CN210015846U (zh) 晶圆及半导体器件
CN101853778B (zh) 堆叠及对位多个集成电路的方法及系统
US8212331B1 (en) Method for fabricating a backside through-wafer via in a processed wafer and related structure
CN112151439A (zh) 晶圆及其制作方法、半导体器件
US20150179580A1 (en) Hybrid interconnect structure and method for fabricating the same
US11164834B2 (en) Wafer structure and method for manufacturing the same, and chip structure
CN103247569B (zh) 穿硅导通体的制法及结构
KR20230107861A (ko) 진보된 패키징을 위한 tsv 형성 방법들
CN105493277A (zh) 穿透硅通孔的制造方法
TWI741903B (zh) 感測器及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination