JP2012186309A - ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ - Google Patents

ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ Download PDF

Info

Publication number
JP2012186309A
JP2012186309A JP2011048249A JP2011048249A JP2012186309A JP 2012186309 A JP2012186309 A JP 2012186309A JP 2011048249 A JP2011048249 A JP 2011048249A JP 2011048249 A JP2011048249 A JP 2011048249A JP 2012186309 A JP2012186309 A JP 2012186309A
Authority
JP
Japan
Prior art keywords
wafer
groove
level package
manufacturing
wafer level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011048249A
Other languages
English (en)
Inventor
Akihiko Sano
彰彦 佐野
Takaaki Miyachi
孝明 宮地
Tomonori Seki
知範 積
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2011048249A priority Critical patent/JP2012186309A/ja
Priority to PCT/JP2011/056251 priority patent/WO2012120694A1/ja
Publication of JP2012186309A publication Critical patent/JP2012186309A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

【課題】ウエハ歩留まり及び製品歩留まりを向上し得るウエハレベルパッケージの製造方法、及びウエハレベルパッケージを提供する。
【解決手段】ウエハレベルパッケージの製造方法は、面内に複数のデバイスチップが搭載又は形成されたデバイスウエハ２０と該デバイスウエハ２０に対向するキャップウエハ３０とが互いに接合された後、デバイス毎に個片化される。デバイスウエハ２０とキャップウエハ３０との少なくとも一方に個片化するための第１溝２３を形成する第１溝形成工程と、デバイスウエハ２０とキャップウエハ３０とを接合する接合工程とをこの順に含んでいる。
【選択図】図１

Description

本発明は、面内に複数のデバイスチップが搭載又は形成された第１のウエハと該第１のウエハに対向する第２のウエハとが互いに接合された後、デバイス毎に個片化されるウエハレベルパッケージの製造方法、及びウエハレベルパッケージに関するものであり、特に、ダイシングレス化を図り得るウエハレベルパッケージの製造方法、及びウエハレベルパッケージに関する。
半導体デバイスのパッケージ方法として、従来はモールドパッケージが主流であったが、近年はパッケージコストの削減、並びにパッケージ寸法の小型化が可能なウエハレベルパッケージがシェアを広げている。
このようなウエハレベルパッケージでは、面内に複数のデバイスチップが搭載又は形成された第１のウエハと該第１のウエハに対向する第２のウエハとが互いに接合された後、一般的にはダイシングによりデバイス毎に個片化されてウエハレベルパッケージが完成するものとなっている。
ここで、ウエハレベルパッケージの製造においては、第１のウエハと第２のウエハとを接合した後にダイシングする。その際、第１のウエハと第２のウエハとの熱膨張係数差又はウエハ独自の有する応力によって反りが発生するので、反りが存在する状態でダイシングすると、ウエハ歩留まりや製品歩留まりが悪化する等の問題が発生する。
そこで、この問題を解決すべく、特許文献１に開示された半導体パッケージの製造方法では、図８（ａ）〜（ｅ）に示すように、半導体ウエハ１０１とキャップウエハ１０３とを接合した後、半導体ウエハ１０１又はキャップウエハ１０３側からスクライブラインに沿ってハーフカット１０４し、横方向のチップ同士を部分的に分割する。ハーフカット１０４の入れ方は、例えば、図８（ａ）に示すキャップウエハ１０３の途中まで、図８（ｂ）に示すキャップウエハ１０３と接合層１０２との界面まで、図８（ｃ）に示す接合層１０２の途中まで、図８（ｄ）に示す接合層１０２と半導体ウエハ１０１との界面まで、及び図８（ｅ）に示す半導体ウエハ１０１の途中までの様式がある。これにより、カットされた基板の個片が孤島状に存在するようになるので、いずれの場合も接合基板の反り量が大幅に低減し、ウエハ歩留まりや製品歩留まりが向上するとしている。
また、例えば、特許文献２に開示された半導体装置の製造方法では、図９（ａ）〜（ｆ）に示すように、圧電基板２０１の表面に弾性表面波デバイスパターン２０２を複数個形成する工程と、励振空間２０３を設けて保護体２０４で覆う工程と、レーザ光２０５を圧電基板２０１の内部及び保護体２０４に集光させて照射することにより圧電基板２０１の内部に改質領域２０６を形成すると共にレーザ光２０５を照射した部分の保護体２０４を除去して保護体除去部２０７を形成する工程と、圧電基板２０１の裏面側をグラインダー２０８にて研削することにより圧電基板２０１を薄板化する工程と、改質領域２０６で各デバイスに分離する工程とを備えたものからなっている。尚、励振空間２０３を設けて保護体２０４で覆う工程においては、詳細には、弾性表面波デバイスパターン２０２を囲み、かつ個片に分離した際の外周から全周に渡って間隔を設けて形成した側壁２１１を設け、励振空間２０３を覆い、同じく個片に分離した際の外周から全周に渡って間隔を設けて形成した天板２１２を設け、かつ弾性表面波デバイスパターン２０２に接続され外部に電気信号を取り出すための接続電極２１３を設け、圧電基板２０１の第１面側全体をエポキシ系樹脂からなる保護体２０４にて覆っている。また、改質領域２０６で各デバイスに分離する工程では、圧電基板２０１にピックアップシート２２０を貼り、ピックアップシート２２０を延伸することにより、改質領域２０６にて分離させることができるものとなっている。
すなわち、特許文献２に開示された半導体装置の製造方法では、レーザ光２０５を集光させて圧電基板２０１内に改質領域２０６を設けて個片化する。そして、同時にキャップである保護体２０４を構成するエポキシ樹脂にもレーザ光２０５を集光することによって、保護体除去部２０７を形成することができる。また、圧電基板２０１を薄くするためのグラインド工程時に、同時にデバイス分離できるものとなっている。
この結果、従来の弾性表面波デバイスでは、小型化してもダイシングによる切り代で十分に量産性をあげることができなかったことを回避でき、ウエハ歩留まりや製品歩留まりが向上するようになっている。
さらに、例えば、特許文献３に開示されたウエハレベルパッケージ３００の製造方法では、図１０（ａ）（ｂ）に示すように、デバイスチップ３０１の周りを樹脂からなる封止枠３０２にて気密封止されたデバイスを作製するためのものであり、各デバイスに個片化する場合には、封止枠３０２が形成されたデバイスウエハ３１０にキャップウエハ３２０を接合してから、封止枠３０２・３０２間をダイシング加工にて個片化するようになっている。
これにより、デバイスチップ３０１は封止枠３０２で隔離されているので、封止枠３０２・３０２間をダイシング加工した場合においても、ダイシング加工に伴うクラック発生がデバイスチップ３０１に影響するのを回避し、ウエハ歩留まりや製品歩留まりを向上させるものとなっている。
さらに、例えば、特許文献４に開示された半導体装置の製造方法では、図１１（ａ）（ｂ）に示すように、半導体基板４０１上に形成される複数個の半導体装置を個々に隔てるスクライブライン用溝４０２と、半導体装置にスルーホール配線を施すためのスルーホール用溝４０３とをエッチングマスク４０４を用いてエッチングすることにより形成する。このとき、スクライブライン用溝４０２の幅をスルーホール用溝４０３の幅より狭くしておく。次いで、図１１（ｃ）に示すように、半導体基板４０１を裏面からスルーホール用溝４０３の底面に達する厚さまで削って薄層化半導体基板４０５とすることにより、スルーホール用溝４０３を貫通させた後、裏面金属配線板４０６及び金属配線４０７を形成する。次いで、図１１（ｄ）に示すように、薄層化半導体基板４０５の裏面に粘着性及び延伸性を有するシート４０８を貼付け、図１１（ｅ）に示すように、スクライブライン用溝４０２に沿って薄層化半導体基板４０５と裏面金属配線板４０６とをブレイク装置４１０を用いてスクライブライン４１１にて劈開し、図１１（ｆ）に示すように、シート４０８を延伸して半導体装置毎に分離する。
これにより、デバイスの取れ数を増加させる半導体装置の製造方法を提供するものとなっている。
特開２００９−１７７０３４号公報（２００９年８月６日公開） 特開２０１０−２１３１４４号公報（２０１０年９月２４日公開） 米国特許出願公開第２００９／０１９４８６１号明細書（２００９年８月６日公開） 特開２００２−１９８３２７号公報（２００２年７月１２日公開）
しかしながら、上記従来のウエハレベルパッケージの製造方法、及びウエハレベルパッケージでは、以下の問題点を有している。
まず、特許文献１に開示された半導体パッケージの製造方法では、半導体ウエハ１０１とキャップウエハ１０３とを接合した後、細くて深い溝を、一方向のみから２枚の基板に渡って形成するのは、処理時間が長くなるので生産性が悪いことや接合部付近の異種材料や空間の影響によって加工し難い等の課題がある。また、ダイシングでは、ダイシング代が必要となり、デバイスの取り数が減少するという問題点を有している。
また、特許文献２に開示された半導体装置の製造方法は、ウエハレベルパッケージではない。このため、２枚の基板を貼り合わせるウエハレベルパッケージに適用する場合には、上下の基板とも改質しなければならず、工数が増えるという問題点を有している。さらに、最終的には基板を割る工程となっているので、クラック、欠け等により封止不良の原因となるという問題点を有している。
さらに、特許文献３に開示されたウエハレベルパッケージ３００の製造方法では、ダイシングにて個片化するため、ダイシング代が必要となる。したがって、その点で、ウエハ歩留まりや製品歩留まりの向上が十分でないという問題点を有している。
また、特許文献４に開示された半導体装置の製造方法をウエハレベルパッケージの製造方法に適用する場合には、図１２に示すように、図１１（ｃ）に示す薄層化半導体基板４０５・４０５をそれぞれ貼り合わせることになる。しかし、その場合、接合時の荷重により溝が深い場合にはブレイクが起き易くなるという問題点を有している。また、貼りあわせた後に、表面の薄層化半導体基板４０５と裏面の薄層化半導体基板４０５との２回のブレイクが必要となり、工数が増加する。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、ウエハ歩留まり及び製品歩留まりを向上し得るウエハレベルパッケージの製造方法、及びウエハレベルパッケージを提供することにある。
本発明のウエハレベルパッケージの製造方法は、上記課題を解決するために、面内に複数のデバイスチップが搭載又は形成された第１のウエハと該第１のウエハに対向する第２のウエハとが互いに接合された後、デバイス毎に個片化されるウエハレベルパッケージの製造方法において、上記第１のウエハと第２のウエハとの少なくとも一方に個片化するための第１溝を形成する第１溝形成工程と、上記第１のウエハと第２のウエハとを接合する接合工程とをこの順に含んでいることを特徴としている。
本発明のウエハレベルパッケージは、面内に複数のデバイスチップが搭載又は形成された第１のウエハと該第１のウエハに対向する第２のウエハとが互いに接合された後、デバイス毎に個片化されたウエハレベルパッケージにおいて、上記第１のウエハと第２のウエハとの少なくとも一方には、デバイス毎に個片化するために形成された第１溝が設けられていることを特徴としている。
上記の発明によれば、ウエハレベルパッケージを製造する場合には、第１溝形成工程にて、第１のウエハと第２のウエハとの少なくとも一方に個片化するための第１溝を形成する。次いで、接合工程により、第１のウエハと第２のウエハとを接合する。
この結果、第１のウエハと第２のウエハとを貼り合わせることにより封止されるウエハレベルパッケージを作製する工程において、個々のウエハレベルパッケージを切り離すための第１溝が、第１のウエハと第２のウエハとを貼り合わせる前に予め形成されている。
すなわち、第１溝が存在しない状態で第１のウエハと第２のウエハとを接合したものをダイシングする場合には、反りの影響を受けて、寸法精度が悪くなり、ウエハ歩留まり及び製品歩留まりが悪化する。
この点、本発明では、接合前に第１のウエハと第２のウエハとの少なくとも一方に個片化するための第１溝が形成されているので、第１溝の緩衝作用により反りを軽減した状態で接合することができる。
したがって、ウエハ歩留まり及び製品歩留まりを向上し得るウエハレベルパッケージの製造方法、及びウエハレベルパッケージを提供することができる。
本発明のウエハレベルパッケージの製造方法では、前記第１溝形成工程では、前記第１溝は前記第１のウエハと第２のウエハとのいずれか一方に形成されていると共に、前記接合工程の後、前記第１溝を形成した前記第１のウエハと第２のウエハとのいずれか一方とは異なる他方の第２のウエハ又は第１のウエハにも個片化するための帯状貫通開口又は第２溝をダイシング以外で形成する第２溝形成工程を含んでいることが好ましい。
本発明のウエハレベルパッケージでは、前記第１溝は前記第１のウエハと第２のウエハとのいずれか一方に形成されていると共に、上記第１溝が形成された前記第１のウエハと第２のウエハとのいずれか一方とは異なる他方の第２のウエハ又は第１のウエハには、接合後にダイシング以外で形成された個片化するための帯状貫通開口又は第２溝が設けられていることが好ましい。尚、第２溝は有底帯状開口であり、帯状貫通開口は、無底のものをいう。また、必ずしも帯状貫通開口でなくても、有底帯状開口である第２溝とすることによっても、スクライブ等によってウエハレベルパッケージを個片化することは可能である。さらに、ダイシング以外での帯状貫通開口又は第２溝の形成方法としては、例えば、エッチング又はレーザにて穿孔する方法がある。
これにより、第２溝形成工程にて、第１溝を形成した第１のウエハと第２のウエハとのいずれか一方とは異なる他方の第２のウエハ又は第１のウエハにも個片化するための帯状貫通開口又は第２溝をダイシング以外で形成する。
この結果、接合された第１のウエハ及び第２のウエハにおいては、第１溝及び帯状貫通開口又は第２溝が同一線上に存在しており、これによって、接合された第１のウエハ及び第２のウエハにおける連結部分の寸法は小さいものとなっている。これにより、接合された第１のウエハ及び第２のウエハを、例えば、第１溝及び帯状貫通開口又は第２溝を境界として該第１のウエハ及び第２のウエハを両側に延伸すること等により、容易に、ウエハレベルパッケージを個片化することができる。このため、ダイシングプロセスを不要とすることができる。
この結果、ダイシングプロセスに伴うダイシング代が不要となるので、デバイスチップの取り数を増加することができる。また、ダイシング時のダイシング近傍域へのひび割れ、つまりチッピングによる封止不良を削減することができる。
したがって、ウエハ歩留まり及び製品歩留まりを向上し得るウエハレベルパッケージの製造方法、及びウエハレベルパッケージを提供することができる。
本発明のウエハレベルパッケージの製造方法では、前記第２溝形成工程の後、前記第１溝形成工程にて形成された第１のウエハと第２のウエハとのいずれか一方に形成された第１溝の裏面から、該第１溝を露出するための第１溝露出工程を含んでいる。
これにより、第１溝露出工程にて、第１溝を露出して、ウエハレベルパッケージを個片化することができる。
本発明のウエハレベルパッケージの製造方法では、前記第１溝露出工程では、前記第１のウエハと第２のウエハとのいずれか一方における第１溝の裏面から該第１溝の対向位置に沿ってスクライブすることにより、第１溝を露出させることが可能である。尚、スクライブとは、目印として尖った器具で線等を刻み付け、折曲等することによって第１溝に沿ってウエハレベルパッケージを切断することをいう。
これにより、ダイシングプロセスを経ることなく、スクライブの方法にて第１溝を露出させ、ウエハレベルパッケージを個片化することができる。
本発明のウエハレベルパッケージの製造方法では、前記第１溝露出工程では、前記第１溝が形成された第１のウエハと第２のウエハとのいずれか一方における第１溝の裏面側を研削、研磨、又はエッチングにて削り取って薄ウエハ化することにより、第１溝を露出させることが可能である。
すなわち、第１溝は第１のウエハと第２のウエハとのいずれか一方における途中の厚さまで存在している。このため、第１のウエハ又は第２のウエハにおける第１溝の裏面側を研削、研磨、又はエッチングにて削り取って薄ウエハ化することにより、第１溝が露出する。
これにより、ダイシングプロセスを経ることなく、研削、研磨、又はエッチングにて削り取って薄ウエハ化する方法にて第１溝を露出させ、ウエハレベルパッケージを個片化することができる。
本発明のウエハレベルパッケージの製造方法では、前記第１溝露出工程では、前記第１溝が形成された第１のウエハと第２のウエハとのいずれか一方における第１溝の裏面側から第１溝までをハーフダイスすることにより、第１溝を露出させることが可能である。尚、ハーフダイスとは、ダイシングに用いるディスクカッターにて、溝が形成された第１のウエハと第２のウエハとのいずれか一方における第１溝の裏面側から第１溝までを切断することをいう。
これにより、ダイシングプロセスを経ることなく、第１溝までをハーフダイスする方法にて第１溝を露出させ、ウエハレベルパッケージを個片化することができる。また、本発明においては、第１のウエハの表面に搭載された各デバイスチップは、第１溝、及び帯状貫通開口又は第２溝の切断面にて既に区画化されている。このため、第１溝の裏面側からディスク幅の大きいダイシングにてハーフダイスしても、ダイシング代がデバイスチップの個片化に影響することがない。したがって、デバイスチップの取り数が減少することはない。
本発明のウエハレベルパッケージの製造方法では、前記第１溝露出工程では、前記第１溝が形成された第１のウエハと第２のウエハとのいずれか一方における第１溝を境界として該接合された第１のウエハ及び第２のウエハを両側へ延伸させることにより、第１溝を露出させることが可能である。
すなわち、接合された第１のウエハ及び第２のウエハにおいては、第１溝及び帯状貫通開口又は第２溝が同一線上に存在しており、これによって、接合された第１のウエハ及び第２のウエハにおける連結部分の寸法は小さいものとなっている。
この結果、接合された第１のウエハ及び第２のウエハを、第１溝及び帯状貫通開口又は第２溝を境界として該第１のウエハ及び第２のウエハを両側に延伸、つまり引き剥がすこと等により、容易に、ウエハレベルパッケージを個片化することができる。
したがって、ダイシングプロセスを経ることなく、第１溝を境界として該接合された第１のウエハ及び第２のウエハを両側へ延伸させる方法にて第１溝を露出させ、ウエハレベルパッケージを個片化することができる。
本発明のウエハレベルパッケージの製造方法は、以上のように、第１のウエハと第２のウエハとの少なくとも一方に個片化するための第１溝を形成する第１溝形成工程と、上記第１のウエハと第２のウエハとを接合する接合工程とをこの順に含んでいる方法である。
本発明のウエハレベルパッケージは、第１のウエハと第２のウエハとの少なくとも一方には、デバイス毎に個片化するために形成された第１溝が設けられているものである。
それゆえ、ウエハ歩留まり及び製品歩留まりを向上し得るウエハレベルパッケージの製造方法、及びウエハレベルパッケージを提供するという効果を奏する。
（ａ）〜（ｅ）は、本発明におけるウエハレベルパッケージの製造方法の実施の一形態を示すものであって、ウエハレベルパッケージの製造工程を示す断面図である。 個片化された上記ウエハレベルパッケージの構成を示す斜視図である。 上記ウエハレベルパッケージの構成を示す断面図である。 （ａ）〜（ｅ）は、上記ウエハレベルパッケージの製造方法の変形例の製造工程を示す断面図である。 （ａ）〜（ｅ）は、上記ウエハレベルパッケージの製造方法の他の変形例の製造工程を示す断面図である。 （ａ）〜（ｅ）は、上記ウエハレベルパッケージの製造方法の他の変形例の製造工程を示す断面図である。 （ａ）本実施の形態のウエハレベルパッケージの製造方法によるデバイスチップとスクライブラインとの関係を示す平面図であり、（ｂ）は従来のウエハレベルパッケージの製造方法によるデバイスチップとダイシンブラインとの関係を示す平面図である。 （ａ）〜（ｅ）は、従来のウエハレベルパッケージの製造方法を示す断面図である。 （ａ）〜（ｆ）は、従来の半導体装置の製造方法を示す断面図である。 （ａ）は、従来の他のウエハレベルパッケージの製造方法を示す平面図であり、（ｂ）はその断面図である。 （ａ）〜（ｆ）は、従来の他の半導体装置の製造方法を示す断面図である。 上記図１１に示す従来の他の半導体装置を２枚貼り合わせたウエハレベルパッケージの構成を示す断面図である。
本発明の一実施形態について図１〜図７に基づいて説明すれば、以下のとおりである。
本実施の形態のウエハレベルパッケージの構成について、図２及び図３に基づいて説明する。図２は個片化されたウエハレベルパッケージの構成を示す斜視図であり、図２は個片化される前のウエハレベルパッケージの構成を示す断面図である。
本実施の形態のウエハレベルパッケージ１０は、図２に示すように、後述するデバイスチップ１を搭載又は形成した基部２と、その上を覆うキャップ部３とを接合したものからなっている。上記ウエハレベルパッケージ１０は、例えば、キャップ部３にスルーホール５が形成されており、デバイスチップ１が、スルーホール５に形成された配線、及びキャップ部３の表面に設けられた配線パターン６を介して図示しない外部に設けられた外部機器に電気的に接続されるようになっている。したがって、本実施の形態のウエハレベルパッケージ１０は、シリコン貫通電極（ＴＳＶ：Through-Silicon via）により、信号の受け渡しを行うものとなっている。尚、本実施の形態では、このように、シリコン貫通電極（ＴＳＶ：Through-Silicon via）を採用していることが好ましいが、本発明においては必ずしもこれに限らない。
また、本実施の形態のウエハレベルパッケージ１０では、デバイスチップ１は、例えば、スイッチ接点部からなっている。しかし、本発明においては必ずしもこれに限らず、他のデバイス又は電子回路等のチップであればよい。
上記ウエハレベルパッケージ１０は、図３に示すように、面内に複数のデバイスチップ１が搭載又は形成された第１のウエハとしてのデバイスウエハ２０と該デバイスウエハ２０に対向する第２のウエハとしてのキャップウエハ３０とが互いに接合された後、デバイス毎に個片化されるものからなっている。すなわち、本実施の形態のウエハレベルパッケージ１０は、ウエハプロセスにて再配線や電極形成、樹脂封止及び個片化までを全て行い、最終的にウエハを切断したデバイスチップ１の大きさがそのままパッケージの大きさとなるものである。このため、ウエハレベルパッケージは、小型化及び軽量化の観点からも理想的であるといえ、このように、本実施の形態のウエハレベルパッケージ１０は、例えば、携帯電話等の電子機器に採用されるマイクロエレクトロメカニカルシステム（ＭＥＭＳ）構造であればよい。
上記デバイスウエハ２０はシリコン（Ｓｉ）からなるウエハが積層されたものからなっており、各層のウエハには絶縁膜２１が形成されている。そして、上側のウエハの表面に形成された絶縁膜２１の上には、複数のデバイスチップ１が搭載されている。また、キャップウエハ３０もシリコン（Ｓｉ）からなっており、その表面には絶縁膜３１が形成されている。そして、上記デバイスチップ１は、前述したように、キャップウエハ３０に形成されたスルーホール５、配線パターン６及びバンプ７を介して外部機器に電気的に接続されるようになっている。また、デバイスウエハ２０における下層のウエハには、スイッチ可動部２２が設けられている。
上記デバイスチップ１の周りには枠状の接合封止部４が形成されており、これによって、各デバイスチップ１は接合封止部４及び上下のデバイスウエハ２０及びキャップウエハ３０によって、封止されている。また、デバイスウエハ２０とキャップウエハ３０とは、シリコン（Ｓｉ）−シリコン（Ｓｉ）接合又はシリコン（Ｓｉ）−二酸化シリコン（ＳｉＯ２ ）接合にて接合することが可能である。また、金属、ガラスフリット又は樹脂からなる接合材としての接合封止部４、又は金属、ガラスフリット又は樹脂からなる図示しない他の接合材であってもよい。
上記デバイスチップ１と接合封止部４との間は、デバイスチップ１が気密封止されるものであれば、完全な真空であっても、不活性気体又は他の樹脂等の物質に満たされたものであってもよい。
ここで、本実施の形態のウエハレベルパッケージ１０には、例えば、デバイスウエハ２０には、デバイス毎に個片化するために形成された第１溝２３が設けられている。また、第１溝２３が形成されたデバイスウエハ２０とは異なる他方のキャップウエハ３０には、接合後にダイシング以外で形成された個片化するための帯状貫通開口３２が設けられている。すなわち、帯状貫通開口３２は、キャップウエハ３０の下面まで形成されている。このため、帯状貫通開口３２は、キャップウエハ３０において底のない帯状貫通開口となっている。尚、本発明においては、必ずしもこれに限らず、キャップウエハ３０において底が存在する帯状開口である図示しない第２溝であってもよい。これにより、必ずしも帯状貫通開口でなくても、有底帯状開口である第２溝とすることによっても、後述するように、スクライブ等によってウエハレベルパッケージ１０を個片化することが可能である。
また、本実施の形態では、第１溝２３はデバイスウエハ２０に設けられると共に、帯状貫通開口３２はキャップウエハ３０に設けられている。しかしながら、本発明においては、必ずしもこれに限らず、例えば、第１溝２３がキャップウエハ３０に設けられると共に、帯状貫通開口３２がデバイスウエハ２０に設けられたものであってもよい。
次に、上記構成のウエハレベルパッケージ１０の製造方法について、図１（ａ）〜（ｅ）に基づいて、以下に説明する。図１（ａ）〜（ｅ）は、ウエハレベルパッケージ１０の製造工程を示す断面図である。
本実施の形態では、図１（ａ）に示すように、最初に、第１溝形成工程において、デバイスウエハ２０の表面に第１溝２３を形成しておく。この第１溝２３は、有底の帯状開口であり、例えば、ドライエッチング又はレーザにより形成する。ドライエッチングの場合には、ドライエッチングマスクが使用される。この第１溝２３の幅は、個片化するために従来一般的に使用されているダイシング法におけるディスクカッターのディスク幅よりも狭いものとなっている。
そして、接合工程において、第１溝２３が形成されたデバイスウエハ２０とキャップウエハ３０とを接合する。この接合においては、デバイスウエハ２０の第１溝２３がキャップウエハ３０に対向するように接合する。接合方法は、金属、ガラスフリット又は樹脂からなる接合材を使用することができると共に、シリコン（Ｓｉ）−シリコン（Ｓｉ）接合又はシリコン（Ｓｉ）−二酸化シリコン（ＳｉＯ２ ）接合にて接合することも可能である。
次に、図１（ｂ）に示すように、キャップウエハ３０の裏面（図１（ｂ）においては上面）を図示しないグラインダー又はエッチングにて薄ウエハ化する。
次に、図１（ｃ）に示すように、キャップウエハ３０に例えばドライエッチングにてスルーホール５を形成する。このとき、本実施の形態では、第２溝形成工程として帯状貫通開口３２も一緒にドライエッチングにて形成する。この帯状貫通開口３２は、キャップウエハ３０を貫通する帯状開口であり、デバイスウエハ２０に形成された第１溝２３と同一直線上となるように配されている。この帯状貫通開口３２は、スルーホール５と一緒に形成されるので、効率よく形成することができる。尚、帯状貫通開口３２の形成は、例えばドライエッチングにて行っているが、必ずしもこれに限らず、レーザを使用することも可能である。すなわち、ダイシング法以外の方法であればよい。その理由は、ダイシング法よりも切り代を狭くできるからである。
次いで、図１（ｄ）に示すように、キャップウエハ３０のスルーホール５に、金属貫通配線を形成し、図示しない前記配線パターン６を形成する。
次いで、図１（ｅ）に示すように、第１溝露出工程において、第１溝２３を露出させ、これによって、ウエハレベルパッケージ１０を個片化する。このウエハレベルパッケージ１０を個片化する方法は、各種存在する。
例えば、図１（ｅ）に示すように、デバイスウエハ２０における第１溝２３の裏面から該第１溝２３の対向位置に沿ってスクライブすることにより、スクライブライン２４にて、切断することができる。スクライブに際しては、目印として図示しない尖った器具で線等を刻み付け、折曲等することによって第１溝２３に沿ってウエハレベルパッケージ１０を切断することができる。すなわち、ウエハレベルパッケージ１０の厚さは、例えば、キャップウエハ３０が例えば１５０μｍ、デバイスウエハ２０が２００μｍ、キャップウエハ３０とデバイスウエハ２０との間が６０μｍである。そして、キャップウエハ３０には帯状貫通開口３２が形成されており、かつデバイスウエハ２０の厚さの途中まで第１溝２３が形成されている。したがって、ウエハレベルパッケージ１０の厚さ方向において、連結されているのは、キャップウエハ３０とデバイスウエハ２０との間の６０μｍと、デバイスウエハ２０の一部である。したがって、この厚さであればスクライブ法により、容易にウエハレベルパッケージ１０を切断することができる。
この場合、デバイスウエハ２０の裏面には、図示しないシートが貼られているので、このシートを延伸することにより、ウエハレベルパッケージ１０を個片化させることができる。
尚、第１溝露出工程において、第１溝２３を露出させ、ウエハレベルパッケージ１０を個片化する方法は、必ずしもこれに限らない。
例えば、図４（ａ）〜（ｅ）に示すように、第１溝露出工程において、第１溝２３が形成されたデバイスウエハ２０における第１溝２３を境界として該接合されたデバイスウエハ２０及びキャップウエハ３０を両側へ延伸させることにより、切断面２５にて第１溝２３を露出させることが可能である。
また、例えば、図５（ａ）〜（ｅ）に示すように、第１溝露出工程において、第１溝２３が形成されたデバイスウエハ２０における第１溝２３の裏面側を研削、研磨、又はエッチングにて削り取って薄ウエハ化した薄化デバイスウエハ２０ａとすることにより、第１溝２３を露出させることができる。
さらに、例えば、図６（ａ）〜（ｅ）に示すように、第１溝露出工程において、第１溝２３が形成されたデバイスウエハ２０における第１溝２３の裏面側から第１溝２３までをハーフダイス２６することにより、第１溝２３を露出させることができる。尚、ハーフダイス２６とは、ダイシングに用いるディスクカッターにて、溝が形成されたデバイスウエハ２０における第１溝２３の裏面側から第１溝２３までを切断することをいう。
このように、本実施の形態のウエハレベルパッケージ１０の製造方法は、面内に複数のデバイスチップ１が搭載又は形成されたデバイスウエハ２０と該デバイスウエハ２０に対向するキャップウエハ３０とが互いに接合された後、デバイス毎に個片化される。そして、デバイスウエハ２０とキャップウエハ３０との少なくとも一方に個片化するための第１溝２３を形成する第１溝形成工程と、デバイスウエハ２０とキャップウエハ３０とを接合する接合工程とをこの順に含んでいる。
また、本実施の形態のウエハレベルパッケージ１０は、面内に複数のデバイスチップ１が搭載又は形成されたデバイスウエハ２０と該デバイスウエハ２０に対向するキャップウエハ３０とが互いに接合された後、デバイス毎に個片化されている。そして、デバイスウエハ２０とキャップウエハ３０との少なくとも一方には、デバイス毎に個片化するために形成された第１溝２３が設けられている。
上記構成によれば、ウエハレベルパッケージ１０を製造する場合には、第１溝形成工程にて、デバイスウエハ２０とキャップウエハ３０との少なくとも一方に個片化するための第１溝２３を形成する。次いで、接合工程により、デバイスウエハ２０とキャップウエハ３０とを接合する。
この結果、デバイスウエハ２０とキャップウエハ３０とを貼り合わせることにより封止されるウエハレベルパッケージ１０を作製する工程において、個々のウエハレベルパッケージ１０を切り離すための第１溝２３が、デバイスウエハ２０とキャップウエハ３０とを貼り合わせる前に予め形成されている。
すなわち、第１溝２３が存在しない状態でデバイスウエハ２０とキャップウエハ３０とを接合したものをダイシングする場合には、反りの影響を受けて、寸法精度が悪くなり、ウエハ歩留まり及び製品歩留まりが悪化する。この反りが発生する要因は、熱膨張係数差又はウエハが有する応力による。ウエハが有する応力とは、具体的には、例えば、接合用のメタルや絶縁膜、配線のメタル等をウエハ上に形成していることによって生じるそれらの膜が持つ応力のことである。また、ウエハの厚みや、デバイスウエハ２０に用いられているＳＯＩ構造（シリコン（Ｓｉ）の中間に絶縁膜を持つ構造）のウエハも反りに起因する要素となる。接合用のメタルや絶縁膜、配線のメタル等をウエハに形成する際、それらの膜にそれぞれ内部応力が保持されており、それらの膜毎に保持される内部応力も異なっている。そのため、層間での応力差により、反りが発生する。
この点、本実施の形態では、接合前にデバイスウエハ２０とキャップウエハ３０との少なくとも一方に個片化するための第１溝２３が形成されているので、第１溝２３の緩衝作用により反りを軽減した状態で接合することができる。
尚、本実施の形態において、例えば、接合前にデバイスウエハ２０とキャップウエハ３０との両方に個片化するための第１溝２３を形成しておくことが可能である。この場合、
少なくともデバイスウエハ２０に第１溝２３を形成しておくことによって、接合後にデバイスウエハ２０及びキャップウエハ３０を両側に延伸すること等により個片化しても、デバイス面へのクラックや欠けの発生を防止することができる。また、第１溝２３の深さを浅くしておくことによって、接合時のブレイクも防止できる。
したがって、ウエハ歩留まり及び製品歩留まりを向上し得るウエハレベルパッケージ１０の製造方法、及びウエハレベルパッケージ１０を提供することができる。
また、本実施の形態のウエハレベルパッケージ１０の製造方法では、第１溝形成工程では、第１溝２３はデバイスウエハ２０とキャップウエハ３０とのいずれか一方に形成されていると共に、接合工程の後、第１溝２３を形成したデバイスウエハ２０とキャップウエハ３０とのいずれか一方とは異なる他方のキャップウエハ３０又はデバイスウエハ２０にも個片化するための帯状貫通開口３２又は第２溝をダイシング以外で形成する第２溝形成工程を含んでいる。
さらに、本実施の形態のウエハレベルパッケージ１０は、第１溝２３はデバイスウエハ２０とキャップウエハ３０とのいずれか一方に形成されていると共に、第１溝２３が形成されたデバイスウエハ２０とキャップウエハ３０とのいずれか一方とは異なる他方のキャップウエハ３０又はデバイスウエハ２０には、接合後にダイシング以外で形成された個片化するための帯状貫通開口３２又は第２溝が設けられていることが好ましい。尚、第２溝は有底帯状開口であり、帯状貫通開口３２は、無底のものをいう。また、必ずしも帯状貫通開口３２でなくても、有底帯状開口である第２溝とすることによっても、スクライブ等によってウエハレベルパッケージ１０を個片化することは可能である。さらに、ダイシング以外での帯状貫通開口３２又は第２溝の形成方法としては、例えば、エッチング又はレーザにて穿孔する方法がある。
これにより、第２溝形成工程にて、第１溝２３を形成したデバイスウエハ２０とキャップウエハ３０とのいずれか一方とは異なる他方のキャップウエハ３０又はデバイスウエハ２０にも個片化するための帯状貫通開口３２又は第２溝をダイシング以外で形成する。
この結果、接合されたデバイスウエハ２０及びキャップウエハ３０においては、第１溝２３及び帯状貫通開口３２又は第２溝が同一線上に存在しており、これによって、接合されたデバイスウエハ２０及びキャップウエハ３０における連結部分の寸法は小さいものとなっている。これにより、接合されたデバイスウエハ２０及びキャップウエハ３０を、例えば、第１溝２３及び帯状貫通開口３２又は第２溝を境界として該デバイスウエハ２０及びキャップウエハ３０を両側に延伸すること等により、容易に、ウエハレベルパッケージ１０を個片化することができる。このため、ダイシングプロセスを不要とすることができる。
この結果、ダイシングプロセスに伴うダイシング代が不要となるので、デバイスチップ１の取り数を増加することができる。すなわち、図７（ｂ）に示すように、従来では、ダイシングによるダイシングラインの幅が大きかったので、必然的に、デバイスウエハ２０の一枚当たりのデバイスチップ１の取れ数が少なくなっていた。具体的には、図７（ｂ）に示す従来のダイシング方式の場合、ダイシング幅が５０〜１００μｍ必要であり、さらにダイシング精度を考慮して１００〜２００μｍのチップ間隔が必要であった。
この点、本実施の形態では図７（ａ）に示すように、ダイシングラインの幅よりも狭いスクライブライン２４にて切断して個片化できるので、デバイスチップ１の取り数を増加することができる。具体的には、図７（ａ）に示すダイシングレスの場合、溝の幅は５〜３０μｍであり、スクライブライン２４の精度を考慮しても２０〜５０μｍの間隔で実現可能である。
また、ダイシング時のダイシング近傍域へのひび割れ、つまりチッピングによる封止不良を削減することができる。
したがって、ウエハ歩留まり及び製品歩留まりを向上し得るウエハレベルパッケージ１０の製造方法、及びウエハレベルパッケージ１０を提供することができる。
また、本実施の形態のウエハレベルパッケージ１０の製造方法では、第２溝形成工程の後、第１溝形成工程にて形成されたデバイスウエハ２０とキャップウエハ３０とのいずれか一方に形成された第１溝２３の裏面から、該第１溝２３を露出するための第１溝露出工程を含んでいる。
これにより、第１溝露出工程にて、第１溝２３を露出して、ウエハレベルパッケージ１０を個片化することができる。
また、本実施の形態のウエハレベルパッケージ１０の製造方法では、第１溝露出工程では、デバイスウエハ２０とキャップウエハ３０とのいずれか一方における第１溝２３の裏面から該第１溝２３の対向位置に沿ってスクライブすることにより、第１溝２３を露出させることが可能である。これにより、ダイシングプロセスを経ることなく、スクライブの方法にて第１溝２３を露出させ、ウエハレベルパッケージ１０を個片化することができる。
また、本実施の形態のウエハレベルパッケージ１０の製造方法では、第１溝露出工程では、第１溝２３が形成されたデバイスウエハ２０とキャップウエハ３０とのいずれか一方における第１溝２３の裏面側を研削、研磨、又はエッチングにて削り取って薄ウエハ化することにより、第１溝２３を露出させることが可能である。
すなわち、第１溝２３はデバイスウエハ２０とキャップウエハ３０とのいずれか一方における途中の厚さまで存在している。このため、デバイスウエハ２０又はキャップウエハ３０における第１溝２３の裏面側を研削、研磨、又はエッチングにて削り取って薄ウエハ化することにより、第１溝２３が露出する。これにより、ダイシングプロセスを経ることなく、研削、研磨、又はエッチングにて削り取って薄ウエハ化する方法にて第１溝２３を露出させ、ウエハレベルパッケージ１０を個片化することができる。
本実施の形態のウエハレベルパッケージ１０の製造方法では、第１溝露出工程では、第１溝２３が形成されたデバイスウエハ２０とキャップウエハ３０とのいずれか一方における第１溝２３の裏面側から第１溝２３までをハーフダイス２６することにより、第１溝２３を露出させることが可能である。
これにより、ダイシングプロセスを経ることなく、第１溝２３までをハーフダイス２６する方法にて第１溝２３を露出させ、ウエハレベルパッケージ１０を個片化することができる。また、本実施の形態においては、デバイスウエハ２０の表面に搭載された各デバイスチップ１は、第１溝２３、及び帯状貫通開口３２又は第２溝の切断面にて既に区画化されている。このため、第１溝２３の裏面側からディスク幅の大きいダイシングにてハーフダイス２６しても、ダイシング代がデバイスチップ１の個片化に影響することがない。したがって、デバイスチップ１の取り数が減少することはない。
また、本実施の形態のウエハレベルパッケージ１０の製造方法では、第１溝露出工程では、第１溝２３が形成されたデバイスウエハ２０とキャップウエハ３０とのいずれか一方における第１溝２３を境界として該接合されたデバイスウエハ２０及びキャップウエハ３０を両側へ延伸させることにより、第１溝２３を露出させることが可能である。
すなわち、接合されたデバイスウエハ２０及びキャップウエハ３０においては、第１溝２３及び帯状貫通開口３２又は第２溝が同一線上に存在しており、これによって、接合されたデバイスウエハ２０及びキャップウエハ３０おける連結部分の寸法は小さいものとなっている。
この結果、接合されたデバイスウエハ２０及びキャップウエハ３０を、第１溝２３及び帯状貫通開口３２又は第２溝を境界として該デバイスウエハ２０及びキャップウエハ３０を両側に延伸、つまり引き剥がすこと等により、容易に、ウエハレベルパッケージ１０を個片化することができる。
したがって、ダイシングプロセスを経ることなく、第１溝２３を境界として該接合されたデバイスウエハ２０及びキャップウエハ３０を両側へ延伸させる方法にて第１溝２３を露出させ、ウエハレベルパッケージ１０を個片化することができる。
また、本実施の形態のウエハレベルパッケージ１０の製造方法では、接合工程では、金属、ガラスフリット又は樹脂からなる接合材を使用することが可能である。
これにより、接合材を用いて、デバイスウエハ２０とキャップウエハ３０とを確実に接合及び封止することができる。
また、本実施の形態のウエハレベルパッケージ１０の製造方法では、接合工程では、シリコン（Ｓｉ）−シリコン（Ｓｉ）接合又はシリコン（Ｓｉ）−二酸化シリコン（ＳｉＯ２ ）接合にてデバイスウエハ２０とキャップウエハ３０とを接合することが可能である。
これにより、接合材を使用しないで、デバイスウエハ２０とキャップウエハ３０とを接合及び封止する。したがって、接合材を用いないことによるコストの低減を図ることができる。
尚、本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能であり、本実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、携帯電話、モバイルコンピュータ、パーソナル携帯情報機器（ＰＤＡ）、デジタルスチルカメラ（ＤＳＣ）等に代表されるエレクトニクス製品に搭載される半導体パッケージに適用されるウエハレベルパッケージ、ＭＥＭＳ（Micro Electro Mechanical Systems）デバイス等のウエハレベルパッケージの製造方法、及びウエハレベルパッケージに適用することができる。
１ デバイスチップ
２ 基部
３ キャップ部
４ 接合封止部（接合材）
５ スルーホール
６ 配線パターン
１０ ウエハレベルパッケージ
２０ デバイスウエハ（第１のウエハ）
２０ａ 薄化デバイスウエハ（第１のウエハ）
２３ 第１溝
２４ スクライブライン
２５ 切断面
２６ ハーフダイス
３０ キャップウエハ（第２のウエハ）
３２ 帯状貫通開口

Claims (9)

  1. 面内に複数のデバイスチップが搭載又は形成された第１のウエハと該第１のウエハに対向する第２のウエハとが互いに接合された後、デバイス毎に個片化されるウエハレベルパッケージの製造方法において、
    上記第１のウエハと第２のウエハとの少なくとも一方に個片化するための第１溝を形成する第１溝形成工程と、
    上記第１のウエハと第２のウエハとを接合する接合工程とをこの順に含んでいることを特徴とするウエハレベルパッケージの製造方法。
  2. 前記第１溝形成工程では、前記第１溝は前記第１のウエハと第２のウエハとのいずれか一方に形成されていると共に、
    前記接合工程の後、
    前記第１溝を形成した前記第１のウエハと第２のウエハとのいずれか一方とは異なる他方の第２のウエハ又は第１のウエハにも個片化するための帯状貫通開口又は第２溝をダイシング以外で形成する第２溝形成工程を含んでいることを特徴とする請求項１記載のウエハレベルパッケージの製造方法。
  3. 前記第２溝形成工程の後、前記第１溝形成工程にて形成された第１のウエハと第２のウエハとのいずれか一方に形成された第１溝の裏面から、該第１溝を露出するための第１溝露出工程を含んでいることを特徴とする請求項２記載のウエハレベルパッケージの製造方法。
  4. 前記第１溝露出工程では、前記第１のウエハと第２のウエハとのいずれか一方における第１溝の裏面から該第１溝の対向位置に沿ってスクライブすることにより、第１溝を露出させることを特徴とする請求項３記載のウエハレベルパッケージの製造方法。
  5. 前記第１溝露出工程では、前記第１溝が形成された第１のウエハと第２のウエハとのいずれか一方における第１溝の裏面側を研削、研磨、又はエッチングにて削り取って薄ウエハ化することにより、第１溝を露出させることを特徴とする請求項３記載のウエハレベルパッケージの製造方法。
  6. 前記第１溝露出工程では、前記第１溝が形成された第１のウエハと第２のウエハとのいずれか一方における第１溝の裏面側から第１溝までをハーフダイスすることにより、第１溝を露出させることを特徴とする請求項３記載のウエハレベルパッケージの製造方法。
  7. 前記第１溝露出工程では、前記第１溝が形成された第１のウエハと第２のウエハとのいずれか一方における第１溝を境界として該接合された第１のウエハ及び第２のウエハを両側へ延伸させることにより、第１溝を露出させることを特徴とする請求項３記載のウエハレベルパッケージの製造方法。
  8. 面内に複数のデバイスチップが搭載又は形成された第１のウエハと該第１のウエハに対向する第２のウエハとが互いに接合された後、デバイス毎に個片化されたウエハレベルパッケージにおいて、
    上記第１のウエハと第２のウエハとの少なくとも一方には、デバイス毎に個片化するために形成された第１溝が設けられていることを特徴とするウエハレベルパッケージ。
  9. 前記第１溝は前記第１のウエハと第２のウエハとのいずれか一方に形成されていると共に、
    上記第１溝が形成された前記第１のウエハと第２のウエハとのいずれか一方とは異なる他方の第２のウエハ又は第１のウエハには、接合後にダイシング以外で形成された個片化するための帯状貫通開口又は第２溝が設けられていることを特徴とする請求項８記載のウエハレベルパッケージ。
JP2011048249A 2011-03-04 2011-03-04 ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ Pending JP2012186309A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011048249A JP2012186309A (ja) 2011-03-04 2011-03-04 ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
PCT/JP2011/056251 WO2012120694A1 (ja) 2011-03-04 2011-03-16 ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011048249A JP2012186309A (ja) 2011-03-04 2011-03-04 ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ

Publications (1)

Publication Number Publication Date
JP2012186309A true JP2012186309A (ja) 2012-09-27

Family

ID=46797687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011048249A Pending JP2012186309A (ja) 2011-03-04 2011-03-04 ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ

Country Status (2)

Country Link
JP (1) JP2012186309A (ja)
WO (1) WO2012120694A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150024492A (ko) * 2013-08-26 2015-03-09 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
CN104641465A (zh) * 2012-09-19 2015-05-20 三菱电机株式会社 半导体装置的制造方法
KR101784655B1 (ko) * 2015-02-13 2017-10-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018027A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、晶圆切割方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056999A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2007331099A (ja) * 2006-06-14 2007-12-27 Magnachip Semiconductor Ltd Ｍｅｍｓ素子のパッケージ及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184426A (ja) * 2006-01-06 2007-07-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056999A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2007331099A (ja) * 2006-06-14 2007-12-27 Magnachip Semiconductor Ltd Ｍｅｍｓ素子のパッケージ及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641465A (zh) * 2012-09-19 2015-05-20 三菱电机株式会社 半导体装置的制造方法
KR20150024492A (ko) * 2013-08-26 2015-03-09 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
KR102149332B1 (ko) * 2013-08-26 2020-08-31 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
KR101784655B1 (ko) * 2015-02-13 2017-10-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 방법
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10510604B2 (en) 2015-02-13 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11688639B2 (en) 2015-02-13 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
WO2012120694A1 (ja) 2012-09-13

Similar Documents

Publication Publication Date Title
TWI479578B (zh) 晶片封裝結構及其製作方法
KR101094450B1 (ko) 플라즈마를 이용한 다이싱 방법
TWI505428B (zh) 晶片封裝體及其形成方法
US9006896B2 (en) Chip package and method for forming the same
JP2007305804A (ja) 半導体装置、該半導体装置の製造方法
JP2005167024A (ja) 半導体装置及びその製造方法
WO2020094096A1 (zh) 超薄来料封装方法
CN105551945B (zh) 晶圆键合工艺中减小界面应力的方法
US9219011B2 (en) Separation of chips on a substrate
JP5271610B2 (ja) 半導体装置の製造方法
WO2012120694A1 (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
TWI567894B (zh) 晶片封裝
JP2004055852A (ja) 半導体装置及びその製造方法
US9064950B2 (en) Fabrication method for a chip package
CN110713165A (zh) 一种具有tsv结构的mems芯片及其圆片级气密性封装方法
CN109052307B (zh) 晶圆结构及晶圆加工方法
JP2006062002A (ja) 半導体装置の個片化方法
TWI525763B (zh) 晶片封裝體及其形成方法
US20210253421A1 (en) Method with mechanical dicing process for producing mems components
KR20100039690A (ko) 웨이퍼 쏘잉 방법
CN111696968B (zh) 半导体结构的制造方法
CN109273406B (zh) 晶圆级芯片的封装方法
JP2010135565A (ja) 半導体装置及びその製造方法
JP5769482B2 (ja) ガラス封止型パッケージの製造方法、及び光学デバイス
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723