JP2007305804A - 半導体装置、該半導体装置の製造方法 - Google Patents
半導体装置、該半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007305804A JP2007305804A JP2006133060A JP2006133060A JP2007305804A JP 2007305804 A JP2007305804 A JP 2007305804A JP 2006133060 A JP2006133060 A JP 2006133060A JP 2006133060 A JP2006133060 A JP 2006133060A JP 2007305804 A JP2007305804 A JP 2007305804A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- back surface
- semiconductor device
- wafer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】少なくとも電極パッド5とデバイス23とが表面の半導体層13上に形成された半導体チップ3と、半導体チップ3の表面に貼着された、デバイス23に対向する位置に凹部2Hが形成された封止キャップ2と、凹部2Hにより、半導体チップ3と封止キャップ2との間に形成された空隙から構成されるキャビティ30と、を具備し、半導体チップ3は、表面に対向する裏面の一部に段差が形成された不均一の厚さに形成されていることを特徴とする。
【選択図】図1
Description
(第1実施の形態)
図1は、本発明の第1実施の形態を示す半導体装置の断面図、図2は、図1の半導体チップの段差部近傍における半導体装置の部分拡大断面図である。
図12は、本発明の第2の実施の形態を示す半導体装置の断面図、図13は、図12の半導体チップの段差部近傍の半導体装置の部分拡大断面図である。
2…封止キャップ
2H…凹部
3…半導体チップ
3D…テーパ部
3F…表面
3R…裏面
5…電極パッド
7…裏面配線
9…外部接続端子
13…半導体層
13K…電極パッド下以外の他の半導体層の部位
13L…電極パッド下の半導体層の部位
23…デバイス
30…キャビティ
32…キャップウエハ
33…半導体ウエハ
33D…テーパ部
33F…表面
33K…電極パッド下以外の他の半導体ウエハの部位
33L…電極パッド下の半導体ウエハの部位
33R…裏面
40…ビアホール
101…半導体装置
103…半導体チップ
103D…テーパ部
103F…表面
103R…裏面
113…半導体層
113E…酸化膜層
113F…活性層
113G…支持層
113L…電極パッド下の半導体層の部位
Claims (14)
- 少なくとも入出力用電極パッドとデバイスとが表面の半導体層上に形成された半導体チップと、
前記半導体チップの前記表面に貼着された、前記デバイスに対向する位置に凹部が形成された封止キャップと、
前記凹部により、前記半導体チップと前記封止キャップとの間に形成された空隙から構成される気密封止部と、
を具備し、
前記半導体チップは、前記表面に対向する裏面の一部に段差が形成された不均一の厚さに形成されていることを特徴とする半導体装置。 - 少なくとも前記入出力用電極パッド下の前記半導体層の部位は、他の半導体層の部位より薄肉に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップは、
前記入出力用電極パッド下の前記半導体層の部位を貫通するビアホールと、
前記ビアホールを介して、前記入出力用電極パッドから、前記半導体層の裏面側まで形成された裏面配線と、
前記裏面配線の一部に形成された外部接続端子と、
をさらに具備していることを特徴とする請求項1または2に記載の半導体装置。 - 前記デバイスは、MEMSデバイスであることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記デバイスは、撮像デバイスであることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記気密封止部内は、真空状態に形成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 前記気密封止部内に、不活性ガスが充填されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 前記半導体層の前記薄肉の厚さを規定する薄肉規定層が、前記半導体層内に設けられていることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
- 前記半導体層は、SOI基板構造を有しており、
前記薄肉規定層は、前記SOI基板構造における中間酸化膜であることを特徴とする請求項8に記載の半導体装置。 - 少なくとも入出力用電極パッドとデバイスとが表面の半導体層上に形成された半導体チップが構成される半導体ウエハと、一部に凹部が形成された封止キャップが構成されるキャップウエハとを、前記凹部が前記デバイスに対向するよう貼着し、前記半導体チップと前記封止キャップとの間に、前記凹部により空隙から構成される気密封止部を形成する貼着工程と、
前記半導体ウエハの裏面の全面を研磨して、前記半導体ウエハを設定厚さに研磨する研磨工程と、
前記半導体ウエハの前記裏面に段差を形成することにより、少なくとも前記入出力用電極パッド下の前記半導体ウエハの部位を他の前記半導体ウエハの部位よりも薄肉に形成する薄肉形成工程と、
を具備していることを特徴とする半導体装置の製造方法。 - 前記入出力用電極パッド下の前記半導体ウエハの部位に、該半導体ウエハの部位を貫通するビアホールを形成するビアホール形成工程と、
前記ビアホールの内壁と、前記ビアホールにより露出された前記入出力用電極パッドの裏面と、前記半導体ウエハの前記裏面とに絶縁膜を形成する絶縁膜形成工程と、
前記入出力用電極パット下の前記絶縁膜を除去して前記入出力用電極パッドを露出させる絶縁膜除去工程と、
前記絶縁膜の裏面の一部と、前記ビアホールの内壁と、露出された前記入出力用電極パッドの前記裏面とに、裏面配線を形成する裏面配線工程と、
前記裏面配線の裏面に保護膜を形成する保護膜形成工程と、
前記保護膜の一部に開口部を形成し、該開口部を介して前記裏面配線の一部に外部接続端子を形成する外部接続端子形成工程と、
貼着された前記半導体ウエハ及び前記チップウエハから、貼着された前記半導体チップ及び前記封止キャップを分断し、チップサイズにパッケージングする分断工程と、
を具備することを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記薄肉形成工程は、エッチングにより行うことを特徴とする請求項10または11に記載の半導体装置の製造方法。
- 前記貼着工程において、前記気密封止部内に不活性ガスを充填する不活性ガス充填工程または前記気密封止部内を真空状態にする真空工程をさらに具備していることを特徴とする請求項10〜12のいずれか1項に記載の半導体装置の製造方法。
- 前記エッチングを行う際の前記エッチング深さを規定するエッチングストップ層が、前記半導体ウエハ内に設けられていることを特徴とする請求項10〜13のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133060A JP5114017B2 (ja) | 2006-05-11 | 2006-05-11 | 半導体装置、該半導体装置の製造方法 |
US11/799,180 US7535097B2 (en) | 2006-05-11 | 2007-05-01 | Semiconductor device and method of manufacturing the same |
EP20070008876 EP1854760B1 (en) | 2006-05-11 | 2007-05-02 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133060A JP5114017B2 (ja) | 2006-05-11 | 2006-05-11 | 半導体装置、該半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305804A true JP2007305804A (ja) | 2007-11-22 |
JP5114017B2 JP5114017B2 (ja) | 2013-01-09 |
Family
ID=38279159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006133060A Expired - Fee Related JP5114017B2 (ja) | 2006-05-11 | 2006-05-11 | 半導体装置、該半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7535097B2 (ja) |
EP (1) | EP1854760B1 (ja) |
JP (1) | JP5114017B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009010323A (ja) * | 2007-02-25 | 2009-01-15 | Rohm & Haas Electronic Materials Llc | 電子デバイスパッケージとその形成方法 |
JP2009177034A (ja) * | 2008-01-26 | 2009-08-06 | Fujikura Ltd | 半導体パッケージの製造方法 |
WO2009116162A1 (ja) * | 2008-03-21 | 2009-09-24 | 富士通株式会社 | パッケージドマイクロ可動素子製造方法およびパッケージドマイクロ可動素子 |
JP2010050260A (ja) * | 2008-08-21 | 2010-03-04 | Zycube:Kk | 半導体イメージセンサ |
JP2010114199A (ja) * | 2008-11-05 | 2010-05-20 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2010147189A (ja) * | 2008-12-17 | 2010-07-01 | Panasonic Electric Works Co Ltd | 発光装置 |
JP2012044114A (ja) * | 2010-08-23 | 2012-03-01 | Canon Inc | 撮像モジュール及びカメラ |
WO2012026074A1 (en) * | 2010-08-23 | 2012-03-01 | Canon Kabushiki Kaisha | Image pickup device, image pickup module, and camera |
US9410799B2 (en) | 2003-09-15 | 2016-08-09 | Nuvotronics, Inc. | Device package and methods for the fabrication and testing thereof |
US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
KR20200050630A (ko) * | 2018-11-02 | 2020-05-12 | 삼성전기주식회사 | 박막형 패키지 |
JP6727460B1 (ja) * | 2019-06-21 | 2020-07-22 | 三菱電機株式会社 | 複合基板の製造方法、および、複合基板 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090174018A1 (en) * | 2008-01-09 | 2009-07-09 | Micron Technology, Inc. | Construction methods for backside illuminated image sensors |
US9318461B2 (en) * | 2013-04-19 | 2016-04-19 | Xintec Inc. | Wafer level array of chips and method thereof |
CN103342338B (zh) * | 2013-07-22 | 2016-08-10 | 苏州晶方半导体科技股份有限公司 | 微电子机械系统芯片的晶圆级封装方法及封装结构 |
CN104495741B (zh) * | 2014-12-30 | 2018-05-01 | 华天科技(昆山)电子有限公司 | 表面传感芯片封装结构及制作方法 |
TWI628723B (zh) * | 2015-03-10 | 2018-07-01 | 精材科技股份有限公司 | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 |
TWI600125B (zh) * | 2015-05-01 | 2017-09-21 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002510863A (ja) * | 1998-03-31 | 2002-04-09 | ハネウエル・インコーポレーテッド | 蒸着層で密封されたチャンバを有するウエハー対 |
JP2003516634A (ja) * | 1999-12-10 | 2003-05-13 | シェルケース リミティド | パッケージ形集積回路装置の製造方法およびその製造方法により製作されたパッケージ形集積回路装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4773972A (en) * | 1986-10-30 | 1988-09-27 | Ford Motor Company | Method of making silicon capacitive pressure sensor with glass layer between silicon wafers |
DE10038998A1 (de) * | 2000-08-10 | 2002-02-21 | Bosch Gmbh Robert | Halbleiterbauelement und Verfahren zur Identifizierung eines Halbleiterbauelementes |
US7012315B1 (en) * | 2000-11-01 | 2006-03-14 | Micron Technology, Inc. | Frame scale package using contact lines through the elements |
US6890834B2 (en) * | 2001-06-11 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method for manufacturing the same |
US7098117B2 (en) * | 2002-10-18 | 2006-08-29 | The Regents Of The University Of Michigan | Method of fabricating a package with substantially vertical feedthroughs for micromachined or MEMS devices |
JP2005019966A (ja) | 2003-06-06 | 2005-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US7045868B2 (en) * | 2003-07-31 | 2006-05-16 | Motorola, Inc. | Wafer-level sealed microdevice having trench isolation and methods for making the same |
US7180149B2 (en) * | 2003-08-28 | 2007-02-20 | Fujikura Ltd. | Semiconductor package with through-hole |
KR100609121B1 (ko) | 2005-05-17 | 2006-08-08 | 삼성전기주식회사 | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 |
US7423335B2 (en) * | 2006-12-29 | 2008-09-09 | Advanced Chip Engineering Technology Inc. | Sensor module package structure and method of the same |
-
2006
- 2006-05-11 JP JP2006133060A patent/JP5114017B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-01 US US11/799,180 patent/US7535097B2/en active Active
- 2007-05-02 EP EP20070008876 patent/EP1854760B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002510863A (ja) * | 1998-03-31 | 2002-04-09 | ハネウエル・インコーポレーテッド | 蒸着層で密封されたチャンバを有するウエハー対 |
JP2003516634A (ja) * | 1999-12-10 | 2003-05-13 | シェルケース リミティド | パッケージ形集積回路装置の製造方法およびその製造方法により製作されたパッケージ形集積回路装置 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9817199B2 (en) | 2003-09-15 | 2017-11-14 | Nuvotronics, Inc | Device package and methods for the fabrication and testing thereof |
US9647420B2 (en) | 2003-09-15 | 2017-05-09 | Nuvotronics, Inc. | Package and methods for the fabrication and testing thereof |
US9410799B2 (en) | 2003-09-15 | 2016-08-09 | Nuvotronics, Inc. | Device package and methods for the fabrication and testing thereof |
US8203207B2 (en) | 2007-02-25 | 2012-06-19 | Samsung Electronics Co., Ltd. | Electronic device packages and methods of formation |
JP2009010323A (ja) * | 2007-02-25 | 2009-01-15 | Rohm & Haas Electronic Materials Llc | 電子デバイスパッケージとその形成方法 |
JP2009177034A (ja) * | 2008-01-26 | 2009-08-06 | Fujikura Ltd | 半導体パッケージの製造方法 |
WO2009116162A1 (ja) * | 2008-03-21 | 2009-09-24 | 富士通株式会社 | パッケージドマイクロ可動素子製造方法およびパッケージドマイクロ可動素子 |
JP2010050260A (ja) * | 2008-08-21 | 2010-03-04 | Zycube:Kk | 半導体イメージセンサ |
US8796856B2 (en) | 2008-11-05 | 2014-08-05 | Lapis Semiconductor Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2010114199A (ja) * | 2008-11-05 | 2010-05-20 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2010147189A (ja) * | 2008-12-17 | 2010-07-01 | Panasonic Electric Works Co Ltd | 発光装置 |
JP2012044091A (ja) * | 2010-08-23 | 2012-03-01 | Canon Inc | 撮像装置、撮像モジュール及びカメラ |
WO2012026074A1 (en) * | 2010-08-23 | 2012-03-01 | Canon Kabushiki Kaisha | Image pickup device, image pickup module, and camera |
US8823872B2 (en) | 2010-08-23 | 2014-09-02 | Canon Kabushiki Kaisha | Image pickup module with improved flatness of image sensor and via electrodes |
US9111826B2 (en) | 2010-08-23 | 2015-08-18 | Canon Kabushiki Kaisha | Image pickup device, image pickup module, and camera |
JP2012044114A (ja) * | 2010-08-23 | 2012-03-01 | Canon Inc | 撮像モジュール及びカメラ |
US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
US10553511B2 (en) | 2017-12-01 | 2020-02-04 | Cubic Corporation | Integrated chip scale packages |
KR20200050630A (ko) * | 2018-11-02 | 2020-05-12 | 삼성전기주식회사 | 박막형 패키지 |
KR102574417B1 (ko) * | 2018-11-02 | 2023-09-04 | 삼성전기주식회사 | 박막형 패키지 |
JP6727460B1 (ja) * | 2019-06-21 | 2020-07-22 | 三菱電機株式会社 | 複合基板の製造方法、および、複合基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5114017B2 (ja) | 2013-01-09 |
EP1854760A3 (en) | 2009-05-27 |
US20070262381A1 (en) | 2007-11-15 |
EP1854760B1 (en) | 2013-09-04 |
EP1854760A2 (en) | 2007-11-14 |
US7535097B2 (en) | 2009-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5114017B2 (ja) | 半導体装置、該半導体装置の製造方法 | |
US11987495B2 (en) | MEMS resonator system | |
US11622183B2 (en) | Microelectromechanical microphone | |
JP6586445B2 (ja) | パッケージ型センサアッセンブリ及びその製造方法 | |
US9214592B2 (en) | Method of making interposer package for CMOS image sensor | |
TWI628784B (zh) | 應力釋放影像感測器封裝結構及方法 | |
KR101420934B1 (ko) | Cmos 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 | |
US20120292722A1 (en) | Package structure having mems elements and fabrication method thereof | |
US9601531B2 (en) | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions | |
US9327964B2 (en) | Method for manufacturing a die assembly having a small thickness and die assembly relating thereto | |
WO2007069456A1 (ja) | 半導体装置の製造方法 | |
TWI525805B (zh) | 低輪廓影像感測器 | |
JP2005019966A (ja) | 半導体装置及びその製造方法 | |
US8039312B1 (en) | Method for forming a capped micro-electro-mechanical system (MEMS) device | |
JP2009267049A (ja) | 光学装置および光学装置の製造方法 | |
WO2012120694A1 (ja) | ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ | |
US10626011B1 (en) | Thin MEMS die | |
KR100681264B1 (ko) | 전자소자 패키지 및 그의 제조 방법 | |
JP2017208403A (ja) | 固体撮像装置の製造方法 | |
JP2008235789A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5114017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |