JP2009177034A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2009177034A
JP2009177034A JP2008015704A JP2008015704A JP2009177034A JP 2009177034 A JP2009177034 A JP 2009177034A JP 2008015704 A JP2008015704 A JP 2008015704A JP 2008015704 A JP2008015704 A JP 2008015704A JP 2009177034 A JP2009177034 A JP 2009177034A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
substrate
bonded
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008015704A
Other languages
English (en)
Other versions
JP5091696B2 (ja
Inventor
Shingo Ogura
真悟 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008015704A priority Critical patent/JP5091696B2/ja
Publication of JP2009177034A publication Critical patent/JP2009177034A/ja
Application granted granted Critical
Publication of JP5091696B2 publication Critical patent/JP5091696B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

【課題】半導体ウエハとキャップウエハを接合した接合基板の反り量を低減する方法を提供する。
【解決手段】半導体ウエハ1とキャップウエハ3を接合した後で、半導体ウエハ1またはキャップウエハ3側からスクライブラインに沿ってハーフカット4し、横方向のチップ同士を部分的に分割する。半導体ウエハ1またはキャップウエハ3のどちらかの基板の途中までハーフカット4を入れる場合、半導体ウエハ1とキャップウエハ3を接合している層までハーフカット4を入れる場合および半導体ウエハ1またはキャップウエハ3のどちらかの基板は完全に分割され、かつもう一方の基板の深さ方向の途中まで分割されている場合の様式がある。いずれの場合も接合基板の反り量が大幅に低減し、ウエハ歩留まりや製品歩留まりが向上する。
【選択図】図2

Description

本発明は、半導体ウエハをキャップウエハに接合するウエハレベルパッケージのプロセス中における接合基板の反りを低減する方法に関する。
デバイス表面に機能部を有する半導体製品へのパッケージにおいては、機能部保護を目的としてキャップ材料を搭載する。このキャップ材料と半導体デバイスとのギャップ(隙間)は製品により様々であり、ギャップ無しで直接接合する用途と、数um〜数10umのギャップを設けるために同程度の厚みを有する接合部材を用いる間接接合とに分類される。直接接合の方法としては陽極接合、常温接合が代表的である。間接接合の方法としては接合部材として低融点金属、低融点ガラスを用いた融着接合、もしくは接着性樹脂材料を用いた接着接合が代表的である。
半導体デバイスのパッケージ方法としては、従来はモールドパッケージが主流であったが、近年はパッケージコストの削減、並びにパッケージ寸法の小型化が可能なウエハレベルチップサイズパッケージ(以下、WLCSPと記述)がシェアを広げている。
前記したキャップ材の搭載をWLCSPで実現するためには、半導体ウエハ(半導体デバイスを搭載するウエハで、半導体基板とも呼ぶ)とキャップウエハ(キャップ材料となるウエハで、半導体ウエハを支持またはサポートする役割も果たすので、支持基板またはサポート基板と呼んでも良い)とを前記した種々方法にて接合する。また、この構造の採用によりデバイスウエハ表面がキャップウエハで覆われるため、デバイスウエハと実装基板との電気的接続には従来のワイヤーボンディングを実施できない。従って、電気的接続を確保するためにはデバイスウエハ裏面からデバイスウエハ表面に存在するI/O(入出力)パッドへ向けて貫通配線を形成し、さらにデバイスウエハ裏面に再配線を施し、これにはんだ(たとえば、ボールやバンプなど)を搭載し、このはんだを介して実装基板上の電極と接続することが一般的である。上記用途においてはウエハレベルではんだ搭載まで行うことが一般的であり、その後チップを単離して実装基板表面に実装する。
図1は、半導体ウエハ表面へキャップウエハを接合し、裏面への貫通配線を含む再配線を実施するウエハレベルパッケージの代表的な工程フローを示す。(a)〜(c)の違いは、どの段階でキャップウエハを接合するかである。最初にキャップウエハを接合する(a)では、キャプウエハによるデバイスウエハ表面の保護がなされるため後の裏面加工時におけるデバイスウエハ表面の汚染を防ぐことができる。また、デバイスウエハ裏面の薄板化の後にはキャップウエハが薄いデバイスウエハの支持基盤としての効果を示すため、裏面加工工程でのハンドリングを容易にする。問題点としては、後述する接合基板の反りが挙げられる。(b)、(c)の特徴は、ある程度の裏面加工を終えた後にキャップウエハを接合することにある。そのメリットとしては接合基盤の反りに起因する加工ばらつきを回避することができる。デメリットは薄板化されたデバイスウエハのハンドリングが難しくなること、デバイスウエハ表面が汚染される可能性が高いことである。
半導体ウエハとキャップウエハとを接合した基板(以下、接合基板と記述)においては、基板が大きく反る傾向がある。原因としては半導体ウエハとキャップウエハとの熱膨張係数差が挙げられる。半導体デバイス作製用の基板としてはシリコン(Si)ウエハが最も一般的であり、結晶方位にも依存するがその線熱膨張係数の代表値は3.3×10-6/Kである。キャップウエハ材料として同一結晶方位のシリコンウエハを用いる場合には上記傾向が少ないが、光学デバイスへのWLCSPにおいてはガラスなどの透光性材料からなるウエハをキャップ部材として用いる必要があり、シリコンウエハとの熱膨張係数差を免れない。一般的なアモルファスガラス材料の線熱膨張係数は、概ね3.3×10-6〜8.0×10-6/K程度である。ガラス材料としてはホウケイ酸ガラスの線熱膨張係数がシリコンの熱膨張係数と近似であり、この理由からシリコンウエハへのキャップ部材としてはホウケイガラスウエハを用いることが多い。しかしながら光学的特性を重要視した際にはホウケイ酸ガラスの使用が不可となる場合があり、線熱膨張係数の高いガラス材料からなるウエハをキャップ部材として用いざるを得ない。またホウケイ酸ガラスを用いる場合においても、光学デバイスにおいてはガラスを介して入射する光のうちの特定波長を遮断またはガラス表面での反射率を抑制する必要があり、ガラスウエハ表面に機能性薄膜を形成する場合がある。この場合は、機能性薄膜とガラスウエハとの熱膨張差によって、機能性薄膜の形成後にガラスウエハが反る。このように機能性薄膜付きガラスウエハをキャップウエハとして用いることにより接合基板の反り量もさらに大きくなる。
もう一つの接合基板が反る理由としては、間接接合における接合部材の物性および加工工程が挙げられる。物性値としては前記同様に線熱膨張係数差が接合基板の反りの原因となる。PVD、CVDで形成する融着接合部材では成膜時に接合部材の収縮もしくは伸張応力が発生し、成膜後のウエハは反る。一方の樹脂材料からなる接着接合部材では、接着力の発現に必要な硬化反応時における収縮を避けられず、硬化後のウエハもしくは接合基板は反る。
基板が反ることによる弊害としては、第一に最終製品の特性不良、そして個片化した製品の基板実装時における加工不良がある。これとは別にウエハレベル加工プロセス特有の問題としては、キャップウエハ接合後の各種ウエハレベル加工工程においてステージ吸着不能となること、加工した製品に加工品質の面内分布が生じることがある。ウエハプロセスにおけるウエハのステージ固定方法としては真空吸着、静電吸着(ESC)、メカニカルクランプが代表的である。その中でも真空吸着、静電吸着では基板反りによる吸着不良が発生しやすい。メカニカルクランプはウエハ端部を機械的に押さえつける方法であるためウエハ反りによるステージ固定不良は生じにくいが、一方では真空雰囲気下で実施する各種蒸着プロセスやエッチングプロセスにおいてステージ表面からウエハ裏面へと放出される冷媒ガスがチャンバ内へ漏出する恐れがあり、これはウエハ反り量に比例してその問題が起こりやすくなる。
以上のような基板反りとそれによる問題に対して、従来では以下のような提案がなされていた。文献1(特開2001-007238)では半導体ウエハの表裏面ともに基板を接合することで、幾何学的対象性を確保し、接合基板の反り量を低減している。この方法の欠点は、基板の3層構造によるパッケージ高さの増加、半導体ウエハ両面への基板接合加工工数の増加が挙げられる。
特開2001-007238
上記説明したように、半導体ウエハにキャップウエハを接合した基板は、接合後のプロセスにおいて、半導体ウエハとキャップウエハとの熱膨張係数の違いやプロセス中の成膜により、キャップウエハ付きの半導体ウエハの反り量が大きくなるので、搬送不良が発生したり、ウエハレベルパッケージ形成プロセス条件が変動し製品の品質を劣化させたりする。これを解決するための従来方法は、上述したように、薄化した半導体ウエハのハンドリングが困難であること、デバイス形成面の汚染が発生すること、パッケージ高さが増加すること、工数増とその結果としてのコスト増が生じることなどの大きな問題点がある。
本発明は、半導体ウエハとキャップウエハとの熱膨張係数差が大きくても、プロセス中の反りを低減できる製造方法を提供する。すなわち、半導体ウエハとキャップウエハを接合した後で、キャップウエハ側または半導体ウエハ側にのみダイシング等によるカットライン(個片ごとに分割する分割領域)を形成し、横方向のチップ同士を部分的に分割する。この結果、カットラインを入れた基板ではない基板(キャップウエハ側にカットラインを入れた場合は半導体ウエハ、半導体ウエハ側にカットラインを入れた場合はキャップウエハ)上に、カットされた基板の個片が孤島状に存在するようになる。
カットラインを形成した後の加工処理工程にて半導体ウエハおよび/またはキャップウエハに発生する応力はカットラインにより緩和されるため、接合した半導体ウエハおよびキャップウエハの接合基板の反り量が大幅に低減される。この結果、カットライン形成後の半導体プロセスにおいて、接合基板の搬送エラー等のプロセス処理トラブルがなくなり、装置稼働率およびウエハ歩留まりが大幅に上昇する。さらにカットライン形成後の半導体プロセスにおけるウエハ面内加工分布が改善され加工品質も大幅に向上し、製品歩留まりも大きく向上する。
本発明は、半導体ウエハとキャップウエハの接合基板のウエハレベルパッケージ(以下WLP)プロセスにおける接合基板の反り量を大幅に低減する方法を提供する。図2は、本発明を用いた接合基板を示す模式図である。1は半導体ウエハ、2は接合層、3はキャップウエハ、4はカットラインである。(a)と(b)の違いであるが、(a)ではキャップウエハ側に、(b)では半導体ウエハ側にカットラインを形成している。このカットラインは半導体ウエハの個々のチップを分割するためのスクライブライン(ダイシングライン)に沿って形成される。このカットラインは、接合基板深さ方向の途中までしかカッティングしていないことが特徴である。すなわち、接合された2つの基板(半導体ウエハとキャップウエハ)を完全には分割せず、完全に個片化しない。後で詳細に説明するが、分割の程度として、半導体ウエハのみまたはキャップウエハのみのどちらかの基板のみの途中まで分割領域を入れる場合(A分割)、(半導体ウエハまたはキャップウエハを貫き)半導体ウエハとキャップウエハを接合している層(接合層)まで分割領域を入れる場合(この場合(B分割)は、半導体ウエハまたはキャップウエハのどらかの基板は完全に分割しているが、もう一方の基板は全く分割されていない場合)、および(半導体ウエハまたはキャップウエハを貫き)半導体ウエハまたはキャップウエハのどちらかの基板は完全に分割され、かつもう一方の基板深さ方向の途中まで分割されている場合(C分割)がある。半導体ウエハまたはキャップウエハのどらかの基板の途中まで分割領域を入れる場合(A分割)はもちろん、半導体ウエハとキャップウエハを接合している層(接合層)まで分割領域を入れる場合(B分割)や半導体ウエハまたはキャップウエハのどらかの基板は完全に分割され、かつもう一方の基板の深さ方向の途中まで分割されている場合(C分割)も、完全に分割されている基板側の個々の個片は、接合層2によって他方の基板に接合されているので、WLPプロセスの最終工程で接合基板が完全に分割されるまでは、個々に分離することがなく、一体の接合基板として流動することが可能である。特に、半導体ウエハまたはキャップウエハのどらかの基板は完全に分割され、かつもう一方の基板の深さ方向の途中まで分割されている場合においては、WLPプロセスのこの後のプロセス流動に問題が発生しない程度の深さまでしか分割しないことが重要である。尚、カットラインは、一般には、将来個片(チップ)化するときに分割する領域、いわゆる半導体ウエハのスクライブラインに沿って入れるが、半導体ウエハに支障がなければ他の領域でも良い。
接合基板の反り発生メカニズムは上述の通りであり、線熱膨張係数の異なる複数層が高温化で接合され、常温への冷却過程において接合界面のみが寸法変化を許されないことがその原因である。このような接合基板に対して図2に示したとおり分割を行い(たとえば、ダイシングを実施し)、キャップウエハもしくは半導体ウエハを選択的に碁盤目状に分離する(以下、上述の3つの分割方法(A、B、C)について、接合基板の途中までカットラインを入れると言う意味で、「ハーフカット」と総称する)ことで、ハーフカットされたウエハは片一方のウエハ表面に孤島状に存在することとなる。これによりウエハレベルで形成されていた接合界面が擬似的にチップレベルまで縮小され、分割されていないウエハに対する被分割ウエハの拘束力が弱まり、接合基板全体として反り量が抑制される。
図3は本発明を適用した接合基板の反り量を示すグラフである。検討には2種類の接合基板を用いた。まず、接合基板は、ホウケイ酸ガラスウエハ/熱硬化性エポキシ系接着剤(中空パターン形成済み)/ベアシリコンウエハの(接合層を含めた)3層構造で、その厚さはそれぞれ500um、50um、725umである。ホウケイ酸ガラスウエハが図2に示すキャップウエハ3、熱硬化性エポキシ系接着剤が図2に示す接合層2、ベアシリコンウエハが図2に示す半導体ウエハ1である。ウエハサイズは8インチである。接着剤の熱硬化条件を変更することによって、2つの接合基板の初期反り量を意図的に変化させてある。これらの接合基板に対して一般的なダイシング装置(すなわち、回転刃方式)を用いてハーフカットを実施した。ダイシングはホウケイ酸ガラスウエハ側から実施し、その切削深さはガラス500um、接着剤50um、シリコン50umである。すなわちハーフカットは上述のC分割方式で、ガラスウエハおよび接着剤は完全に切断し分割されており、シリコンウエハに対しては深さ方向50umだけ切削した。また、ダイシング幅は150umであり、ハーフカットされた個片の大きさは7.0mmx7.0mmである。ハーフカット前の接合基板では、その反り量はそれぞれ220um、370umであった。一方、ハーフカット後の接合基板の反り量は初期の反り量に依存せず、50〜60umまで低減された。この結果から、本発明の適用により接合基板の反り量はウエハ接合後の反り量に依存せず同程度まで緩和されることが分かった。すなわち、ハーフカットされた個々の個片は異なる応力を持っているが、ハーフカットされるとその個片同士の相互作用は非常に小さくなるので、個片化されたガラスウエハ全体の応力が緩和され、カットされていないシリコンウエハへ及ぼす影響がかなり低減する。また、この効果はシリコンウエハ側から同様のハーフカットを実施しても得られる。
これらハーフカットは、上述の回転刃やワイヤーによる機械切削(すなわち、ダイサーやワイヤーソーによるダイシング)、加圧水の噴射による機械切削、レーザー照射によるダイシング(レーザーダイシング)(化学的除去)のいずれを用いても構わない。さらに、マスク(フォトリソやメタルなど)を用いて、ウエットエッチング法やドライエッチング法を用いてスクライブラインをエッチングしても良い。特にCF4、C2F6,C4F8、SF6等のエッチングガスを用いて、異方性ドライエッチングにより、非常に狭いハーフカット幅を得ることができる。たとえば、1um以下のハーフカット幅も可能である。さらに、ガスの組合せや、装置を適当に選定することにより、半導体ウエハまたはキャップウエハのエッチング速度が他方の基板(すなわち、半導体ウエハに対してはキャップウエハ、キャップウエハに対しては半導体ウエハ)のエッチング速度よりかなり速い(すなわち、エッチング選択性の高い)条件でエッチングすることができるので、半導体ウエハまたはキャップウエハ側から完全にカットして、他方の基板を殆どカットしない状態を実現できる。この結果、ハーフカットしない他方の基板をかなり薄くすることが可能である。或いは、半導体ウエハまたはキャップウエハのエッチング速度が速く、接合層のエッチング速度を非常に遅くすることも可能となるので、接合層でハーフカットを終えるB分割も容易に実現できる。
このように接合基板の反りが緩和されることで、半導体ウエハ裏面の加工を実施する後工程において様々な利点が生まれる。まず、キャップウエハ厚さであるが、従来法ではその厚みが薄くなるほど接合基板の反り量が増加する傾向にあり、そのためキャップウエハの薄板化が困難であった。これに対して本発明を実施することで、キャップウエハの薄板化が可能となり、パッケージの厚さ低減が可能となる。さらに、後工程における接合基板搬送面では反り量が小さくなるため、接合基板の搬送が容易となり、搬送エラーおよび接合基板破損が起こりにくくなる。
さらに加工面であるが、キャップウエハ接合後の工程としてはエッチングのためのマスキングおよび機能性膜付与のための樹脂材料のフォトリソグラフィー、続いて真空雰囲気下で実施される各種ドライエッチングおよび蒸着プロセスがある。フォトリソグラフィーではフォトマスクと接合基板とのギャップが解像度を決定する一因子であり、接合基板の反りがその解像度を低下させていた。本発明を実施すれば接合基板面内でのギャップばらつきが低減され、上記課題も解決できる。また真空プロセスにおいては接合基板の反りによるターゲットもしくは電極と接合基板間の距離が面内で変動することにより加工ばらつきが生じる。本発明を実施すれば、この課題も解決できる。たとえば、金属膜や絶縁膜の積層プロセスにおいては、面内で膜厚均一性が良好になる。エッチングプロセスにおいては、面内のエッチング均一性が良好になる。
次に、本発明を実施した接合基板のステージ固定方法に関して述べる。ステージ固定方法は上述の通りであり、半導体ウエハ裏面をハーフカットした場合には、接合基板の反り量が大幅に低減されるため、ハーフカットされていないキャップウエハ側の面がステージに固定されるので、その後の半導体ウエハ裏面加工においてステージ固定に不都合は生じない。一方、キャップウエハ表面をハーフカットした場合には、ハーフカットされたキャップウエハ表面が吸着面となるため、この面に対して実施する真空吸着の漏れ、静電吸着の不具合、および基板冷却用冷媒ガスの漏れが問題となる。この場合にはハーフカットされたキャプウエハ表面に保護テープを貼り付ける(付着する)ことでキャップウエハ表面が平坦化され、上記課題が解決される。この保護テープは最終的に剥離するものである。また、ウエハレベルでの最終加工を終えた接合基板は150〜500um程度に薄板化されており、保護テープ剥離の際に基板を破損する恐れが高い。よって保護テープとしてはUV剥離テープもしくは熱発泡テープなど自己剥離性を示すテープ材を用いることが好ましい。いわゆるウエハサポートシステムの採用も可能である
本発明の実施による工数およびコストへの影響に関して述べる。まずハーフカットに関しては、接合基板形成後に実施するためその分の工数増は避けられない。ただし、ウエハレベル加工の後に実施するダイシングにおいてキャップウエハ、半導体ウエハそれぞれに別々のダイシングブレードを用いること(ステップカット)を想定している場合は、本発明はその第一段階を予め実施することとなり、工数の増加とはならない。一方のコストであるが、ダイシングによりハーフカットを行う場合においては、ウエハレベルパッケージにおいては最終的なダイシング工程が必須でありその装置は必ず必要なものであるため、その観点から本発明の採用による装置コストの増加はない。ウエットエッチングやドライエッチングでハーフカットを行う場合においては、通常の貫通配線プロセスにおいて使用する装置などを使用できるので、この場合も本発明の採用による装置コストの増加はない。また、本発明の実施による接合基板の最終ダイシングはステップカットの2ndステップのみを実施する形となる。よって、本発明の実施は付随的にダイシング精度の向上ももたらすという効果もある。
上記説明したように、半導体ウエハにキャップウエハを接合後に、半導体ウエハまたはキャップウエハ側からハーフカットを行うことにより、従来問題となっていた接合基板の反り量を大幅に低減することができ、その後のWLPプロセスを安定して流動することができ、ウエハ歩留まりや製品歩留まりを大幅に向上できる。さらに、ハーフカットしたキャップウエハ表面の吸着性等が問題になる場合には、ハーフカットしたキャップウエハ表面に保護テープを貼り付けて後工程を流動することにより、吸着性等の問題はなくなる。
次に、本発明の他の実施例について述べる。
まず、半導体ウエハもしくはキャップウエハに対して接着剤を成膜する。その方法としてはスピンコート、スプレーコート、ディップコート、スクリーン印刷、ディスペンスが挙げられる。続いて、成膜した接着剤層(接合層)をパターニングする。その方法としては接着剤へのフォトリソグラフィー、フォトレジストマスクを介したエッチング、予めウエハ表面に形成したフォトレジストの剥離によるリフトオフなどがある。印刷法およびディスペンス法で製膜した接着剤に対してはそれ自体の工程でパターニングが済んでいる。尚、半導体ウエハとキャップウエハとのギャップを必要としないものについては、接着剤層をパターニングする必要はない。さらに、パターン形成した接着剤ともう一方の基板(半導体ウエハに対してはキャップウエハ、キャップウエハに対しては半導体ウエハ)とを熱圧着する。これにより接合基板が得られる。
得られた接合基板に対してハーフカットを実施する。まずハーフカットの深さであるが、これは接着剤内部までのハーフカットでも構わない(すなわち、B分割の場合)。図4には、ハーフカットを接着剤内部で留めた場合(すなわち、B分割の場合)の本発明の実施効果を示す。1と2は図3に示した検討結果であり、3は、図2に示したものと同様の接合基板に対し、ガラスを500um(完全切断)、接着剤を25um切削した(残り25um)場合(すなわち、B分割の場合)の、接合基板の反り量を示すグラフである。ハーフカット前の反り量は様々であるが、3におけるB分割の場合も含め、ハーフカット後の反り量は一様に50〜60umである。この結果から、本発明の効果発現には接着剤を完全切断する必要はなく、ガラスを完全切断することだけで十分にその効果を発揮することが分かる。
次に、本発明の別の実施例を以下に述べる。
図5は、ハーフカットをキャップウエハ内にて実施した場合(すなわち、A分割の場合)の接合基板反り量の変動を示したものである。検討には図2および3と同様の接合基板を用いた。図の横軸はガラスウエハ内におけるガラス表面からのハーフカットの切削深さであり、縦軸は、ハーフカットを実施する前の接合基板の反り量に対する任意深さのハーフカットを実施した接合基板の反り量の比率である500um厚さのガラスウエハに対して250um(50%厚さ)のハーフカットを実施したところ、その反り量は初期の85%に緩和された。さらに、400um(80%厚さ)のハーフカットを実施したところ、その反り量は初期の60%に緩和された。またこの図から類推するところ、ハーフカット深さのさらなる増加によって接合基板の反り緩和効果はさらに大きくなることが予想できる。このように、本発明の実施においてはキャップウエハもしくは半導体ウエハを完全に切断しなくとも、キャップウエハもしくは半導体ウエハのいずれかへの部分的切削であってもその反り量は切削深さに依存して緩和されることが分かった。
図6は、本発明におけるハーフカットの実施様式の幾つかを示す。1は半導体ウエハ、2は接合層、3はキャップウエハ、4はハーフカットである。図6(a)は、キャップウエハ3の途中までハーフカットを行った場合であり、前述のA分割に相当する。図6(b)は、キャップウエハ3と接合層2の界面までハーフカットが入った場合で、A分割とB分割の中間に相当する。図6(c)は、接合層2の途中までハーフカットが入った場合で、B分割に相当する。図6(d)は、接合層2と半導体ウエハ1の界面までハーフカットが入った場合で、B分割とC分割の中間に相当する。図6(e)は、半導体ウエハの中までハーフカットが入った場合で、C分割に相当する。ダイシング方式によるハーフカットの作製では、図6(b)や図6(d)に示すような界面でハーフカットを止める方式は困難であるが、前述したウエットエッチングやドライエッチングの場合は、界面でハーフカットを止める方式も選択性の良い条件を選定することにより実現できる。
図7も、本発明におけるハーフカットの実施様式の幾つかを示すが、図6における場合とは逆に、半導体ウエハ1側からハーフカットを入れていく。図7(a)は、半導体ウエハ1の途中までハーフカットを行なった場合であり、やはり前述のA分割に相当する。図7(b)は、半導体ウエハ1と接合層2の界面までハーフカットが入った場合で、A分割とB分割の中間に相当する。図7(c)は、接合層2の途中までハーフカットが入った場合で、B分割に相当する。図7(d)は、接合層2とキャップウエハ3の界面までハーフカットが入った場合で、B分割とC分割の中間に相当する。図7(e)は、キャップウエハの中までハーフカットが入った場合で、C分割に相当する。図6の場合と同様に、ダイシング方式によるハーフカットの作製では、図7(b)や図7(d)に示すような界面でハーフカットを止める方式は困難であるが、前述したウエットエッチングやドライエッチングの場合は、界面でハーフカットを止める方式も選択性の良い条件を選定することにより実現できる。
本発明は、上述したように、半導体ウエハをキャップウエハと接合し、その後半導体ウエハの裏面に加工を行う半導体ウエハレベルパッケージにおいて、裏面加工に先立ちキャップウエハもしくは半導体ウエハのみを完全に単離することにより、接合基板特有の反り現象を顕著に緩和することができる。或いは、裏面加工に先立ちキャップウエハもしくは半導体ウエハのみを一定深さ切削することで接合基板特有の反り現象をある程度緩和することができる。上記の結果、接合基板の反りが緩和され、続く半導体ウエハの裏面加工工程における基板搬送エラーが低減し、装置稼働率が向上し、接合基板の破損等も大幅に減少し接合基板歩留まりも向上する。さらに、接合基板の反りが緩和され、続く半導体ウエハの裏面加工工程におけるウエハ面内加工分布が改善される。このため、半導体ウエハの裏面加工工程における製造歩留まりが向上する。
また、半導体ウエハをキャップウエハと接合し、その後半導体ウエハの裏面に加工を行う半導体ウエハレベルパッケージにおいて、裏面加工に先立ちキャップウエハのみを単離する工程と、それに続くキャップウエハ表面への保護テープ貼り付け工程とを実施することにより、デバイスウエハ裏面加工時に接合基板の裏面となるキャップウエハ表面が平坦化される。この結果、デバイスウエハ裏面加工時のキャップウエハを介した真空吸着が可能となるとともに、デバイスウエハ裏面加工時における接合基板裏面からの冷媒ガスによる基板冷却が実施可能となる。このため、通常の半導体加工(エッチング、スパッタリング、デポジッションや熱処理など)を実施することが可能となる。
上記の説明においては、半導体ウエハのデバイス形成面に接合層を介してキャップウエハを接合する場合を説明してきた。この構造は、イメージセンサーや指紋センサーなどのデバイスに適用される場合が多く、本発明を適用できる。(もちろん、他のデバイスにも適用できる。)
しかし、半導体ウエハのデバイス形成面とは反対の面に接合層を介して支持基板(このときは、キャップウエハと呼ばずに支持(サポート)基板と称することが多い)を接合する場合にも本発明を適用できる。すなわち、この接合基板は接合時や接合後に加工処理を行ったときには、接合基板の反り量が大きく、前述した諸問題が発生する。これに対して、この接合基板の半導体ウエハまたは支持基板側からハーフカットを作製することにより、接合基板の反り量が大幅に低減する。さらにこの接合基板においても、表面(この場合の接合基板における半導体ウエハの接合面は半導体ウエハの裏面である)加工に先立ち支持基板のみを単離する工程と、それに続く支持基板表面への保護テープ貼り付け工程とを実施することにより、半導体ウエハ表面加工時に接合基板の裏面となる支持基板表面が平坦化される。この結果、半導体ウエハ表面加工時の支持基板を介した真空吸着が可能となるとともに、半導体ウエハ表面加工時における接合基板裏面からの冷媒ガスによる基板冷却が実施可能となる。
上述の説明においては、半導体ウエハとキャップウエハ(支持基板)の接合基板の反り低減方法を述べてきたが、接合基板において反りが発生するものについても適用できることは言うまでもない。たとえば、表示素子を形成する基板(フレキシブルなものも含む)を支持基板やキャップウエハ(基板)に接合してプロセスするものについても本発明を適用できる。また、円形状の半導体ウエハだけではなく、矩形状、多角形状や楕円状の基板にも適用できるだけでなく、2つの基板が異なる形状のもの(たとえば、四角形状の基板と円形状の基板を接合した接合基板)、3つ以上の基板を接合したものについても本発明を適用できる。また、上述の各実例および実施形態の説明において、重複記載を避けるため記載しなかった内容について、お互いに矛盾がない限りにおいて適用できることも言うまでもない。
本発明は、半導体産業で用いられる接合基板を用いるウエハレベルパッケージのプロセスに利用できる。
図1は、半導体ウエハ表面へキャップウエハを接合し、裏面への貫通配線を含む再配線を実施するウエハレベルパッケージの工程フローを示す。 図2は、接合基板に適用した本発明のカットラインを示す図である。 図3は、本発明を適用した接合基板の反り量を示すグラフである。 図4は、本発明を適用した接合基板の反り量を示すグラフである。 図5は、ハーフカットをキャップウエハ内にて実施した場合(すなわち、A分割の場合)の接合基板反り量の変動を示したものである。 図6は、本発明におけるハーフカットの実施様式を示す。 図7は、本発明におけるハーフカットの別の実施様式を示す。
符号の説明
1・・・半導体ウエハ、
2・・・接合層
3・・・キャップウエハ(支持基板)
4・・・ハーフカット(分割領域)

Claims (7)

  1. 半導体ウエハを支持基板と接合した後で、支持基板と接合していない半導体ウエハの面に加工処理を行う半導体ウエハレベルパッケージの製造方法において、半導体ウエハに支持基板を接合した後に、接合した状態で支持基板または半導体ウエハの表面から一定深さのカットラインを形成し、その後で支持基板と接合していない半導体ウエハの面に加工処理を行うことを特徴とする、半導体ウエハレベルパッケージの製造方法。
  2. カットラインは、支持基板内のみまたは半導体ウエハ内のみの領域だけに存在することを特徴とする、請求項1に記載の半導体ウエハレベルパッケージの製造方法。
  3. カットラインの深さは、支持基板と半導体ウエハ間の接合層内にあり、支持基板または半導体ウエハは完全に単離していることを特徴とする、請求項1に記載の半導体ウエハレベルパッケージの製造方法。
  4. カットラインの深さは、支持基板を貫きそれに接合する半導体ウエハ内まで達しているか、または、半導体ウエハを貫きそれに接合する支持基板内にまで達しているか、のいずれかであることを特徴とする、請求項1に記載の半導体ウエハレベルパッケージの製造方法。
  5. 支持基板から一定深さのカットラインを形成した後で、半導体ウエハと接合する支持基板の面と反対の支持基板の面に保護テープを付着し、その後で支持基板と接合する半導体ウエハの面と反対の半導体ウエハの面を加工処理することを特徴とする、請求項1〜4のいずれかの項に記載の半導体ウエハレベルパッケージの製造方法。
  6. 保護テープは、UVテープまたは熱発泡テープ等の自己剥離型粘着テープ剤であることを特徴とする、請求項5に記載の半導体ウエハレベルパッケージの製造方法。
  7. 支持基板または半導体ウエハの表面から一定深さのカットラインを形成する工程において、そのカットラインの形成方法は、回転刃による機械切削、加圧水の噴射による機械切削またはレーザー照射によるレーザーダイシング、ウエットエッチング、ドライエッチングのいずれかの方法、或いはこれらを複合した方法であることを特徴とする、請求項1〜6のいずれかの項に記載の半導体ウエハレベルパッケージの製造方法。
JP2008015704A 2008-01-26 2008-01-26 半導体パッケージの製造方法 Expired - Fee Related JP5091696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008015704A JP5091696B2 (ja) 2008-01-26 2008-01-26 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008015704A JP5091696B2 (ja) 2008-01-26 2008-01-26 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2009177034A true JP2009177034A (ja) 2009-08-06
JP5091696B2 JP5091696B2 (ja) 2012-12-05

Family

ID=41031807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008015704A Expired - Fee Related JP5091696B2 (ja) 2008-01-26 2008-01-26 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5091696B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011065025A1 (ja) 2009-11-30 2011-06-03 三菱重工業株式会社 接合方法、接合装置、接合システム
WO2013161906A1 (ja) 2012-04-27 2013-10-31 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
US8889441B2 (en) 2010-03-29 2014-11-18 Hitachi, Ltd. Method for manufacturing wafer-bonded semiconductor device
JP2015076428A (ja) * 2013-10-07 2015-04-20 富士通株式会社 電子部品の製造方法
JP2015078113A (ja) * 2013-09-12 2015-04-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた搬送体
JP2016113341A (ja) * 2014-12-17 2016-06-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
US9947554B2 (en) 2016-02-19 2018-04-17 Samsung Electronics Co., Ltd. Support substrate and a method of manufacturing a semiconductor package using the same
JP2019006671A (ja) * 2017-06-22 2019-01-17 ショット アクチエンゲゼルシャフトSchott AG 部材、特に電子部材とガラス材料またはガラスセラミック材料との接合体
JP2019505471A (ja) * 2016-02-02 2019-02-28 ショット グラス テクノロジーズ (スゾウ) カンパニー リミテッドSchott Glass Technologies (Suzhou) Co., Ltd. ガラスキャリアウェハー用の低cteボロアルミノシリケートガラス
JP2020128339A (ja) * 2020-05-21 2020-08-27 ショット グラス テクノロジーズ (スゾウ) カンパニー リミテッドSchott Glass Technologies (Suzhou) Co., Ltd. ガラスキャリアウェハー用の低cteボロアルミノシリケートガラス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007238A (ja) * 1999-06-08 2001-01-12 Taishu Denno Kofun Yugenkoshi ウエハーレベルの集積回路装置のパッケージ方法
JP2004303915A (ja) * 2003-03-31 2004-10-28 Nagase & Co Ltd 半導体装置の製造方法
JP2005302761A (ja) * 2004-04-06 2005-10-27 Sony Corp 半導体装置の製造方法
JP2006270098A (ja) * 2005-03-24 2006-10-05 Memsic Inc 集積回路用ウエハレベルパッケージ
JP2007305804A (ja) * 2006-05-11 2007-11-22 Olympus Corp 半導体装置、該半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007238A (ja) * 1999-06-08 2001-01-12 Taishu Denno Kofun Yugenkoshi ウエハーレベルの集積回路装置のパッケージ方法
JP2004303915A (ja) * 2003-03-31 2004-10-28 Nagase & Co Ltd 半導体装置の製造方法
JP2005302761A (ja) * 2004-04-06 2005-10-27 Sony Corp 半導体装置の製造方法
JP2006270098A (ja) * 2005-03-24 2006-10-05 Memsic Inc 集積回路用ウエハレベルパッケージ
JP2007305804A (ja) * 2006-05-11 2007-11-22 Olympus Corp 半導体装置、該半導体装置の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011065025A1 (ja) 2009-11-30 2011-06-03 三菱重工業株式会社 接合方法、接合装置、接合システム
US8889441B2 (en) 2010-03-29 2014-11-18 Hitachi, Ltd. Method for manufacturing wafer-bonded semiconductor device
US9455229B2 (en) 2012-04-27 2016-09-27 Namiki Seimitsu Houseki Kabushiki Kaisha Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
WO2013161906A1 (ja) 2012-04-27 2013-10-31 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
JP2015078113A (ja) * 2013-09-12 2015-04-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた搬送体
CN112159100A (zh) * 2013-09-12 2021-01-01 日本电气硝子株式会社 支承玻璃基板及使用其的搬送体
JP2015076428A (ja) * 2013-10-07 2015-04-20 富士通株式会社 電子部品の製造方法
JP2016113341A (ja) * 2014-12-17 2016-06-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
JP2019505471A (ja) * 2016-02-02 2019-02-28 ショット グラス テクノロジーズ (スゾウ) カンパニー リミテッドSchott Glass Technologies (Suzhou) Co., Ltd. ガラスキャリアウェハー用の低cteボロアルミノシリケートガラス
US11059738B2 (en) 2016-02-02 2021-07-13 Schott Glass Technologies (Suzhou) Co. Ltd Low CTE boro-aluminosilicate glass for glass carrier wafers
US9947554B2 (en) 2016-02-19 2018-04-17 Samsung Electronics Co., Ltd. Support substrate and a method of manufacturing a semiconductor package using the same
JP2019006671A (ja) * 2017-06-22 2019-01-17 ショット アクチエンゲゼルシャフトSchott AG 部材、特に電子部材とガラス材料またはガラスセラミック材料との接合体
JP7166802B2 (ja) 2017-06-22 2022-11-08 ショット アクチエンゲゼルシャフト 部材、特に電子部材とガラス材料またはガラスセラミック材料との接合体
JP2020128339A (ja) * 2020-05-21 2020-08-27 ショット グラス テクノロジーズ (スゾウ) カンパニー リミテッドSchott Glass Technologies (Suzhou) Co., Ltd. ガラスキャリアウェハー用の低cteボロアルミノシリケートガラス
JP7184845B2 (ja) 2020-05-21 2022-12-06 ショット グラス テクノロジーズ (スゾウ) カンパニー リミテッド ガラスキャリアウェハー用の低cteボロアルミノシリケートガラス

Also Published As

Publication number Publication date
JP5091696B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
JP5091696B2 (ja) 半導体パッケージの製造方法
US10249672B2 (en) Image pickup apparatus, semiconductor apparatus, and image pickup unit
US8222120B2 (en) Method of dicing wafer using plasma
US8846499B2 (en) Composite carrier structure
JP5334411B2 (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
US9240398B2 (en) Method for producing image pickup apparatus and method for producing semiconductor apparatus
US9123618B2 (en) Method for producing image pickup apparatus, and method for producing semiconductor apparatus
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
JP2008521214A (ja) 半導体ウエハの薄型化
US9153528B2 (en) Chip package and method for forming the same
JP2003031524A (ja) 半導体装置およびその製造方法
JPWO2019009123A1 (ja) 基板処理方法及び基板処理システム
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
JP4725639B2 (ja) 半導体装置の製造方法
US10049909B2 (en) Wafer handler and methods of manufacture
TWI687986B (zh) 晶片封裝體的製造方法
US20140113412A1 (en) Chip package and fabrication method thereof
US9613904B2 (en) Semiconductor structure and manufacturing method thereof
US11137559B2 (en) Optical chip package and method for forming the same
JP2005129653A (ja) 半導体装置の製造方法
JP2010147358A (ja) 半導体装置の製造方法
US20220399235A1 (en) Manufacturing method for device chip
CN111199906B (zh) 芯片封装体的制造方法
CN111952166A (zh) 晶圆接合膜及制作方法
JP2010147356A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120914

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees