JP2006270098A - 集積回路用ウエハレベルパッケージ - Google Patents

集積回路用ウエハレベルパッケージ Download PDF

Info

Publication number
JP2006270098A
JP2006270098A JP2006076894A JP2006076894A JP2006270098A JP 2006270098 A JP2006270098 A JP 2006270098A JP 2006076894 A JP2006076894 A JP 2006076894A JP 2006076894 A JP2006076894 A JP 2006076894A JP 2006270098 A JP2006270098 A JP 2006270098A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor cap
conductive material
cap wafer
level package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006076894A
Other languages
English (en)
Other versions
JP4977388B2 (ja
Inventor
Yang Cao
チャオ ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memsic Inc
Original Assignee
Memsic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memsic Inc filed Critical Memsic Inc
Publication of JP2006270098A publication Critical patent/JP2006270098A/ja
Application granted granted Critical
Publication of JP4977388B2 publication Critical patent/JP4977388B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Abstract

【課題】ＩＣウエハとキャップウエハを機械的、電気的に接続語、個別化する方法を提供する。
【解決手段】ＩＣウエハ１００上の複数のダイを個別化する前に、キャップウエハ２０３をＩＣウエハの上部に取付る。キャップウエハは、ＩＣウエハに対し機械的に取り付けられると共に電気的に接続され、それからダイが個別化される。導電性経路６００は、キャップウエハを通して、キャップの上面上のウエハ接触パッド６０６とＩＣウエハ上の電気的接触点２０８との間を延びる。ＩＣウエハは、キャップウエハとは異なる技術によって製作され、これによりハイブリッドのウエハレベルパッケージを形成する。
【選択図】図８

Description

［関連出願との相互参照］
（適用なし）
［連邦補助研究または開発に関する表明］
（適用なし）
［発明の背景］
本発明は、集積回路パッケージに関し、特に集積回路用ウエハレベルパッケージに関する。集積回路（ＩＣ）はウエハとして製造され、各ウエハは多くの個別回路（ダイ）を含んでいる。製作後に、ウエハは、個別のダイに切断（“個別化”）される。各ダイは、それからプラスチック又はセラミック製のパッケージに収容されるか、セラミック製のキャップに取り付けられる。
各ダイは、いくつかの電気的接触パッドを有する。パッケージング中に、これらの接触パッドの各々は、それぞれのリード又は他の外部構造に接続される。一般的慣例では、１本のボンディングワイヤが、各接触パッドとそれぞれのリードとの間に溶接される。リード又は他の構造は、完成されたＩＣを回路基板等に、例えば半田付けによって、電気的に接続することに使用される。これらの半田接続は、しばしばＩＣと回路基板との間に底部接続を与える。
ＩＣウエハ製作は通常、ＩＣ製作の“フロントエンド”プロセスと呼ばれる。１枚のＩＣウエハは、比較的効率よく製作され得る。これは、ウエハ上の全ダイが同時に（即ち、並列に）製作されるからである。例えば、ウエハの層全体がリソグラフマスクを使用して一時に生成されるフォトリソグラフィプロセスによって製作される。かくして、１枚のＩＣウエハを製作するに必要な時間の量は、ウエハ上のダイの数と十分に無関係である。しかしながら、ダイが個別化された後に、個別のダイをパッケージングする工程（ＩＣ製作の“バックエンド”プロセス）は、各ダイが個別に（直列に）パッケージ加工されなければならないので、時間のかかる不経済なものとなる。電子産業の信頼がＩＣに置かれ、しかも毎週多数のＩＣが実装されるならば、各ＩＣのコスト低減は、実質的に総合的なコスト節減につながる。
［発明の簡単な要約］
本発明は、集積回路（ＩＣ）をウエハレベルパッケージング（ＷＬＰ）する方法を提供する。この発明の実施形態は、結果として生じるウエハレベルパッケージ型ＩＣと、チップスケールパッケージ（ＣＳＰ）型ＩＣとを含む。この発明はまた、ウエハレベルパッケージ型ハイブリッドＩＣ及びそれらの部品を製作するための方法を提供する。この発明の実施形態は、そのようなハイブリッドＩＣと、それらの部品とを含む。この発明は、伝統的なバックエンドプロセスを排除して、伝統的なマルチチップハイブリッドパッケージング法を、ウエハレベルへ、並びにチップスケールモジュールへ及ばせ、チップボンディングによる集積化を与える。
ウエハレベルパッケージ型ＩＣは、ＩＣウエハを切断する前に、即ちＩＣウエハ上の複数のダイを個別化する前に、キャップウエハをＩＣウエハに取り付けることによって作られる。キャップウエハは、ＩＣウエハ上のダイのいくつか又は全ての上に重ねられ、それからキャップウエハは、ＩＣウエハに対し機械的に取り付けられると共に電気的に接続される。キャップウエハは、平坦な（即ち、ＩＣ回路が無い）シリコン又は他の材料から構成できる。あるいは、キャップウエハは、ＩＣ回路を含むことができ、このＩＣ回路は、ＩＣウエハ上のダイに電気的に接続され得る。ＩＣウエハは、キャップウエハとは異なる技術によって製作され、これによりハイブリッドのウエハレベルパッケージを形成できる利点がある。キャップウエハがＩＣウエハに対し機械的に取り付けられると共に電気的に接続された後に、キャップウエハとＩＣウエハは切断され、個別化されたパッケージ型ＩＣを生ずる。このＩＣは、回路基板に半田付けされるか、そうでなければ搭載される。このかわりに、ＩＣウエハを切断することなく、キャップウエハは切断され、追加的な（“上層の”）１以上のキャップ（ダイ有り又は無し）を取り付けて、“多層”ＩＣを形成することを容易にする。
かくして、ＩＣウエハ上の全てのダイは、単一動作でパッケージされ、その後パッケージ加工されたダイは個別化され、ダイをパッケージに収容する時間及びコストを有意に削減する。本発明のこれら及び他の特徴、利点及び実施形態は、後続する発明の詳細な説明から、当業者にとって一層明らかになる。
この発明は、図面に関連してなされる発明の詳細な説明を参照することによって、より充分に理解される。
［発明の詳細な説明］
本発明の実施形態は、集積回路（ＩＣ）用ウエハレベルパッケージと、ウエハレベルパッケージ型ハイブリッドＩＣ及びそれらの部品を製作するための方法とを含んでいる。ウエハレベルパッケージ型ＩＣは、ＩＣウエハを切断する前に、即ちＩＣウエハ上の複数のダイを個別化する前に、半導体キャップウエハをＩＣウエハに取り付けることによって作られる。キャップウエハは、ＩＣウエハ上のダイのいくつか又は全ての上に重ねられ、それからキャップウエハは、ＩＣウエハに対し機械的に取り付けられる。例えば、これらウエハは、各ダイの近傍におけるキャップウエハ上及びＩＣウエハ上の種々の対面する場所で、半田によって互いに取り付けられる。各ダイは、キャップウエハとＩＣウエハとの間でシールされ、水分の浸入を防止する。このシールは、キャップウエハとＩＣウエハとの間の機械的取付によって与えられるか、あるいはシールと機械的取付は、別々の要素によって与えられる。
ＩＣウエハは、少なくとも１つの電気的接触点を、各ダイの付近に、又は関連して含んでいる。例えば、従来のＩＣパッケージング慣例によると、ボンディングワイヤは、これら接触点に溶接されることがある。ダイから離れたキャップウエハの側部（キャップウエハの“前側”）上に、キャップウエハは、ダイの電気的接触点の少なくともいくつかに対応した電気的接触パッドを含んでいる。導電性材料が、これらキャップウエハ接触パッドからキャップウエハを通して延びて、キャップウエハの他方の側部（キャップウエハの“後側”）上で、ＩＣウエハ上のそれぞれの電気的接触点に電気的に接続されている。キャップウエハとＩＣウエハの間の電気的接続もまた、キャップウエハのＩＣウエハへの機械的取付を与えることが好ましいが、電気的接続及び機械的取付は、別々の要素によって与えられてもよい。
オプションで、キャップウエハは、１以上のダイを含み、このダイはＩＣウエハ上のダイに対し、例えば接触パッド延長部のいくつかによって、電気的に接続され得る。ＩＣウエハは、キャップウエハとは異なる技術によって製作され、これによりハイブリッドのウエハレベルパッケージを形成できる利点がある。例えば、一方のウエハは、シリコン（Ｓｉ）、砒化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）又は他の好適な材料を使用して作成され、また他方のウエハは、これらの中の別のもの又は他の材料を使用して作成され得る。
キャップウエハがＩＣウエハに対し機械的に取り付けられると共に電気的に接続された後に、キャップウエハとＩＣウエハは切断され、個別化されたパッケージ型ＩＣを生ずる。このＩＣは、回路基板に半田付けされるか、そうでなければ搭載される。このかわりに、ＩＣウエハを切断することなく、キャップウエハは切断され、追加的な（“上層の”）１以上のキャップ（ダイ有り又は無し）を取り付けて、“多層”ＩＣを形成することを容易にする。この場合、ＩＣウエハは、トップレベルキャップが切断されると同時に又はその後に切断される。そのような多層ＩＣの各層は、異なる技術によって製作され得る。オプションで、単一ＩＣウエハ上のいくつかのダイは、単一キャップウエハによってカバーされ、ダイの水平グループを単一キャップの下に形成する。
図２〜８は、本発明の一実施形態に係るウエハレベルパッケージ型ＩＣの製作中の中間的段階を示している。図９及び１０は、図２〜８に示された段階の産物である、完成されたウエハレベルパッケージ型ＩＣを示している。
図１ａは、複数のダイ、例えばダイ１０２を含んだＩＣウエハ１００の上面図である。ダイ１０２は、デジタル又はアナログ電子部品又は回路（例えば、発光ダイオード（ＬＥＤ）、光センサ、マイクロプロセッサ、メモリ、増幅器、フィルタ又は送信器）や、微細加工型又は微小電気機械型（ＭＥＭＳ）構造体（例えば、片持ち梁式加速度計）、あるいはＩＣ要素の他のタイプ又は組み合わせを含むことができる。ＩＣウエハ１００上の全てのダイは同一であるか、ＩＣウエハ１００はダイの混合を含むことができる。ＩＣウエハ１００は、任意の受け入れ可能な材料、例えばＳｉ、ＧａＡｓ又はＧａＮを使用して製作され得る。
図２は、図１のＩＣウエハ１００の断面Ａ−Ａを通る断面図の一部分２００を示している。この部分２００は、単一の例示的ダイ２０１と、このダイの各側部にあるＩＣウエハ１００の幾分かを含んでいる。図２に示された例示的ダイ２０１は、ＩＣウエハ１００上に製作されて、ウエハスケールパッケージによって包囲されるべきＭＥＭＳセンサを含んでいる。しかしながら、ＭＥＭＳセンサダイ２０１の代わりに、ＩＣウエハ１００は、他のタイプのＩＣダイを含むことができる。更には、単一ダイ２０１ではなく、部分２００は、複数のダイ（図示せず）を含むことができる。
図１ｂは、キャップウエハ１０４の上面図である。キャップウエハ１０４は、シリコン（Ｓｉ）で製作されることが好ましいが、他の好適な材料、例えばＧａＡｓやＧａＮも受け入れ可能である。キャップウエハ１０４とＩＣウエハ１００は、同様の熱膨張係数（ＣＴＥ）を有することが好ましい。ＣＴＥが有意に不一致である場合は、小さなキャップ（例えば、キャップウエハ１０４の個別化された部分）を、ＩＣウエハ１００のそれぞれの部分に取り付ける必要がある。この代わりに、ＩＣウエハ１００が個別化され、個別のダイ１０２又はダイのグループがキャップウエハ１０４に取り付けられる。
図２は、ＩＣウエハ１００の上方に配置されたシリコンキャップウエハ１０４の断面Ｂ−Ｂを通る断面図の一部分２０２を示している。キャップウエハ１０４は、図２ではＩＣウエハ１００の上方に示されている。これは、キャップウエハ上に形成される構造体並びにそれらとＩＣウエハ上の特徴的形状との関係を説明し易くするためであるが、キャップウエハは典型的には製作中にＩＣウエハの上方に浮遊されない。キャップウエハ１０４（及び、いくつかの実施形態ではＩＣウエハ）は、ここで説明されるように新規な特徴的形状を有するが、これらのウエハ及び特徴的形状は、周知の技術を使用して製作及び加工される。
キャップウエハ１０４は、典型的にはＩＣウエハ１００とサイズ及び形状はほぼ同じであるが、キャップウエハは、ＩＣウエハよりも大きいか小さい直径、又は異なる形状を持つことができる。製作後に、結果として生ずるパッケージの高さを低減するために、キャップウエハ１０４は、例えばラップ仕上げによって、後続の処理に先行して、薄くされることが好ましい。キャップウエハ１０４並びに最終結果のキャップ及びパッケージが構造的に完全である限り、任意の厚みのキャップウエハが受け入れ可能である。キャップウエハ１０４の厚み２０４は、部分的に、キャップウエハ１０４及び最終結果のキャップのサイズ、材料、構成等に依存する。一実施形態では、キャップウエハ１０４は、約２００ミクロン以下に薄くされるが、２００ミクロンより厚いキャップウエハも受け入れ可能である。
穴、例えば穴２０６が、キャップウエハ１０４を通して、ＩＣウエハ１００上のワイヤボンディングパッド、電気的接触パッド等２０８（ここでは集合的に“接触点”と呼ばれる）に対応した場所に形成される。これら接触点２０８は、典型的にはセンサーパッド２０１と関連付けられ、そしてダイに対してＩＣウエハ１００の種々の層内の回路（図示せず）を介して電気的に接続されている。キャップウエハ１０４内の穴２０６とＩＣウエハ１００上の接触点２０８との関係は、破線２１０によって示されている。穴２０６は、任意の受け入れ可能な方法、例えばディープエッチング又はレーザ穿孔によって形成（ここでは“穿孔”と呼ばれる）され得る。
図３に示されているように、電気絶縁層３００が、穴２０６の内壁３０２を含むキャップウエハ１０４の表面上に成長又は堆積（ここでは集合的に“形成”と呼ばれる）される。絶縁層３００の組成は、キャップウエハ１０４と両立できる任意の好適な材料、例えば二酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）である。絶縁層３００は、（例えば熱成長酸化物として）成長されるか、（例えば蒸着によって）堆積されるか、あるいは任意の他の受け入れ可能な方法によって形成され得る。
図４に示されているように、絶縁層３００の一部分４００が、ドライ又はウエットエッチングによって除去される。オプションで、図５に示されているように、キャビティ５００がキャップウエハ１０４に形成され、キャップウエハがＩＣウエハ１００に取り付けられた後に、センサダイ２０１（図２）用の空間を与える。
図６に示されているように、穴２０６は導電性材料６００で満たされる。この導電性材料６００は、キャップウエハ１０４の前側６０２からキャップウエハの後側６０４に延びて、キャップウエハを通る導電性経路を創生する（“スルーホールが相互接続する”）。導電性材料６００は、任意の好適な材料、例えば金合金（例えば金−錫（ＡｕＳｎ）や、他の半田、あるいは後で熱によって追い払われる（“焼き払われる”）有機溶媒が混合された金属粉（ここでは集合的に“粉末状金属合金ペースト”と呼ばれる）、等であり得る。金属は、例えばキャップウエハ１０４上に電気メッキされる。導電性材料６００は、穴２０６を満たして、導電性材料６００がキャップウエハ１０４の後側６０４上の絶縁層３００と面一になることが好ましい。加えて、導電性材料６００は、キャップウエハ１０４の前側６０２上の絶縁層３００の、各穴２０６に隣接した一部を覆って、それぞれのウエハ接触パッド６０６を形成することが好ましい。
オプションで、穴２０６のいくつかは、導電性材料６００によって部分的にのみ満たされて、キャップウエハ１０４の厚さ方向の一部分だけを通して延びる導電性経路を創生する（図示せず）。これら穴２０６の残部は、絶縁性材料で満たされる。そのような伝導性経路は、キャップウエハ１０４の前側６０６に到達することなく、ＩＣウエハ１００内の回路をキャップウエハ１０４内の回路に電気的に接続することができる。この代わりに、そのような伝導性経路は、キャップウエハ１０４の後側６０４に到達する必要なく、キャップウエハ１０４内の回路をウエハ接触パッド６０６に電気的に接続することができる。
図７に示されているように、シールリング７００が、例えば印刷によって、キャップウエハ１０４上に各キャビティ５００を囲って形成されている。必要であれば、シールリング７００の組成に応じて、キャップウエハ１０４及び／又はＩＣウエハ１００は、キャップウエハがＩＣウエハに取り付けられるときに加熱され、シールリングを軟化、溶融又は活性化する。図８に示されているように、キャップウエハ１０４がＩＣウエハ１００に取り付けられるときに、シールリング７００は、例えばキャップ及びＩＣウエハ間の気体や水分の浸入に備えて、あるいはセンサダイを保護するために、センサダイ２０１を囲んで封止する。シールリング７００は、上から見たときに円形であるか（図示せず）、又は他の形状であり得る。シールリング７００は、接触パッドの全て又は一部を囲むことができる。即ち、ウエハに沿って任意の便利な経路に追従することができる。シールリング７００は、使用される材料に応じて密閉式とされるか、非密閉式とされる。シールリング７００は、任意の好適な材料、例えばガラス、金属、又は金属合金（例えば、金−アルミニウム（ＡｕＡｌ）、ＡｕＳｎ又は他の半田、インジウム−金−錫、アルミニウム上の銅、アルミニウム上のニッケル）によって、十分な幅７０２及び厚み（図７）で作られて、ウエハ表面上の形態学的特徴（例えばＩＣ回路）に従った均一なシールを与える。この代わりに、シールリング７００は、エポキシ樹脂や、好適なポリマー又は他の材料で作られる。
一般に、シールリング７００を通る浸入の速度は、シールリングの材料と幅に依存する。１つの実施形態では、約１００ミクロンの幅７０２を持つガラス製シールリング７００は、密閉式シールを与える。１００ミクロンより大きいか小さい他の幅７０２もまた受け入れ可能である。例えば、約２５０ミクロンの幅７０２を持つガラス製シールリング７００は、約１００ミクロンの幅を持つ同様のシールリングよりも低い率の浸入を経験する。しかしながら、ガラスの量は、ガラスのＣＴＥとキャップ又はＩＣウエハのＣＴＥとの間に有意な差がある場合には、制限されるべきである。ダイ２０１の回りの非密閉式シールが受け入れ可能な場合は、他の材料、例えば有機エポキシ樹脂が、ガラスや金属の代わりに、シールリング７００用に使用できる。
図７に示されているように、半田又は他の好適な材料（例えば伝導性ポリマー又は伝導性エポキシ樹脂）のバンプ又はドット７０４が、導電性材料６００の裏側６０４の端部上に配設されている。図７に示されているように、キャップウエハ１０４がＩＣウエハ１００に取り付けられるときに、キャップウエハ及び／又はＩＣウエハは加熱され（必要であれば、バンプ又はドット７０４の材料に依存して）、バンプ又はドットを軟化又は溶融させる。また、半田又は他の材料は、ＩＣウエハ２００上の接触点２０８に取り付けられて、電気的な接触をする。かくして、センサダイ２０１は、ウエハ接触パッド６０６に対し、そしてオプションでキャップウエハ１０４上のダイ（図示せず）に対し電気的に接続される。ダイ２０１がＩＣウエハ１００から個別化された後に、結果として生じるＩＣは、例えばウエハ接触パッド６０６を回路基板に半田付けすることによって、回路基板に対し機械的に取り付けられると共に電気的に接続される。
半田バンプ又はドット７０４によって与えられる電気的接続はまた、キャップウエハ１０４をＩＣウエハ１００に対し機械的に結合することが好ましい。シールリング７００もまた、キャップウエハ１０４をＩＣウエハ１００に対し機械的に結合することが好ましい。オプションで、半田バンプ又はドット７０４及びシールリング７００の代わりに、あるいはそれに加えて、追加的な半田バンプ又はドット、ガラスフリット、有機エポキシ樹脂、あるいは他の材料（図示せず）が、キャップウエハ１０４をＩＣウエハ１００に対し機械的に結合することに使用される。オプションで、キャップウエハ１０４がＩＣウエハ１００に取り付けられた後に、ＩＣウエハ１００は、例えばラップ仕上げによって薄くされ、結果として生じるＩＣの総合的な厚さを低減する。
キャップウエハ１０４をＩＣウエハ１００に取り付けることによって形成された構造体（図８の断面に示されたものの一部分）は、ここでは複合ウエハと呼ばれる。以下で更に詳細に論議されるように、１枚の複合ウエハは、２枚を超えるウエハを“多層”構造で含むことができる。
図８に示されているように、キャップウエハ１０４がＩＣウエハ１００に取り付けられた後に、キャップウエハ及びＩＣウエハは、例えばダイシングソーにより破線８００に沿ってＩＣウエハ１００上のダイの対の間で切断され、ＩＣウエハ１００からセンサダイ２０１を個別化する。結果として生じるＩＣ９００は、図９の断面図及び図１０の等角図に示されている。ＩＣ９００は、ベース部分９０４とキャップ９０６とを含んでいる。上述したように、ＩＣ９００はそれから、例えばウエハ接触パッド６０６を回路基板に半田付けすることによって、回路基板に対し電気的及び機械的に取り付けられる。ダイ２０１は、ワイヤボンディングやダイボンディングを使用せずに、導電性材料６００によって、ウエハ接触パッド６０６に対し電気的に接続されることが有利である。
キャビティ５００は、ダイ２０１用にシールされた環境を与える。キャップウエハ１０４は、不活性ガス、乾燥空気、他の気体、真空又は他の物質が存在する状態でＩＣウエハ１００に取り付けられ、この物質は、その後キャビティ５００内に閉じ込められる。キャップウエハ１０４がＩＣウエハ１００に取り付けられるときに、オプションで、キャップウエハとＩＣウエハ間の空間の一部又は全ては、有機接着剤又は他の充填剤で充填される。
センサダイ２０１は、半田バンプ又はドット７０４よりもシールリング７００の近くに示されているが、シールリング及び半田バンプ又はドットのそれぞれの位置は入れ換え得る（図示せず）。即ち、シールリング７００は、半田バンプ又はドット７０４よりも（センサダイ２０１に関して）外側に、例えばＩＣ９００のエッジ９０２の近くに配置され得る。キャップウエハ１０４及び／又はＩＣウエハ１００が個別化された後に、完成されたＩＣ９００のエッジ、又はエッジに近い領域となる部分９０８及び９１０で（それぞれ）キャップウエハ１０４とＩＣウエハ１００が金属化される場合（図示せず）、これらの部分９０８及び９１０は一緒に半田付けされて、ＩＣの周辺部に沿って機械的接続及び／又はシールを形成する。
前述したように、キャップウエハ１０４とＩＣウエハ１００は、異なる技術によって製作され、ハイブリッドＩＣ９００を生じることができる。例えば、ハイブリッド衛星受信器ＩＣの一実施形態は、砒化ガリウム（ＧａＡｓ）で製作された前置増幅器を含むＩＣウエハ１００と、シリコン（Ｓｉ）で製作された後段増幅器を含むキャップウエハ１０４とで作られる。前置増幅器と後段増幅器は、半田バンプ又はドット７０４によって、キャップウエハ１０４とＩＣウエハ１００の間で相互接続される。
キャップウエハ１０４とＩＣウエハ１００が組み立てられるときに、半田バンプ又はドット７０４及び（必要であれば）シールリング７００は加熱され、キャップウエハとＩＣウエハとの間の半田、ガラス、エポキシ樹脂及び／又は他の材料を軟化、溶融又は活性化する。このとき、キャップウエハとＩＣウエハは一緒に圧迫される。半田等が硬化される間に、キャップウエハ１０４とＩＣウエハ１００間の適切なギャップを維持することが考慮されるべきである。このギャップが広すぎると、半田等はＩＣウエハ１００に結合しない。一方、キャップウエハとＩＣウエハが接近しすぎて一緒に圧迫されると、半田等はウエハ間で押しつぶされ、例えば接触点２０８の境界を超えて広がってしまう。
半田等が硬化される間に適切なギャップを維持するために、キャップウエハ１０４とＩＣウエハ１００間のスペーサが使用され得る。一実施形態では、キャップウエハとＩＣウエハとが組立られるときに、別個のスペーサ（即ち、キャップウエハやＩＣウエハの一部ではないスペーサ）が、キャップウエハ１０４とＩＣウエハ１００間に挿入される。半田等が硬化された後に、スペーサは取り外される。この代わりに、スペーサは定位置に残ることができる。
本発明の他の実施形態によると、別個のスペーサを使用するよりはむしろ、代わりのキャップウエハ１０４ａが、一体化されたスペーサ１１００を伴って製作される。このスペーサは、図１１に示されるように、キャップウエハ上の他の近くの特徴的形状が盛り上がったものである。スペーサ１１００は、絶縁層（図示せず）がキャップウエハ１０４ａ上に形成される前に形成される。スペーサ１１００は、任意の適切な方法、例えば微細加工法によって、即ち追加的なリソグラフィマスクを使用して製作される（そのようなスペーサとその上の絶縁層等は、以下では単に“スペーサ”と呼ばれる）。組立中に、ＩＣウエハ１００とキャップウエハ１０４ａは、キャップウエハがスペーサ１１００に接触するまで、まとめられる。オプションで、又はその代わりに、ＩＣウエハ１００は、図２に仮想線２１２で示されるように、スペーサを含むことができる。
上述したように、１を超えるキャップウエハがＩＣウエハ上に積層され、図１２に示されるように、“多層”ＩＣ１２００を形成することができる。中間層１２０２は図９に示されたキャップ９０６と同様である。但し、この中間層は、絶縁層３００上にウエハ接触パッドを有する必要がない。その代わりに、各導電性材料６００の上部は、中間層１２０２の前側１２０４上に接触点を形成する。キャップ（最上層）１２０６は、図９に示された実施形態でキャップ９０６がベース９０４に取り付けられるのと同じ手法で、中間層１２０２に取り付けられる。図１２に示されているように、半田バンプ又はドット７０４とシールリング７００は、必要に応じて層間に使用され得る。オプションで、層１２０２，１２０６又は１２０８のいずれもが、ダイ２０１を収容するためのキャビティ５００を含むことができる。最上層１２０６は、回路基板等への接続用にウエハ接触パッド６０６を含む。導電性材料６００によって形成される導電性経路は、層１２０２，１２０６又は１２０８のいずれかの中の１以上のダイ、例えばダイ２１０に接続することができる。図１２に示された実施形態は、合計３層１２０２，１２０６及び１２０８を含むが、他の実施形態は、より多いか少ない層を含むことができる。
多層ＩＣは、複合ＭＥＭＳ又は他の集積回路構造の設計を単純化できる。例えば、１つのマスクがウエハの各層用である一連のリソグラフィマスクを使用して単一ウエハ上に複合３次元ＩＣ設計を実施する代わりに、そのような３次元設計は、一連の比較的単純な“層”（ウエハ）に分解され、そしてこれらの層は、上述したように一緒に結合されて１つの多層ＩＣになり得る。
この発明は、上述した例示的実施形態によって説明されたが、図解された実施形態に対する変形例及び代替例がここに開示された発明の概念から逸脱することなくなされることは、当業者によって理解されるであろう。例えば、シールリング７００と半田バンプ又はドット７０４は、最初にキャップウエハ１０４に取り付けられているものと説明されたが、シールリング及び／又は半田バンプ又はドットは、その代わりに又はオプションで、最初にＩＣウエハ１００に取り付けられ得る。従って、この発明は、添付の請求の範囲の精神及び範囲による以外に制限されるものとみなされるべきではない。
本発明の一実施形態に係る集積回路（ＩＣ）ウエハの上面図 本発明の一実施形態に係るキャップウエハの上面図 本発明の一実施形態に係る、製作中の一中間的段階におけるウエハレベルパッケージ型ＩＣの断面図 本発明の一実施形態に係る、製作中の一中間的段階におけるウエハレベルパッケージ型ＩＣの断面図 本発明の一実施形態に係る、製作中の一中間的段階におけるウエハレベルパッケージ型ＩＣの断面図 本発明の一実施形態に係る、製作中の一中間的段階におけるウエハレベルパッケージ型ＩＣの断面図 本発明の一実施形態に係る、製作中の一中間的段階におけるウエハレベルパッケージ型ＩＣの断面図 本発明の一実施形態に係る、製作中の一中間的段階におけるウエハレベルパッケージ型ＩＣの断面図 本発明の一実施形態に係る、製作中の一中間的段階におけるウエハレベルパッケージ型ＩＣの断面図 本発明の一実施形態に係る、完成されたウエハレベルパッケージ型ＩＣの断面図 図９のウエハレベルパッケージ型ＩＣの等角図である。 本発明の他の実施形態に係る、ウエハレベルパッケージ型ＩＣ用キャップウエハの断面図 本発明の更に他の実施形態に係る、多層ウエハレベルパッケージ型ＩＣの断面図
符号の説明
９００ ＩＣ９００
９０４ ベース部分
９０６ キャップ
６０６ ウエハ接触パッド

Claims (75)

  1. 集積回路（ＩＣ）ダイをウエハレベルパッケージングする方法であって、
    複数のダイと各ダイに関連した少なくとも１つの電気的接触点とを備えたＩＣウエハを提供する工程と、
    第１の半導体キャップウエハを提供する工程と、
    第１の半導体キャップウエハを通して、ＩＣウエハ上の電気的接触点のそれぞれに対応した位置に導電性経路を形成する工程であって、各導電性経路が、第１の半導体キャップウエハの第１の側部から第１の半導体キャップウエハの第２の側部へ延びると共に第１の半導体キャップウエハの少なくとも一部から絶縁されるようにする工程と、
    ＩＣウエハからダイを切断する前に、第１の半導体キャップウエハをＩＣウエハに取り付ける工程であって、第１の半導体キャップウエハの第１の側部上の導電性経路の端部が、ＩＣウエハ上のそれぞれの電気的接触点に電気的に接続されるようにする工程と
    を備えることを特徴とする方法。
  2. 各導電性経路を形成する工程は、
    第１の半導体キャップウエハを通して穴を穿孔する工程と、
    穿孔された穴の内壁上に絶縁層を形成して、第１の半導体キャップウエハを通る絶縁性通路を規定する工程と、
    導電性材料で絶縁性通路を埋める工程と
    を含む請求項１に記載の方法。
  3. 穿孔された穴の内壁上に絶縁層を形成する工程は、絶縁層を熱的に成長する工程を含む請求項２に記載の方法。
  4. 穿孔された穴の内壁上に絶縁層を形成する工程は、ＳｉＯ２又はＳｉＮの層を熱的に成長する工程を含む請求項２に記載の方法。
  5. 穿孔された穴の内壁上に絶縁層を形成する工程は、絶縁層を蒸着する工程を含む請求項２に記載の方法。
  6. 各絶縁性通路を埋める工程は、
    有機溶媒を含有する粉末状金属合金ペーストの混合物を絶縁性通路内に押し込む工程と、
    続いて有機溶媒を焼き払い、硬化された金属合金を残す工程と
    を含む請求項２に記載の方法。
  7. 各絶縁性通路を埋める工程は、金属で絶縁性通路を埋める工程を含む請求項２に記載の方法。
  8. 各絶縁性通路を埋める工程は、金属で絶縁性通路を電気メッキする工程を含む請求項２に記載の方法。
  9. 各絶縁性通路を埋める工程は、半田で絶縁性通路を埋める工程を含む請求項２に記載の方法。
  10. 各絶縁性通路を埋める工程は、ＡｕＳｎで絶縁性通路を埋める工程を含む請求項２に記載の方法。
  11. 絶縁された各導電性経路を形成する工程は、
    第１の半導体キャップウエハの第２の側部の少なくとも一部に、穿孔された穴に隣接して絶縁層を形成する工程と、
    絶縁層の少なくとも一部に、絶縁性通路内の導電性材料の一端に接触して導電性パッケージ接触パッドを形成する工程と
    を更に含む請求項２に記載の方法。
  12. 第１の半導体キャップウエハを通して穴を穿孔する工程は、穴をエッチングする工程を含む請求項２に記載の方法。
  13. 第１の半導体キャップウエハを通して穴を穿孔する工程は、穴をレーザ穿孔する工程を含む請求項２に記載の方法。
  14. 第１の半導体キャップウエハを提供する工程は、第１の半導体キャップウエハの第１の側部上にスペーサを形成する工程を含む請求項１に記載の方法。
  15. ＩＣウエハを提供する工程は、ＩＣウエハ上にスペーサを形成する工程を含む請求項１に記載の方法。
  16. 第１の半導体キャップウエハを提供する工程は、第１の半導体キャップウエハの第１の側部内に少なくとも１つのキャビティを形成する工程を含む請求項１に記載の方法。
  17. 第１の半導体キャップウエハをＩＣウエハに取り付ける工程は、ＩＣウエハと第１の半導体キャップウエハとの間のギャップを通る浸入に備えて、ダイの少なくともいくつかの各々を封止する工程を含む請求項１に記載の方法。
  18. 封止する工程は、キャップウエハ上又はＩＣウエハ上にガラスフリットを形成する工程を含む請求項１７に記載の方法。
  19. 封止する工程は、キャップウエハ上又はＩＣウエハ上に金属シールを形成する工程を含む請求項１７に記載の方法。
  20. 第１の半導体キャップウエハを薄くする工程を更に備える請求項１に記載の方法。
  21. 第１の半導体キャップウエハを薄くする工程は、第１の半導体キャップウエハをラップ仕上げする工程を含む請求項２０に記載の方法。
  22. ＩＣウエハを薄くする工程を更に備える請求項１に記載の方法。
  23. ＩＣウエハを薄くする工程は、ＩＣウエハをラップ仕上げする工程を含む請求項２２に記載の方法。
  24. 第１の半導体キャップウエハを複数のダイの対の間で切断することによって、第１の半導体キャップウエハを複数のＩＣキャップに分割する工程を更に備える請求項１に記載の方法。
  25. ＩＣウエハからダイを切断することによって、ダイの少なくともいくつかを個別化する工程を更に備える請求項２４に記載の方法。
  26. ＩＣウエハを提供する工程は、シリコン以外の材料で製作されたＩＣウエハを提供する工程を含む請求項１に記載の方法。
  27. ＩＣウエハを提供する工程は、ＧａＡｓで製作されたＩＣウエハを提供する工程を含む請求項１に記載の方法。
  28. 第１の半導体キャップウエハを提供する工程は、Ｓｉで製作されたキャップウエハを提供する工程を含む請求項１に記載の方法。
  29. 第１の半導体キャップウエハを提供する工程は、ＧａＡｓで製作されたキャップウエハを提供する工程を含む請求項１に記載の方法。
  30. 第１の半導体キャップウエハを提供する工程は、ＧａＮで製作されたキャップウエハを提供する工程を含む請求項１に記載の方法。
  31. 第２の半導体キャップウエハを提供する工程と、
    第２の半導体キャップウエハを通して、第１のシリコンウエハを通る導電性経路のそれぞれに対応した位置に導電性経路を形成する工程であって、第２のシリコンウエハを通る各導電性経路が、第２の半導体キャップウエハの第１の側部から第２の半導体キャップウエハの第２の側部へ延びると共に第２の半導体キャップウエハの少なくとも一部から絶縁されるようにする工程と、
    ＩＣウエハからダイを切断する前に、第２の半導体キャップウエハを第１の半導体キャップウエハに取り付ける工程であって、第２の半導体キャップウエハの第１の側部上の導電性経路の端部が、第１の半導体キャップウエハを通るそれぞれの導電性経路に電気的に接続されるようにする工程と
    を更に備える請求項１に記載の方法。
  32. 各導電性経路を形成する工程は、
    それぞれの半導体キャップウエハを通して穴を穿孔する工程と、
    穿孔された穴の内壁上に絶縁層を形成して、それぞれの半導体キャップウエハを通る絶縁性通路を規定する工程と、
    導電性材料で絶縁性通路を埋める工程と
    を含む請求項３１に記載の方法。
  33. 第２の半導体キャップウエハ上に絶縁された各導電性経路を形成する工程は、
    第２の半導体キャップウエハの第２の側部の少なくとも一部に、穿孔された穴に隣接して絶縁層を形成する工程と、
    絶縁層の少なくとも一部に、絶縁性通路内の導電性材料の一端に接触して導電性パッケージ接触パッドを形成する工程と
    を更に含む請求項３２に記載の方法。
  34. 複合ウエハであって、
    複数のダイと各ダイに関連した少なくとも１つの電気的接触点とを有するＩＣウエハの少なくとも一部と、
    第１の側部がＩＣウエハの少なくとも一部の一方の側部に固定的に取り付けられた第１の半導体キャップウエハの少なくとも一部と、
    各絶縁性通路を満たすと共に第１の半導体キャップウエハの少なくとも一部の第１の側部からその第２の側部へ延びる導電性材料と、
    第１の半導体キャップウエハの少なくとも一部の第１の側部における導電性材料の端部とＩＣウエハの少なくとも一部上のそれぞれの電気的接触パッドとの間の、各絶縁性通路用の電気的接続部とを備え、
    第１の半導体キャップウエハの少なくとも一部は、ＩＣウエハの少なくとも一部上の複数のダイの少なくともいくつかを覆い、また第１の半導体キャップウエハの少なくとも一部は、そこを通る複数の電気絶縁性通路を、ＩＣウエハの少なくとも一部上の電気的接触点の場所に対応した位置に有することを特徴とする複合ウエハ。
  35. 各電気絶縁性通路は、通路の内壁上にＳｉＯ２又はＳｉＮの絶縁層を含む請求項３４に記載のウエハレベルパッケージ。
  36. 導電性材料は、粉末状金属を含む請求項３４に記載のウエハレベルパッケージ。
  37. 導電性材料は、金属を含む請求項３４に記載のウエハレベルパッケージ。
  38. 導電性材料は、半田を含む請求項３４に記載のウエハレベルパッケージ。
  39. 導電性材料は、ＡｕＳｎを含む請求項３４に記載のウエハレベルパッケージ。
  40. 第１の半導体キャップウエハの少なくとも一部の第２の側部上に配設されると共にその第２の側部で導電性材料の端部に接続された導電性ウエハ接触パッドと、
    ウエハ接触パッドと第１の半導体キャップウエハの少なくとも一部との間の絶縁層と
    を、各絶縁性通路用に更に備える請求項３４に記載の複合ウエハ。
  41. 絶縁層は、ＳｉＯ２を含む請求項４０に記載の複合ウエハ。
  42. 第１の半導体キャップウエハの少なくとも一部は、その第１の側部上に、ＩＣウエハの少なくとも一部に接触したスペーサを有する請求項３４に記載の複合ウエハ。
  43. ＩＣウエハの少なくとも一部は、第１の半導体キャップウエハの少なくとも一部の第１の側部に接触したスペーサを有する請求項３４に記載の複合ウエハ。
  44. 第１の半導体キャップウエハの少なくとも一部は、その第１の側部内に複数のキャビティを規定し、各キャビティは少なくとも１つのダイのそれぞれに近接している請求項３４に記載の複合ウエハ。
  45. 導電性材料の端部と電気的接触点との間の各電気的接続部は、半田を含む請求項３４に記載の複合ウエハ。
  46. 導電性材料の端部と電気的接触点との間の各電気的接続部は、伝導性非金属材料を含む請求項３４に記載の複合ウエハ。
  47. 第１の半導体キャップウエハの少なくとも一部とＩＣウエハの少なくとも一部との間に複数のシールを更に備え、各シールは複数のダイのそれぞれの少なくとも１つを囲む請求項３４に記載の複合ウエハ。
  48. シールは、ガラスフリットを含む請求項４７に記載の複合ウエハ。
  49. シールは、金属シールを含む請求項４７に記載の複合ウエハ。
  50. 第１の半導体キャップウエハの少なくとも一部は、Ｓｉで製作されている請求項３４に記載の複合ウエハ。
  51. ＩＣウエハの少なくとも一部は、Ｓｉ以外の材料で製作されている請求項５０に記載の複合ウエハ。
  52. ＩＣウエハの少なくとも一部は、ＧａＡｓで製作されている請求項５０に記載の複合ウエハ。
  53. 第１の側部が第１の半導体キャップウエハの少なくとも一部の第２の側部に固定的に取り付けられた第２の半導体キャップウエハの少なくとも一部と、
    各絶縁性通路を満たすと共に第２の半導体キャップウエハの第１の側部からその第２の側部へ延びる導電性材料と、
    第２の半導体キャップウエハの少なくとも一部の第１の側部における導電性材料の端部と第１の半導体キャップウエハの少なくとも一部を通るそれぞれの対応する導電性材料との間の、第２の半導体キャップウエハの少なくとも一部を通る各絶縁性通路用の電気的接続部とを備え、
    第２の半導体キャップウエハの少なくとも一部は、そこを通る複数の電気絶縁性通路を、第１の半導体キャップを通る導電性材料の場所に対応するそれぞれの位置に有する請求項３４に記載の複合ウエハ。
  54. 第２の半導体キャップウエハの少なくとも一部の第２の側部上に配設されると共にそこを通して導電性材料の端部に接続された導電性ウエハ接触パッドと、
    ウエハ接触パッドと第２の半導体キャップウエハの少なくとも一部との間の絶縁層と
    を、第２の半導体キャップウエハの少なくとも一部を通る各絶縁性通路用に更に備える請求項５３に記載の複合ウエハ。
  55. ウエハレベルパッケージであって、
    少なくとも１つのダイとそのダイに関連した複数の電気的接触点とを有する集積回路（ＩＣ）ウエハの少なくとも一部と、
    第１の側部がＩＣウエハの少なくとも一部の一方の側部に固定的に取り付けられた第１の半導体キャップと、
    各絶縁性通路を満たすと共に第１の半導体キャップの第１の側部から第１の半導体キャップの第２の側部へ延びる導電性材料と、
    第１の半導体キャップの第１の側部における導電性材料の端部とＩＣウエハの少なくとも一部上のそれぞれの電気的接触点との間の、各絶縁性通路用の電気的接続部とを備え、
    第１の半導体キャップは、そこを通る複数の電気絶縁性通路を、ＩＣウエハの少なくとも一部上の電気的接触点の場所に対応したそれぞれの位置に有することを特徴とするウエハレベルパッケージ。
  56. 各電気絶縁性通路は、通路の内壁上にＳｉＯ２又はＳｉＮの絶縁層を含む請求項５５に記載のウエハレベルパッケージ。
  57. 導電性材料は、粉末状金属を含む請求項５５に記載のウエハレベルパッケージ。
  58. 導電性材料は、金属を含む請求項５５に記載のウエハレベルパッケージ。
  59. 導電性材料は、半田を含む請求項５５に記載のウエハレベルパッケージ。
  60. 導電性材料は、ＡｕＳｎを含む請求項５５に記載のウエハレベルパッケージ。
  61. 第１の半導体キャップの第２の側部上に配設されると共に第１の半導体キャップの第２の側部で導電性材料の端部に接続された導電性ウエハ接触パッドと、
    ウエハ接触パッドと第１の半導体キャップとの間の絶縁層と
    を、各絶縁性通路用に更に備える請求項５５に記載のウエハレベルパッケージ。
  62. 絶縁層は、ＳｉＯ２を含む請求項６１に記載のウエハレベルパッケージ。
  63. 第１の半導体キャップは、その第１の側部上に、ＩＣウエハの少なくとも一部に接触したスペーサを有する請求項５５に記載のウエハレベルパッケージ。
  64. ＩＣウエハの少なくとも一部は、第１の半導体キャップの第１の側部に接触したスペーサを有する請求項５５に記載のウエハレベルパッケージ。
  65. 第１の半導体キャップウエハは、その第１の側部内に、少なくとも１つのダイに近接して複数のキャビティを規定する請求項５５に記載のウエハレベルパッケージ。
  66. 導電性材料の端部と電気的接触点との間の電気的接続部は、半田を含む請求項５５に記載のウエハレベルパッケージ。
  67. 導電性材料の端部と電気的接触点との間の電気的接続部は、伝導性非金属材料を含む請求項５５に記載のウエハレベルパッケージ。
  68. 第１の半導体キャップとＩＣウエハの少なくとも一部との間に１つのシールを更に備えて、少なくとも１つのダイを囲む請求項５５に記載のウエハレベルパッケージ。
  69. シールは、ガラスフリットを含む請求項６８に記載のウエハレベルパッケージ。
  70. シールは、金属シールを含む請求項６８に記載のウエハレベルパッケージ。
  71. 第１の半導体キャップは、Ｓｉで製作されている請求項５５に記載のウエハレベルパッケージ。
  72. ＩＣウエハの少なくとも一部は、Ｓｉ以外の材料で製作されている請求項７１に記載のウエハレベルパッケージ。
  73. ＩＣウエハの少なくとも一部は、ＧａＡｓで製作されている請求項７１に記載のウエハレベルパッケージ。
  74. 第１の側部が第１の半導体キャップの第２の側部に固定的に取り付けられた第２の半導体キャップと、
    各絶縁性通路を満たすと共に第２の半導体キャップの第１の側部から第２の半導体キャップの第２の側部へ延びる導電性材料と、
    第２の半導体キャップの第１の側部における導電性材料の端部と第１の半導体キャップを通るそれぞれの対応する導電性経路との間の、第２の半導体キャップを通る各絶縁性通路用の電気的接続部とを更に備え、
    第２の半導体キャップは、そこを通る複数の電気絶縁性通路を、第１の半導体キャップを通る導電性材料の場所に対応したそれぞれの位置に有する請求項５５に記載のウエハレベルパッケージ。
  75. 第２の半導体キャップの第２の側部上に配設されると共にそこを通して導電性材料の端部に接続された導電性ウエハ接触パッドと、
    ウエハ接触パッドと第２の半導体キャップとの間の絶縁層と
    を、第２の半導体キャップを通る各絶縁性通路用に更に備える請求項７４に記載のウエハレベルパッケージ。
JP2006076894A 2005-03-24 2006-03-20 集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ Active JP4977388B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/088,633 2005-03-24
US11/088,633 US7262622B2 (en) 2005-03-24 2005-03-24 Wafer-level package for integrated circuits

Publications (2)

Publication Number Publication Date
JP2006270098A true JP2006270098A (ja) 2006-10-05
JP4977388B2 JP4977388B2 (ja) 2012-07-18

Family

ID=37026486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006076894A Active JP4977388B2 (ja) 2005-03-24 2006-03-20 集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ

Country Status (3)

Country Link
US (1) US7262622B2 (ja)
JP (1) JP4977388B2 (ja)
DE (1) DE102006012645B4 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270787A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置
KR100872404B1 (ko) 2007-04-26 2008-12-05 (주) 파이오닉스 웨이퍼 본딩 패키징 방법
JP2009177034A (ja) * 2008-01-26 2009-08-06 Fujikura Ltd 半導体パッケージの製造方法
JP2010005785A (ja) * 2007-02-22 2010-01-14 Denso Corp 半導体装置およびその製造方法
JP2010517322A (ja) * 2007-01-31 2010-05-20 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ウェハボンディング間隙内に形成されるチップ冷却用流路
JP2011139018A (ja) * 2009-12-04 2011-07-14 Denso Corp 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
JP2017106827A (ja) * 2015-12-10 2017-06-15 株式会社デンソー ウェハレベルパッケージ装置
JP2020520128A (ja) * 2017-05-16 2020-07-02 レイセオン カンパニー 酸化物接合ウエハスタックにおけるダイ封入
JP2020136573A (ja) * 2019-02-22 2020-08-31 三菱重工業株式会社 マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法
WO2023209926A1 (ja) * 2022-04-28 2023-11-02 三菱電機株式会社 半導体装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495462B2 (en) * 2005-03-24 2009-02-24 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes
US20060284313A1 (en) * 2005-06-15 2006-12-21 Yongqian Wang Low stress chip attachment with shape memory materials
US7485956B2 (en) * 2005-08-16 2009-02-03 Tessera, Inc. Microelectronic package optionally having differing cover and device thermal expansivities
US20070048887A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy
JP4834369B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US7524693B2 (en) * 2006-05-16 2009-04-28 Freescale Semiconductor, Inc. Method and apparatus for forming an electrical connection to a semiconductor substrate
US7605019B2 (en) * 2006-07-07 2009-10-20 Qimonda Ag Semiconductor device with stacked chips and method for manufacturing thereof
US7344959B1 (en) * 2006-07-25 2008-03-18 International Business Machines Corporation Metal filled through via structure for providing vertical wafer-to-wafer interconnection
JP5064768B2 (ja) * 2006-11-22 2012-10-31 新光電気工業株式会社 電子部品および電子部品の製造方法
JP5179046B2 (ja) * 2006-11-22 2013-04-10 新光電気工業株式会社 電子部品および電子部品の製造方法
SE533579C2 (sv) * 2007-01-25 2010-10-26 Silex Microsystems Ab Metod för mikrokapsling och mikrokapslar
DE102008000261B4 (de) * 2007-02-22 2012-09-13 Denso Corporation Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007060632A1 (de) * 2007-12-17 2009-06-18 Robert Bosch Gmbh Verfahren zum Herstellen eines Kappenwafers für einen Sensor
US20090181500A1 (en) * 2008-01-15 2009-07-16 Jochen Kuhmann Fabrication of Compact Semiconductor Packages
US7851925B2 (en) * 2008-09-19 2010-12-14 Infineon Technologies Ag Wafer level packaged MEMS integrated circuit
US8426233B1 (en) * 2009-01-09 2013-04-23 Integrated Device Technology, Inc. Methods of packaging microelectromechanical resonators
US7776649B1 (en) * 2009-05-01 2010-08-17 Powertech Technology Inc. Method for fabricating wafer level chip scale packages
DE102009047592B4 (de) 2009-12-07 2019-06-19 Robert Bosch Gmbh Verfahren zur Herstellung eines Siliziumzwischenträgers
DE102010039057B4 (de) 2010-08-09 2018-06-14 Robert Bosch Gmbh Sensormodul
CN102050418B (zh) * 2010-09-30 2013-01-09 北京大学 一种三维集成结构及其生产方法
DE102010063471B4 (de) * 2010-12-20 2019-01-24 Robert Bosch Gmbh Mikroelektromechanisches Element
TW201250947A (en) * 2011-05-12 2012-12-16 Siliconware Precision Industries Co Ltd Package structure having a micromechanical electronic component and method of making same
KR101632249B1 (ko) * 2011-10-31 2016-07-01 인텔 코포레이션 멀티 다이 패키지 구조들
US9105751B2 (en) 2011-11-11 2015-08-11 International Business Machines Corporation Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure
US8629036B2 (en) 2011-11-11 2014-01-14 International Business Machines Corporation Integrated semiconductor devices with amorphous silicon beam, methods of manufacture and design structure
US8546240B2 (en) 2011-11-11 2013-10-01 International Business Machines Corporation Methods of manufacturing integrated semiconductor devices with single crystalline beam
US9142693B2 (en) * 2012-04-12 2015-09-22 Sae Magnetics (H.K.) Ltd. Optoelectronic package and method for making same
US9682854B2 (en) 2015-04-10 2017-06-20 Memsic, Inc Wafer level chip scale packaged micro-electro-mechanical-system (MEMS) device and methods of producing thereof
US10354910B2 (en) 2016-05-27 2019-07-16 Raytheon Company Foundry-agnostic post-processing method for a wafer
CN106517085B (zh) * 2016-12-30 2019-01-08 苏州晶方半导体科技股份有限公司 Mems传感器封装结构及其形成方法
US10784103B2 (en) * 2017-09-19 2020-09-22 Mgi Tech Co., Ltd. Water level sequencing flow cell fabrication
CN110627013A (zh) * 2018-06-22 2019-12-31 日月光半导体制造股份有限公司 电气装置及其制造方法
US10643957B2 (en) 2018-08-27 2020-05-05 Nxp B.V. Conformal dummy die
US20220021179A1 (en) * 2020-07-20 2022-01-20 Apple Inc. Photonic Integrated Circuits with Controlled Collapse Chip Connections

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453440A (en) * 1987-08-25 1989-03-01 Hitachi Ltd Three-dimensional semiconductor integrated circuit device
JPH05291388A (ja) * 1991-12-16 1993-11-05 Motorola Inc 半導体ウエハ・レベル・パッケージ
JP2001068616A (ja) * 1999-07-23 2001-03-16 Agilent Technol Inc ウエハパッケージの製造方法
JP2004235440A (ja) * 2003-01-30 2004-08-19 Mitsubishi Electric Corp マイクロパッケージとその製造方法
JP2005506701A (ja) * 2001-10-17 2005-03-03 ハイマイト アクティーゼルスカブ １つ又は複数のスルーホールを備えた半導体構造
JP2005251898A (ja) * 2004-03-03 2005-09-15 Mitsubishi Electric Corp ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子
JP2005538570A (ja) * 2002-09-06 2005-12-15 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． ガラス状材料からなる平面基板の構造化方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000186931A (ja) * 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
PL365959A1 (en) 1999-07-16 2005-01-24 Hybrid Micro Technologies Aps Hybrid integration of active and passive optical components on an si-board
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
US6900532B1 (en) 2000-09-01 2005-05-31 National Semiconductor Corporation Wafer level chip scale package
DE10101875B4 (de) * 2001-01-16 2006-05-04 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE10141571B8 (de) * 2001-08-24 2005-05-25 Schott Ag Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
US6786654B2 (en) 2002-08-21 2004-09-07 Hymite A/S Encapsulated optical fiber end-coupled device
US6656827B1 (en) * 2002-10-17 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical performance enhanced wafer level chip scale package with ground
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US6856717B2 (en) 2003-03-24 2005-02-15 Hymite A/S Package with a light emitting device
US7115997B2 (en) * 2003-11-19 2006-10-03 International Business Machines Corporation Seedless wirebond pad plating

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453440A (en) * 1987-08-25 1989-03-01 Hitachi Ltd Three-dimensional semiconductor integrated circuit device
JPH05291388A (ja) * 1991-12-16 1993-11-05 Motorola Inc 半導体ウエハ・レベル・パッケージ
JP2001068616A (ja) * 1999-07-23 2001-03-16 Agilent Technol Inc ウエハパッケージの製造方法
JP2005506701A (ja) * 2001-10-17 2005-03-03 ハイマイト アクティーゼルスカブ １つ又は複数のスルーホールを備えた半導体構造
JP2005538570A (ja) * 2002-09-06 2005-12-15 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． ガラス状材料からなる平面基板の構造化方法
JP2004235440A (ja) * 2003-01-30 2004-08-19 Mitsubishi Electric Corp マイクロパッケージとその製造方法
JP2005251898A (ja) * 2004-03-03 2005-09-15 Mitsubishi Electric Corp ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517322A (ja) * 2007-01-31 2010-05-20 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ウェハボンディング間隙内に形成されるチップ冷却用流路
JP2010005785A (ja) * 2007-02-22 2010-01-14 Denso Corp 半導体装置およびその製造方法
US8619003B2 (en) 2007-03-26 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with wireless communication
JP2008270787A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置
US8902123B2 (en) 2007-03-26 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with wireless communication
KR100872404B1 (ko) 2007-04-26 2008-12-05 (주) 파이오닉스 웨이퍼 본딩 패키징 방법
JP2009177034A (ja) * 2008-01-26 2009-08-06 Fujikura Ltd 半導体パッケージの製造方法
JP2011139018A (ja) * 2009-12-04 2011-07-14 Denso Corp 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
JP2017106827A (ja) * 2015-12-10 2017-06-15 株式会社デンソー ウェハレベルパッケージ装置
JP2020520128A (ja) * 2017-05-16 2020-07-02 レイセオン カンパニー 酸化物接合ウエハスタックにおけるダイ封入
JP2020136573A (ja) * 2019-02-22 2020-08-31 三菱重工業株式会社 マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法
JP7242342B2 (ja) 2019-02-22 2023-03-20 三菱重工業株式会社 マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法
WO2023209926A1 (ja) * 2022-04-28 2023-11-02 三菱電機株式会社 半導体装置
JP7471538B2 (ja) 2022-04-28 2024-04-19 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20060216856A1 (en) 2006-09-28
US7262622B2 (en) 2007-08-28
DE102006012645B4 (de) 2010-06-02
DE102006012645A1 (de) 2006-10-12
JP4977388B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
JP4977388B2 (ja) 集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ
US7295029B2 (en) Chip-scale package for integrated circuits
US7495462B2 (en) Method of wafer-level packaging using low-aspect ratio through-wafer holes
US7507603B1 (en) Etch singulated semiconductor package
US20100087024A1 (en) Device cavity organic package structures and methods of manufacturing same
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
EP1543556A2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3726579B2 (ja) 半導体装置およびその製造方法
US8062929B2 (en) Semiconductor device and method of stacking same size semiconductor die electrically connected through conductive via formed around periphery of the die
US7285844B2 (en) Multiple internal seal right micro-electro-mechanical system vacuum package
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
JP2005019966A (ja) 半導体装置及びその製造方法
US20210323816A1 (en) Through-substrate conductor support
KR100608611B1 (ko) 비아 홀을 이용한 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US8110447B2 (en) Method of making and designing lead frames for semiconductor packages
JP2006186357A (ja) センサ装置及びその製造方法
US8564115B2 (en) Package structure having micro-electromechanical element
CN108807197B (zh) 具有侧壁金属化部的芯片封装
CN112582436A (zh) 集成电路封装、晶片组合件及生产所述晶片组合件的方法
JP2006126212A (ja) センサ装置
WO2009145726A1 (en) Micro electro mechanical device package and method of manufacturing a micro electro mechanical device package
CN117878111A (zh) 一种光电合封结构及其制备方法
US20050214978A1 (en) Lower profile flexible substrate package for electronic components
KR101123798B1 (ko) 웨이퍼 레벨 칩 스케일 패키지의 제조방법
KR20090089579A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4977388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250