DE102008000261B4 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102008000261B4
DE102008000261B4 DE102008000261A DE102008000261A DE102008000261B4 DE 102008000261 B4 DE102008000261 B4 DE 102008000261B4 DE 102008000261 A DE102008000261 A DE 102008000261A DE 102008000261 A DE102008000261 A DE 102008000261A DE 102008000261 B4 DE102008000261 B4 DE 102008000261B4
Authority
DE
Germany
Prior art keywords
substrate
regions
semiconductor device
conductive
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008000261A
Other languages
English (en)
Other versions
DE102008000261A1 (de
Inventor
Tetsuo Fujii
Kazuhiko Sugiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007257840A external-priority patent/JP4792143B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008000261A1 publication Critical patent/DE102008000261A1/de
Application granted granted Critical
Publication of DE102008000261B4 publication Critical patent/DE102008000261B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

Halbleitervorrichtung, die aufweist: ein erstes Substrat (B1–B4, B6–B8, B10, B11), das aus einem Halbleiter besteht und eine Mehrzahl von ersten Bereichen (Bs) aufweist, wobei die ersten Bereiche (Bs) voneinander isoliert sind und in einem Oberflächenabschnitt des ersten Substrats (B1–B4, B6–B8, B10, B11) angeordnet sind und wobei jeder erste Bereich (Bs) ein Halbleiterbereich ist; und ein zweites Substrat (C1–C8, C10–C14), das eine elektrische Leitfähigkeit aufweist und eine Mehrzahl von zweiten Bereichen (Ce) und eine Mehrzahl von Isolationsgräben (31, 43) aufweist, wobei jeder Isolationsgraben (31, 43) das zweite Substrat (C1–C8, C10–C14) derart durchdringt, dass die zweiten Bereiche (Ce) voneinander isoliert sind, und wobei jeder zweite Bereich (Ce) ein leitfähiger Bereich ist, wobei das erste Substrat (B1–B4, B6–B8, B10, B11) ein Trägersubstrat bereitstellt und das zweite Substrat (C1–C8, C10–C14) ein Abdecksubstrat bereitstellt, das zweite Substrat (C1–C8, C10–C14) derart mit dem ersten Substrat (B1–B4, B6–B8, B10, B11) verbunden ist, dass...

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • Zum Beispiel offenbaren die JP 2004-333133 A und die US 6 936 491 B2 jeweils eine Halbleitervorrichtung und ihr Herstellungsverfahren, in welchen eine Verkapselungsabdeckung für jedes von verschiedenen Elementen vorgesehen ist, die auf einer Oberflächenschicht eines Halbleiterträgersubstrats ausgebildet sind, um die Elemente zu schützen.
  • Die 26A und 26B zeigen eine Halbleitervorrichtung (Trägheitskraftsensor), die in der JP 2004-333133 A offenbart ist. 26A zeigt eine Draufsicht des Trägheitskraftsensors. 26B zeigt eine Querschnittsansicht, die entlang der Linie XXVIB-XXVIB von 26A genommen ist. In der folgenden Beschreibung wird eine horizontale Richtung in den 26A und 26B als ”seitlich” angenommen. Eine Richtung, die senkrecht zu der seitlichen Richtung ist, wird als ”länglich” angenommen.
  • Der Trägheitskraftsensor in den 26A und 26B ist mit einer Vorrichtungsschicht 11 versehen. Die Vorrichtungsschicht ist integral mit einer Feder 1, einem Anker 2, einem Träger 3, einer Masseneinheit 4, Inselelektroden 7a und 7b und einem Rahmen 10 ausgebildet. Ein unteres Substrat 12 und ein oberes Substrat 13 sind mit unteren bzw. oberen Oberflächen der Vorrichtungsschicht 11 verbunden. Die Vorrichtungsschicht 11 ist zwischen den Substraten 12 und 13 verkapselt.
  • Die Inselelektrode 7a (Elektrode für eine bewegliche Elektrode) verbindet eine bewegliche Elektrode 5 elektrisch nach außen. Die Inselelektrode 7b (Elektrode für eine feste Elektrode) verbindet eine feste Elektrode 6 elektrisch nach außen. Obere Oberflächen der Inselelektroden 7a und 7b sind mit Elektrodenanschlussflächen 8 zum elektronischen Verbinden mit externen Vorrichtungen versehen. Das obere Substrat 13 ist mit Durchgangslöchern 9 versehen, die den Elektrodenanschlussflächen 8 entsprechen. Die Elektrodenanschlussflächen 8 liegen nach außen frei. Obgleich es nicht gezeigt ist, sind die Elektrodenanschlussflächen 8 über eine Drahtkontaktierung über die Durchgangslöcher 9 mit externen ICs usw. verbunden.
  • Auf dem Trägheitskraftsensor ist, wie es in den 26A und 26B gezeigt ist, der Anker 2 an dem unteren Substrat 12 befestigt (mit diesem verbunden). Die Inselelektroden 7a und 7b und der Rahmen 10 sind an den Substraten 12 und 13 befestigt (mit diesen verbunden). Die Feder 1, der Träger 3 und die Masseneinheit 4 sind nicht mit den Substraten 12 und 13 verbunden. Jeder Träger 3 wird von dem entsprechenden Anker 2 gehalten. Die Masseneinheit 4 wird von zwei Trägern 3 seitlich und verschiebbar gehalten. Die Feder 1 verbindet entsprechend den Anker 2 mit der Inselelektrode 7a. Die Feder 1 verbindet ebenso den Anker 2 elektrisch mit der Inselelektrode 7a.
  • Wenn es längs betrachtet wird, sind beide Seiten der Masseneinheit 4 mit den beweglichen Elektroden 5 versehen. Die feste Elektrode 6 ist für die Inselelektrode 7b für eine feste Elektrode vorgesehen. An beiden Seiten der Masseneinheit 4 liegen die bewegliche Elektrode 5 und die feste Elektrode 6 seitlich einander gegenüber. Wenn eine Trägheitskraft seitlich auf den Trägheitskraftsensor ausgeübt wird, bewegt die Trägheitskraft die Masseneinheit 4 seitlich und ändert die seitliche Positionsbeziehung (den Abstand) zwischen der beweglichen Elektrode 5 und der festen Elektrode 6. Ein Ändern des Abstands ändert ebenso eine Kapazität zwischen der beweglichen Elektrode 5 und der festen Elektrode 6. Eine Kapazitätsänderung kann verwendet werden, um die Trägheitskraft zu erfassen, die auf den Trägheitskraftsensor ausgeübt wird.
  • Der Trägheitskraftsensor in den 26A und 26B verwendet die Inselelektroden 7a und 7b, die elektrisch voneinander isoliert sind. Die bewegliche Elektrode 5, die für die Masseneinheit 4 vorgesehen ist, ist elektrisch mit der Inselelektrode 7a für die bewegliche Elektrode über den Träger 3, den Anker 2 und die Feder 1 in dieser Reihenfolge verbunden. Die Inselelektrode 7a ist elektrisch über die Elektrodenanschlussfläche 8 auf der oberen Oberfläche der Inselelektrode 7a und die Drahtkontaktierung (nicht gezeigt) über das Durchgangsloch 9 mit einem externen IC usw. verbunden. Die feste Elektrode 6 für eine feste Elektrode ist für die Inselelektrode 7b vorgesehen. Die feste Elektrode 6 ist über die Inselelektrode 7b, die Elektrodenanschlussfläche 8 darauf und die Drahtkontaktierung (nicht gezeigt) über das Durchgangsloch 9 elektrisch mit einem externen IC oder anderswo verbunden.
  • Wie es zuvor erwähnt worden ist, verwendet der Trägheitskraftsensor in den 26A und 26B die Drahtkontaktierung an den Elektrodenanschlussflächen 8 auf den Inselelektroden 7a und 7b über die Durchgangslöcher 9 in dem oberen Substrat 13 für eine elektrische Verbindung mit einem externen IC usw. Jedoch erfordert die Drahtkontaktierung, dass das Durchgangsloch 9 groß genug für ein Kontaktierungswerkzeug ist, um einen Kontakt mit dem oberen Substrat 13 zu vermeiden. Die Chipabmessung erhöht sich demgemäß, um ein Kostenproblem zu verursachen. Wie es aus 26B zu sehen ist, macht die zuvor erwähnte Struktur ein Face-Down-Kontaktieren (Kugelkontaktieren) schwierig, was Montageeinschränkungen verursacht.
  • Daher ist es für eine Halbleitervorrichtung erforderlich, in welcher eine Verkapselungsabdeckung für verschiedene Elemente vorgesehen ist, die auf einer Oberflächenschicht eines Halbleiterträgersubstrats ausgebildet sind, die Elemente zu schützen, eine kleine Vorrichtung billig herzustellen, ein Face-Down-Kontaktieren zuzulassen und Montageeinschränkungen zu verringern.
  • Die US 2004 0126 920 A1 offenbart eine Halbleitervorrichtung, insbesondere einen Mikro-Trägheitssensor und dessen Herstellung, wobei die Halbleitervorrichtung ein erstes Substrat mit ersten Bereichen und ein zweites Substrat mit zweiten Bereichen aufweist. In dem zweiten Substrat ist eine Metallverdrahtung auf einer Innenwand eines Grabens angeordnet ist. Der Graben stellt jedoch keinen Isolationsgraben zum Isolieren der zweiten Bereiche dar.
  • Die DE 10 2006 012 645 A1 bezieht sich auf ein Gehäuse für integrierte Schaltungen auf Wafer-Ebene und offenbart, dass leitfähiges Material über eine Wafer-Kontaktfläche elektrisch mit einem Halbleiterplättchen verbunden ist. Das leitfähige Material ist mit dem Halbleiterplättchen, das ebenfalls elektrische Leitfähigkeit aufweist, in einem Graben angeordnet. Damit aber stellt der Graben keinen Isolationsgraben zum Isolieren der zweiten Bereiche dar.
  • Die US 6 777 263 B1 bezieht sich auf eine Filmabscheidung zum Verbessern des Versiegelungsergebnisses eines Gehäuses auf Wafer-Ebene mit Mikroabdeckung und Durchgangsöffnungen, und offenbart, dass ein Durchgangskontakt bzw. eine Durchkontaktierung aus Gold besteht. Die Durchkontaktierung mit somit elektrischer Leitfähigkeit ist auf der Innenwand eines Grabens angeordnet. Damit aber stellt der Graben keinen Isolationsgraben zum Isolieren der zweiten Bereiche bereit.
  • Die EP 1 071 126 A2 betrifft ebenfalls ein Gehäuse auf Wafer-Ebene mit Durchgangsöffnungen, und offenbart, dass sich leitfähige Durchgangsöffnungen durch ein zweites Substrat erstrecken. Die leitfähigen Durchgangsöffnungen mit elektrischer Leitfähigkeit sind in Gräben angeordnet. Damit aber stellen die Gräben keinen Isolationsgraben zum Isolieren der zweiten Bereiche dar.
  • Die US 2005 0170 609 A1 offenbart, dass ein durchgehendes Loch mit einer Elektrode gefüllt ist. Damit aber stellt das durchgehende Loch keinen Isolationsgraben zum Isolieren der zweiten Bereiche dar.
  • Eine weitere Halbleiteranordnung ist aus der US 2005 0260 783 A1 bekannt.
  • Im Hinblick auf das zuvor beschriebene Problem, ist es eine Aufgabe der vorliegenden Erfindung, eine alternative Halbleitervorrichtung zu schaffen und ein alternatives Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale des Anspruchs 1 oder 18.
  • Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: ein erstes Substrat, das aus einem Halbleiter besteht und eine Mehrzahl von ersten Bereichen aufweist, wobei die ersten Bereiche voneinander isoliert sind und in einem Oberflächenbereich des ersten Substrats angeordnet sind und wobei jeder erste Bereich ein Halbleiterbereich ist; und ein zweites Substrat, das eine elektrische Leitfähigkeit aufweist und eine Mehrzahl von zweiten Bereichen und eine Mehrzahl von Isolationsgräben aufweist, wobei jeder Isolationsgraben das zweite Substrat derart durchdringt, dass die zweiten Bereiche voneinander isoliert sind, und wobei jeder zweite Bereich ein leitfähiger Bereich ist. Das erste Substrat sieht ein Trägersubstrat vor und das zweite Substrat sieht ein Abdecksubstrat vor. Das zweite Substrat ist derart mit dem ersten Substrat verbunden, dass ein verkapselter Raum zwischen einem vorbestimmten Oberflächenbereich des ersten Substrats und des zweiten Substrats vorgesehen ist und die zweiten Bereiche beinhalten einen leitfähigen Extraktions- bzw. Auskopplungsbereich, welcher mit einem entsprechenden ersten Bereich gekoppelt ist.
  • In der Vorrichtung bedeckt das Abdecksubstrat den vorbestimmten Oberflächenbereich des ersten Substrats und schützt diesen, auf welchem verschiedene Elemente auszubilden sind. Eine Seite des leitfähigen Extraktionsbereichs ist mit dem ersten Bereich verbunden und die andere Seite des leitfähigen Extraktionsbereichs liegt nach außerhalb der Vorrichtung, so dass zum Beispiel ein Kontaktierungsdraht oder ein Element für ein Face-Down-Kontaktieren (das heißt eine Kontaktierungskugel) mit der anderen Seite des leitfähigen Extraktionsbereichs verbunden sein kann. Daher können verschiedene Elemente auf dem ersten Bereich über den leitfähigen Extraktionsbereich mit einer externen Schaltung gekoppelt sein, ohne ein Durchgangsloch für den Kontaktierungsdraht auszubilden. Demgemäß können Abmessungen der Vorrichtung minimiert werden und werden Herstellungskosten der Vorrichtung verringert. Weiterhin ist das zweite Substrat keine Schicht auf dem ersten Substrat, sondern ein unabhängiges Substrat. Demgemäß kann eine Dicke des zweiten Substrats derart zweckmäßig festgelegt werden, dass eine Festigkeit des zweiten Substrats sichergestellt werden kann. Weiterhin kann das zweite Substrat einfach durch ein herkömmliches Verarbeitungsverfahren verarbeitet werden, so dass die Herstellungskosten der Vorrichtung ebenso verringert werden.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer Halbleitervorrichtung auf: Vorbereiten eines ersten Substrats, das aus einem Halbleiter besteht, wobei das erste Substrat eine Mehrzahl von ersten Bereichen beinhaltet, welche voneinander isoliert sind und in einem Oberflächenbereich des ersten Substrats angeordnet sind, und wobei jeder erste Bereich ein Halbleiterbereich ist; Vorbereiten eines zweiten Substrats, das eine elektrische Leitfähigkeit aufweist und eine Mehrzahl von zweiten Bereichen und eine Mehrzahl von Isolationsgräben beinhaltet, wobei jeder Isolationsgraben das zweite Substrat derart durchdringt, dass die zweiten Bereiche voneinander isoliert sind, und wobei jeder zweite Bereich ein leitfähiger Bereich ist; derartiges Verbinden des zweiten Substrats mit dem ersten Substrat, dass ein verkapselter Raum zwischen einem vorbestimmten Oberflächenbereich des ersten Substrats und des zweiten Substrats ausgebildet wird; und derartiges elektrisches Koppeln von einem der zweiten Bereiche und einem entsprechenden der ersten Bereiche, dass der eine der zweiten Bereiche einen leitfähigen Extraktionsbereich vorsieht. Das erste Substrat sieht ein Trägersubstrat vor und das zweite Substrat sieht ein Abdecksubstrat vor.
  • Das vorhergehende Verfahren schafft die Halbleitervorrichtung, deren Abmessungen minimiert werden können und Herstellungskosten der Vorrichtung werden verringert. Weiterhin kann eine Festigkeit des zweiten Substrats sichergestellt werden. Weiterhin kann das zweite Substrat einfach durch ein herkömmliches Verarbeitungsverfahren verarbeitet werden, so dass die Herstellungskosten der Vorrichtung ebenso verringert werden.
  • Die vorliegende Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben.
  • Es zeigt:
  • 1eine Querschnittsansicht einer Halbleitervorrichtung 100 als Beispiel;
  • 2A bis 2C ein Verfahren zum Vorbereiten des Trägersubstrats, welches dazu dient, das Trägersubstrat B1 vorzubereiten, das mit dem Abdecksubstrat C1 der Halbleitervorrichtung 100 in 1 zu verbinden ist;
  • 3A bis 3D Verfahren zum Vorbereiten des Abdecksubstrats C1, das mit dem Trägersubstrat B1 in 1 zu verbinden ist;
  • 4A bis 4D Verfahren zum Vorbereiten des Abdecksubstrats C1, das mit dem Trägersubstrat B1 in 2 zu verbinden ist;
  • 5A bis 5D ein anderes Vorbereitungsverfahren für das Abdecksubstrat C1;
  • 6A und 6B ein Substratkontaktierungsverfahren und das Verfahren eines Kontaktierens des Trägersubstrats B1 und des Abdecksubstrats C1, die in dem vorhergehenden Verfahren vorbereitet worden sind;
  • 7A und 7B die Halbleitervorrichtung gemäß einem weiteren Aufbau, in welchen 7A schematisch eine Querschnittsansicht einer Halbleitervorrichtung 110 zeigt und 7B schematisch eine Draufsicht von dieser zeigt
  • 8A und 8B ein Trägersubstrat B10 der Halbleitervorrichtung 110, in welchen 8A eine Querschnittsansicht des Trägersubstrats B10 zeigt und 8B eine Draufsicht von diesem zeigt;
  • 9A und 9B ein Abdecksubstrat C10 der Halbleitervorrichtung 110, in welchen 9A eine Querschnittsansicht des Abdecksubstrats C10 zeigt und 9B eine Draufsicht des Abdecksubstrats C10 zeigt;
  • 10A bis 10D Querschnittsansichten des Herstellungsverfahrens für die Halbleitervorrichtung 110, die Verfahren entsprechen, in welchen 10A bis 10D Verfahren zum Vorbereiten des Trägersubstrats B10 zeigen, bevor es mit dem Abdecksubstrat C10 der Halbleitervorrichtung 110 verbunden wird;
  • 11A bis 11C Querschnittsansichten des Herstellungsverfahrens für die Halbleitervorrichtung 110, die Verfahren entsprechen, in welchen 11A bis 11C Verfahren zum Vorbereiten des Abdecksubstrats C10 zeigen, bevor es mit dem Trägersubstrat B10 der Halbleitervorrichtung 110 verbunden wird;
  • 12A und 12B Querschnittsansichten des Herstellungsverfahrens für die Halbleitervorrichtung 110, die Verfahren entsprechen, in welchen 12A und 12B ein Substratkontaktierungsverfahren zum Kontaktieren des Trägersubstrats B10 mit dem Abdecksubstrat C10 zeigen, die in den vorhergehenden Verfahren vorbereitet worden sind;
  • 13 die Halbleitervorrichtung gemäß noch einem weiteren Aufbau und schematisch eine Querschnittsansicht einer Halbleitervorrichtung 111;
  • 14 ein Verfahren zum Herstellen einer Halbleitervorrichtung 111 und eine Querschnittsansicht des Trägersubstrats B11, bevor es mit dem Abdecksubstrat C10 verbunden wird;
  • 15 die Halbleitervorrichtung gemäß noch einem weiteren Aufbau und schematisch eine Querschnittsansicht einer Halbleitervorrichtung 112;
  • 16A bis 16D ein Verfahren zum Herstellen der Halbleitervorrichtung 112, in welchem 16A bis 16D Querschnittsansichten von Verfahren zum Vorbereiten eines Abdecksubstrats C11 zeigen, bevor es mit dem Trägersubstrat B1 verbunden wird;
  • 17A und 17B ein Verfahren zum Herstellen der Halbleitervorrichtung 112, in welchem 17A und 17B Verfahren zum Kontaktieren des Trägersubstrats B1 mit dem Abdecksubstrat C11 zeigen;
  • 18A und 18B Ausgestaltungen der Halbleitervorrichtung 112 und schematische Querschnittsansichten von Halbleitervorrichtungen 113 und 114;
  • 19 eine schematische Querschnittsansicht einer Halbleitervorrichtung 101, die einen MEMS-Resonator aufweist;
  • 20A bis 20C die Halbleitervorrichtung, die ein Infrarotsensorelement aufweist, in welchen 20A eine schematische Querschnittsansicht einer Halbleitervorrichtung 102 zeigt, 20B eine vergrößerte Ansicht um das Infrarotsensorelement zeigt, die von einer gestrichelten Linie F in 20A umgeben ist, und 20C eine schematische Draufsicht eines teilweisen Gestaltung von 20B zeigt;
  • 21 eine schematische Querschnittsansicht einer Halbleitervorrichtung 103 gemäß noch einem weiteren Aufbau;
  • 22 eine schematische Querschnittsansicht eines Abdecksubstrats C5 und einer Ausgestaltung des Abdecksubstrats;
  • 23 eine schematische Querschnittsansicht einer Halbleitervorrichtung 104, die ein Abdecksubstrat C6 verwendet, und eine weitere Ausgestaltung des Abdecksubstrats;
  • 24 eine schematische Querschnittsansicht einer Halbleitervorrichtung 105 gemäß der Erfindung, die ein Abdecksubstrat C7 verwendet, und noch eine weitere Ausgestaltung des Abdecksubstrats;
  • 25A und 25B noch eine weitere Ausgestaltung des Abdecksubstrats gemäß der Erfindung, in welchen 25A eine schematische Querschnittsansicht einer Halbleitervorrichtung 106 zeigt, die ein Abdecksubstrat C8 verwendet, und 25B ein primäres Substrat C8a für ein Abdecksubstrat-Vorbereitungsverfahren zeigt, bevor das Abdecksubstrat C8 ausgebildet wird; und
  • 26A und 26B eine herkömmliche Halbleitervorrichtung (einen Trägheitskraftsensor), in welchen 26A eine Draufsicht des Trägheitskraftsensors zeigt und 26B eine Querschnittsansicht zeigt, die entlang der Linie XXVIA-XXVIA von 26A genommen ist.
  • 1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 100 als Beispiel.
  • Die Halbleitervorrichtung 100 in 1 beinhaltet ein Halbleiter-Träger- bzw. Basis- bzw. Sockelsubstrat 131 und ein leitfähiges Abdecksubstrat C1, das mit dem Trägersubstrat B1 verbunden ist.
  • Das Trägersubstrat B1 der Halbleitervorrichtung 100 in 1 ist ein SOI- bzw. Silizium-auf-Isolator-Substrat, das einen eingebetteten Oxidfilm 20 aufweist. Das Trägersubstrat B1 beinhaltet den eingebetteten Oxidfilm 20, der zwischen einer SOI-Schicht 21 und einem Trägersubstrat 22 beidseitig bedeckt ist. Isolierte und getrennte mehrere Sockelhalbleiterbereiche Bs sind auf einer Oberflächenschicht des Trägersubstrats B1 ausgebildet. Entsprechend einem Beispiel, das nicht den Gegenstand der vorliegenden Erfindung bildet sondern deren Erläuterung dient, gehört der Sockelhalbleiterbereich Bs der Halbleitervorrichtung 100 in 1 zu der SOI-Schicht 21 und ist durch einen Graben 23, der den eingebetteten Oxidfilm 20 erreicht, von Nachbarschaften getrennt.
  • Die Halbleitervorrichtung 100 in 1 ist ähnlich zu der Halbleitervorrichtung (dem Trägheitskraftsensor) in den 26A und 26B und beinhaltet ein Sensorelement für eine mechanische Größe, das eine Trägheitskraft verwendet. Mehrere Sockelhalbleiterbereiche Bs sind auf der Oberflächenschicht des Trägersubstrats B1 ausgebildet, um das Sensorelement für eine mechanische Größe zum Messen von Beschleunigungen oder Winkelgeschwindigkeiten aufzubauen. In 1 gehört ein Sockelhalbleiterbereich Bs1 zu den Sockelhalbleiterbereichen Bs für das Trägersubstrat B1. Der Sockelhalbleiterbereich Bs1 ist ein beweglicher Halbleiterbereich und ist durch Durchführen eines Opferschichtätzens auf einem Teil des eingebetteten Oxidfilms 20 ausgebildet. Der Sockelhalbleiterbereich Bs1 beinhaltet eine verschiebbar ausgebildete bewegliche Elektrode Em. Ein weiterer Sockelhalbleiterbereich Bs2 in 1 ist ein fester Halbleiterbereich, der eine feste Elektrode Es beinhaltet, die der beweglichen Elektrode Ein gegenüberliegt. Von oben betrachtet ist das Sensorelement für eine mechanische Größe der Halbleitervorrichtung 100 ähnlich zu der in den 26A und 26B aufgebaut und ist in 1 nicht dargestellt. Die Querschnittsansicht von 1 zeigt zwei bewegliche Halbleiterbereiche Bs1 und zwei feste Halbleiterbereiche Bs2. Von oben betrachtet bilden die zwei Bereiche jeweils eine durchgängige Einheit. Die Halbleitervorrichtung 100 bildet eine Kapazität zwischen gegenüberliegenden Flächen für die bewegliche Elektrode Em des beweglichen Halbleiterbereichs Bs1 und der festen Elektrode Es des festen Halbleiterbereichs Bs2 aus. Die bewegliche Elektrode Em wird in Übereinstimmung mit der ausgeübten mechanischen Größe senkrecht zu der gegenüberliegenden Oberfläche verschoben. Die Kapazität ändert sich in Übereinstimmung mit einer Änderung des Abstands zwischen der beweglichen Elektrode Em und der festen Elektrode Es. Die Kapazitätsänderung wird gemessen, um die ausgeübte mechanische Größe zu erfassen.
  • Hierbei kann in dem folgenden Merkmal ein anderes Teil als ein Schaltungsausbildungsbereich aus einkristallinem Silizium oder polykristallinem Silizium bestehen.
  • Wie es in 1 gezeigt ist beinhaltet das Abdecksubstrat C1 der Halbleitervorrichtung 100 ein einkristallines Siliziumsubstrat 30, in dem mehrere leitfähige Abdeckbereiche Ce ausgebildet sind. Die leitfähigen Abdeckbereiche Ce sind durch einen Isolations- und Trenngraben 31 getrennt, der das Abdecksubstrat C1 (das einkristalline Siliziumsubstrat 30) durchdringt. Das Abdecksubstrat C1 beinhaltet eine Vertiefung 32, die einer bestimmten Fläche R1 der Oberflächenschicht auf dem Trägersubstrat B1 gegenüberliegt. Von dem Abdecksubstrat C1 bezeichnet das Bezugszeichen 33 eine Oberflächenschutzschicht, die aus Siliziumoxid bzw. SiO2 usw. besteht. Das Bezugszeichen 34 bezeichnet eine Elektrodenanschlussfläche, die aus Aluminium bzw. Al usw. besteht.
  • Wie es in 1 gezeigt ist, ist das Abdecksubstrat C1 mit der Vertiefung 32 versehen, um die bewegliche Elektrode Em des Trägersubstrats B1 zu bedecken. Das Abdecksubstrat C1 ist um die Vertiefung 32 mit dem Trägersubstrat B1 verbunden, um eine Kontaktierungsoberfläche D1 auszubilden. Die Kontaktierungsoberfläche D1 zwischen dem Trägersubstrat B1 und dem Abdecksubstrat C1 ist ausgebildet, um in der bestimmten Fläche R1 des Trägersubstrats B1 kreisförmig zu sein. Wenn das Trägersubstrat B1 und das Abdecksubstrat C1 verbunden sind, sind Räume 23 und 32 zwischen der Oberfläche der bestimmten Fläche R1 des Trägersubstrats B1 und der Vertiefung 32 des Abdecksubstrats C1 ausgebildet. Die Räume 23 und 32 sind abgedichtet, um in hohem Maße Vakuum zu sein. Nach einem Verbinden der Substrate, wie es zuvor erwähnt worden ist, dienen bestimmte leitfähige Abdeckbereiche Ce1 und Ce2 in 1 als leitfähige Leiterbereiche, die mit den Sockelhalbleiterbereichen Bs1 bzw. Bs2 elektrisch verbunden sind. Die leitfähigen Leiterbereiche Ce1 und Ce2 sind mit dem beweglichen Halbleiterbereich Bs1 bzw. dem festen Halbleiterbereich Bs2 des Trägersubstrats B1 verbunden.
  • Auf der Halbleitervorrichtung 100 in 1 ist das leitfähige Abdecksubstrat C1 mit dem Trägersubstrat B1 verbunden und dient als eine Verkapselungsabdeckung zum Schützen des Sensorelements für eine mechanische Größe, die auf der bestimmten Fläche R1 der Oberflächenschicht für das Trägersubstrat B1 ausgebildet ist.
  • Die isolierten und getrennten leitfähigen Abdeckbereiche Ce sind auf dem Abdecksubstrat C1 ausgebildet. Die bestimmten leitfähigen Abdeckbereiche Ce1 und Ce2 sind elektrisch mit den bestimmten isolierten und getrennten Sockelhalbleiterbereichen Bs1 und Bs2 verbunden, die auf dem Trägersubstrat B1 ausgebildet sind. Die leitfähigen Abdeckbereiche Ce1 und Ce2 dienen als leitfähige Leiterbereiche. Die Halbleitervorrichtung 100 in 1 lässt eine derartige Verbindung, wie zum Beispiel eine Drahtkontaktierung, zu den leitfähigen Leiterbereichen Ce1 und Ce2 (die Elektrodenanschlussflächen 24 entsprechen) zu, die von der Oberfläche, die der Kontaktierungsoberfläche zwischen dem Trägersubstrat B1 und dem Abdecksubstrat C1 gegenüberliegt, nach außen freiliegen. Dies ist ein Unterschied zu der herkömmlichen Halbleitervorrichtung, wie sie in 26B gezeigt ist. Auf diese Weise kann die Halbleitervorrichtung 100 in 1 eine elektrische Verbindung mit den Sensorelementen für eine mechanische Größe, die auf der bestimmten Fläche R1 der Oberflächenschicht für das Trägersubstrat B1 ausgebildet sind, über die leitfähigen Leiterbereiche Ce1 und Ce2 bilden. Unterschiedlich zu der herkömmlichen Halbleitervorrichtung in 26A muss die Halbleitervorrichtung 100 in 1 kein großes Durchgangsloch in dem Abdecksubstrat zur Drahtkontaktierung ausbilden. Da die Chipabmessung verringert werden kann, kann die Halbleitervorrichtung miniaturisiert und billig hergestellt werden. Weiterhin kann die Halbleitervorrichtung 100 ein Face-Down-Kontaktieren (Kugelkontaktieren) zum elektrischen Verbinden mit leitfähigen Leiterbereichen Ce1 und Ce2 (die Elektrodenanschlussflächen 34 entsprechen) verwenden, die nach außerhalb des Abdecksubstrats C1 freiliegen, und Montageeinschränkungen verringern.
  • Das Abdecksubstrat C1 der Halbleitervorrichtung 100 ist nicht auf dem Trägersubstrat B1 abgeschieden, sondern ist durch Verarbeiten eines einzigen Substrats ausgebildet, wie es später beschrieben wird. Zum Beispiel kann das Abdecksubstrat irgendeine Dicke aufweisen, was es ermöglicht, eine hohe Festigkeit sicherzustellen. Ein allgemeines Substratausbildungsverfahren kann verwendet werden, um einfach verschiedene Strukturen (die zu beschreiben sind) auf dem Abdecksubstrat C1 auszubilden. Herstellungskosten können verringert werden, um verglichen mit einem Fall zum Beispiel eines Ausbildens der Verkapselungsabdeckung als eine Abscheidungsschicht auf dem Trägersubstrat B1 eine billige Halbleitervorrichtung vorzusehen.
  • Wie es zuvor erwähnt worden ist, schützt die Halbleitervorrichtung 100 das Sensorelement für eine mechanische Größe, die auf der Oberflächenschicht des Halbleiterträgersubstrats B1 ausgebildet ist. Die Halbleitervorrichtung 100 beinhaltet die Verkapselungsabdeckung (das Substrat) C1, das auf dem Sensorelement für eine mechanische Größe des Trägersubstrats B1 vorgesehen ist. Die Halbleitervorrichtung 100 kann billig hergestellt werden, um eine kleine Abmessung aufzuweisen, und ist imstande, von Face-Down-kontaktiert zu werden, um Montageeinschränkungen zu verringern.
  • Das Folgende beschreibt ein Verfahren zum Herstellen der Halbleitervorrichtung 100 in 1. Die 2A bis 6B zeigen Querschnittsansichten der Halbleitervorrichtung 100, die Verfahrensschritte eines Beispielverfahrens zum Herstellen der Halbleitervorrichtung 100 entsprechen.
  • Die 2A bis 2C zeigen ein Verfahren zum Vorbereiten eines Trägersubstrats. Das Verfahren besteht darin, das Trägersubstrat B1 vorzubereiten, das mit dem Abdecksubstrat C1 der Halbleitervorrichtung 100 in 1 zu verbinden ist.
  • Wie es in 2A gezeigt ist, wird zuerst ein SOI-Substrat B1a vorbereitet. Das SOI-Substrat B1a beinhaltet den eingebetteten Oxidfilm 20, der zwischen der SOI-Schicht 21 und dem Trägersubstrat 22 beidseitig umfasst ist. Zum Beispiel wird eine Substratkontaktierungstechnologie verwendet, um das SOI-Substrat B1a auszubilden. Der eingebettete Oxidfilm 20 ist ein Siliziumoxid- bzw. SiO2-Film. Das Trägersubstrat 22 ist ein einkristallines Siliziumsubstrat mit dem spezifischen Widerstand von 0,001 Ωcm bis 1 Ωcm. Die SOI-Schicht 21 wird zum Ausbilden von verschiedenen Elementen verwendet. Die SOI-Schicht 21 ist eine hoch konzentrierte einkristalline Siliziumschicht, die Arsen bzw. As, Phosphor bzw. P usw. enthält, mit einer Dicke von 1 bis 50 μm und einem spezifischen Widerstand von 0,001 Ωcm bis 1 Ωcm. Die Dicke der SOI-Schicht ist für die Halbleitervorrichtung 100 in 1, an der das Sensorelement für eine mechanische Größe ausgebildet ist, 10 μm bis 20 μm. In 1 wird ein Teil des Sockelhalbleiterbereichs Bs als der bewegliche Halbleiterbereich Bs1 und der feste Halbleiterbereich Bs2 verwendet, an denen die bewegliche Elektrode Ein bzw. die feste Elektrode Es ausgebildet werden. Genauer gesagt weist die SOI-Schicht 21 vorzugsweise eine so hohe Störstellendichte wie möglich, das heißt einen kleinen spezifischen Widerstand, auf.
  • Wie es in 2B gezeigt ist, werden die Fotolithografie- und Tiefätzverfahren verwendet, um den Graben 23 auszubilden, der eine ungefähr senkrechte Wand aufweist und den eingebetteten Oxidfilm 20 erreicht. Der Graben 23 teilt die SOI-Schicht 21, um mehrere Sockelhalbleiterbereiche Bs auszubilden, die von Nachbarschaften isoliert und getrennt sind. Die Sockelhalbleiterbereiche Bs sind auf der Oberflächenschicht des SOI-Substrats B1a ausgebildet.
  • Wie es in 2C gezeigt ist, wird ein Fluorwasserstoff- bzw. HF-Gas verwendet, um den eingebetteten Oxidfilm 20, der aus SiO2 besteht, durch den Graben 23 teilweise zu ätzen. Das Ätzen bildet den beweglichen Halbleiterbereich Bs1, der die bewegliche Elektrode Em aufweist, und den fasten Halbleiterbereich Bs2, der die feste Elektrode Es aufweist, usw. Das Ätzen muss durchgeführt werden, um den eingebetteten Oxidfilm 20 unter der beweglichen Elektrode Em des beweglichen Halbleiterbereichs Bs1 vollständig zu beseitigen, wie es in 2C gezeigt ist.
  • Auf diese Weise bereitet das Verfahren in den 2A bis 2C das Trägersubstrat B1 vor, das mit dem Abdecksubstrat C1 zu verbinden ist.
  • Die 3A bis 3D und 4A bis 4D veranschaulichen Verfahren zum Vorbereiten des Abdecksubstrats C1, das mit dem Trägersubstrat B1 in 1 zu verbinden ist.
  • Das Verfahren in den 3A und 3B bildet die Vertiefung 32 in 1 auf der Oberfläche S1, das heißt auf einer Seite eines primären Substrats C1a, aus, das in dem Abdecksubstrat C1 auszubilden ist. Die Oberfläche S1 ist mit dem Trägersubstrat B1 zu verbinden.
  • Wie es in 3A gezeigt ist, wird das primäre Substrat C1a vorbereitet. Zum Beispiel beinhaltet das primäre Substrat C1a das einkristalline Siliziumsubstrat 30, das hoch konzentriertes Arsen bzw. As und Phosphor bzw. P gemäß der Kristallausrichtung (100) enthält und den spezifischen Widerstand von 0,001 Ωcm bis 1 Ωcm aufweist. Wenn ein Teil des leitfähigen Abdeckbereichs Ce in 1 als die leitfähigen Leiterbereiche Ce1 und ce2 verwendet wird, weist das einkristalline Siliziumsubstrat 30 vorzugsweise eine so hohe Störstellendichte wie möglich, das heißt einen kleinen spezifischen Widerstand, auf. Die thermische Oxidation wird dann durchgeführt, um den Siliziumoxid- bzw. SiO2-Film 35 mit einer Dicke von 0,1 μm bis 1 μm auszubilden. Die Fotolithografie- und Ätzverfahren werden dann verwendet, um den SiO2-Film 35 für ein bestimmtes Muster teilweise zu beseitigen. Wie es in 3B gezeigt ist, wird der bestimmte gemusterte SiO2-Film 35 verwendet, um das primäre Substrat C1a trocken zu ätzen und die Vertiefung 32 so tief wie 0,1 μm bis 10 μm auszubilden.
  • Die 3C und 3D und 4A zeigen ein Verfahren zum Ausbilden eines primären Isolationsgrabens. Der primäre Isolationsgraben 31a wird mit einer gegebenen Tiefe von der Seite S1 des primären Substrats C1a ausgebildet, an der die Vertiefung 32 ausgebildet wird. Der primäre Isolationsgraben 31a ist in dem Isolations- und Trenngraben 31 in 1 auszubilden.
  • Nach einem Beseitigen des SiO2-Films 35 wird, wie es in 3C gezeigt ist, eine bestimmt gemusterte Maske erneut auf der Seite S1 des primären Substrats C1a ausgebildet. Die Fotolithografie- und Tiefätzverfahren werden verwendet, um einen Graben 36, der eine ungefähr senkrechte Wand aufweist, auf die gleiche Weise wie ein Ausbilden des Grabens 23 auf dem SOI-Substrat B1a in 2B auszubilden. Wie es in 3D gezeigt ist, wird dann die thermische Oxidation durchgeführt, um einen Siliziumoxid- bzw. SiO2-Film 37 auszubilden. Der Graben 36 ist mit dem SiO2-Film 37 eingebettet, um den primären Isolationsgraben 31a auszubilden. Anstelle der thermischen Oxidation kann ein CVD- bzw. chemisches Dampfphasenabscheidungs-Verfahren usw. verwendet werden, um den Graben 36 mit dem SiO2-Film 37 einzubetten, um den primären Isolationsgraben 31a auszubilden.
  • Wie es in 4A gezeigt ist, wird das Trockenätzverfahren zum Zurückätzen verwendet, um den SiO2-Film 37 von dem primären Substrat C1a in 3D zu beseitigen, so dass der SiO2-Film lediglich in dem primären Isolationsgraben 31a bleibt.
  • Ein Verfahren zum Ausbilden eines Abdecksubstrats in 4B verdünnt das primäre Substrat C1a durch Schleifen von ihm von der Oberfläche S2 davon, bis eine Kante des primären Isolationsgrabens 31a freiliegt. Das Verfahren bildet das primäre Substrat C1a in dem Abdecksubstrat C1 aus, das die bestimmte Tiefe aufweist, wie es in 1 gezeigt ist. Das Verfahren bildet den primären Isolationsgraben 31a in dem Isolations- und Trenngraben 31 aus, der das Abdecksubstrat C1 in 1 durchdringt. Das Verfahren bildet gleichzeitig mehrere leitfähige Abdeckbereiche Ce auf dem Abdecksubstrat C1 aus. Die leitfähigen Abdeckbereiche Ce sind durch den Isolations- und Trenngraben 31 isoliert und getrennt und werden teilweise als die leitfähigen Leiterbereiche Ce1 und Ce2 zum elektrischen Verbinden mit dem Trägersubstrat B1 verwendet. Das primäre Substrat C1a kann nicht nur durch Schleifen, sondern ebenso durch Abrasion, Ätzen und eine Kombination von diesen verdünnt werden.
  • Wie es in 4C gezeigt ist, wird das CVD-Verfahren verwendet, um einen SiO2-Film als einen Oberflächenschutzfilm 33 in 1 auf der Oberfläche S2 des Abdecksubstrats C1 auszubilden. Anstelle des CVD-Verfahrens kann die thermische Oxidation usw. verwendet werden, um den SiO2-Film 33 auszubilden. In diesem Fall muss ein Rückätzverfahren verwendet werden, um den SiO2-Film zu beseitigen, der auf der Oberfläche S1 des Abdecksubstrats C1 ausgebildet ist.
  • 4D zeigt das Abdecksubstrat C1 umgedreht.
  • Ein Kontaktloch ist in dem SiO2-Film 33 ausgebildet, der auf der Oberfläche S2 des Abdecksubstrats C1 ausgebildet ist. Das Kontaktloch dient zum elektrischen Verbinden des einkristallinen Siliziumsubstrats 30. Zum Beispiel wird das Zerstäubungsverfahren usw. verwendet, um einen Aluminium- bzw. Al-Film abzuscheiden, welcher dann gemustert wird, um eine Elektrodenanschlussfläche 34 und eine Verdrahtungsschicht (nicht gezeigt) auszubilden. Die Elektrodenanschlussfläche 34 kann über dem Kontaktloch ausgebildet sein. Alternativ kann die Elektrodenanschlussfläche 34 an irgendeiner Position mit einer Verdrahtung (nicht gezeigt) ausgebildet sein.
  • Die Verfahren in den 3 und 4 bereiten das Abdecksubstrat C1 vor, das die Oberfläche S1 als eine Kontaktierungsoberfläche aufweist, die mit dem Trägersubstrat B1 zu verbinden ist.
  • Die 5A bis 5D veranschaulichen ein weiteres Vorbereitungsverfahren für das Abdecksubstrat C1.
  • Ein Verfahren zum Ausbilden eines primären Isolationsgrabens in 5A bereitet das primäre Substrat C1a vor, das in dem Abdecksubstrat C1 auszubilden ist, das das einkristalline Siliziumsubstrat 30 aufweist. Die Verfahren, die für die 3C, 3D und 4A beschrieben sind, werden verwendet, um den primären Isolationsgraben 31a, der eine bestimmte Tiefe aufweist, auf einer Oberfläche S3 des primären Substrats C1a auszubilden. Der primäre Isolationsgraben 31a ist in dem Isolations- und Trenngraben 31 in 1 auszubilden.
  • Wie es in 5B gezeigt ist, werden die Verfahren, die für die 4C und 4D beschrieben sind, verwendet, um den SiO2-Film 33, der in der Oberflächenschutzschicht 33 in 1 ausgebildet ist, die Elektrodenanschlussfläche 34 und die Verdrahtungsschicht (nicht gezeigt) auf der Oberfläche S3 des primären Substrats C1a auszubilden.
  • Ein Verfahren zum Ausbilden eines Abdecksubstrats in 5C schleift das primäre Substrats C1a von der Oberfläche S4, um eine Kante des primären Isolationsgrabens 31a freizulegen. Der primäre Isolationsgraben 31a wird in dem Isolations- und Trenngraben 31 ausgebildet. Das primäre Substrat C1a wird in dem Abdecksubstrat C1 ausgebildet. Die leitfähigen Abdeckbereiche Ce werden durch den Isolations- und Trenngraben 31 isoliert und getrennt und gleichzeitig auf dem Abdecksubstrat C1 ausgebildet.
  • Ein Vertiefungsausbildungsverfahren in 5D bildet die Vertiefung 32 auf der Oberfläche S4 des Abdecksubstrats C1 aus.
  • Die Verfahren in den 5A bis 5D bereiten das Abdecksubstrat C1 vor, das die Kontaktierungsoberfläche auf der Oberfläche S4 aufweist, die mit dem Trägersubstrat B1 zu verbinden ist.
  • Ein Substratkontaktierungsverfahren in den 6A und 6B verbindet das Trägersubstrat B1 mit dem Abdecksubstrat C1, das in den vorhergehenden Verfahren vorbereitet worden ist.
  • Wie es in 6A gezeigt ist, werden beide Substrate derart angeordnet, dass die Vertiefung 32 des Abdecksubstrats der bestimmten Fläche R1 des Trägersubstrats B1 gegenüberliegt, an der das Sensorelement für eine mechanische Größe auszubilden ist. Wie es in 6B gezeigt ist, ist das Abdecksubstrat C1 um die Vertiefung 32 mit dem Trägersubstrat B1 verbunden. Ein Silizium- bzw. Si-Fusionskontaktieren bzw. -bonden kann zwischen dem Trägersubstrat B1 und dem Abdecksubstrat C1 verwendet werden, da beide Substrate aus Silizium bestehen. Das Si-Fusionskontaktieren kann durch Sicherstellen der Leitfähigkeit auf der Kontaktierungsoberfläche D1 das Trägersubstrat B1 und das Abdecksubstrat C1 fest verbinden. Das Si-Fusionskontaktieren kann ebenso vollständig die Räume 23 und 32, die durch die Oberfläche der bestimmten Fläche R1 auf dem Trägersubstrat B1 und der Oberfläche der Vertiefung 32 auf dem Abdecksubstrat C1 ausgebildet sind, verkapseln.
  • Das Si-Fusionskontaktieren kann bei einer hohen Temperatur zwischen 800 und 1200°C oder bei einer normalen Temperatur zwischen Raumtemperatur und 500°C durchgeführt werden. Das Letztere ist bevorzugter. Die Halbleitervorrichtung 100 in 1 beinhaltet das Sensorelement für eine mechanische Größe, das für eine kleine Größe einer Signalausgabe ausgelegt ist und misst eine Beschleunigungs- oder Winkelgeschwindigkeitsausgabe unter Verwendung einer Kapazitätsänderung auf der Grundlage einer Verschiebung zwischen den gegenüberliegenden Elektroden Em und Es. Ein Herstellen eines hochgenauen Sensorelements für eine mechanische Größe erfordert ein Minimieren einer Temperaturspannung, die aufgrund eines Verbindens mit dem Abdecksubstrat C1 auf dem Trägersubstrat B1 erzeugt wird. Demgemäß ist das Verbinden ungefähr bei Raumtemperatur bevorzugt. Wenn das Trägersubstrat B1 mit dem Abdecksubstrat C1 verbunden wird, bewirkt das Si-Fusionskontaktieren bei Normaltemperatur weniger Temperatureinschränkungen bezüglich Herstellungsverfahren als die bei einer hohen Temperatur. Zum Beispiel können verschiedene Elemente auf dem Trägersubstrat B1 und dem Abdecksubstrat C1 ausgebildet werden, bevor sie miteinander verbunden werden.
  • Im Folgenden wird beschrieben, wie das Si-Fusionskontaktieren genauer bei einer normalen Temperatur durchgeführt wird, um das Trägersubstrat B1 und das Abdecksubstrat C1 miteinander zu verbinden, wie es in den 6A und 6B gezeigt ist. Nachdem das Trägersubstrat B1 und das Abdecksubstrat C1 gemäß den zuvor erwähnten Verfahren vorbereitet worden sind, werden beide Substrate in einer Vakuumkammer angeordnet. Unter Verwendung eines Edelgases, wie zum Beispiel Argon, wird ein Zerstäubungsätzen oder ein Ionenstrahlätzen geringfügig an den Verbindungsoberflächen von beiden Substraten angewendet. Das Abdecksubstrat C1 weist seine Verbindungsoberfläche auf, die den Seiten S1 und S4 entspricht, an denen die Vertiefung 32 ausgebildet ist. Das Trägersubstrat B1 weist seine Verbindungsoberfläche auf, an der das Sensorelement für eine mechanische Größe ausgebildet ist. Dieses Verfahren beseitigt einen natürlichen Oxidfilm, der auf den Oberflächen ausgebildet ist, oder adsorbiert das Wasser, ein organisches Molekül (eine Verunreinigung) usw. Als Ergebnis werden Si-Atome, die Bindungen aufweisen, auf jeder Siliziumoberfläche freigelegt. Die Oberfläche wird aktiv, um eine Bindungskraft mit den anderen Si-Atomen zu erhöhen. Das Verfahren ordnet die Siliziumoberflächen des Trägersubstrats B1 und des Abdecksubstrats C1 an, wie es in 6A gezeigt ist. Beide Oberflächen werden bei einer normalen Temperatur kontaktiert, während der Vakuumzustand aufrechterhalten wird. Siliziumatome auf den Oberflächen werden in einer Einheit miteinander verbunden und sehen eine starke Bindung vor.
  • Wenn das Trägersubstrat B1 und das Abdecksubstrat C1 aus Silizium bzw. Si bestehen, kann es bevorzugt sein, nicht nur das Silizium-Fusionskontaktieren, sondern ebenso ein eutektisches Gold/Silizium- bzw. Au/Si-Kontaktieren zu verwenden. Dieses Verfahren kann ebenso fest das Trägersubstrat B1 und das Abdecksubstrat C1 auf der Verbindungsoberfläche D1 verbinden, während die Leitfähigkeit sichergestellt wird. Das Verfahren kann die Räume 23 und 32 vollständig verkapseln, die durch die bestimmte Fläche R1 des Trägersubstrats B1 und die Vertiefung 32 des Abdecksubstrats ausgebildet sind. Entsprechend einem Beispiel, das nicht den Gegenstand der vorliegenden Erfindung bildet sondern deren Erläuterung dient, können das Trägersubstrat B1 und das Abdecksubstrat C1 unter Verwendung eines leitfähigen Klebstoffs, wie zum Beispiel einer Silber- bzw. Ag-Paste, miteinander verbunden werden. Der leitfähige Klebstoff kann für die anderen Materialien als Silizium bzw. Si verwendet werden, wie es für das Trägersubstrat und das Abdecksubstrat verwendet wird.
  • Das Trägersubstrat B1 und das Abdecksubstrat C1 können fest verbunden werden, um die Räume 23 und 32 zu verkapseln, die durch die bestimmte Fläche R1 des Trägersubstrats B1 und die Vertiefung 32 des Abdecksubstrats ausgebildet sind. Weiterhin sind die leitfähigen Leiterbereiche Ce1 und Ce2 elektrisch mit den entsprechenden Sockelhalbleiterbereichen Bs1 und Bs2 verbunden. Die Elektrodenanschlussfläche 34, die auf der Oberfläche des Abdecksubstrats C1 ausgebildet ist, kann verwendet werden, um eine Ausgabe aus dem Sensorelement für eine mechanische Größe, das auf dem Trägersubstrat B1 ausgebildet ist, nach außen zu übertragen.
  • Die Verfahren in den 2A bis 6B können die Halbleitervorrichtung 100 in 1 herstellen. Um das Herstellungsverfahren der Halbleitervorrichtung 100 in 1 zu beschreiben, behandelt die Beschreibung über die 2A bis 6B das Verfahren eines Herstellens des Bereichs um die bestimmte Fläche R1 des Trägersubstrats B1, an der das Sensorelement für eine mechanische Größe ausgebildet ist. Unterschiedliche Elemente oder Schaltungen können in einem anderen Bereich des Trägersubstrats B1 ausgebildet sein. Tatsächlich wird das Trägersubstrat B1 als ein einzelner Wafer verarbeitet, um mehrere hundert Chips auszubilden, von denen jeder die Halbleitervorrichtung 100 enthält.
  • Im Folgenden werden mehrere Beispiele der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel gemäß unterschiedlichen Aufbauten beschrieben.
  • Die 7A und 7B veranschaulichen die Halbleitervorrichtung gemäß einem weiteren Aufbau. 7A zeigt schematisch eine Querschnittsansicht einer Halbleitervorrichtung 110. 7B zeigt schematisch eine Draufsicht davon. Der Querschnittsansicht in 7A ist entlang der Linie VIIA-VIIA von 7B genommen und ist entlang der Schnittlinie zur Einfachheit einer Erläuterung zweckmäßig skaliert und vereinfacht. Die gegenseitig entsprechenden Teile der Halbleitervorrichtung 110 in den 7A und 7B und der Halbleitervorrichtung 100 in 1 sind mit den gleichen Bezugszeichen bezeichnet. 7B vereinfacht die bewegliche Elektrode Em und die feste Elektrode Es für die Halbleitervorrichtung 110. Tatsächlich wechseln sich beide Elektroden ab, wie es in den 26A und 26B gezeigt ist.
  • Die 8A und 8B zeigen ein Trägersubstrat B10 der Halbleitervorrichtung 110 in den 7A und 7B. 8A zeigt eine Querschnittsansicht des Trägersubstrats B10. 8B zeigt eine Draufsicht davon. Die 9A und 9B zeigen ein Abdecksubstrat C10 der Halbleitervorrichtung 110 in den 7A und 7B. 9A zeigt eine Querschnittsansicht des Abdecksubstrats C10. 9B zeigt eine Draufsicht des Abdecksubstrats C10. In den 7A bis 9B entsprechen die Querschnittsansichten, die durch die 7A, 8A und 9A bezeichnet sind, und die Draufsichten, die durch die 7B, 8B und 9B bezeichnet sind, einander. Die Schnittlinien, die durch die strichpunktierten Linien VIIA-VIIA, VIIIA-VIIIA und IXA-IXA gezeigt sind, entsprechen ebenso einander.
  • Auf der Halbleitervorrichtung 100 in 1 ist die Vertiefung 32 auf dem Abdecksubstrat C1 ausgebildet, die der bestimmten Fläche R1 der Oberflächenschicht für das Trägersubstrat B1 gegenüberliegt. Das Abdecksubstrat C1 ist um die Vertiefung 32 mit dem Trägersubstrat B1 verbunden, um die Verbindungsoberfläche D1 auszubilden.
  • Andererseits beinhaltet die Halbleitervorrichtung 110 in den 7A und 7B einen Vorsprung T1, der auf dem Trägerhalbleiterbereich Bs in dem bestimmten Bereich R1 des Trägersubstrats B10 ausgebildet ist. Der Vorsprung T1 beinhaltet ein polykristallines Silizium oder einen leitfähigen Metallfilm 50. Das Abdecksubstrat C10 ist mit dem Vorsprung T1 des Trägersubstrats B10 verbunden, um die Verbindungsoberfläche D1 auszubilden.
  • Das Abdecksubstrat C10 dient als eine Verkapselungsabdeckung auf der Halbleitervorrichtung 110 in den 7A und 7B sowie der Halbleitervorrichtung 100 in 1. Das Abdecksubstrat C10 ist leitfähig und mit dem Trägersubstrat B10 verbunden. Das Abdecksubstrat C10 schützt das Sensorelement für eine mechanische Größe, das auf dem bestimmten Bereich R1 der Oberflächenschicht für das Trägersubstrat B10 ausgebildet ist. Die leitfähigen Abdeckbereiche Ce1 und Ce2 werden auf dem Abdecksubstrat C10 ausgebildet und sind elektrisch mit den Trägerhalbleiterbereichen Bs1 und Bs2 verbunden, die auf dem Trägersubstrat B10 ausgebildet sind. Die leitfähigen Abdeckbereiche Ce1 und Ce2 dienen als leitfähige Leiterbereiche, um eine Drahtkontaktierung usw. elektrisch mit der Elektrodenanschlussfläche 34 zu verbinden, die für den leitenden Abdeckbereich vorgesehen ist. Das Face-Down-Kontaktieren (Kugelkontaktieren) kann verwendet werden, um Montagebeschränkungen zu verringern. Das Abdecksubstrat C10 ist in irgendeiner Dicke verfügbar. Das Abdecksubstrat C10 kann eine hohe Festigkeit sicherstellen und billig hergestellt werden.
  • Unterschiedlich zu dem Abdecksubstrat C1 der Halbleitervorrichtung 100 in 1 kann das Abdecksubstrat C10 der Halbleitervorrichtung 110 in den 7A und 7B eine Oberfläche abflachen, die mit dem Trägersubstrat B10 zu verbinden ist. Das Abdecksubstrat C10 kann einfacher als das Abdecksubstrat C1 hergestellt werden, wie es nachstehend beschrieben wird.
  • Ähnlich zu der Halbleitervorrichtung 100 in 1 schützt die Halbleitervorrichtung 110 in den 7A und 7B das Sensorelement für eine mechanische Größe, das auf der Oberflächenschicht des Halbleiter-Trägersubstrats B10 ausgebildet ist. Die Halbleitervorrichtung 110 beinhaltet die Verkapselungsabdeckung (Substrat) C10, die auf dem Sensorelement für eine mechanische Größe des Trägersubstrats B10 vorgesehen ist. Die Halbleitervorrichtung 110 kann billig klein hergestellt werden und ist zu einem Face-Down-Kontaktieren imstande, um Montagebeschränkungen zu verringern.
  • Die 10A bis 12B zeigen Querschnittsansichten, die das Herstellungsverfahren für die Halbleitervorrichtung 110, das Verfahren entspricht, veranschaulichen.
  • Die 10A bis 10D zeigen Verfahren zum Vorbereiten des Trägersubstrats, das heißt des Trägersubstrats B10, bevor es mit dem Abdecksubstrat C10 der Halbleitervorrichtung 110 in den 7A und 7B verbunden wird.
  • Wie es in 10A gezeigt ist, wird das SOI-Substrat B1a ähnlich 2A vorbereitet. Das polykristalline Silizium oder der leitfähige Metallfilm 50 wird auf dem SOI-Substrat B1a abgeschieden. Zum Beispiel wird das CVD-Verfahren verwendet, um den N+-leitfähigen polykristallinen Siliziumfilm 50 so dick wie 1 bis 10 μm auf der N+-leitfähigen SOI-Schicht mit einkristallinem Silizium auszubilden. In diesem Beispiel ist die Dicke 2 μm. Wie es in 10B gezeigt ist, wird die allgemeine Fotolithografie verwendet, um den leitfähigen Film 50 zu mustern, um teilweise den Vorsprung T1 an einer gegebenen Position auf der SOI-Schicht 21 auszubilden. Es kann ebenso bevorzugt sein, eine Aluminiumschicht ungefähr 2 μm dick anstelle der N+-leitfähigen polykristallinen Siliziumschicht auszubilden. Ähnlich kann die Fotolithografie verwendet werden, um den leitfähigen Film zu mustern und den Aluminiumvorsprung T1 auszubilden. Wie es in 10C gezeigt ist, bildet ähnlich 2C das Verfahren den Graben 23 aus, der den eingebetteten Oxidfilm 20 erreicht, um die SOI-Schicht 21 zu teilen und mehrere Sockelhalbleiterbereiche Bs isoliert und getrennt von Nachbarschaften auszubilden. Wie es in 10C gezeigt ist, bildet ähnlich 2C das Verfahren den beweglichen Halbleiterbereich Bs1, der die bewegliche Elektrode Em aufweist, den festen Halbleiterbereich Bs2, der die feste Elektrode Es aufweist, usw. aus.
  • Das Verfahren in den 10A bis 10D kann das Trägersubstrat B10 vorbereiten, bevor es mit dem Abdecksubstrat C10 verbunden wird, wie es nachstehend beschrieben wird.
  • Die 11A bis 11C veranschaulichen Verfahren zum Vorbereiten des Abdecksubstrats, das heißt des Abdecksubstrats C10, bevor es mit dem Trägersubstrat B10 der Halbleitervorrichtung 110 in den 7A und 7B verbunden wird.
  • Die Verfahren in den 11A bis 11C sind ähnlich zu denjenigen in den 5A bis 5C und eine detaillierte Beschreibung wird zur Vereinfachung weggelassen. Nachdem der Graben ausgebildet worden ist, wie es in 11A gezeigt ist, bettet das Verfahren SiO2 usw. als einen Isolator in den Graben ein, um den primären Isolationsgraben 31a auszubilden. Wie es in 11B gezeigt ist, bildet das Verfahren den SiO2-Film 33, die Aluminiumelektrodenanschlussfläche 34 und die Verdrahtungsschicht (nicht gezeigt) aus. Wie es in 11C gezeigt ist, wird zum Beispiel CMP verwendet, um das primäre Substrat C1a von der Oberfläche S4 zum Planarisieren zu schleifen. Das Verfahren zum Ausbilden der Vertiefung 32 in 5D kann weggelassen werden, wenn das Abdecksubstrat C10 ausgebildet wird, das eine flache Verbindungsoberfläche aufweist. Die Verfahren in den 11A bis 11C können das Abdecksubstrat C10 vorbereiten, das die Oberfläche S4 als eine Verbindungsoberfläche aufweist, bevor es mit dem Trägersubstrat B10 verbunden wird.
  • Ein Substratkontaktierungsverfahren in den 12A und 12B verbindet das Trägersubstrat B10 mit dem Abdecksubstrat C10, das in den vorhergehenden Verfahren vorbereitet worden ist.
  • Wie es in 12A gezeigt ist, werden das Abdecksubstrat C10 und das Trägersubstrat B10 geschichtet. Wie es in 12B gezeigt ist, wird das Abdecksubstrat C10 mit dem Vorsprung T1 des Trägersubstrats B10 verbunden. Zum Beispiel kann ein Fusionskontaktieren in einem hohen Vakuum verwendet werden, um die Substrate zu verbinden. Das Fusionskontaktieren in einem hohen Vakuum kann zum Verbinden nicht nur zwischen Siliziumatomen, sondern ebenso zwischen Silizium- und Metallatomen oder zwischen Metallatomen verwendet werden. Offensichtlich kann ein leitfähiger Klebstoff zum Verbinden verwendet werden. Das Verbindungsverfahren kann das Trägersubstrat B10 und das Abdecksubstrat C10 durch Sicherstellen der Leitfähigkeit auf der Verbindungsoberfläche D1 fest verbinden. Das Verbindungsverfahren kann ebenso die Räume 23 und 32, die durch die Oberfläche des bestimmten Bereichs R1 auf dem Trägersubstrat B10 und dem Abdecksubstrat C10 ausgebildet sind, vollständig verkapseln. Die leitfähigen Leiterbereiche Ce1 und Ce2 sind elektrisch mit den entsprechenden Sockelhalbleiterbereichen Bs1 und Bs2 verbunden. Die Elektrodenanschlussfläche 34, die auf der Oberfläche des Abdecksubstrats C10 ausgebildet ist, kann verwendet werden, um eine Ausgabe aus dem Sensorelement für eine mechanische Größe, das auf dem Trägersubstrat B10 ausgebildet ist, nach außen zu übertragen.
  • 13 veranschaulicht die Halbleitervorrichtung gemäß noch einem weiteren Aufbau und zeigt schematisch eine Querschnittsansicht einer Halbleitervorrichtung 111. Die gegenseitig entsprechenden Teile der Halbleitervorrichtung 111 in 13 und der Halbleitervorrichtung 110 in den 7A und 7B sind mit den gleichen Bezugszeichen bezeichnet.
  • Wie es zuvor erwähnt worden ist, beinhaltet die Halbleitervorrichtung 110 in den 7A und 7B den Vorsprung T1, der auf dem Sockelhalbleiterbereich Bs in dem bestimmten Bereich R1 des Trägersubstrats B10 ausgebildet ist. Der Vorsprung T1 beinhaltet das polykristalline Silizium oder einen metallischen leitfähigen Film 50. Das Abdecksubstrat C10 ist mit dem Vorsprung T1 des Trägersubstrats B10 verbunden, um die Verbindungsoberfläche D1 auszubilden.
  • Die Halbleitervorrichtung 111 in 13 beinhaltet ein Trägersubstrat B11, das verarbeitet wird, um die SOI-Schicht 21 mit einkristallinem Silizium auszubilden. Ein Vorsprung T2 ist auf dem Sockelhalbleiterbereich Bs in dem bestimmten Bereich R1 ausgebildet. Das Abdecksubstrat C10 weist die gleiche flache Verbindungsoberfläche wie die für die Halbleitervorrichtung 110 auf und ist mit dem Vorsprung T2 des Trägersubstrats B11 verbunden, um die Verbindungsoberfläche D1 auszubilden.
  • Ähnlich der Halbleitervorrichtung 110 in den 7A und 7B schützt die Halbleitervorrichtung 111 in 13 das Sensorelement für eine mechanische Größe, das auf der Oberflächenschicht des Halbleiterträgersubstrats B11 ausgebildet ist. Die Halbleitervorrichtung 111 beinhaltet die Verkapselungsabdeckung (Substrat) C10, die auf dem Sensorelement für eine mechanische Größe des Trägersubstrats B11 ausgebildet ist. Die Halbleitervorrichtung 111 kann billig hergestellt werden, um klein zu sein, und ist zu einem Face-Down-Kontaktieren imstande, um Montagebeschränkungen zu verringern.
  • 14 zeigt ein Verfahren zum Herstellen der Halbleitervorrichtung 111 und sieht eine Querschnittsansicht des Trägersubstrats B11 vor, bevor es mit dem Abdecksubstrat C10 verbunden wird.
  • Ähnlich 2A wird das SOI-Substrat B1a als das Trägersubstrat B11 verwendet. Wie es in 14 gezeigt ist, führt das Verfahren zuerst ein Plasmaätzen oder Nassätzen unter Verwendung von KOH usw. durch, um die Oberflächenschicht der SOI-Schicht 21 zu mustern und den Vorsprung T2 auszubilden. Nachfolgend kann das Trägersubstrat B11 auf die gleiche Weise vorbereitet werden, wie es in den 10C und 10D gezeigt ist. Die Verfahren in den 11A bis 11C bereiten das Abdecksubstrat C10 vor. Ähnlich den 12A und 12B können die Verfahren das Trägersubstrat B11 und das Abdecksubstrat C10 verbinden, um die Halbleitervorrichtung 111 herzustellen.
  • 15 veranschaulicht die Halbleitervorrichtung gemäß noch einem weiteren Aufbau und zeigt schematisch eine Querschnittsansicht einer Halbleitervorrichtung 112. Die gegenseitig entsprechenden Teile der Halbleitervorrichtung 112 in 15 und der Halbleitervorrichtung 100 in 1 sind mit den gleichen Bezugszeichen bezeichnet.
  • Auf der Halbleitervorrichtung 100 in 1 ist die Vertiefung 32 auf dem Abdecksubstrat C1 dem bestimmten Bereich R1 der Oberflächenschicht für das Trägersubstrat B1 gegenüberliegend ausgebildet. Das Abdecksubstrat C1 ist um die Vertiefung 32 mit dem Trägersubstrat B1 verbunden, um die Verbindungsoberfläche D1 auszubilden.
  • Entsprechend einem Beispiel, das nicht den Gegenstand der vorliegenden Erfindung bildet sondern deren Erläuterung dient, beinhaltet die Halbleitervorrichtung 112 in 15 einen leitfähigen Vorsprung T3, der auf dem Abdecksubstrat C11 dem bestimmten Bereich R1 des Trägersubstrats B1 gegenüberliegend ausgebildet ist. Ähnlich der Elektrodenanschlussfläche 34 besteht der Vorsprung T3 des Abdecksubstrats C11 aus einem leitfähigen Film 61 aus Aluminium bzw. Al oder polykristallinem Silizium und ist über einen, Isolationsfilm 60 mit einem leitfähigen Abdeckbereich Ce verbunden. Anders ausgedrückt ist das Abdecksubstrat C11 der Halbleitervorrichtung 112 in 15 über die Isolationsfilme 33 und 60 mit den Verdrahtungsmustern 34 und 61 auf beiden Oberflächen des Substrats 30 aus einkristallinem Silizium verbunden. Die Halbleitervorrichtung 112 beinhaltet das Abdecksubstrat C11, das mit dem Trägersubstrat B1 an dem Vorsprung T3 verbunden ist, um die Verbindungsoberfläche D1 auszubilden. Das Verbindungsverfahren kann ebenso aus dem Fusionskontaktieren durch Erwärmen in Vakuum und dem leitfähigen Klebstoff ausgewählt werden, wie es zuvor erwähnt worden ist.
  • Ähnlich der Halbleitervorrichtung 100 in 1 schützt die Halbleitervorrichtung 112 in 15 das Sensorelement für eine mechanische Größe, das auf der Oberflächenschicht des Halbleiterträgersubstrats B1 ausgebildet ist. Die Halbleitervorrichtung 112 beinhaltet die Verkapselungsabdeckung (Substrat) C11, die auf dem Sensorelement für eine mechanische Größe des Trägersubstrats B1 vorgesehen ist. Die Halbleitervorrichtung 112 kann billig hergestellt werden, um klein zu sein, und ist zu Face-Down-Kontaktieren imstande, um Montagebeschränkungen zu verringern.
  • Die 16 und 17 zeigen ein Verfahren zum Herstellen der Halbleitervorrichtung 112. Die 16A bis 16D zeigen Querschnittsansichten von Verfahren zum Vorbereiten eines Abdecksubstrats C11, bevor es mit dem Trägersubstrat B1 verbunden wird. Die 17A und 17B zeigen Verfahren zum Verbinden des Trägersubstrats B1 mit dem Abdecksubstrat C11.
  • Die Verfahren in den 16A bis 16C sind gleich zu denjenigen in den 11A bis 11C und eine Beschreibung wird zur Vereinfachung weggelassen. Wie es in 16D gezeigt ist, beinhaltet das Abdecksubstrat C11 ein Verdrahtungsmuster 61 über einem Isolationsfilm 60 auf der Oberfläche S4. Das Verdrahtungsmuster 61 wird als der Vorsprung T3 zum Verbinden verwendet.
  • Wie es in 17A gezeigt ist, schichtet das Verfahren das Trägersubstrat B1, das durch die Verfahren in den 2A bis 2C vorbereitet worden ist, und das Abdecksubstrat C11, das durch die Verfahren in den 17A bis 17C hergestellt worden ist. Wie es in 17B gezeigt ist, verbindet das Verfahren das Abdecksubstrat C11 und das Trägersubstrat B1 an dem Vorsprung T3, um die Verbindungsoberfläche D1 auszubilden.
  • Auf diese Weise kann die Halbleitervorrichtung 112 hergestellt werden.
  • Die 18A und 18B zeigen Ausgestaltungen der Halbleitervorrichtung 112 in 15 und sehen schematischen Querschnittsansichten der Halbleitervorrichtungen 113 und 114 vor.
  • Die Halbleitervorrichtungen 113 und 114 in den 18A und 18B beinhalten jeweils Verdrahtungsmuster 62 und 63, die auf beiden Seiten von jedem von geschichteten Abdecksubstraten C11 bis C14 ausgebildet sind und mit dem Trägersubstrat B1 verbunden sind. Die Halbleitervorrichtung 113 in 18A beinhaltet drei gleich geschichtete Abdecksubstrate C11, die mit dem Trägersubstrat B1 verbunden sind. Entsprechend einem Beispiel, das nicht den Gegenstand der vorliegenden Erfindung bildet sondern deren Erläuterung dient, beinhaltet die Halbleitervorrichtung 114 in 18B drei unterschiedlich geschichtete Abdecksubstrate C12 bis C14, die mit dem Trägersubstrat B1 verbunden sind.
  • Da unterschiedliche Abdecksubstrate in der Halbleitervorrichtung 114 in 18B geschichtet sind, kann die Anschlussfläche an irgendeiner Position des leitfähigen Leiterbereichs angeordnet sein, der zu der Oberfläche der Halbleitervorrichtung freiliegt. Die Halbleitervorrichtungen 113 und 114 in den 18A und 18B betreffend, beinhalten die geschichteten Abdecksubstrate C11 bis C14 einen leitfähigen Abdeckbereich Ce, der nicht für die leitfähigen Leiterbereiche Ce1 und Ce2 verwendet wird. Wie es später beschrieben wird, kann zum Beispiel eine IC-Schaltung für einen derartigen leitfähigen Abdeckbereich Ce ausgebildet sein. Die Halbleitervorrichtung 113 oder 114 kann den leitfähigen Abdeckbereich in einem anderen geschichteten Abdecksubstrat als einem leitfähigen Leiterbereich von dem leitfähigen Abdeckbereich verwenden, an dem die IC-Schaltung ausgebildet ist. Schaltungen können in der Halbleitervorrichtung 113 oder 114, die das Trägersubstrat B1 beinhaltet, das mit den Abdecksubstraten C11 bis C14 verbunden ist, kubisch aufgebaut sein.
  • Im Folgenden wird ein Beispiel der Halbleitervorrichtung beschrieben, die andere Elemente als das Sensorelement für eine mechanische Größe beinhaltet.
  • 19 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung 101, die einen MEMS-Resonator bzw. einen Resonator eines mikroelektromechanischen Systems aufweist. Die Halbleitervorrichtung 101 in 19 ist im Aufbau ähnlich zu der Halbleitervorrichtung 100 in 1. Die gegenseitig entsprechenden Teile der Halbleitervorrichtung 101 in 19 und der Halbleitervorrichtung 100 in 1 sind mit den gleichen Bezugszeichen bezeichnet und eine Beschreibung wird zur Vereinfachung weggelassen.
  • Wie es in 19 gezeigt ist, verwendet die Halbleitervorrichtung 101, die den MEMS-Resonator aufweist, ein SOI-Substrat als das Trägersubstrat B2, das den eingebetteten Oxidfilm 20 aufweist, der zwischen der SOI-Schicht 21 und dem Trägersubstrat 22 beidseitig umfasst ist. Der MEMS-Resonator ist auf der SOI-Schicht 21 des Trägersubstrats B2 ausgebildet. Das Trägersubstrat B2 beinhaltet mehrere Sockelhalbleiterbereiche Bs. Von diesen weist mindestens ein Sockelhalbleiterbereich, in diesem Beispiel ein Sockelhalbleiterbereich Bs3, einen verschiebbar ausgebildeten Resonator K1 durch Anwenden eines Opferschichtätzens an einem Teil des eingebetteten Oxidfilms 20 auf. Die Halbleitervorrichtung 101 beinhaltet die Vertiefung 32 für das Abdecksubstrat C2, um den Resonator K1 zu bedecken. Die Halbleitervorrichtung 101 führt einem piezoelektrischen Element (nicht gezeigt) usw., das mit dem Resonator K1 verbunden ist, unter Verwendung von eitfähigen Leiterbereichen Ce4 und Ce5 des Abdecksubstrats C2, das mit den Trägerhalbleiterbereichen Bs4 und Bs5 verbunden ist, Energie zu. Ein Versetzen des Resonators K1 in Resonanz lässt eine Spannung bei einer bestimmten Frequenz schwingen. Es kann bevorzugt sein, einen anderen Typ eines MEMS-Resonators zu verwenden, der aufgrund einer kapazitiven Kopplung zwischen einer beweglichen Elektrode und einer festen Elektrode in Resonanz versetzt wird.
  • Die Halbleitervorrichtung 101, die den MEMS-Resonator in 19 aufweist, beinhaltet ebenso die Verkapselungsabdeckung (Substrat) C2 über dem MEMS-Resonator des Trägersubstrats B2, um den MEMS-Resonator zu bedecken, der auf der Oberflächenschicht in dem bestimmten Bereich R2 des Halbleiter-Trägersubstrats B2 ausgebildet ist. Die Halbleitervorrichtung 101 kann billig hergestellt werden, um klein zu sein, und ist zu einem Face-Down-Kontaktieren imstande, um Montagebeschränkungen zu verringern. Die Halbleitervorrichtung 101, die den MEMS-Resonator in 19 aufweist, ist besser zu einer Miniaturisierung und einer Kostenverringerung als eine Halbleitervorrichtung imstande, die einen allgemeinen Quarzresonator aufweist.
  • Die 20A bis 20C veranschaulichen die Halbleitervorrichtung, die ein Infrarotsensorelement aufweist. 20A zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung 102. 20B zeigt eine vergrößerte Ansicht um das Infrarotsensorselement, das durch eine gestrichelte Linie F in 20A umgeben ist. 20C zeigt eine schematische Draufsicht eines teilweisen Aufbaus von 20B. Die Halbleitervorrichtung 102 in den 20A bis 20C ist im Aufbau ähnlich zu der Halbleitervorrichtung 100 in 1. Die gegenseitig entsprechenden Teile der Halbleitervorrichtung 102 in den 20A bis 20C und der Halbleitervorrichtung 100 in 1 sind mit den gleichen Bezugszeichen bezeichnet.
  • Wie es in 20A gezeigt ist, verwendet die Halbleitervorrichtung 102, die das Infrarotsensorelement aufweist, ein SOI-Substrat als ein Trägersubstrat B3, das den eingebetteten Oxidfilm 20 aufweist, der zwischen der SOI-Schicht 21 und dem Trägersubstrat 22 beidseitig umfasst ist. Das Infrarotsensorelement, das in der gestrichelten Linie XX umgeben ist, ist auf der SOI-Schicht 21 des Trägersubstrats B3 ausgebildet. Wie es in den 20B und 20C gezeigt ist, beinhaltet das Infrarotsensorelement ein Thermoelement und einen Infrarotabsorberfilm 26 aus Au-Schwarz (Gold-Schwarz). Das Thermoelement beinhaltet Paare von n-leitfähigen (n+) Bereichen N1, die auf dem Sockelhalbleiterbereich Bs6 ausgebildet sind, und polykristalline Siliziumfilme P1, die über einen Siliziumoxid- bzw. SiO2-Zwischenschicht-Isolationsfilm 24 und ein Aluminium- bzw. Al-Verdrahtungsmetall 25 miteinander verbunden sind. Wie es in den 20B und 20C gezeigt ist, ist der Infrarotabsorberfilm 26 an einem heißen Anschluss des Thermoelements ausgebildet. Der heiße Anschluss des Thermoelements und der Infrarotabsorberfilm 26 sind auf einem Teil des Sockelhalbleiterbereichs Bs6 angeordnet, an dem der eingebettete Oxidfilm 20 beseitigt ist, und die Wärme aufgrund einer Infrarotadsorption wird aufrechterhalten. Der kalte Anschluss des Thermoelements ist auf einem Teil des Sockelhalbleiterbereichs Bs6 angeordnet, an den der eingebettete Oxidfilm 20 bleibt, und die Wärme aufgrund einer Infrarotadsorption wird einfach übertragen. Wie es in 20A gezeigt ist, beinhaltet die Halbleitervorrichtung 102 das Abdecksubstrat C3, an dem die Vertiefung 32 ausgebildet ist, um das Infrarotsensorelement zu bedecken, das in dem bestimmten Bereich R3 des Trägersubstrats B3 ausgebildet ist. Sockelhalbleiterbereiche Bs7 und Bs8 sind mit leitfähigen Beiterbereichen Ce7 und Ce8 des Abdecksubstrats C2 verbunden. Die leitfähigen Leiterbereiche Ce7, Ce8 usw. werden verwendet, um eine Ausgangsspannung aus dem Infrarotsensorelement zu erfassen, die durch Infrarotstrahlen erzeugt wird, die auf dem Infrarotabsorberfilm 26 auftreffen.
  • Die Halbleitervorrichtung, die das Infrarotsensorelement aufweist, beinhaltet ebenso die Verkapselungsabdeckung, die auf dem Infrarotsensorelement des Trägersubstrats vorgesehen ist, um das Infrarotsensorelement zu schützen, das auf der Oberflächenschicht des Halbleiterträgersubstrats ausgebildet ist. Wie es zuvor erwähnt worden ist, kann die Halbleitervorrichtung billig hergestellt werden, um klein zu sein, und ist zu einem Face-Down-Kontaktieren imstande, um Montagebeschränkungen zu verringern.
  • 21 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung 103 gemäß noch einem weiteren Aufbau.
  • Die Halbleitervorrichtung 103 in 21 beinhaltet IC-Schaltungen G1 bis G4, die in einem bestimmten Bereich R4 eines Trägersubstrats B4 ausgebildet sind. Ähnlich den Halbleitervorrichtungen 100 bis 102 verwendet die Halbleitervorrichtung 103 in 21 ebenso das Trägersubstrat B4 als ein SOI-Substrat, das den eingebetteten Oxidfilm 20 aufweist, der zwischen der SOI-Schicht 21 und dem Trägersubstrat 22 beidseitig umfasst ist. Die Halbleitervorrichtungen 100 bis 102 beinhalten die SOI-Schicht 21, die den Trägersubstraten B1 bis B3 entspricht. Die SOI-Schicht 21 ist durch den Graben 23 geteilt, der den eingebetteten Oxidfilm 20 erreicht, um isolierte und getrennte Sockelhalbleiterbereiche Bs auszubilden. Andererseits ist die SOI-Schicht 21 des Trägersubstrats B4 in 21 durch einen Isolations- und Trenngraben 27 geteilt, um isolierte und getrennte Sockelhalbleiterbereiche Bs auszubilden. Der Isolations- und Trenngraben 27 erreicht den eingebetteten Oxidfilm 20 und ist mit Siliziumoxid SiO2 usw. eingebettet.
  • Ähnlich den Halbleitervorrichtungen 100 bis 102 beinhaltet die Halbleitervorrichtung 103 in 21 ein Abdecksubstrat C4, das eine Vertiefung 32 aufweist, die dem bestimmten Bereich R4 des Trägersubstrats B4 gegenüberliegt, an dem die IC-Schaltungen G1 bis G4 ausgebildet sind. Die IC-Schaltungen G1 bis G4 der Halbleitervorrichtung 103 sind über leitfähige Leiterbereiche Ce9 und Ce10, die mit den Sockelhalbleiterbereichen Bs9 und Bs10 verbunden sind, elektrisch mit einer externen Schaltung verbunden.
  • Ähnlich den Halbleitervorrichtungen 100 bis 102 beinhaltet die Halbleitervorrichtung 103 in 21 zum Ausbilden der IC-Schaltungen ebenso die Verkapselungsabdeckung (Substrat) C4 über den IC-Schaltungen G1 bis G4, die auf der Oberflächenschicht des Halbleiter-Trägersubstrats B4 ausgebildet sind, um die IC-Schaltungen zu schützen. Die Halbleitervorrichtung 103 kann billig hergestellt werden, um klein zu sein, und ist zu einem Face-Down-Kontaktieren imstande, um Montagebeschränkungen zu verringern. Das Abdecksubstrat C4 schützt die IC-Schaltungen G1 bis G4, die auf der Oberflächenschicht des Halbleiter-Trägersubstrats B4 ausgebildet sind, berührungslos und hermetisch. Wenn die IC-Schaltungen G1 bis G4 einer Beanspruchung oder einem ähnlichen Einfluss ausgesetzt werden, ist das Abdecksubstrat C4 bevorzugter als ein Schutzfilm, der auf diesen Schaltungen ausgebildet sein kann.
  • Die Halbleitervorrichtungen 100 bis 103 verwenden das SOI-Substrat, das einen eingebetteten Oxidfilm 20 aufweist, als die Trägersubstrate B1 bis B4. Der Sockelhalbleiterbereich Bs gehört zu der SOI-Schicht 21 und ist durch den Graben 23 oder den Isolations- und Trenngraben 27, der den eingebetteten Oxidfilm 20 erreicht, von Nachbarschaften isoliert und getrennt. Jedoch kann das Halbleiter-Trägersubstrat der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel nicht nur das SOI-Substrat, sondern ebenso das einkristalline Siliziumsubstrat verwenden. In diesem Fall kann zum Beispiel die PN-Übergangstrennung verwendet werden, um die isolierten und getrennten Trägerhalbleiterbereiche auszubilden.
  • Im Folgenden werden Ausgestaltungen der Abdecksubstrate C1 bis C4 beschrieben, die für die Halbleitervorrichtungen 100 bis 103 verwendet werden.
  • 22 zeigt eine schematische Querschnittsansicht eines Abdecksubstrats C5 und stellt eine Ausgestaltung des Abdecksubstrats dar.
  • Unterschiedlich zu den Abdecksubstraten C1 bis C4 beinhaltet das Abdecksubstrat C5 in 22 einen Siliziumoxid- bzw. SOI2-Isolationsfilm 38 an einem bestimmten Bereich (Decke) der Vertiefung 32 für das Abdecksubstrat C5. Zum Beispiel kann das Abdecksubstrat C5 das Abdecksubstrat C1 in 1 ersetzen. Der bestimmte Bereich R1 des Halbleiter-Trägersubstrats B1 und der Vertiefung 32 des leitfähigen Abdecksubstrats C5 bilden die Räume 23 und 32 aus. Der Isolationsfilm 38, der für den bestimmten Bereich der Vertiefung 32 ausgebildet ist, kann einen Ausfall, wie zum Beispiel einen Kurzschluss aufgrund von Wasser usw., das in den Räumen 23 und 32 bleibt, verhindern. Der Isolationsfilm 38 kann nicht nur einen SiO2-Film, sondern ebenso einen Siliziumnitrid- bzw. Si3N4-Film, einen Aluminiumoxid- bzw. Al2O3-Film usw., verwenden.
  • 23 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung 104, die ein Abdecksubstrat C6 verwendet, und stellt eine weitere Ausgestaltung des Abdecksubstrats dar.
  • Die Halbleitervorrichtung 104 in 23 beinhaltet Sockelhalbleiterbereiche Bs11 und Bs12 eines Trägersubstrats B6, die mit leitfähigen Abdeckbereichen Ce11 bzw. Ce12 des Abdecksubstrats C6 verbunden sind. Leitfähige Abdeckbereiche Ce13 und Ce14 umgeben die leitfähigen Abdeckbereiche (leitfähigen Leiterbereiche) Ce11 und Ce12 und sind als Massepotentiale bzw. GND ausgelegt. Demgemäß können die Ieitfähigen Abdeckbereiche Ce13 und Ce14 als Abschirmungen für die leitfähigen Leiterbereiche Ce11 und Ce12 wirken. Ein leitfähiger Abdeckbereich Ce15 zwischen den leitfähigen Leiterbereichen Ce11 und Ce12 kann als ein Massepotential bzw. GND ausgelegt sein, um den Sockelhalbleiterbereich Bs15 des Trägersubstrats B6 vollständig abzuschirmen.
  • Ein gegebener leitfähiger Abdeckbereich Ce des Abdecksubstrats C6 kann als ein anderes gegebenes Potential als das Massepotential bzw. GND ausgelegt sein. Zum Beispiel kann die Halbleitervorrichtung 104 in 23 ein gegebenes Potential für die leitfähigen Abdeckbereiche Ce13 und Ce14 um die leitfähigen Leiterbereiche Ce11 und Ce12 zuführen, um einen Ring zum Anlegen von Potential auszubilden. Einigen der leitfähigen Abdeckbereiche Ce kann ein Zwischenpotential zwischen dem Massepotential bzw. GND und einem Energieversorgungspotential zugeführt werden. Dies ermöglicht es, eine Potentialdifferenz zwischen benachbarten leitfähigen Abdeckbereichen Ce zu verringern und Isolations- und Trenneigenschaften zu verbessern. Offensichtlich kann dem leitfähigen Abdeckbereich Ce kein Potential zugeführt werden und es kann schwebend sein.
  • Das einkristalline Siliziumsubstrat wird für das Abdecksubstrat C1 der Halbleitervorrichtung 100 in 1 verwendet. Das leitfähige Abdecksubstrat der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel kann nicht nur ein einkristallines Siliziumsubstrat, sondern ebenso ein SOI-Substrat, ein polykristallines Siliziumsubstrat-, ein Verbundhalbleiter-, wie zum Beispiel GaAs, GaN usw., ein Metall-, wie zum Beispiel Cu, Fe, W, Al usw., -Substrat verwenden.
  • 24 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung 105, die ein Abdecksubstrat C7 verwendet, und stellt eine weitere Ausgestaltung des Abdecksubstrats dar.
  • Die Halbleitervorrichtung 105 in 24 verwendet das einkristalline Siliziumsubstrat 30 als das Abdecksubstrat C7. Einige leitfähige Abdeckbereiche Ce der Abdecksubstrate C7 bilden IC-Schaltungen G5 bis G8 aus. Die IC-Schaltungen G5 bis G8 können irgendwelche Schaltungen, wie zum Beispiel eine bipolare Schaltung und eine CMOS-Schaltung, beinhalten. Zum Beispiel ist das einkristalline Siliziumsubstrat 30 zum Ausbilden der IC-Schaltungen G5 bis G8 n-leitfähig und weist einen spezifischen Widerstand von 1 bis 20 Ωcm auf. In diesem Fall sind die leitfähigen Leiterbereiche Ce16 und Ce17 des Abdecksubstrats C7 mit den Sockelhalbleiterbereichen Bs16 und Bs17 des Trägersubstrats B7 verbunden und werden durch Phosphor- bzw. P- oder Arsen- bzw. As-Ionenimplantation verarbeitet, um hoch konzentriert n-leitfähig (n+) zu werden. Es wird angenommen, dass ein Hauptteil des Sensorelements für eine mechanische Größe, das für die Halbleitervorrichtung 100 in 1 beschrieben ist, auf dem Trägersubstrat B7 ausgebildet wird. Die IC-Schaltungen G5 bis G8 des Abdecksubstrats C7 werden als periphere Schaltungen zum Verarbeiten von Ausgaben aus dem Sensorelement für eine mechanische Größe verwendet. Da die IC-Schaltungen G5 bis G8 für das Hauptteil des großflächigen Sensorelements für eine mechanische Größe vorgesehen sind, kann das Abdecksubstrat C7 wirksam verwendet werden und kann die Halbleitervorrichtung 105 als Ganzes miniaturisiert werden. in diesem Fall können die IC-Schaltungen G5 bis G8 vor oder nach einem Verbinden des Trägersubstrats B7 und des Abdecksubstrats C7 ausgebildet werden.
  • Das Abdecksubstrat kann aus einem einkristallinen Siliziumsubstrat, einem SOI-Substrat oder einem Verbundhalbleitersubstrat bestehen. Verschiedene Halbleiterelemente und IC-Schaltungen können auf nicht nur dem Trägersubstrat, sondern ebenso auf einigen der leitfähigen Abdeckbereiche auf dem Abdecksubstrat ausgebildet sein.
  • Die 25A und 25B stellen ebenso noch eine weitere Ausgestaltung des Abdecksubstrats dar. 25A zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung 106, die ein Abdecksubstrat C8 verwendet. 25B zeigt ein primäres Substrat C8a für ein Abdecksubstrat-Vorbereitungsverfahren, bevor das Abdecksubstrat C8 ausgebildet wird.
  • Das Abdecksubstrat C8 der Halbleitervorrichtung 106 in 25A beinhaltet einen eingebetteten Oxidfilm 40 in 25B, der zwischen einer SOI-Schicht 41 und einem Trägersubstrat 42 beidseitig umfasst ist. In 25A erreichen Isolations- und Trenngräben 44 den eingebetteten Oxidfilm 40 und isolieren und trennen leitfähige Abdeckbereiche Ce des Abdecksubstrats C8 von Nachbarschaften. Von den leitfähigen Abdeckbereichen Ce, die zu dem Abdecksubstrat C8 gehören, ist einer ein einkristalliner leitfähiger Bereich Ces, der die SOI-Schicht 41 auf dem eingebetteten Oxidfilm 40 beinhaltet. Der andere ist ein polykristalliner leitfähiger Bereich Cep, der ein polykristallines Silizium 45 beinhaltet. Die Sockelhalbleiterbereiche Bs18 und Bs19 des Trägersubstrats B8 sind mit dem leitfähigen Leiterbereich Ce18 und Ce19 des Abdecksubstrats C8 verbunden. Der leitfähige Leiterbereich Ce18 und Ce19 ist äquivalent zu den polykristallinen leitfähigen Bereichen Cep.
  • Die Halbleitervorrichtung 106 in 25A verwendet ein SOI-Substrat für das Abdecksubstrat C8. Andererseits verwendet die Halbleitervorrichtung 105 in 24 das einkristalline Siliziumsubstrat 30 für das Abdecksubstrat C7. Die Halbleitervorrichtung 106 kann verschiedene Halbleiterelemente und eine IC-Schaltung G9, die zum Beispiel auf dem Abdecksubstrat C8 ausgebildet ist, beschleunigt und dicht verpacken.
  • Das Abdecksubstrat C7 für die Halbleitervorrichtung 105 in 24 verwendet das einkristalline Siliziumsubstrat 30. Alle der leitfähigen Abdeckbereiche Ce, die durch die Isolations- und Trenngräben 31 getrennt sind, bestehen aus einkristallinem Silizium. Aus diesem Grund werden die leitfähigen Leiterbereiche Ce16 und Ce17 durch Phosphor- bzw. P- oder Arsen- bzw. As-Ionenimplantation verarbeitet, um Widerstandswerte für die Bereiche zu verringern. Andererseits beinhaltet das Abdecksubstrat C8 für die Halbleitervorrichtung 106 in 24A den einkristallinen leitfähigen Bereich Ces, der aus dem einkristallinen Silizium (SOI-Schicht 41) besteht, und den polykristallinen leitfähigen Bereich Cep, der aus dem polykristallinen Silizium 45 besteht. Die leitfähigen Leiterbereiche Ce18 und Ce19 entsprechen den polykristallinen leitfähigen Bereichen Cep. Der polykristalline Bereich Cep liefert eine hohe Störstellendichte unabhängig von einer Störstellendichte der SOI-Schicht 41 (einkristalliner leitfähiger Bereich Ces), der die IC-Schaltung G9 ausbildet. Die polykristallinen leitfähigen Bereiche Cep können optimal als die leitfähigen Leiterbereiche Ce18 und Ce19 wirken. Es ist bevorzugt, ein Metall, wie zum Beispiel Aluminium, Kupfer oder Wolfram, anstelle des polykristallinen Siliziums 45 einzubetten.
  • Das Abdecksubstrat C8 in 25A ist aus dem primären Substrat C8a in 25B wie folgt ausgebildet. Wie es in 25B gezeigt ist, wird ein SOI-Substrat als das primäre Substrat C8a durch beidseitiges Umfassen des eingebetteten Oxidfilms 40 zwischen einer SOI-Schicht 41 und dem Trägersubstrat 42 vorbereitet. Ein Graben 43, der eine gegebene Tiefe aufweist, wird auf einer Oberfläche S5 ausgebildet, der der SOI-Schicht 41 entspricht, um den eingebetteten Oxidfilm 40 zu durchdringen. Ein Seitenwand-Oxidationsfilm 44 wird für den Graben 43 ausgebildet, der dann mit dem polykristallinen Silizium 45 eingebettet wird. Der Seitenwand-Oxidationsfilm 44 wird schließlich in dem Isolations- und Trenngraben 44 in 25A ausgebildet. Ein Ätzverfahren wird auf der Oberfläche S6 des primären Substrats C8a in 25B angewendet, um Kanten des eingebetteten Oxidfilms 40 und dem Seitenwand-Oxidationsfilm 44 freizulegen. Das Verfahren beseitigt das Trägersubstrat 42 und bildet die Vertiefung 32 für das Abdecksubstrat C8 in 25A aus. Das primäre Substrat C8a wird von der Oberfläche S6 geschliffen, um die Kante des polykristallinen Siliziums 45 freizulegen, das in dem Graben 43 eingebettet ist.
  • Die zuvor erwähnten Verfahren bereiten das Abdecksubstrat C8 in 25A vor.
  • Das Trägersubstrat B8 und das Abdecksubstrat C8 werden aufeinanderfolgend miteinander in Übereinstimmung mit den Verfahren verbunden, wie sie bezüglich den 6A und 6B beschrieben worden sind.
  • 25B stellt dar, wie das Abdecksubstrat C8, das das SOI-Substrat verwendet, für das primäre Substrat C8a vorzubereiten ist. Offensichtlich kann ein einkristallines Siliziumsubstrat für das primäre Substrat verwendet werden. Das gleiche Verfahren kann verwendet werden, um das Abdecksubstrat C8 in 25A vorzubereiten. In diesem Fall wird der eingebettete Oxidfilm 40 nicht für das primäre Substrat ausgebildet und wird daher ausgebildet, nachdem die Vertiefung 32 für das Abdecksubstrat C8 ausgebildet worden ist.
  • Wie es zuvor erwähnt worden ist, verwenden die Halbleitervorrichtungen und ihre Herstellungsverfahren die Verkapselungsabdeckung auf Elementen des Trägersubstrats, um verschiedene Elemente zu schützen, die auf der Oberflächenschicht des Halbleiter-Trägersubstrats ausgebildet sind. Die Halbleitervorrichtungen und ihre Herstellungsverfahren können eine Miniaturisierung, ein billiges Herstellen und ein Face-Down-Kontaktieren realisieren, um Montagebeschränkungen zu verringern. Die zuvor erwähnte Beschreibung verwendet die einzelne Halbleitervorrichtung als ein repräsentatives Beispiel zur Vereinfachung eines Verständnisses. Im Allgemeinen werden die Halbleitervorrichtungen in Einheiten eines Wafers hergestellt, der eine oder mehrere Halbleitervorrichtungen enthält.
  • Die vorhergehende Offenbarung weist die folgenden Aspekte auf.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein erstes Substrat, das aus einem Halbleiter besteht und eine Mehrzahl von ersten Bereichen aufweist, wobei die ersten Bereiche voneinander isoliert sind und in einem Oberflächenbereich des ersten Substrats angeordnet sind und wobei jeder erste Bereich ein Halbleiterbereich ist, und zweites Substrat, das eine elektrische Leitfähigkeit aufweist und eine Mehrzahl von zweiten Bereichen und eine Mehrzahl von Isolationsgräben aufweist, wobei jeder Isolationsgraben das zweite Substrat derart durchdringt, dass die zweiten Bereiche voneinander isoliert sind, und wobei jeder zweite Bereich ein leitfähiger Bereich ist. Das erste Substrat sieht ein Trägersubstrat vor und das zweite Substrat sieht ein Abdecksubstrat vor. Das zweite Substrat ist derart mit dem ersten Substrat verbunden, dass ein verkapselter Raum zwischen einem vorbestimmten Oberflächenbereich des ersten Substrats und des zweiten Substrats vorgesehen ist, und die zweiten Bereiche beinhalten einen leitfähigen Extraktionsbereich, welcher mit einem entsprechenden ersten Bereich gekoppelt ist.
  • In der Vorrichtung bedeckt das Abdecksubstrat den vorbestimmten Oberflächenbereich des ersten Substrats, auf welchem verschiedene Elemente auszubilden sind, und schützt diesen. Eine Seite des leitfähigen Extraktionsbereichs ist mit dem ersten Bereich verbunden und die andere Seite des leitfähigen Extraktionsbereichs ist mit außerhalb der Vorrichtung verbunden, so dass zum Beispiel ein Kontaktierungsdraht oder Element zum Face-Down-Kontaktieren (zum Beispiel eine Kontaktierungskugel) mit der anderen Seite des leitfähigen Extraktionsbereichs verbunden sein kann. Daher können verschiedene Elemente auf dem ersten Bereich über den leitfähigen Extraktionsbereich ohne Ausbilden eines Durchgangslochs für den Kontaktierungsdraht mit einer externen Schaltung gekoppelt sein. Demgemäß können Abmessungen der Vorrichtung minimiert werden und werden Herstellungskosten der Vorrichtung verringert. Weiterhin ist das zweite Substrat keine Schicht auf dem ersten Substrat, sondern ein unabhängiges Substrat. Demgemäß kann eine Dicke des zweiten Substrats derart zweckmäßig festgelegt werden, dass eine Festigkeit des zweiten Substrats sichergestellt sein kann. Weiterhin kann das zweite Substrat einfach durch ein herkömmliches Verarbeitungsverfahren verarbeitet werden, so dass die Herstellungskosten der Vorrichtung ebenso verringert werden.
  • Alternativ kann das zweite Substrat weiterhin eine Konkavität beinhalten, welche dem vorbestimmten Oberflächenbereich des ersten Substrats gegenüberliegt, und ist das zweite Substrat an einem Umfang der Konkavität mit dem ersten Substrat verbunden. Weiterhin kann das zweite Substrat weiterhin einen Isolationsfilm beinhalten, welcher auf einer vorbestimmten Position der Konkavität angeordnet ist. In diesem Fall verhindert der Isolationsfilm auch dann, wenn Feuchtigkeit oder ein unerwünschtes Material in dem verkapselten Raum vorhanden ist, einen Kurzschluss.
  • Alternativ kann das erste Substrat weiterhin eine leitfähige Konvexität beinhalten, welche auf einem der ersten Bereiche des ersten Substrats angeordnet ist, und ist das zweite Substrat mit der leitfähigen Konvexität des ersten Substrats verbunden. In diesem Fall kann die Verbindungsoberfläche des zweiten Substrats abgeflacht werden. Weiterhin kann die leitfähige Konvexität aus einkristallinem Silizium, polykristallinem Silizium oder Metall bestehen.
  • Alternativ kann das zweite Substrat weiterhin eine leitfähige Konvexität auf einem der zweiten Bereiche beinhalten. Die leitfähige Konvexität liegt einem entsprechenden ersten Bereich des ersten Substrats gegenüber und die leitfähige Konvexität des zweiten Substrats ist mit dem ersten Substrat verbunden. Weiterhin kann die leitfähige Konvexität ein erstes Verdrahtungsmuster vorsehen, welches über einen Isolationsfilm elektrisch mit dem einen der zweiten Bereiche gekoppelt ist. Weiterhin kann das zweite Substrat eines einer Mehrzahl von zweiten Substraten sein. Jedes zweite Substrat beinhaltet weiterhin ein zweites Verdrahtungsmuster, welches auf einer Seite angeordnet ist, die dem ersten Verdrahtungsmuster gegenüberliegt, und die Mehrzahl von zweiten Substraten ist auf das erste Substrat gestapelt. In diesem Fall sehen mehrere erste und zweite Substrate eine dreidimensionale Schaltung vor.
  • Alternativ kann das erste Substrat aus einkristallinem Silizium bestehen. In diesem Fall können mehrere erste Bereiche aus einem PN-Übergang bestehen.
  • Alternativ kann das erste Substrat aus einem SOI-Substrat bestehen, das eine SOI-Schicht, einen eingebetteten Oxidfilm und ein Siliziumsubstrat aufweist, welche in dieser Reihenfolge gestapelt sind. Die ersten Bereiche sind in der SOI-Schicht angeordnet und die ersten Bereiche sind mit einem Trenngraben, welcher den eingebetteten Oxidfilm erreicht, voneinander isoliert. Weiterhin kann die Halbleitervorrichtung weiterhin einen Sensor für eine physikalische Größe, der eine bewegliche Elektrode und eine feste Elektrode aufweist, zum Erfassen einer physikalischen Größe, die auf den Sensor ausgeübt wird, beinhalten. Einer der Mehrzahl von ersten Bereichen beinhaltet einen beweglichen Halbleiterbereich und ein anderer der Mehrzahl von ersten Bereichen sieht einen festen Halbleiterbereich vor. Der bewegliche Halbleiterbereich weist die bewegliche Elektrode auf. Der eingebettete Oxidfilm unter der beweglichen Elektrode wird durch ein Opferätzverfahren derart beseitigt, dass die bewegliche Elektrode von dem Siliziumsubstrat verschiebbar ist und getrennt ist. Der feste Halbleiterbereich weist die feste Elektrode auf, welche der beweglichen Elektrode gegenüberliegt. Die bewegliche Elektrode und die feste Elektrode sehen eine Kapazität zwischen diesen auf eine derartige Weise vor, dass ein Raum zwischen der beweglichen Elektrode und der festen Elektrode eine dielektrische Schicht vorsieht. Die zweiten Bereiche beinhalten weiterhin einen ersten leitfähigen Extraktionsbereich und einen zweiten leitfähigen Extraktionsbereich. Der erste leitfähige Extraktionsbereich ist mit dem beweglichen Halbleiterbereich gekoppelt und der zweite leitfähige Extraktionsbereich ist mit dem festen Halbleiterbereich gekoppelt. Die bewegliche Elektrode ist in Übereinstimmung mit der ausgeübten physikalischen Größe entlang einer Richtung verschiebbar, die senkrecht zu dem ersten Substrat ist, und der Sensor erfasst die physikalische Größe durch Messen einer Kapazitätsänderung in Übereinstimmung mit einer Verschiebung der beweglichen Elektrode. Weiterhin kann die physikalische Größe eine Beschleunigung oder Winkelgeschwindigkeit sein. In den vorhergehenden Fällen ist der Sensor für eine physikalische Größe durch das Abdecksubstrat geschützt.
  • Weiterhin kann die Halbleitervorrichtung weiterhin eine MEMS-Resonanzvorrichtung beinhalten, die ein Resonanzelement aufweist. Einer der Mehrzahl von ersten Bereichen sieht einen Resonanzhalbleiterbereich vor. Der Resonanzhalbleiterbereich weist das Resonanzelement auf. Der eingebettete Oxidfilm unter dem Resonanzelement wird durch ein Opferätzverfahren derart beseitigt, dass das Resonanzelement von dem Siliziumsubstrat verschiebbar und getrennt ist. Das Resonanzelement ist in dem verkapselten Raum angeordnet und das Resonanzelement wird von dem leitfähigen Extraktionsbereich derart erregt, dass das Resonanzelement in Resonanz versetzt wird und eine Spannung erzeugt, die eine vorbestimmte Frequenz aufweist. In diesem Fall werden verglichen mit einem herkömmlichen Quarzkristallresonator die Herstellungskosten der Vorrichtung verringert und werden die Abmessungen der Vorrichtung ebenso verringert.
  • Alternativ kann die Halbleitervorrichtung weiterhin einen Infrarotsensor zum Erfassen eines Infrarotlichts beinhalten. Der Infrarotsensor ist auf dem vorbestimmten Oberflächenbereich des ersten Substrats angeordnet. Der Infrarotsensor gibt eine Ausgangsspannung aus, die dem Infrarotlicht entspricht, und die Ausgangsspannung wird über den leitfähigen Extraktionsbereich ausgegeben.
  • Alternativ kann die Halbleitervorrichtung weiterhin einen Magnetsensor zum Erfassen eines Magnetfelds beinhalten. Der Magnetsensor ist auf dem vorbestimmten Oberflächenbereich des ersten Substrats angeordnet. Der Magnetsensor ist in dem verkapselten Raum angeordnet. Der Magnetsensor gibt eine Ausgangsspannung aus, die dem Magnetfeld entspricht, und die Ausgangsspannung wird über den leitfähigen Extraktionsbereich ausgegeben.
  • Alternativ kann die Halbleitervorrichtung weiterhin eine IC-Schaltung beinhalten, die auf dem vorbestimmten Oberflächenbereich des ersten Substrats angeordnet ist. Die IC-Schaltung ist über den leitfähigen Extraktionsbereich elektrisch mit einer externen Schaltung gekoppelt. in diesem Fall ist die IC-Schaltung mit dem Abdecksubstrat auf eine derartige Weise geschützt, dass die IC-Schaltung ohne Kontaktieren des Halbleitersubstrats verkapselt ist. Daher wird verhindert, dass die IC-Schaltung durch zum Beispiel eine externe Beanspruchung, verglichen mit einem Fall beeinträchtigt wird, in dem eine IC-Schaltung durch einen Abdeckfilm geschützt ist.
  • Alternativ kann das zweite Substrat aus einkristallinem Silizium bestehen. in diesem Fall kann ein Halbleiterelement auf dem zweiten Substrat ausgebildet sein.
  • Alternativ kann die Mehrzahl von ersten Bereichen einen einkristallinen leitfähigen Bereich und einen polykristallinen leitfähigen Bereich beinhalten. Der einkristalline leitfähige Bereich besteht aus einkristallinem Silizium und der polykristalline leitfähige Bereich besteht aus polykristallinem Silizium und der leitfähige Extraktionsbereich besteht aus polykristallinem Silizium.
  • Alternativ kann das zweite Substrat aus einem SOI-Substrat bestehen, das eine SOI-Schicht, einen eingebetteten Oxidfilm und ein Siliziumsubstrat aufweist, welche in dieser Reihenfolge gestapelt sind. Die zweiten Bereiche sind mit einem Trenngraben, welcher den eingebetteten Oxidfilm erreicht, voneinander isoliert. Weiterhin kann die Mehrzahl von zweiten Bereichen einen einkristallinen leitfähigen Bereich und einen polykristallinen leitfähigen Bereich beinhalten. Der einkristalline leitfähige Bereich ist in der SOI-Schicht angeordnet und besteht aus einkristallinem Silizium und der polykristalline leitfähige Bereich besteht aus polykristallinem Silizium und der leitfähige Extraktionsbereich besteht aus polykristallinem Silizium. In diesem Fall weist ein Halbleiterelement auf dem Abdecksubstrat, das aus dem SOI-Substrat besteht, eine hohe Schaltgeschwindigkeit und eine hohe Integration auf.
  • Weiterhin kann die Halbleitervorrichtung weiterhin eine IC-Schaltung beinhalten, die auf einem der Mehrzahl von zweiten Bereichen angeordnet ist. Die IC-Schaltung ist dem ersten Substrat gegenüberliegend angeordnet.
  • Alternativ kann der leitfähige Extraktionsbereich mit mindestens einem der Mehrzahl von zweiten Bereichen umgeben sein und weist der eine der Mehrzahl von zweiten Bereichen ein elektrisches Potential auf, welches auf ein vorbestimmtes Potential festgelegt ist. Weiterhin kann das vorbestimmte Potential ein Massepotential sein. In diesem Fall wirkt der eine der zweiten Bereiche, der das Massepotential aufweist, als eine Abschirmung.
  • Alternativ können das erste Substrat und das zweite Substrat aus Silizium bestehen und sind das erste Substrat und das zweite Substrat mit einer Silizium-Direktkontaktierungsstruktur direkt miteinander verbunden. In diesem Fall sind die ersten und zweiten Substrate mit Leitfähigkeit stark miteinander verbunden. Weiterhin ist der verkapselte Raum vollständig verkapselt. Die Silizium-Direktkontaktierung kann bei Raumtemperatur oder einer hohen Temperatur durchgeführt werden.
  • Das erste Substrat und das zweite Substrat bestehen aus Silizium, und entsprechend einem Beispiel, das nicht den Gegenstand der vorliegenden Erfindung bildet sondern deren Erläuterung dient, sind das erste Substrat und das zweite Substrat mit einer eutektischen Silizium/Gold-Kontaktierungsstruktur miteinander verbunden. In diesem Fall sind die ersten und zweiten Substrate mit einer Leitfähigkeit stark verbunden. Weiterhin ist der verkapselte Raum vollständig verkapselt.
  • Entsprechend einem Beispiel, das nicht den Gegenstand der vorliegenden Erfindung bildet sondern deren Erläuterung dient, können das erste Substrat und das zweite Substrat mit einem leitenden Klebstoff miteinander verbunden sein.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung beinhaltet ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Vorbereiten eines ersten Substrats, das einen Halbleiter aufweist, wobei das erste Substrat eine Mehrzahl von ersten Bereichen aufweist, welche voneinander isoliert und in einem Oberflächenbereich des ersten Substrats angeordnet sind, und wobei jeder erste Bereich ein Halbleiterbereich ist, ein Vorbereiten eines zweiten Substrats, das eine elektrische Leitfähigkeit aufweist und eine Mehrzahl von zweiten Bereichen und eine Mehrzahl von Isolationsgräben aufweist, wobei jeder Isolationsgraben das zweite Substrat derart durchdringt, dass die zweiten Bereiche voneinander isoliert sind, und wobei jeder zweite Bereich ein leitfähiger Bereich ist, ein derartiges Verbinden des zweiten Substrats mit dem ersten Substrat, dass ein verkapselter Raum zwischen einem vorbestimmten Oberflächenbereich des ersten Substrats und des zweiten Substrats ausgebildet wird, und ein derartiges elektrisches Koppeln von einem der zweiten Bereiche und einem entsprechenden der ersten Bereiche, dass der eine der zweiten Bereiche einen leitfähigen Extraktionsbereich vorsieht. Das erste Substrat sieht ein Trägersubstrat vor und das zweite Substrat sieht ein Abdecksubstrat vor.
  • Das vorhergehende Verfahren schafft die Halbleitervorrichtungen, deren Abmessungen minimiert werden können, und Herstellungskosten der Vorrichtung sind verringert. Weiterhin kann eine Festigkeit des zweiten Substrats sichergestellt werden. Weiterhin kann das zweite Substrat durch ein herkömmliches Verarbeitungsverfahren einfach verarbeitet werden, so dass die Herstellungskosten der Vorrichtung ebenso verringert werden.
  • Alternativ kann das Vorbereiten des zweiten Substrats ein Ausbilden einer Konkavität auf einer Seite des zweiten Substrats, um dem vorbestimmten Oberflächenbereich des ersten Substrats gegenüberzuliegen, ein Ausbilden einer Mehrzahl von primären Gräben auf der ersten Seite des zweiten Substrats, wobei jeder primäre Graben eine vorbestimmte Tiefe aufweist, und ein Schleifen einer zweiten Seite des zweiten Substrats, bis ein Boden des primären Grabens von der zweiten Seite des zweiten Substrats freiliegt, beinhalten, wobei der freiliegende primäre Graben den Isolationsgraben vorsieht. Das Verbinden des zweiten Substrats mit dem ersten Substrat kann ein Anordnen der Konkavität des zweiten Substrats, um dem vorbestimmten Oberflächenbereich des ersten Substrats gegenüberzuliegen, und ein Verbinden des zweiten Substrats mit dem ersten Substrat an einem Umfang der Konkavität beinhalten.
  • Alternativ kann das Vorbereiten des zweiten Substrats ein Ausbilden einer Mehrzahl von primären Gräben auf einer ersten Seite des zweiten Substrats, wobei jeder Graben eine vorbestimmte Tiefe aufweist, ein Schleifen einer zweiten Seite des zweiten Substrats, bis ein Boden des primären Grabens von der zweiten Seite des zweiten Substrats freiliegt, wobei der freiliegende primäre Graben den Isolationsgraben vorsieht, und ein Ausbilden einer Konkavität auf der zweiten Seite des zweiten Substrats beinhalten, um dem vorbestimmten Oberflächenbereich des ersten Substrats gegenüberzuliegen, nach dem Schleifen der zweiten Seite des zweiten Substrats beinhalten. Das Verbinden des zweiten Substrats mit dem ersten Substrat beinhaltet ein Anordnen der Konkavität des zweiten Substrats, um dem vorbestimmten Oberflächenbereich des ersten Substrats gegenüberzuliegen, und ein Verbinden des zweiten Substrats mit dem ersten Substrat an einem Umfang der Konkavität.
  • Alternativ kann das zweite Substrat aus einkristallinem Silizium bestehen. Das Vorbereiten des zweiten Substrats kann ein Ausbilden einer Mehrzahl von primären Gräben auf einer ersten Seite des zweiten Substrats, wobei jeder primäre Graben eine vorbestimmte Tiefe aufweist, ein Ausbilden eines Seitenwand-Oxidfilms auf einer Seitenwand jedes primären Grabens, ein Ausbilden eines polykristallinen Siliziumfilms auf dem Seitenwand-Oxidfilm in jedem primären Graben, um den primären Graben mit dem polykristallinen Siliziumfilm zu füllen, ein Schleifen einer zweiten Seite des zweiten Substrats, bis ein Boden des polykristallinen Siliziumfilms in jedem primären Graben von der zweiten Seite des zweiten Substrats freiliegt, wobei der freiliegende primäre Graben mit dem Seitenwand-Oxidfilm den Isolationsgraben vorsieht, und ein Ausbilden einer Konkavität auf der zweiten Seite des zweiten Substrats, um dem vorbestimmten Oberflächenbereich des ersten Substrats gegenüberzuliegen, nach dem Schleifen der zweiten Seite des zweiten Substrats beinhalten. Das Verbinden des zweiten Substrats mit dem ersten Substrat kann ein Anordnen der Konkavität des zweiten Substrats, um dem vorbestimmten Oberflächenbereich des ersten Substrats gegenüberzuliegen, und ein Verbinden des zweiten Substrats mit dem ersten Substrat an einem Umfang der Konkavität beinhalten.
  • Alternativ kann das zweite Substrat aus einem SOI-Substrat bestehen, das eine SOI-Schicht, einen eingebetteten Oxidfilm und ein Siliziumsubstrat aufweist, welche in dieser Reihenfolge gestapelt sind. Das Vorbereiten des zweiten Substrats kann ein Ausbilden von primären Gräben in der SOI-Schicht auf einer ersten Seite des zweiten Substrats, wobei jeder primäre Graben die SOI-Schicht und den eingebetteten Oxidfilm durchdringt, ein Ausbilden eines Seitenwand-Oxidfilms auf einer Seitenwand von jedem primären Graben, ein Ausbilden eines polykristallinen Siliziumfilms auf dem Seitenwand-Oxidfilm in jedem primären Graben, um den primären Graben mit dem polykristallinen Siliziumfilm zu füllen, ein Ätzen einer zweiten Seite des zweiten Substrats, bis der eingebettete Oxidfilm und der Seitenwand-Oxidfilm in jedem primären Graben von der zweiten Seite des zweiten Substrats freiliegen, wobei das Ätzen der zweiten Seite des zweiten Substrats vorsieht, eine Konkavität auf der zweiten Seite des zweiten Substrats auszubilden, um dem vorbestimmten Oberflächenbereich des ersten Substrats gegenüberzuliegen, und ein Schleifen der zweiten Seite des zweiten Substrats, bis ein Boden des polykristallinen Siliziumfilms in jedem primären Graben von der zweiten Seite des zweiten Substrats freiliegt, wobei der freiliegende primäre Graben mit dem Oxidfilm den Isolationsgraben vorsieht, beinhalten. Das Verbinden des zweiten Substrats mit dem ersten Substrat kann ein Anordnen der Konkavität des zweiten Substrats, um dem vorbestimmten Oberflächenbereich des ersten Substrats gegenüberzuliegen, und ein Verbinden des zweiten Substrats mit dem ersten Substrat an einem Umfang der Konkavität beinhalten.
  • Alternativ kann das Vorbereiten des ersten Substrats ein Ausbilden einer Mehrzahl von ersten Bereichen in dem Oberflächenbereich des ersten Substrats und ein Ausbilden einer leitfähigen Konvexität auf einem der ersten Bereiche beinhalten. Bei dem Verbinden des zweiten Substrats mit dem ersten Substrat wird das zweite Substrat mit der leitfähigen Konvexität des ersten Substrats verbunden.
  • Alternativ kann das Vorbereiten des zweiten Substrats ein Ausbilden einer Mehrzahl von primären Gräben auf einer ersten Seite des zweiten Substrats, wobei jeder primäre Graben eine vorbestimmte Tiefe aufweist, ein Schleifen einer zweiten Seite des zweiten Substrats, bis ein Boden des primären Grabens von der zweiten Seite des zweiten Substrats freiliegt, wobei der freiliegende primäre Graben den Isolationsgraben vorsieht, und ein Ausbilden einer Konvexität auf einem der zweiten Bereiche, um einem entsprechenden ersten Bereich des ersten Substrats gegenüberzuliegen, beinhalten. Bei dem Verbinden des zweiten Substrats mit dem ersten Substrat wird die leitfähige Konvexität des zweiten Substrats mit dem ersten Substrat verbunden. Weiterhin kann das Ausbilden der Konvexität vorsehen, ein Verdrahtungsmuster auszubilden, welches über einen Isolationsfilm elektrisch mit dem einen der zweiten Bereiche gekoppelt ist.
  • Das erste Substrat und das zweite Substrat bestehen aus Silizium, und es werden bei dem Verbinden des zweiten Substrats mit dem ersten Substrat das erste Substrat und das zweite Substrat mit einer Silizium-Direktkontaktierungsstruktur miteinander verbunden.
  • Obgleich die vorliegende Erfindung unter Bezugnahme auf bevorzugte Ausführungsbeispiele von ihr beschrieben worden ist, versteht es sich, dass die vorliegende Erfindung nicht auf die bevorzugten Ausführungsbeispiele und Aufbauten beschränkt ist. Die vorliegende Erfindung ist dazu gedacht, verschiedene Ausgestaltungen und äquivalente Anordnungen abzudecken. Weiterhin sind, während verschiedene Kombinationen und Aufbauten, welche bevorzugt sind, beschrieben worden sind, andere Kombinationen und Aufbauten, die mehr, weniger oder lediglich ein einzelnes Element beinhalten, ebenso innerhalb des Umfangs der vorliegenden Erfindung, wie er in den beiliegenden Ansprüchen definiert ist.
  • Eine zuvor beschriebene erfindungsgemäße Halbleitervorrichtung beinhaltet ein erstes Substrat, das aus einem Halbleiter besteht und erste Bereiche aufweist, welche voneinander isoliert sind und in dem ersten Substrat angeordnet sind, und ein zweites Substrat, das eine elektrische Leitfähigkeit aufweist und zweite Bereiche und Isolationsgräben aufweist. Jeder Isolationsgraben durchdringt das zweite Substrat derart, dass die zweiten Bereiche voneinander isoliert sind. Das erste Substrat sieht ein Trägersubstrat vor und das zweite Substrat sieht ein Abdecksubstrat vor. Das zweite Substrat ist derart mit dem ersten Substrat verbunden, dass ein verkapselter Raum zwischen einem vorbestimmten Oberflächenbereich des ersten Substrats und des zweiten Substrats vorgesehen ist. Die zweiten Bereiche beinhalten einen leitfähigen Extraktionsbereich, welcher mit einem entsprechenden ersten Bereich gekoppelt ist.

Claims (24)

  1. Halbleitervorrichtung, die aufweist: ein erstes Substrat (B1–B4, B6–B8, B10, B11), das aus einem Halbleiter besteht und eine Mehrzahl von ersten Bereichen (Bs) aufweist, wobei die ersten Bereiche (Bs) voneinander isoliert sind und in einem Oberflächenabschnitt des ersten Substrats (B1–B4, B6–B8, B10, B11) angeordnet sind und wobei jeder erste Bereich (Bs) ein Halbleiterbereich ist; und ein zweites Substrat (C1–C8, C10–C14), das eine elektrische Leitfähigkeit aufweist und eine Mehrzahl von zweiten Bereichen (Ce) und eine Mehrzahl von Isolationsgräben (31, 43) aufweist, wobei jeder Isolationsgraben (31, 43) das zweite Substrat (C1–C8, C10–C14) derart durchdringt, dass die zweiten Bereiche (Ce) voneinander isoliert sind, und wobei jeder zweite Bereich (Ce) ein leitfähiger Bereich ist, wobei das erste Substrat (B1–B4, B6–B8, B10, B11) ein Trägersubstrat bereitstellt und das zweite Substrat (C1–C8, C10–C14) ein Abdecksubstrat bereitstellt, das zweite Substrat (C1–C8, C10–C14) derart mit dem ersten Substrat (B1–B4, B6–B8, B10, B11) verbunden ist, dass ein verkapselter Raum zwischen einem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B1–B4, B6–B8, B10–B11) und dem zweiten Substrat (C1–C8, C10–C14) vorgesehen ist, und die zweiten Bereiche (Ce) einen leitfähigen Extraktionsbereich (Ce1, Ce2, Ce4, Ce5, Ce7–Ce12, Ce16–Ce19) beinhalten, welcher mit einem entsprechenden ersten Bereich (Bs) gekoppelt ist, wobei das erste Substrat (B1–B4, B6–B8, B10, B11) und das zweite Substrat (C1–C8, C10–C14) aus Silizium bestehen, das zweite Substrat (C1–C8, C10–C14) und das erste Substrat (B1–B4, B6–B8, B10, B11) mittels einer Siliziumdirektkontaktierungsstruktur miteinander verbunden sind, der leitfähige Extraktionsbereich (Ce1, Ce2, Ce4, Ce5, Ce7–Ce12, Ce16–Ce19) derart mit dem entsprechenden ersten Bereich (Bs) gekoppelt ist, dass der entsprechende erste Bereich (Bs) über den leitfähigen Extraktionsbereich (Ce1, Ce2, Ce4, CE5, Ce7–Ce12, Ce16–Ce19) elektrisch mit einer externen Schaltung gekoppelt ist (Seite 4, 2. Absatz), und eine IC-Schaltung (G6–G8) auf einem der Mehrzahl von zweiten Bereichen (Ce) angeordnet ist, wobei die IC-Schaltung dem ersten Substrat (B7) gegenüberliegend angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das zweite Substrat (C1–C8) weiterhin eine Konkavität (32) beinhaltet, welche dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B1–B4, B6–B8) gegenüberliegt, und das zweite Substrat (C1–C8) an einem Umfang der Konkavität (32) mit dem ersten Substrat (B1–B4, B6–B8) verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei das zweite Substrat (C5, C8) weiterhin einen Isolationsfilm (38, 40) beinhaltet, welcher auf einer vorbestimmten Position der Konkavität (32) angeordnet ist.
  4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das erste Substrat (B10, B11) weiterhin eine leitfähige Konvexität (T1, T2) beinhaltet, welcher auf einem der ersten Bereiche (Bs) des ersten Substrats (B10, B11) angeordnet ist, und das zweite Substrat (C10) mit der leitfähigen Konvexität (T1, T2) des ersten Substrats (B10, B11) verbunden ist.
  5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die leitfähige Konvexität (T1, T2) aus einkristallinem Silizium oder polykristallinem Silizium besteht.
  6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das zweite Substrat (C11–C14) weiterhin eine leitfähige Konvexität (T3) auf einem der zweiten Bereiche (Ce) beinhaltet, die leitfähige Konvexität (T3) einem entsprechenden ersten Bereich (Bs) des ersten Substrats (B1) gegenüberliegt, und die leitfähige Konvexität (T3) des zweiten Substrats (C11–C14) mit dem ersten Substrat (B1) verbunden ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das erste Substrat (B1–B4, B6–B8, B10, B11) aus einem SOI-Substrat besteht, das eine SOI-Schicht (21), einen eingebetteten Oxidfilm (20) und ein Siliziumsubstrat (22) aufweist, welche in dieser Reihenfolge gestapelt sind, die ersten Bereiche (Bs) in der SOI-Schicht (21) angeordnet sind, und die ersten Bereiche (Bs) mit einem Trenngraben (23), welcher den eingebetteten Oxidfilm (20) erreicht, voneinander isoliert sind.
  8. Halbleitervorrichtung nach Anspruch 7, gekennzeichnet durch: einen Sensor für eine physikalische Größe, der eine bewegliche Elektrode (Em) und eine feste Elektrode (Es) aufweist, zum Erfassen einer physikalischen Größe, die auf den Sensor ausgeübt wird, wobei einer der Mehrzahl von ersten Bereichen (Bs) einen beweglichen Halbleiterbereich bereitstellt und ein anderer der Mehrzahl von ersten Bereichen (Bs) einen festen Halbleiterbereich bereitstellt, der bewegliche Halbleiterbereich die bewegliche Elektrode (Em) aufweist, der eingebettete Oxidfilm (20) unter der beweglichen Elektrode (Em) durch ein Opferätzverfahren derart beseitigt ist, dass die bewegliche Elektrode (Em) verschiebbar und von dem Siliziumsubstrat (22) getrennt ist, der feste Halbleiterbereich die feste Elektrode (Es) aufweist, welche der beweglichen Elektrode (Em) gegenüberliegt, die bewegliche Elektrode (Em) und die feste Elektrode (Es) dazwischen eine Kapazität auf eine derartige Weise bereitstellen, dass ein Raum zwischen der beweglichen Elektrode (Em) und der festen Elektrode (Es) eine dielektrische Schicht bereitstellt, die zweiten Bereiche (Ce) einen ersten leitfähigen Extraktionsbereich und einen zweiten leitfähigen Extraktionsbereich beinhalten, der erste leitfähige Extraktionsbereich mit dem beweglichen Halbleiterbereich gekoppelt ist und der zweite leitfähige Extraktionsbereich mit dem festen Halbleiterbereich gekoppelt ist, die bewegliche Elektrode (Em) in Übereinstimmung mit der ausgeübten physikalischen Größe entlang einer Richtung verschiebbar ist, die senkrecht zu dem ersten Substrat (B1, B10, B11) ist, und der Sensor die physikalische Größe durch Messen einer Kapazitätsänderung in Übereinstimmung mit einer Verschiebung der beweglichen Elektrode (Em) erfasst.
  9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die physikalische Größe eine Beschleunigung oder Winkelgeschwindigkeit ist.
  10. Halbleitervorrichtung nach Anspruch 7, gekennzeichnet durch: eine MEMS-Resonanzvorrichtung, die ein Resonanzelement (K1) aufweist, wobei einer der Mehrzahl von ersten Bereichen (Bs) einen Resonanzhalbleiterbereich bereitstellt, der Resonanzhalbleiterbereich das Resonanzelement (K1) aufweist, der eingebettete Oxidfilm (20) unter dem Resonanzelement (K1) durch ein Opferätzverfahren derart beseitigt ist, dass das Resonanzelement (K1) verschiebbar und von dem Siliziumsubstrat (22) getrennt ist, das Resonanzelement (K1) in dem verkapselten Raum angeordnet ist, und das Resonanzelement (K1) von dem leitfähigen Extraktionsbereich (Ce4, Ce5) derart erregt wird, dass das Resonanzelement (K1) in Resonanz versetzt wird und eine Spannung erzeugt, die eine vorbestimmte Frequenz aufweist.
  11. Halbleitervorrichtung nach Anspruch 7, gekennzeichnet durch: einen Infrarotsensor zum Erfassen von Infrarotlicht, wobei der Infrarotsensor auf dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B1–B4, B6–B8, B10, B11) angeordnet ist, der Infrarotsensor eine Ausgangsspannung ausgibt, die dem Infrarotlicht entspricht, und die Ausgangsspannung über den leitfähigen Extraktionsbereich (Ce7, Ce8) ausgegeben wird.
  12. Halbleitervorrichtung nach Anspruch 7, gekennzeichnet durch: einen Magnetsensor zum Erfassen eines Magnetfelds, wobei der Magnetsensor auf dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B1–B4, B6–B8, B10, B11) angeordnet ist, der Magnetsensor in dem verkapselten Raum angeordnet ist, der Magnetsensor eine Ausgangsspannung ausgibt, die dem Magnetfeld entspricht, und die Ausgangsspannung über den leitfähigen Extraktionsbereich (Ce1, Ce2, Ce9–Ce12, Ce16–Ce19) ausgegeben wird.
  13. Halbleitervorrichtung nach Anspruch 7, gekennzeichnet durch: elne IC-Schaltung (G1–G4), die auf dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B4) angeordnet ist, wobei die IC-Schaltung über den leitfähigen Extraktionsbereich (Ce9, Ce10) elektrisch mit einer externen Schaltung gekoppelt ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass das zweite Substrat (C1–C8, C10–C14) aus einkristallinem Silizium besteht.
  15. Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass die Mehrzahl von ersten Bereichen (Bs) einen einkristallinen leitfähigen Bereich und einen polykristallinen leitfähigen Bereich beinhaltet, der einkristalline leitfähige Bereich aus einkristallinem Silizium besteht und der polykristalline leitfähige Bereich aus polykristallinem Silizium besteht, und der leitfähige Extraktionsbereich (Ce1, Ce2, Ce4, Ce5, Ce7–Ce12, Ce16–Ce19) aus polykristallinem Silizium besteht.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass der leitfähige Extraktionsbereich (Ce11, Ce12) von mindestens einem der Mehrzahl von zweiten Bereichen (Ce13, Ce14) umgeben ist, und der eine der Mehrzahl von zweiten Bereichen (Ce13, Ce14) ein elektrisches Potential aufweist, welches auf ein vorbestimmtes Potential festgelegt ist.
  17. Halbleitervorrichtung nach Anspruch 16, dadurch gekennzeichnet, dass das vorbestimmte Potential ein Massepotential ist.
  18. Verfahren zum Herstellen einer Halbleitervorrichtung, mit den Schritten: Vorbereiten eines ersten Substrats (B1–B4, B6–B8, B10, B11), das aus einem Halbleiter besteht, wobei das erste Substrat (B1–B4, B6–B8, B10, B11) eine Mehrzahl von ersten Bereichen (Bs) beinhaltet, welche voneinander isoliert sind und in einem Oberflächenabschnitt des ersten Substrats (B1–B4, B6–B8, B10, B11) angeordnet sind, und wobei jeder erste Bereich (Bs) ein Halbleiterbereich ist; Vorbereiten eines zweiten Substrats (C1–C8, C10–C14), das eine elektrische Leitfähigkeit aufweist und eine Mehrzahl von zweiten Bereichen (Ce) und eine Mehrzahl von lsolationsgraben (31, 43) beinhaltet, wobei jeder Isolationsgraben (31, 43) das zweite Substrat (C1–C8, C10–C14) derart durchdringt, dass die zweiten Bereiche (Ce) voneinander isoliert sind, und wobei jeder zweite Bereich (Ce) ein leitfähiger Bereich ist; Verbinden des zweiten Substrats (C1–C8, C10–C14) mit dem ersten Substrat (B1–B4, B6–B8, B10, B11) derart, dass ein verkapselter Raum zwischen einem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B1–B4, B6–B8, B10, B11) und dem zweiten Substrat (C1–C8, C10–C14) ausgebildet wird; und elektrisches Koppeln von einem der zweiten Bereiche (Ce) und eines entsprechenden der ersten Bereiche (Bs) derart, dass der eine der zweiten Bereiche (Ce) einen leitfähigen Extraktionsbereich (Ce1, Ce2, Ce4, Ce5, Ce7–Ce12, Ce16–Ce19) bereitstellt; wobei das erste Substrat (B1–B4, B6–B8, B10, B11) ein Trägersubstrat bereitstellt und das zweite Substrat (C1–C8, C10–C14) ein Abdecksubstrat bereitstellt, und das erste Substrat (B1–B4, B6–B8, B10, B11) und das zweite Substrat (C1–C8, C10–C14) aus Silizium bestehen; mit den weiteren Schritten: Verbinden des zweiten Substrats (C1–C8, C10–C14) mit dem ersten Substrat (B1–B4, B6–B8, B10, B11) mittels einer Siliziumdirektkontaktierungsstruktur miteinander; und Ausformen einer integrierten Schaltung (G5–G8) in einem der zweiten Bereiche (Ce) derart, dass die integrierte Schaltung dem verkapselten Raum gegenüber liegt; wobei der entsprechende eine der ersten Bereiche (Bs) über den leitfähigen Extraktionsbereich (Ce1, Ce2, Ce4, Ce5, Ce7–Ce12, Ce16–Ce19) elektrisch mit einer externen Schaltung gekoppelt ist.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das Vorbereiten des zweiten Substrats (C1–C8) beinhaltet: Ausbilden einer Konkavität (32) auf einer ersten Seite des zweiten Substrats (C1–C8), um dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B1–B4, B6–B8) gegenüberzuliegen; Ausbilden einer Mehrzahl von primären Gräben (31a) auf der ersten Seite des zweiten Substrats (C1–C8), wobei jeder primäre Graben (31a) eine vorbestimmte Tiefe aufweist; und Schleifen einer zweiten Seite des zweiten Substrats (C1–C8), bis ein Boden des primären Grabens (31a) von der zweiten Seite des zweiten Substrats (C1–C8) freiliegt, wobei der freiliegende primäre Graben (31a) den Isolationsgraben (31, 43) bereitstellt, und das Verbinden des zweiten Substrats (C1–C8) mit dem ersten Substrat (B1–B4, B6–B8) beinhaltet: Anordnen der Konkavität (32) des zweiten Substrats (C1–C8), um dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B1–B4, B6–B8) gegenüberzuliegen; und Verbinden des zweiten Substrats (C1–C8) mit dem ersten Substrat (B1–B4, B6–B8) an einem Umfang der Konkavität (32).
  20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das Vorbereiten des zweiten Substrats (C1–C8) beinhaltet: Ausbilden einer Mehrzahl von primären Gräben (31a) auf einer ersten Seite des zweiten Substrats (C1–C8), wobei jeder primäre Graben (31a) eine vorbestimmte Tiefe aufweist; Schleifen einer zweiten Seite des zweiten Substrats (C1–C8), bis ein Boden des primären Grabens (31a) von der zweiten Seite des zweiten Substrats (C1–C8) freiliegt, wobei der freiliegende primäre Graben (31a) den Isolationsgraben (31, 43) bereitstellt; und Ausbilden einer Konkavität (32) auf der zweiten Seite des zweiten Substrats (C1–C8), um dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B1–B4, B6–B8) gegenüberzuliegen, nach dem Schleifen der zweiten Seite des zweiten Substrats (C1–C8), und das Verbinden des zweiten Substrats (C1–C8) mit dem ersten Substrat (B1–B4, B6–B8) beinhaltet: Anordnen der Konkavität (32) des zweiten Substrats (C1–C8), um dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B1–B4, B6–B8) gegenüberzuliegen; und Verbinden des zweiten Substrats (C1–C8) mit dem ersten Substrat (B1–B4, B6–B8) an einem Umfang der Konkavität (32).
  21. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das zweite Substrat (C8) aus einkristallinem Silizium besteht, das Vorbereiten des zweiten Substrats (C8) beinhaltet: Ausbilden einer Mehrzahl von primären Gräben (31a) auf einer ersten Seite des zweiten Substrats (C8), wobei jeder primäre Graben (31a) eine vorbestimmte Tiefe aufweist; Ausbilden eines Seitenwand-Oxidfilms (44) auf einer Seitenwand von jedem primären Graben (31a); Ausbilden eines polykristallinen Siliziumfilms (45) auf dem Seitenwand-Oxidfilm (44) in jedem primären Graben (31a), um den primären Graben (31a) mit dem polykristallinen Siliziumfilm (45) zu füllen; Schleifen einer zweiten Seite des zweiten Substrats (C8), bis ein Boden des polykristallinen Siliziumfilms (45) in jedem primären Graben (31a) von der zweiten Seite des zweiten Substrats (C8) freiliegt, wobei der freiliegende primäre Graben (31a) mit dem Seitenwand-Oxidfilm (44) den Isolationsgraben (43) bereitstellt; und Ausbilden einer Konkavität (32) auf der zweiten Seite des zweiten Substrats (C8), um dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B8) gegenüberzuliegen, nach dem Schleifen der zweiten Seite des zweiten Substrats (C8), und das Verbinden des zweiten Substrats (C8) mit dem ersten Substrat (B8) beinhaltet: Anordnen der Konkavität (32) des zweiten Substrats (C8), um dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B8) gegenüberzuliegen; und Verbinden des zweiten Substrats (C8) mit dem ersten Substrat (B8) an einem Umfang der Konkavität (32).
  22. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das zweite Substrat (C8) aus einem SOI-Substrat besteht, das eine SOI-Schicht (41), einen eingebetteten Oxidfilm (40) und ein Siliziumsubstrat (42) aufweist, welche in dieser Reihenfolge gestapelt sind, das Vorbereiten des zweiten Substrats (C8) beinhaltet: Ausbilden einer Mehrzahl von primären Gräben (31a) in der SOI-Schicht (43) auf einer ersten Seite des zweiten Substrats (C8), wobei jeder primäre Graben (31a) die SOI-Schicht (41) und den eingebetteten Oxidfilm (40) durchdringt; Ausbilden eines Seitenwand-Oxidfilms (44) auf einer Seitenwand von jedem primären Graben (31a); Ausbilden eines polykristallinen Siliziumfilms (45) auf dem Seitenwand-Oxidfilm (44) in jedem primären Graben (31a), um den primären Graben (31) mit dem polykristallinen Siliziumfilm (45) zu füllen; Ätzen einer zweiten Seite des zweiten Substrats (C8), bis der eingebettete Oxidfilm (40) und der Seitenwand-Oxidfilm (44) in jedem primären Graben (31a) von der zweiten Seite des zweiten Substrats (C8) freiliegen, wobei das Ätzen der zweiten Seite des zweiten Substrats (C8) ein Ausbilden einer Konkavität (32) auf der zweiten Seite des zweiten Substrats (C8) bereitstellt, um dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B8) gegenüberzuliegen; und Schleifen der zweiten Seite des zweiten Substrats (C8), bis ein Boden des polykristallinen Siliziumfilms (45) in jedem primären Graben (31a) von der zweiten Seite des zweiten Substrats (C8) freiliegt, wobei der freiliegende primäre Graben (31a) mit dem Oxidfilm den Isolationsgraben (43) bereitstellt, und das Verbinden des zweiten Substrats (C8) mit dem ersten Substrat (B8) beinhaltet: Anordnen der Konkavität (32) des zweiten Substrats (C8), um dem vorbestimmten Oberflächenbereich (R1) des ersten Substrats (B8) gegenüberzuliegen; und Verbinden des zweiten Substrats (C8) mit dem ersten Substrat (B8) an einem Umfang der Konkavität (32).
  23. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das Vorbereiten des ersten Substrats (B10, B11) beinhaltet: Ausbilden der Mehrzahl von ersten Bereichen (Bs) in dem Oberflächenabschnitt des ersten Substrats (B10, B11); und Ausbilden einer leitfähigen Konvexität (T1, T2) auf einem der ersten Bereiche (Bs), und bei dem Verbinden des zweiten Substrats (C10) mit dem ersten Substrat (B10, B11) das zweite Substrat (C10) mit der leitfähigen Konvexität (T1, T2) des ersten Substrats (B10, B11) verbunden wird.
  24. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das Vorbereiten des zweiten Substrats (C11–C14) beinhaltet: Ausbilden einer Mehrzahl von primären Gräben (31a) auf einer ersten Seite des zweiten Substrats (C11–C14), wobei jeder primäre Graben (31a) eine vorbestimmte Tiefe aufweist; Schleifen einer zweiten Seite des zweiten Substrats (C11–C14), bis ein Boden des primären Grabens (31a) von der zweiten Seite des zweiten Substrats (C11–C14) freiliegt, wobei der freiliegende primäre Graben (31a) den Isolationsgraben (31) bereitstellt; und Ausbilden einer Konvexität (T3) auf einem der zweiten Bereiche (Ce), um einem entsprechenden ersten Bereich (Bs) des ersten Substrats (B1) gegenüberzuliegen, und bei dem Verbinden des zweiten Substrats (C11–C14) mit dem ersten Substrat (B1) die leitfähige Konvexität des zweiten Substrats (C11–C14) mit dem ersten Substrat (B1) verbunden wird.
DE102008000261A 2007-02-22 2008-02-08 Halbleitervorrichtung und Verfahren zu ihrer Herstellung Expired - Fee Related DE102008000261B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007-42619 2007-02-22
JP2007042619 2007-02-22
JP2007-257840 2007-10-01
JP2007257840A JP4792143B2 (ja) 2007-02-22 2007-10-01 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE102008000261A1 DE102008000261A1 (de) 2008-11-06
DE102008000261B4 true DE102008000261B4 (de) 2012-09-13

Family

ID=39809778

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008000261A Expired - Fee Related DE102008000261B4 (de) 2007-02-22 2008-02-08 Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Country Status (1)

Country Link
DE (1) DE102008000261B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4636187B2 (ja) * 2008-04-22 2011-02-23 株式会社デンソー 力学量センサの製造方法および力学量センサ
DE102008054481B4 (de) 2008-12-10 2021-11-25 Robert Bosch Gmbh Sensor und Verfahren zu dessen Herstellung
DE102010039057B4 (de) 2010-08-09 2018-06-14 Robert Bosch Gmbh Sensormodul
DE102012219550B4 (de) 2012-10-25 2024-04-18 Robert Bosch Gmbh Hybrid integriertes Bauteil
DE102013217300A1 (de) * 2013-08-30 2014-05-08 Robert Bosch Gmbh MEMS-Bauelement mit einer mikromechanischen Mikrofonstruktur
DE102016118268A1 (de) 2016-09-27 2018-03-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines einkristallinen Substrats und mikromechanische Struktur

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1071126A2 (de) * 1999-07-23 2001-01-24 Agilent Technologies Inc Verpackung auf Waferebene unter Verwendung einer Mikrokappe mit Vias
US20040126920A1 (en) * 2002-03-27 2004-07-01 An Seung Do Micro inertia sensor and method of manufacturing the same
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
JP2004333133A (ja) * 2003-04-30 2004-11-25 Mitsubishi Electric Corp 慣性力センサ
US20050170609A1 (en) * 2003-12-15 2005-08-04 Alie Susan A. Conductive bond for through-wafer interconnect
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US20050260783A1 (en) * 2003-10-31 2005-11-24 Markus Lutz Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems
DE102006012645A1 (de) * 2005-03-24 2006-10-12 Memsic, Inc., North Andover Verpackung von integrierten Schaltungen auf Waferniveau

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1071126A2 (de) * 1999-07-23 2001-01-24 Agilent Technologies Inc Verpackung auf Waferebene unter Verwendung einer Mikrokappe mit Vias
US20040126920A1 (en) * 2002-03-27 2004-07-01 An Seung Do Micro inertia sensor and method of manufacturing the same
JP2004333133A (ja) * 2003-04-30 2004-11-25 Mitsubishi Electric Corp 慣性力センサ
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
US20050260783A1 (en) * 2003-10-31 2005-11-24 Markus Lutz Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems
US20050170609A1 (en) * 2003-12-15 2005-08-04 Alie Susan A. Conductive bond for through-wafer interconnect
DE102006012645A1 (de) * 2005-03-24 2006-10-12 Memsic, Inc., North Andover Verpackung von integrierten Schaltungen auf Waferniveau

Also Published As

Publication number Publication date
DE102008000261A1 (de) 2008-11-06

Similar Documents

Publication Publication Date Title
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
TW401611B (en) Three-dimensional circuit integration
DE102015105451B4 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
DE102010000729A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
JP5141658B2 (ja) 半導体装置およびその製造方法
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102008000261B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011055736B4 (de) Halbleitervorrichtung mit einer Bonding-Fläche und einer Abschirmungsstruktur und Verfahren zur Herstellung derselben
EP1891673B1 (de) Photodiode mit integrierter halbleiterschaltung und verfahren zur herstellung
DE102010062419A1 (de) Bereichsunterteiltes Substrat und Halbleiterbauelement
DE102015109641A1 (de) Implantatsschadenfreier Bildsensor und diesbezügliches Verfahren
US5573969A (en) Method for fabrication of CMOS devices having minimized drain contact area
DE102009055283A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015217918A1 (de) Mikromechanisches Bauelement
US20100295066A1 (en) Semiconductor substrate and methods for the production thereof
WO2006066690A1 (de) Bauelement mit halbleiterübergang und verfahren zur herstellung
TWI643304B (zh) 具貫穿接點的構件及其製造方法
WO2010083922A1 (de) Halbleiterbauelement mit durchkontaktierung und verfahren zu dessen herstellung
DE10324421B4 (de) Halbleiterbauelement mit Metallisierungsfläche und Verfahren zur Herstellung desselben
CN100361272C (zh) 多层器件及其制作方法
DE102011102007A1 (de) Fotodiode und Herstellungsverfahren
US7144757B1 (en) Circuit suitable for vertical integration and method of producing same
DE102019009260B3 (de) Halbleiter-packaging-vorrichtung mit einer abschirmstruktur und verfahren zum herstellen einer entsprechenden vorrichtung
DE102012014428B4 (de) Verfahren zum herstellen eines kontaktanschlusses und integrierter schaltungs-chip

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20121214

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee