WO2010083922A1 - Halbleiterbauelement mit durchkontaktierung und verfahren zu dessen herstellung - Google Patents

Halbleiterbauelement mit durchkontaktierung und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2010083922A1
WO2010083922A1 PCT/EP2009/067299 EP2009067299W WO2010083922A1 WO 2010083922 A1 WO2010083922 A1 WO 2010083922A1 EP 2009067299 W EP2009067299 W EP 2009067299W WO 2010083922 A1 WO2010083922 A1 WO 2010083922A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal layer
metal
contact surface
metallization
Prior art date
Application number
PCT/EP2009/067299
Other languages
English (en)
French (fr)
Inventor
Franz Schrank
Jochen Kraft
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Publication of WO2010083922A1 publication Critical patent/WO2010083922A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Definitions

  • the present invention relates to the fabrication of vias by semiconductor wafers. Electrically conductive connections between the top and bottom of a semiconductor substrate are used in the vertical integration of semiconductor devices.
  • a plurality of semiconductor chips can be stacked vertically one above the other and connected to one another by electrical connection contacts on the top sides and bottom sides.
  • electrically conductive connections must be made from the respective upper side of a chip to the lower side through the substrate. This is usually done by etching holes in the substrate and then filling them with an electrically conductive material, usually a metal. If the electrical conductor thus produced does not extend to the back side of the substrate, the substrate is thinned by abrasion from the rear side until the conductive material of the contact hole filling is exposed, thus producing the through-connection.
  • the substrate with the front side is temporarily attached to a handling wafer. This is described, for example, in US Pat. No. 7,326,629.
  • the structure of the rear-side contacts is determined by the arrangement of the front-side contact holes in such methods.
  • a layer transfer from one substrate to another substrate usually involves the transfer of a Layer portion of the semiconductor body (bulk material). Such methods are described, for example, in US 2007/0231943 A1 and US 2008/0223285 A1.
  • the object of the present invention is to provide a through-connection through a semiconductor substrate, which is provided without required back-side processing with rear-side contact structures that are independent of the front side.
  • the semiconductor component comprises a semiconductor body having a front side, over which a terminal metal layer is arranged.
  • An active component or a circuit for example a CMOS circuit, may be integrated on the front side.
  • a wiring with several metal levels and intermetal dielectric can be present on the front side, and the terminal metal layer in this case represents an uppermost metal layer arranged at a distance from the semiconductor body, which is also referred to below as a top metal.
  • a contact hole which completely penetrates the semiconductor body from the front side to the opposite rear side.
  • a metal layer is Between the metal layer and the semiconductor body.
  • a connection layer which may be, for example, an oxide of the semiconductor material.
  • the metal layer On the side facing the semiconductor body, the metal layer has a contact surface on which an in the metallization existing in the contact hole is arranged, whereby the metal layer is electrically conductively connected to the terminal metal layer.
  • a further contact surface which is provided for an external connection, is located on the side of the metal layer facing away from the semiconductor body, wherein the further contact surface is laterally offset relative to the planar extension of the metal layer to the aforementioned contact surface.
  • the rear-side metal layer has a first component in a first layer layer and a second component in a second layer layer, wherein the first layer layer is arranged at a greater distance from the semiconductor body than the second layer layer.
  • On the first portion is the further contact surface, while the metallization is disposed on the second portion.
  • An oxide layer is disposed on the second portion of the metal layer on the side facing away from the semiconductor body, and a nitride layer is disposed on the oxide layer, so that a surface of the nitride layer is located on the side facing away from the oxide layer in a plane with the further contact surface.
  • the metallization need not completely fill the contact hole, and in this case preferably a passivation is applied in the contact hole on the metallization.
  • a handling wafer and an IC wafer are provided.
  • the handling wafer is provided with a metal layer on an upper side.
  • the top, including the metal layer, is planarized with a bonding layer.
  • the connection layer is called Bond layer between the handling wafer and the IC wafer and may be, for example, an oxide of the semiconductor material les.
  • the IC wafer is provided on a front side with a device or circuit, which may be, for example, a CMOS integrated circuit.
  • the opposite back side of the IC wafer is placed on the bonding layer of the handling wafer and permanently attached thereto. From the front, a contact hole is etched into the IC wafer.
  • a contact surface of the metal layer is exposed and applied a metallization, which covers the contact surface and side walls of the contact hole.
  • a terminal metal layer in particular a top metal, is applied to the front side in such a way that the terminal metal layer is electrically conductively connected to the metallization. Then, the handling wafer is removed, and on the side facing away from the IC wafer side of the metal layer, a further contact surface is exposed.
  • a nitride layer is applied to the upper side of the handling wafer before the metal layer is produced.
  • An oxide layer is applied to the nitride layer.
  • An opening extending to the top of the handling wafer is made in the oxide layer and in the nitride layer.
  • the metal layer is formed on the oxide layer and in the opening such that the metal layer has a first portion in a first layer layer in the opening and a second portion in a second layer layer on the oxide layer.
  • a thin oxide layer can additionally be applied to the top side of the handling wafer. The oxide layer serves to reduce mechanical stress between the layers and is used as an etch stop layer in removing the handling wafer.
  • the design tion with portions of the metal layer in two different layer layers has the particular advantage that it is possible without additional effort to arrange the further contact surface with respect to the areal extent of the metal layer laterally to the covered with the metallization contact surface.
  • the arrangement of the contact for the rear electrical connection is therefore not determined by the position of the via. Therefore, different embodiments of backside contacts can be realized without having to subsequently fabricate and pattern further metal planes in an expensive backside process.
  • An electrical connection which is provided for an electrically conductive connection to a further component, can be produced on the backside contact by electroplating a metal layer.
  • a solder layer is applied, with which a permanent electrically conductive connection to a terminal contact surface of the further component is produced.
  • FIG. 1 shows a cross-section through a handling wafer after the metal layer has been produced.
  • FIG. 1a shows a cross section according to FIG. 1 through another embodiment of the handling wafer.
  • FIG. 2 shows a cross-section through an IC wafer after making the front-side wiring.
  • FIG. 3 shows an arrangement of the handling wafer and the thinned IC wafer before bonding.
  • FIG. 4 shows an arrangement of the handling wafer and the IC wafer after the bonding and etching of the contact hole.
  • FIG. 5 shows an arrangement according to FIG. 4 after the exposure of the contact surface.
  • FIG. 6 shows an arrangement according to FIG. 5 according to FIG.
  • FIG. 7 shows an arrangement according to FIG. 6 after removal of the handling wafer.
  • FIG. 8 shows an arrangement according to FIG. 7 after the connection of the IC wafer with further dies.
  • FIG. 9 shows an arrangement according to FIG. 8 for an embodiment with an acceleration sensor.
  • FIG. 10 shows an arrangement according to FIG. 9 for an embodiment with a pressure sensor.
  • FIG. 11 shows an arrangement according to FIG. 9 for an exemplary embodiment with a photodiode.
  • FIG. 12 shows an arrangement according to FIG. 9 for an embodiment with a biosensor.
  • FIG. 13 shows an intermediate product of the production of a rear connection in cross section.
  • FIG. 14 shows a cross section according to FIG. 13 after the electroplating of a metal layer.
  • FIG. 15 shows a cross section according to FIG. 14 after the structuring of the connection.
  • FIG. 1 shows a cross-section of a handling wafer 1, for example made of silicon, with an upper side on which a nitride layer 10 and an oxide layer 11 are applied in this exemplary embodiment.
  • a thin oxide layer 25 may be provided between the nitride layer 10 and the top of the handling wafer 1. This thin oxide layer 25 reduces the mechanical stresses occurring between the layers and the handling wafer 1.
  • the handling wafer 1 has, for example, a thickness D of typically about 725 ⁇ m.
  • a metal layer 2 preferably in homogeneous layer thickness, is applied.
  • the metal layer 2 has a first portion 27, which is located in the opening of the nitride layer 10 and the oxide layer 11 on the upper side of the handling wafer 1, and a second portion 28, which is located on the oxide layer 11.
  • the two portions 27, 28 of the metal layer 2 are thus arranged in two different layers.
  • FIG. 1a shows a cross section according to FIG. 1 of another exemplary embodiment.
  • the step between the first portion 27 and the second portion 28 of the metal layer is thereby avoided or at least reduced in that the metal layer 2 is not formed as a continuous layer but in two different metal layers. level is formed.
  • a first portion 27a is arranged on the upper side of the handling wafer 1 or optionally on the thin oxide layer 25.
  • the nitride layer 10, the oxide layer 11, and a second portion 28a of the metal layer 2 are deposited thereon.
  • Nitride layer 10 and the oxide layer 11 is a vertical conductive connection 31 (via) is formed, which connects the first portion 27 a and the second portion 28 a of the metal layer 2 in an electrically conductive manner.
  • a connection layer 12 is applied, which planarizes the upper side and is, for example, oxide.
  • a metal provided for the first portion 27a of the metal layer 2 can first be applied as a whole-area layer and patterned by etching with a mask to form the first portion 27a.
  • a planarization of the upper side takes place, for example by means of CMP (chemical mechanical polishing). If the upper side is completely leveled, a linear boundary between the oxide layer 11 and the second portion 28a of the metal layer 2 is obtained in FIG. 1a.
  • At least one contact hole is formed in the oxide layer 11 and the nitride layer 10 over the first portion 27a ,
  • a plurality of contact holes made except for the metal of the first portion 27a, which can be done in a conventional manner by etching using a mask.
  • the metal provided for the second portion 28a of the metal layer 2 is applied.
  • an entire surface layer can first be produced which is then patterned by etching through a mask to the second portion 28a.
  • the subsequent planarization by means of the connection layer 12 is easier because of the lower step, which is formed by the top portion of the metal layer 2, as in
  • FIG. 2 shows a cross-section of an IC wafer 3 with a front side, which is subjected to a manufacturing process and to which an integrated circuit is produced in this exemplary embodiment.
  • the details of the circuit are not essential to the invention; therefore only typical components are shown in the diagram.
  • In the semiconductor material diffusion regions 4 are formed.
  • On the top side of the semiconductor body is a common wiring, for example a CMOS circuit, which has several
  • Metal levels 5 and intermetal dielectric 6 includes.
  • the metal layers 5 are structured according to the circuit and connected to each other via vertical conductors. Instead of the integrated circuit, a single semiconductor component may be present.
  • the IC wafer 3 is thinned from the back to a thickness of typically about 250 microns, which is done for example by back grinding and polishing. The position of the back side 30 of the thinned IC wafer is shown in FIG. 2 with the dashed line.
  • FIG. 3 shows an arrangement of the handling wafer 1 and the thinned IC wafer 3 in cross section.
  • a connection layer 12 is formed on the upper side of the handling wafer 1.
  • the upper side is planarized and, for example, oxide.
  • the rear side 30 of the IC wafer 3 is arranged on the upper side 20 of the connection layer 12 and fixed in a manner known per se from conventional bonding processes, so that the IC wafer 3 is permanently connected to the handling wafer 1.
  • FIG. 4 shows, in cross-section, the connection of the IC wafer 3 and the handling wafer 1 after the etching of a contact hole 7 into the IC wafer 3.
  • the contact hole 7 is produced reaching the top side 20 of the connection layer 12, so that it completely penetrates the semiconductor body of the IC wafer 3 from the front side to the back side.
  • FIG. 5 shows a cross-section according to FIG. 4 after removal of the bonding layer 12 at the bottom of the contact hole 7.
  • a contact surface 9 on the metal layer 2 is exposed.
  • an insulating layer 8 is prepared, which is intended to electrically isolate the semiconductor material of the IC wafer 3 from a subsequently to be produced metallization of the inner surfaces of the contact hole 7.
  • the insulating layer 8 may be an oxide of the semiconductor material.
  • FIG. 6 shows a cross-section according to FIG. 5 after producing a metallization 13 on the bottom and on the sidewalls of the contact hole 7.
  • a terminal metal layer 14 is present in electrically conductive connection to the metallization 13.
  • the connection metal layer 14 can be produced as an upper-side portion of the metallization 13 or, as indicated in FIG. 6, applied as a top metal in a separate layer become.
  • the metallization 13 contacts the metal layer 2 in the contact surface 9 and thus establishes an electrically conductive connection between the terminal metal layer 14 and the metal layer 2.
  • the connection metal layer 14 may also be electrically conductively connected via a vertical connection connection 29 to a conductor track of a metal plane 5 of the wiring. However, such a connection connection 29 may also be omitted.
  • a connection connection 29 may also be omitted.
  • FIG. 7 shows a cross section according to FIG. 6 after removal of the handling wafer 1.
  • the handling wafer can be removed, for example, by back grinding and etching with high selectivity with regard to the nitride layer 10 and the metal layer 2.
  • the layer sequence of the nitride layer 10, the oxide layer 11, the metal layer 2 and the connection layer 12 remains on the back side of the IC wafer 3.
  • the first portion 27 of the metal layer 2 has a contact surface 17 on the side facing away from the IC wafer 3 which is exposed by the removal of the handling wafer 1 and is available for an electrical connection of another component or this.
  • This contact surface may also be provided on the side facing away from the IC wafer 3 side of the metal layer 2 on the first portion 27a in an embodiment with a correspondingly designed Ia metal layer.
  • the connection metal layer 14 is provided for a connection of a further component or die. Therefore, in passivation 15 is a
  • FIG. 8 shows an arrangement with further dies for the exemplary embodiment of FIG.
  • a first connection contact 21 of a first die 18 is electrically conductively connected to the contact surface 17 of the metal layer 2 on the rear side of the IC wafer 3 by means of a first solder ball 22 (bump).
  • a second terminal contact 23 of a second die 19 is electrically conductively connected to the contact surface 26 of the terminal metal layer 14 on the front side of the IC wafer 3 by means of a second solder ball 24.
  • the contact surfaces can be provided with thin metallizations before the solder balls are applied.
  • FIG. 9 shows a further exemplary embodiment in a cross section according to FIG. 8.
  • the terminal metal layer 14 on the front side of the IC wafer 3 is not provided here with a contact surface 26 for an external connection. Instead, the terminal metal layer 14 is connected via a terminal connection 29 to an electrical conductor within the intermetal dielectric 6.
  • the intermetal dielectric 6 In the intermetal dielectric 6 is a cavity 32 into which a movable bending beam 33 (cantilever) protrudes.
  • the bending beam 33 can be structured in one of the metal planes 5 or be formed by another, preferably electrically conductive material, for example, conductively doped polysilicon, which is known per se from micromechanical components.
  • the bending beam 33 may also be designed in multiple layers.
  • the bending beam 33 is provided as an inertia element and is deflected when the component of a Acceleration is subjected. The deflection is detected and from this the acceleration is determined. This is done by using an electrically conductive bending beam 33, preferably by a capacitive measurement, for which a counterelectrode 34 is provided in a metal plane 5 present under the cavity 32.
  • the cavity 32 is covered by the passivation 15.
  • Such a cavity is usually made by first applying a suitable auxiliary layer and aperturing it in a sieve-like manner. With an etchant introduced through the openings, the cavity is etched out. Subsequently, the openings are closed. In this way, a closure layer 45 is formed, which is shown schematically in FIG.
  • the remaining components of this embodiment correspond to the embodiment of Figure 8 and are provided with the same reference numerals.
  • Other embodiments of the acceleration sensor described here only in one example are within the scope of the invention.
  • FIG. 10 shows a further exemplary embodiment in a cross section according to FIG. 9 with a pressure sensor instead of the acceleration sensor.
  • the terminal metal layer 14 protrudes beyond the cavity 32, closes the cavity 32 outward, and together with the passivation 15, whose thickness is preferably slightly reduced above the cavity 32, forms an electrically conductive membrane 35 Deformation of the membrane 35 to detect due to an externally applied pressure by means of a capacitive measurement.
  • the membrane can also by a specially applied layer or multilayered layer structure are formed, wherein it is sufficient for a capacitive measurement, if the membrane is at least partially electrically conductive and is electrically conductively connected to the terminal metal layer 14.
  • the pressure sensor can also be used in particular as a microphone.
  • FIG. 11 shows a further exemplary embodiment in a cross section according to FIG. 9 with a photodiode instead of the acceleration sensor.
  • a first doped region 36 of a first conductivity type and an adjacent second doped region 37 of an opposite second conductivity type are formed in the semiconductor material of the IC wafer 3.
  • the conductivity types are n-line and p-line, so that a pn junction is formed between the first doped region 36 and the second doped region 37.
  • the terminal metal layer 14 is electrically conductively connected to the first doped region 36 via a connection connection 29, while the second doped region 37 is electrically conductively connected to a conductor of one of the metal layers 5.
  • the connections to the doped regions 36, 37 can also be reversed; likewise, the position of the doped regions 36, 37 may be different relative to one another, for example, the first doped region 36 may not be disposed above but below the second doped region 37.
  • the intermetal dielectric 6 and the passivation 15 are chosen to be transparent to the wavelength to be detected. It is also an irradiation through the semiconductor material of the IC wafer 3 therethrough possible.
  • FIG. 12 shows a further exemplary embodiment in a cross section according to FIG. 9 with a surface sensor, in particular a biological sensor, instead of the acceleration sensor.
  • a surface sensor in particular a biological sensor, instead of the acceleration sensor.
  • conductor tracks 38 are arranged, which are electrically connected via the connection connection 29 and further connection connections 39 to the connection metal layer 14 or conductors of the metal layers 5.
  • the electrically conductive connection with the terminal metal layer 14 may also be formed on the upper side in the plane of the terminal metal layer 14.
  • the remaining components of this embodiment correspond again to the embodiment of Figure 8 and are provided with the same reference numerals.
  • An electrical connection which is provided for an electrically conductive connection to a further component, can be produced on the rear contact surface 17, for example in the manner described below.
  • each of the structure of the metal layer 2 shown in the figure Ia is shown.
  • the metal layer 2 may be, for example, aluminum.
  • FIG. 13 shows a detail of a cross section according to FIG. 7, rotated through 180 ° and with a metal layer 2 according to FIG.
  • the metallization 13 contacts the second portion 28 a of the metal layer 2 and is covered with the passivation 15. Between the second portion 28a of the metal layer 2 and the semiconductor material is the connecting layer 12.
  • the first portion 27a of the metal layer 2 and the second portion 28a are electrically conductively connected to each other via vertical conductive connection 31 in the nitride layer 10 and in the oxide layer 11.
  • the rear side formed by the upper side of the nitride layer 10 and the contact surface 17 of the first portion 27a of the metal layer 2, is completely planarized in this exemplary embodiment.
  • the method is also applicable if a small step is present at the edges of the first portion 27a of the metal layer 2 which laterally border the contact surface 17.
  • the contact surface 17 is cleaned as needed. It is preferably applied over the entire surface of a metallization 41.
  • a barrier layer 40 for example made of titanium, is first applied for this purpose, and the metallization 41, for example made of copper, is then produced thereon.
  • a mask 42 is prepared, which is opened above the contact surface 17.
  • a photoresist for a resist mask is preferably applied, which is then exposed in regions and removed in the region above the contact surface 17.
  • a metal layer 43 for example made of copper, on the contact surface 17, as shown in Figure 14 in cross section.
  • FIG. 15 shows the arrangement in cross section after etching away those portions of the metallization 41 and of the barrier layer 40 which are not covered by the metal layer 43.
  • a reflow step is performed with which the solder layer 44 obtains the shape shown in FIG.
  • the solder layer 44 can be used for connection to a further contact surface of a further component, the metal layer 43 serving as bump.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Handling-Wafer wird mit einer Metallschicht (2) versehen und über eine Verbindungsschicht (12) mit der Rückseite eines IC-Wafers (3) verbunden. Nach dem Ätzen eines Kontaktloches (7) in den IC-Wafer und dem Aufbringen einer Metallisierung (13), die die Metallschicht (2) mit einer oberseitigen Anschlussmetallschicht (14) verbindet, wird der Handling- Wafer entfernt, so dass eine rückseitige Kontaktfläche (17) der Metallschicht freigelegt ist. Die so gebildete Durchkontaktierung ermöglicht eine beliebige Positionierung des Rückseitenkontaktes ohne aufwendigen Rückseitenprozess.

Description

Beschreibung
Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
Die vorliegende Erfindung betrifft die Herstellung von Durchkontaktierungen durch Halbleiter-Wafer . Elektrisch leitende Verbindungen zwischen der Oberseite und der Unterseite eines Halbleitersubstrates werden bei der vertikalen Integration von Halbleiterbauelementen verwendet.
Zur Verbindung mehrerer Halbleiterbauelemente können mehrere Halbleiterchips vertikal übereinander gestapelt und durch elektrische Anschlusskontakte auf den Oberseiten und Unter- Seiten miteinander verbunden werden. Hierzu müssen elektrisch leitende Verbindungen von der jeweiligen Oberseite eines Chips zu der Unterseite durch das Substrat hindurch hergestellt werden. Das geschieht üblicherweise dadurch, dass Löcher in das Substrat geätzt und anschließend mit einem elektrisch leitfähigen Material, üblicherweise einem Metall, gefüllt werden. Falls der so hergestellte elektrische Leiter nicht bis auf die Rückseite des Substrates reicht, wird das Substrat von der Rückseite her durch Abschleifen gedünnt, bis das leitfähige Material der Kontaktlochfüllung freigelegt und so die Durchkontaktierung hergestellt wird. Hierfür wird das Substrat mit der Vorderseite vorübergehend an einem Handling- Wafer befestigt. Das ist zum Beispiel in der US 7 326 629 beschrieben. Die Struktur der rückseitigen Kontakte ist bei derartigen Verfahren durch die Anordnung der vorderseitigen Kontaktlöcher festgelegt.
Ein Schichttransfer von einem Substrat zu einem anderen Substrat schließt üblicherweise die Übertragung eines Schichtanteils des Halbleiterkörpers (Bulk-Material) ein. Derartige Verfahren sind zum Beispiel in US 2007/0231943 Al und US 2008/0223285 Al beschrieben.
Aufgabe der vorliegenden Erfindung ist es, eine Durchkontak- tierung durch ein Halbleitersubstrat anzugeben, die ohne erforderliche Rückseitenprozessierung mit von der Vorderseite unabhängigen rückseitigen Kontaktstrukturen versehen ist.
Diese Aufgabe wird mit dem Halbleiterbauelement mit den
Merkmalen des Anspruches 1 beziehungsweise mit dem Verfahren zur Herstellung eines Halbleiterbauelementes mit den Merkmalen des Anspruches 7 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Das Halbleiterbauelement umfasst einen Halbleiterkörper mit einer Vorderseite, über der eine Anschlussmetallschicht angeordnet ist. An der Vorderseite kann ein aktives Bauelement oder eine Schaltung, zum Beispiel eine CMOS-Schaltung, integriert sein. Auf der Vorderseite kann wie üblich eine Verdrahtung mit mehreren Metallebenen und Zwischenmetall- dielektrikum vorhanden sein, und die Anschlussmetallschicht stellt in diesem Fall eine im Abstand zu dem Halbleiterkörper angeordnete oberste Metallschicht dar, die im Folgenden auch als Top-Metall bezeichnet wird. In dem Halbleiterkörper befindet sich ein Kontaktloch, das den Halbleiterkörper von der Vorderseite bis zu der gegenüberliegenden Rückseite vollständig durchdringt. An der Rückseite des Halbleiterkörpers befindet sich eine Metallschicht. Zwischen der Metallschicht und dem Halbleiterkörper befindet sich eine Verbindungsschicht, die zum Beispiel ein Oxid des Halbleitermateriales sein kann. Auf der dem Halbleiterkörper zugewandten Seite besitzt die Metallschicht eine Kontaktfläche, auf der eine in dem Kontaktloch vorhandene Metallisierung angeordnet ist, wodurch die Metallschicht mit der Anschlussmetallschicht elektrisch leitend verbunden wird. Eine weitere Kontaktfläche, die für einen externen Anschluss vorgesehen ist, befindet sich auf der von dem Halbleiterkörper abgewandten Seite der Metallschicht, wobei die weitere Kontaktfläche bezüglich der flächigen Ausdehnung der Metallschicht zu der vorgenannten Kontaktfläche seitlich versetzt angeordnet ist.
Bei dem Halbleiterbauelement weist die rückseitige Metallschicht einen ersten Anteil in einer ersten Schichtlage und einen zweiten Anteil in einer zweiten Schichtlage auf, wobei die erste Schichtlage in einem größeren Abstand zu dem Halbleiterkörper angeordnet ist als die zweite Schichtlage. Auf dem ersten Anteil befindet sich die weitere Kontaktfläche, während die Metallisierung auf dem zweiten Anteil angeordnet ist. Eine Oxidschicht ist auf dem zweiten Anteil der Metallschicht auf der von dem Halbleiterkörper abgewandten Seite angeordnet, und eine Nitridschicht ist auf der Oxidschicht angeordnet, so dass eine Oberfläche der Nitridschicht auf der von der Oxidschicht abgewandten Seite in einer Ebene mit der weiteren Kontaktfläche liegt.
Die Metallisierung braucht das Kontaktloch nicht vollständig zu füllen, und in diesem Fall ist vorzugsweise eine Passivie- rung in dem Kontaktloch auf der Metallisierung aufgebracht.
Bei dem Verfahren zur Herstellung eines Halbleiterbauelementes werden zunächst ein Handling-Wafer und ein IC-Wafer bereitgestellt. Der Handling-Wafer wird an einer Oberseite mit einer Metallschicht versehen. Die Oberseite wird einschließlich der Metallschicht mit einer Verbindungsschicht planarisierend bedeckt. Die Verbindungsschicht wird als Bondschicht zwischen dem Handling-Wafer und dem IC-Wafer vorgesehen und kann zum Beispiel ein Oxid des Halbleitermateria- les sein. Der IC-Wafer wird an einer Vorderseite mit einem Bauelement oder einer Schaltung versehen, die zum Beispiel eine integrierte CMOS-Schaltung sein kann. Die gegenüberliegende Rückseite des IC-Wafers wird auf der Verbindungsschicht des Handling-Wafers angeordnet und dauerhaft darauf befestigt. Von der Vorderseite her wird ein Kontaktloch in den IC- Wafer geätzt. In dem Kontaktloch wird eine Kontaktfläche der Metallschicht freigelegt und eine Metallisierung aufgebracht, die die Kontaktfläche und Seitenwände des Kontaktloches bedeckt. Eine Anschlussmetallschicht, insbesondere ein Top- Metall, wird auf der Vorderseite derart aufgebracht, dass die Anschlussmetallschicht mit der Metallisierung elektrisch leitend verbunden ist. Dann wird der Handling-Wafer entfernt, und auf der von dem IC-Wafer abgewandten Seite der Metallschicht wird eine weitere Kontaktfläche freigelegt.
Bei Ausführungsbeispielen des Verfahrens wird vor dem Her- stellen der Metallschicht eine Nitridschicht auf die Oberseite des Handling-Wafers aufgebracht. Eine Oxidschicht wird auf die Nitridschicht aufgebracht. Eine bis auf die Oberseite des Handling-Wafers reichende Öffnung wird in der Oxidschicht und in der Nitridschicht hergestellt. Die Metallschicht wird auf der Oxidschicht und in der Öffnung hergestellt, so dass die Metallschicht einen ersten Anteil in einer ersten Schichtlage in der Öffnung und einen zweiten Anteil in einer zweiten Schichtlage auf der Oxidschicht aufweist. Vor dem Aufbringen der Nitridschicht kann zusätzlich eine dünne Oxid- schicht auf die Oberseite des Handling-Wafers aufgebracht werden. Die Oxidschicht dient zur Verringerung mechanischer Spannungen zwischen den Schichten und wird beim Entfernen des Handling-Wafers als Ätzstoppschicht verwendet. Die Ausgestal- tung mit Anteilen der Metallschicht in zwei verschiedenen Schichtlagen hat insbesondere den Vorteil, dass es ohne zusätzlichen Aufwand möglich ist, die weitere Kontaktfläche bezüglich der flächigen Ausdehnung der Metallschicht seitlich zu der mit der Metallisierung bedeckten Kontaktfläche anzuordnen. Die Anordnung des Kontaktes für den rückseitigen elektrischen Anschluss ist daher nicht durch die Position der Durchkontaktierung festgelegt. Daher sind unterschiedliche Ausgestaltungen von Rückseitenkontakten realisierbar, ohne dass in einem aufwendigen Rückseitenprozess nachträglich weitere Metallebenen hergestellt und strukturiert werden müssen .
Ein elektrischer Anschluss, der für eine elektrisch leitende Verbindung an ein weiteres Bauelement vorgesehen ist, kann auf dem rückseitigen Kontakt durch galvanisches Aufbringen einer Metallschicht hergestellt werden. Auf die Oberseite der Metallschicht wird eine Lotschicht aufgebracht, mit der eine dauerhafte elektrisch leitende Verbindung zu einer Anschluss- kontaktfläche des weiteren Bauelementes hergestellt wird.
Es folgt eine genauere Beschreibung von Beispielen des Halbleiterbauelementes und des Herstellungsverfahrens anhand der beigefügten Figuren.
Die Figur 1 zeigt einen Querschnitt durch einen Handling- Wafer nach dem Herstellen der Metallschicht.
Die Figur Ia zeigt einen Querschnitt gemäß Figur 1 durch ein anderes Ausführungsbeispiel des Handling-Wafers .
Die Figur 2 zeigt einen Querschnitt durch einen IC-Wafer nach dem Herstellen der vorderseitigen Verdrahtung. Die Figur 3 zeigt eine Anordnung des Handling-Wafers und des gedünnten IC-Wafers vor dem Bonden.
Die Figur 4 zeigt eine Anordnung des Handling-Wafers und des IC-Wafers nach dem Bonden und Ätzen des Kontaktloches.
Die Figur 5 zeigt eine Anordnung gemäß der Figur 4 nach dem Freilegen der Kontaktfläche.
Die Figur 6 zeigt eine Anordnung gemäß der Figur 5 nach dem
Aufbringen der Metallisierung, der Anschlussmetallschicht und einer Passivierung.
Die Figur 7 zeigt eine Anordnung gemäß der Figur 6 nach dem Entfernen des Handling-Wafers .
Die Figur 8 zeigt eine Anordnung gemäß der Figur 7 nach der Verbindung des IC-Wafers mit weiteren Dies.
Die Figur 9 zeigt eine Anordnung gemäß der Figur 8 für ein Ausführungsbeispiel mit einem Beschleunigungssensor.
Die Figur 10 zeigt eine Anordnung gemäß der Figur 9 für ein Ausführungsbeispiel mit einem Drucksensor.
Die Figur 11 zeigt eine Anordnung gemäß der Figur 9 für ein Ausführungsbeispiel mit einer Fotodiode.
Die Figur 12 zeigt eine Anordnung gemäß der Figur 9 für ein Ausführungsbeispiel mit einem Biosensor.
Die Figur 13 zeigt ein Zwischenprodukt der Herstellung eines rückseitigen Anschlusses im Querschnitt. Die Figur 14 zeigt einen Querschnitt gemäß der Figur 13 nach dem galvanischen Aufbringen einer Metallschicht.
Die Figur 15 zeigt einen Querschnitt gemäß der Figur 14 nach dem Strukturieren des Anschlusses.
Die Figur 1 zeigt einen Querschnitt eines Handling-Wafers 1, zum Beispiel aus Silizium, mit einer Oberseite, auf der in diesem Ausführungsbeispiel eine Nitridschicht 10 und eine Oxidschicht 11 aufgebracht sind. Zusätzlich kann eine dünne Oxidschicht 25 zwischen der Nitridschicht 10 und der Oberseite des Handling-Wafers 1 vorgesehen werden. Diese dünne Oxidschicht 25 reduziert die zwischen den Schichten und dem Handling-Wafer 1 auftretenden mechanischen Spannungen. Der Handling-Wafer 1 besitzt zum Beispiel eine Dicke D von typisch etwa 725 μm. In der Nitridschicht 10 und der Oxidschicht 11 ist eine Öffnung gebildet, in der die Oberseite des Handling-Wafers 1 beziehungsweise gegebenenfalls der dünnen Oxidschicht 25 freigelegt ist. Darauf ist eine Metall- schicht 2, vorzugsweise in homogener Schichtdicke, aufgebracht. Die Metallschicht 2 besitzt einen ersten Anteil 27, der sich in der Öffnung der Nitridschicht 10 und der Oxidschicht 11 auf der Oberseite des Handling-Wafers 1 befindet, und einen zweiten Anteil 28, der sich auf der Oxidschicht 11 befindet. Die beiden Anteile 27, 28 der Metallschicht 2 sind somit in zwei verschiedenen Schichtlagen angeordnet.
Die Figur Ia zeigt einen Querschnitt gemäß der Figur 1 eines anderen Ausführungsbeispiels. Bei dem Ausführungsbeispiel der Figur Ia ist die Stufe zwischen dem ersten Anteil 27 und dem zweiten Anteil 28 der Metallschicht dadurch vermieden oder zumindest verringert, dass die Metallschicht 2 nicht als durchgehende Schicht, sondern in zwei verschiedenen Metall- ebenen ausgebildet wird. Ein erster Anteil 27a ist hierbei auf der Oberseite des Handling-Wafers 1 beziehungsweise gegebenenfalls auf der dünnen Oxidschicht 25 angeordnet. Die Nitridschicht 10, die Oxidschicht 11 und ein zweiter Anteil 28a der Metallschicht 2 sind darauf aufgebracht. In der
Nitridschicht 10 und der Oxidschicht 11 ist eine vertikale leitende Verbindung 31 (via) ausgebildet, die den ersten Anteil 27a und den zweiten Anteil 28a der Metallschicht 2 elektrisch leitend miteinander verbindet. Auf der mit der Metallschicht 2 versehenen Oberseite des Handling-Wafers 1 ist eine Verbindungsschicht 12 aufgebracht, die die Oberseite planarisiert und zum Beispiel Oxid ist.
Zur Herstellung der in der Figur Ia gezeigten Struktur kann ein für den ersten Anteil 27a der Metallschicht 2 vorgesehenes Metall zunächst als ganzflächige Schicht aufgebracht und durch Ätzen mittels einer Maske zu dem ersten Anteil 27a strukturiert werden. Nach dem Aufbringen der Nitridschicht 10 und der Oxidschicht 11 erfolgt vorzugsweise eine Planarisie- rung der Oberseite, zum Beispiel mittels CMP (chemical mechanical polishing) . Wenn die Oberseite hierbei vollständig eingeebnet wird, erhält man eine im Querschnitt der Figur Ia geradlinige Begrenzung zwischen der Oxidschicht 11 und dem zweiten Anteil 28a der Metallschicht 2. Über dem ersten Anteil 27a wird in der Oxidschicht 11 und der Nitridschicht 10 mindestens ein Kontaktloch oder auch, vorzugsweise, mehrere Kontaktlöcher bis auf das Metall des ersten Anteils 27a hergestellt, was in einer üblichen Weise durch Ätzen unter Verwendung einer Maske geschehen kann. Nach dem Einbringen einer elektrisch leitenden Kontaktlochfüllung, vorzugsweise eines Metalls, wird das für den zweiten Anteil 28a der Metallschicht 2 vorgesehene Metall aufgebracht. Hierbei kann zunächst eine ganzflächige Schicht hergestellt werden, die anschließend durch Ätzen mittels einer Maske zu dem zweiten Anteil 28a strukturiert wird. Die anschließende Planarisierung mittels der Verbindungsschicht 12 gestaltet sich wegen der geringeren Stufe, die durch den oberseitigen Anteil der Metallschicht 2 gebildet wird, einfacher als im
Fall des Ausführungsbeispiels der Figur 1. Die Erfindung wird im Folgenden anhand des Ausführungsbeispiels der Figur 1 beschrieben; die in den weiteren Figuren dargestellte Struktur der Metallschicht 2 kann jeweils durch eine dem Ausführungs- beispiel der Figur Ia entsprechende Struktur ersetzt sein.
Die Figur 2 zeigt einen Querschnitt eines IC-Wafers 3 mit einer Vorderseite, die einem Herstellungsprozess unterzogen wird und an der in diesem Ausführungsbeispiel eine integrier- te Schaltung hergestellt ist. Die Einzelheiten der Schaltung sind für die Erfindung nicht wesentlich; deshalb sind nur typische Komponenten im Schema eingezeichnet. In dem Halbleitermaterial sind Diffusionsbereiche 4 ausgebildet. Auf der Oberseite des Halbleiterkörpers ist eine übliche Verdrahtung, zum Beispiel einer CMOS-Schaltung, vorhanden, die mehrere
Metallebenen 5 und Zwischenmetalldielektrikum 6 umfasst. Die Metallebenen 5 sind entsprechend der Schaltung strukturiert und über vertikale Leiter miteinander verbunden. Statt der integrierten Schaltung kann ein einzelnes Halbleiterbauele- ment vorhanden sein. Der IC-Wafer 3 wird von der Rückseite her auf eine Dicke von typisch etwa 250 μm gedünnt, was zum Beispiel durch Rückschleifen und Polieren geschieht. Die Position der Rückseite 30 des gedünnten IC-Wafers ist in der Figur 2 mit der gestrichelten Linie eingezeichnet.
Die Figur 3 zeigt eine Anordnung des Handling-Wafers 1 und des gedünnten IC-Wafers 3 im Querschnitt. Auf der Oberseite des Handling-Wafers 1 ist eine Verbindungsschicht 12 aufge- bracht, die die Oberseite planarisiert und zum Beispiel Oxid ist. Die Rückseite 30 des IC-Wafers 3 wird auf der Oberseite 20 der Verbindungsschicht 12 angeordnet und in einer von herkömmlichen Bondprozessen an sich bekannten Weise befestigt, so dass der IC-Wafer 3 dauerhaft mit dem Handling-Wafer 1 verbunden ist.
Die Figur 4 zeigt im Querschnitt die Verbindung aus dem IC- Wafer 3 und dem Handling-Wafer 1 nach dem Ätzen eines Kontaktloches 7 in den IC-Wafer 3. Das Kontaktloch 7 wird bis auf die Oberseite 20 der Verbindungsschicht 12 reichend hergestellt, so dass es den Halbleiterkörper des IC-Wafers 3 von der Vorderseite bis zu der Rückseite vollständig durchdringt.
Die Figur 5 zeigt einen Querschnitt gemäß der Figur 4 nach dem Entfernen der Verbindungsschicht 12 am Boden des Kontaktloches 7. Innerhalb des Kontaktloches 7 ist eine Kontaktfläche 9 auf der Metallschicht 2 freigelegt. An den Wänden des Kontaktloches 7 wird eine Isolationsschicht 8 hergestellt, die dafür vorgesehen ist, das Halbleitermaterial des IC-Wafers 3 von einer nachfolgend herzustellenden Metal- isierung der Innenflächen des Kontaktloches 7 elektrisch zu isolieren. Die Isolationsschicht 8 kann ein Oxid des Halbleitermaterials sein.
Die Figur 6 zeigt einen Querschnitt gemäß der Figur 5 nach dem Herstellen einer Metallisierung 13 auf dem Boden und auf den Seitenwänden des Kontaktloches 7. Auf der Oberseite des IC-Wafers 3 ist eine Anschlussmetallschicht 14 in elektrisch leitender Verbindung zu der Metallisierung 13 vorhanden. Die Anschlussmetallschicht 14 kann als oberseitiger Anteil der Metallisierung 13 hergestellt oder, wie in der Figur 6 angedeutet, als Top-Metall in einer eigenen Schicht aufgebracht werden. Die Metallisierung 13 berührt die Metallschicht 2 in der Kontaktfläche 9 und stellt so eine elektrisch leitende Verbindung zwischen der Anschlussmetallschicht 14 und der Metallschicht 2 her. Je nach Ausführungsbeispiel kann die Anschlussmetallschicht 14 außerdem über eine vertikale Anschlussverbindung 29 mit einer Leiterbahn einer Metallebene 5 der Verdrahtung elektrisch leitend verbunden sein. Eine derartige Anschlussverbindung 29 kann aber auch weggelassen sein. Auf der Metallisierung 13 und der Oberseite ist eine Passivierung 15 aufgebracht.
Die Figur 7 zeigt einen Querschnitt gemäß der Figur 6 nach dem Entfernen des Handling-Wafers 1. Der Handling-Wafer kann zum Beispiel durch Rückschleifen und Ätzen mit hoher Selekti- vität bezüglich der Nitridschicht 10 und der Metallschicht 2 entfernt werden. Die Schichtfolge der Nitridschicht 10, der Oxidschicht 11, der Metallschicht 2 und der Verbindungsschicht 12 bleibt auf der Rückseite des IC-Wafers 3. Der erste Anteil 27 der Metallschicht 2 weist auf der von dem IC- Wafer 3 abgewandten Seite eine Kontaktfläche 17 auf, die durch das Entfernen des Handling-Wafers 1 freigelegt ist und für einen elektrischen Anschluss eines weiteren Bauelementes oder Dies zur Verfügung steht. Diese Kontaktfläche kann bei einem Ausführungsbeispiel mit einer entsprechend Figur Ia ausgestalteten Metallschicht 2 ebenfalls auf der von dem IC- Wafer 3 abgewandten Seite der Metallschicht 2 auf deren erstem Anteil 27a vorgesehen sein. In dem in der Figur 7 dargestellten Ausführungsbeispiel ist die Anschlussmetallschicht 14 für einen Anschluss eines weiteren Bauelementes oder Dies vorgesehen. Daher ist in der Passivierung 15 ein
Kontaktfenster 16 geöffnet, in dem eine Kontaktfläche 26 auf der Oberseite der Anschlussmetallschicht 14 freigelegt ist. Die Figur 8 zeigt für das Ausführungsbeispiel der Figur 7 eine Anordnung mit weiteren Dies. Ein erster Anschlusskontakt 21 eines ersten Dies 18 ist mittels einer ersten Lotkugel 22 (bump) mit der Kontaktfläche 17 der Metallschicht 2 an der Rückseite des IC-Wafers 3 elektrisch leitend verbunden. Ein zweiter Anschlusskontakt 23 eines zweiten Dies 19 ist mittels einer zweiten Lotkugel 24 mit der Kontaktfläche 26 der Anschlussmetallschicht 14 an der Vorderseite des IC-Wafers 3 elektrisch leitend verbunden. Zur Verbesserung des Lotkontak- tes können die Kontaktflächen vor dem Aufbringen der Lotkugeln mit dünnen Metallisierungen versehen werden. Es kann außerdem eine Verbindung der Anschlussmetallschicht 14 mit einer integrierten Schaltung über eine Anschlussverbindung 29 entsprechend dem Ausführungsbeispiel des Querschnitts der Figur 6 vorhanden sein. Auf diese Weise können Chipstapel für vertikale Integration von Schaltungen hergestellt werden.
Die Figur 9 zeigt ein weiteres Ausführungsbeispiel in einem Querschnitt gemäß der Figur 8. Die Anschlussmetallschicht 14 an der Vorderseite des IC-Wafers 3 ist hierbei nicht mit einer Kontaktfläche 26 für einen externen Anschluss versehen. Statt dessen ist die Anschlussmetallschicht 14 über eine Anschlussverbindung 29 mit einem elektrischen Leiter innerhalb des Zwischenmetalldielektrikums 6 verbunden. In dem Zwischenmetalldielektrikum 6 befindet sich ein Hohlraum 32, in den ein beweglicher Biegebalken 33 (cantilever) ragt. Der Biegebalken 33 kann in einer der Metallebenen 5 strukturiert sein oder durch ein anderes, vorzugsweise elektrisch leitfähiges Material, zum Beispiel leitfähig dotiertes Polysili- zium, gebildet sein, was von mikromechanischen Bauelementen an sich bekannt ist. Der Biegebalken 33 kann auch mehrlagig ausgebildet sein. Der Biegebalken 33 ist als Trägheitselement vorgesehen und wird ausgelenkt, wenn das Bauelement einer Beschleunigung unterworfen wird. Die Auslenkung wird detek- tiert und daraus die Beschleunigung ermittelt. Das geschieht bei Verwendung eines elektrisch leitfähigen Biegebalkens 33 vorzugsweise durch eine kapazitive Messung, für die eine Gegenelektrode 34 in einer unter dem Hohlraum 32 vorhandenen Metallebene 5 vorgesehen wird. Der Hohlraum 32 ist durch die Passivierung 15 abgedeckt.
Ein derartiger Hohlraum wird üblicherweise hergestellt, indem zunächst eine geeignete Hilfsschicht aufgebracht und siebartig mit Öffnungen versehen wird. Mit einem durch die Öffnungen eingebrachten Ätzmittel wird der Hohlraum ausgeätzt. Anschließend werden die Öffnungen verschlossen. Auf diese Weise wird eine Verschlussschicht 45 gebildet, die in der Figur 9 schematisch dargestellt ist. Die übrigen Komponenten dieses Ausführungsbeispiels entsprechen dem Ausführungsbeispiel der Figur 8 und sind mit denselben Bezugszeichen versehen. Andere Ausgestaltungen des hier nur in einem Beispiel beschriebenen Beschleunigungssensors liegen im Rahmen der Erfindung.
Die Figur 10 zeigt ein weiteres Ausführungsbeispiel in einem Querschnitt gemäß der Figur 9 mit einem Drucksensor anstelle des Beschleunigungssensors. Die Anschlussmetallschicht 14 ragt bei diesem Ausführungsbeispiel über den Hohlraum 32, verschließt den Hohlraum 32 nach außen und bildet zusammen mit der Passivierung 15, deren Dicke über dem Hohlraum 32 vorzugsweise etwas vermindert ist, eine elektrisch leitfähige Membran 35. Eine Gegenelektrode 34 dient dazu, eine Verformung der Membran 35 infolge eines von außen einwirkenden Druckes mittels einer kapazitiven Messung zu detektieren. Statt durch die Anschlussmetallschicht 14 kann die Membran auch durch eine eigens hierfür aufgebrachte Schicht oder mehrlagige Schichtstruktur gebildet werden, wobei es für eine kapazitive Messung ausreicht, wenn die Membran zumindest bereichsweise elektrisch leitfähig ist und mit der Anschlussmetallschicht 14 elektrisch leitend verbunden ist. Der Druck- sensor kann insbesondere auch als Mikrofon eingesetzt werden.
Die Figur 11 zeigt ein weiteres Ausführungsbeispiel in einem Querschnitt gemäß der Figur 9 mit einer Fotodiode anstelle des Beschleunigungssensors. Hierbei sind ein erster dotierter Bereich 36 eines ersten Leitfähigkeitstyps und ein daran angrenzender zweiter dotierter Bereich 37 eines entgegengesetzten zweiten Leitfähigkeitstyps in dem Halbleitermaterial des IC-Wafers 3 ausgebildet. Die Leitfähigkeitstypen sind n-Lei- tung und p-Leitung, so dass zwischen dem ersten dotierten Bereich 36 und dem zweiten dotierten Bereich 37 ein pn-Über- gang ausgebildet ist. Bei Anliegen einer Spannung in Sperrrichtung bewirken einfallende Photonen, die in der Figur 11 mit gewellten Pfeilen angedeutet sind, das Auftreten eines Fotostromes, was von Fotodioden oder Fotodetektoren an sich bekannt ist. Zum Anlegen der Spannung und zur Detektion des Fotostromes ist die Anschlussmetallschicht 14 über eine Anschlussverbindung 29 mit dem ersten dotierten Bereich 36 elektrisch leitend verbunden, während der zweite dotierte Bereich 37 mit einem Leiter einer der Metallebenen 5 elektrisch leitend verbunden ist. Die Anschlüsse an die dotierten Bereiche 36, 37 können auch vertauscht sein; ebenso kann die Position der dotierten Bereiche 36, 37 relativ zueinander anders sein, zum Beispiel kann der erste dotierte Bereich 36 nicht über, sondern unter dem zweiten dotierten Bereich 37 angeordnet sein. Das Zwischenmetalldielektrikum 6 und die Passivierung 15 werden so gewählt, dass sie für die zu detektierende Wellenlänge transparent sind. Es ist auch eine Einstrahlung durch das Halbleitermaterial des IC-Wafers 3 hindurch möglich.
Die Figur 12 zeigt ein weiteres Ausführungsbeispiel in einem Querschnitt gemäß der Figur 9 mit einem Oberflächensensor, insbesondere einem biologischen Sensor, anstelle des Beschleunigungssensors. Auf der Oberseite sind Leiterbahnen 38 angeordnet, die über die Anschlussverbindung 29 und weitere Anschlussverbindungen 39 mit der Anschlussmetallschicht 14 beziehungsweise Leitern der Metallebenen 5 elektrisch leitend verbunden sind. Die elektrisch leitende Verbindung mit der Anschlussmetallschicht 14 kann auch oberseitig in der Ebene der Anschlussmetallschicht 14 ausgebildet sein. Die übrigen Komponenten dieses Ausführungsbeispiels entsprechen wieder dem Ausführungsbeispiel der Figur 8 und sind mit denselben Bezugszeichen versehen.
Ein elektrischer Anschluss, der für eine elektrisch leitende Verbindung an ein weiteres Bauelement vorgesehen ist, kann auf der rückseitigen Kontaktfläche 17 zum Beispiel in der nachfolgend beschriebenen Weise hergestellt werden. In den zugehörigen Figuren 13 bis 15 ist jeweils die in der Figur Ia dargestellte Struktur der Metallschicht 2 gezeigt. Das Verfahren ist aber ebenso für eine Metallschicht 2 gemäß der Figur 1 anwendbar. Die Metallschicht 2 kann zum Beispiel Aluminium sein.
Die Figur 13 zeigt einen Ausschnitt aus einem Querschnitt gemäß der Figur 7, um 180° gedreht und mit einer Metall- schicht 2 entsprechend der Figur Ia. In dem IC-Wafer 3 ist in der beschriebenen Weise ein Kontaktloch 7 mit einer Metallisierung 13, die von dem Halbleitermaterial durch eine Isolationsschicht 8 getrennt ist, ausgebildet. Die Metallisierung 13 kontaktiert den zweiten Anteil 28a der Metallschicht 2 und ist mit der Passivierung 15 abgedeckt. Zwischen dem zweiten Anteil 28a der Metallschicht 2 und dem Halbleitermaterial befindet sich die Verbindungsschicht 12. Der erste Anteil 27a der Metallschicht 2 und der zweite Anteil 28a sind über vertikale leitende Verbindung 31 in der Nitridschicht 10 und in der Oxidschicht 11 elektrisch leitend miteinander verbunden. Die Rückseite, gebildet von der Oberseite der Nitridschicht 10 und der Kontaktfläche 17 des ersten Anteils 27a der Me- tallschicht 2, ist in diesem Ausführungsbeispiel vollständig planarisiert . Das Verfahren ist aber auch anwendbar, wenn eine kleine Stufe an den die Kontaktfläche 17 seitlich berandenden Kanten des ersten Anteils 27a der Metallschicht 2 vorhanden ist.
Die Kontaktfläche 17 wird nach Bedarf gereinigt. Es wird vorzugsweise ganzflächig eine Metallisierung 41 aufgebracht. In dem Beispiel gemäß der Figur 13 wird hierfür zunächst eine Barriereschicht 40, zum Beispiel aus Titan, aufgebracht und darauf die Metallisierung 41, zum Beispiel aus Kupfer, hergestellt. Auf der Metallsierung 41 wird eine Maske 42 hergestellt, die über der Kontaktfläche 17 geöffnet ist. Hierzu wird vorzugsweise ein Fotolack für eine Lackmaske aufgebracht, der dann bereichsweise belichtet und im Bereich über der Kontaktfläche 17 entfernt wird. Die Metallisierung
41 ist danach über der Kontaktfläche 17 frei, während die übrigen Bereiche der Rückseite des Bauelementes von der Maske
42 bedeckt sind.
Mit einem galvanischen Verfahren wird in der Öffnung der
Maske 42 eine Metallschicht 43, zum Beispiel aus Kupfer, auf der Kontaktfläche 17 hergestellt, wie in der Figur 14 im Querschnitt gezeigt ist. Auf diese Metallschicht 43 wird vorzugsweise eine Lotschicht 44 aus einem geeigneten, insbesondere elektrisch leitfähigen Lotmaterial aufgebracht. Die Maske 42 wird entfernt.
Die Figur 15 zeigt die Anordnung im Querschnitt nach dem Wegätzen derjenigen Anteile der Metallisierung 41 und der Barriereschicht 40, die nicht von der Metallschicht 43 bedeckt sind. Ein Reflow-Schritt wird durchgeführt, mit dem die Lotschicht 44 die in der Figur 15 dargestellte Form erhält. Die Lotschicht 44 kann zur Verbindung mit einer weiteren Kontaktfläche eines weiteren Bauelementes verwendet werden, wobei die Metallschicht 43 als Anschlusshöcker (bump) dient .
Statt dieses besonders vorteilhaften Verfahrens können andere Verfahren zur Herstellung eines externen Anschlusses auf der rückseitigen Kontaktfläche im Rahmen der Erfindung eingesetzt werden .
Bezugs zeichenliste
1 Handling-Wafer
2 Metallschicht 3 IC-Wafer
4 Diffusionsbereich
5 Metallebenen
6 Zwischenmetalldielektrikum
7 Kontaktloch 8 Isolationsschicht
9 Kontaktfläche
10 Nitridschicht
11 Oxidschicht
12 Verbindungsschicht 13 Metallisierung
14 Anschlussmetallschicht
15 Passivierung
16 Kontaktfenster
17 Kontaktfläche 18 erster Die
19 zweiter Die
20 Oberseite der Verbindungsschicht
21 erster Anschlusskontakt
22 erste Lotkugel 23 zweiter Anschlusskontakt
24 zweite Lotkugel
25 Oxidschicht
26 Kontaktfläche
27 erster Anteil der Metallschicht 27a erster Anteil der Metallschicht
28 zweiter Anteil der Metallschicht 28a zweiter Anteil der Metallschicht
29 Anschlussverbindung 30 Rückseite des gedünnten IC-Wafers
31 vertikale leitende Verbindung
32 Hohlraum
33 Biegebalken 34 Gegenelektrode
35 Membran
36 erster dotierter Bereich
37 zweiter dotierter Bereich
38 Leiterbahnen 39 weitere Anschlussverbindung
40 Barriereschicht
41 Metallisierung
42 Maske
43 galvanisch hergestellte Metallschicht 44 Lotschicht
45 Verschlussschicht
D Dicke des Handling-Wafers

Claims

Patentansprüche
1. Halbleiterbauelement mit Durchkontaktierung mit
— einem Halbleiterkörper (3), der eine Vorderseite und eine der Vorderseite gegenüberliegende Rückseite aufweist,
— einer Anschlussmetallschicht (14), die über der Vorderseite angeordnet ist,
— einem Kontaktloch (7), das den Halbleiterkörper von der Vorderseite bis zu der Rückseite vollständig durchdringt, — einer an der Rückseite vorhandenen Metallschicht (2),
— einer zwischen der Metallschicht und dem Halbleiterkörper vorhandenen Verbindungsschicht (12),
— einer Kontaktfläche (26) auf einer dem Halbleiterkörper zugewandten Seite der Metallschicht, - einer in dem Kontaktloch vorhandenen Metallisierung (13), die auf der Kontaktfläche angeordnet ist und die Metallschicht mit der Anschlussmetallschicht elektrisch leitend verbindet, und
— einer weiteren Kontaktfläche (17) auf einer von dem Halbleiterkörper abgewandten Seite der Metallschicht, wobei die weitere Kontaktfläche bezüglich der flächigen Ausdehnung der Metallschicht zu der vorgenannten Kontaktfläche seitlich versetzt angeordnet ist und die Kontaktflächen elektrisch leitend miteinander verbunden sind, dadurch gekennzeichnet, dass
— die Metallschicht (2) einen ersten Anteil (27, 27a) in einer ersten Schichtlage und einen zweiten Anteil (28, 28a) in einer zweiten Schichtlage umfasst, wobei die erste Schichtlage in einem größeren Abstand zu dem Halbleiterkörper (3) angeordnet ist als die zweite Schichtlage, - der erste Anteil die weitere Kontaktfläche (17) aufweist,
- die Metallisierung (13) auf dem zweiten Anteil angeordnet ist,
- eine Oxidschicht (11) auf dem zweiten Anteil der Metall- schicht auf der von dem Halbleiterkörper abgewandten
Seite angeordnet ist und
- eine Nitridschicht (10) auf der Oxidschicht angeordnet ist, so dass eine Oberfläche der Nitridschicht auf der von der Oxidschicht abgewandten Seite in einer Ebene mit der weiteren Kontaktfläche (17) liegt.
2. Halbleiterbauelement nach Anspruch 1, bei dem der erste Anteil (27) und der zweite Anteil (28) der Metallschicht (2) Bereiche einer durchgehenden Schicht aus Metall sind.
3. Halbleiterbauelement nach Anspruch 1, bei dem der erste Anteil (27a) und der zweite Anteil (28a) der Metallschicht (2) in verschiedenen Metallebenen ausgebildet und durch eine vertikale leitende Verbindung (31) elektrisch leitend miteinander verbunden sind.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die Metallisierung (13) das Kontaktloch (7) nicht vollständig füllt und eine Passivierung (15) in dem Kontaktloch auf der Metallisierung aufgebracht ist.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, bei dem die Anschlussmetallschicht (14) ein über einer Verdrahtung aus Metallebenen (5) und Zwischenmetall- dielektrikum (6) angeordnetes Top-Metall ist.
6. Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem
- ein Handling-Wafer (1) an einer Oberseite mit einer Metallschicht (2) versehen wird,
- die Oberseite einschließlich der Metallschicht (2) mit einer Verbindungsschicht (12) planarisierend bedeckt wird,
- ein IC-Wafer (3) an einer Vorderseite mit einem Bauelement oder einer Schaltung versehen wird,
- eine der Vorderseite des IC-Wafers gegenüberliegende Rückseite auf der Verbindungsschicht angeordnet und dauerhaft darauf befestigt wird,
- von der Vorderseite her ein Kontaktloch (7) in den IC- Wafer geätzt wird,
- in dem Kontaktloch (7) eine Kontaktfläche (26) der Metallschicht (2) freigelegt wird,
- eine Metallisierung (13) in dem Kontaktloch aufgebracht wird, die die Kontaktfläche (26) und Seitenwände des Kontaktloches bedeckt,
- eine Anschlussmetallschicht (14) auf der Vorderseite derart aufgebracht wird, dass die Anschlussmetallschicht mit der Metallisierung elektrisch leitend verbunden ist, und — der Handling-Wafer entfernt und auf der von dem IC-Wafer abgewandten Seite der Metallschicht eine weitere Kontaktfläche (17) freigelegt wird.
7. Verfahren nach Anspruch 6, bei dem - vor dem Herstellen der Metallschicht (2) eine Nitridschicht (10) auf die Oberseite des Handling-Wafers (1) aufgebracht wird, — eine Oxidschicht (11) auf die Nitridschicht aufgebracht wird,
— eine bis auf die Oberseite des Handling-Wafers reichende Öffnung in der Oxidschicht (11) und in der Nitridschicht (10) hergestellt wird,
— die Metallschicht (2) auf der Oxidschicht und in der Öffnung hergestellt wird, so dass die Metallschicht einen ersten Anteil (27) in einer ersten Schichtlage in der Öffnung und einen zweiten Anteil (28) in einer zweiten Schichtlage auf der Oxidschicht aufweist.
8. Verfahren nach Anspruch 6, bei dem zur Herstellung der Metallschicht (2)
— eine Metallebene auf die Oberseite des Handling-Wafers (1) aufgebracht und zu einem ersten Anteil (27a) der
Metallschicht (2) strukturiert wird,
— eine Nitridschicht (10) auf die Oberseite des Handling- Wafers und auf den ersten Anteil der Metallschicht aufgebracht wird, - eine Oxidschicht (11) auf die Nitridschicht aufgebracht wird,
— eine vertikale leitende Verbindung (31) zu dem ersten Anteil der Metallschicht in der Oxidschicht und in der Nitridschicht hergestellt wird, - eine weitere Metallebene auf die Oberseite der Oxidschicht aufgebracht und zu einem zweiten Anteil (28a) der Metallschicht strukturiert wird, derart, dass der zweite Anteil und der erste Anteil über die vertikale leitende Verbindung elektrisch leitend miteinander verbunden sind.
9. Verfahren nach Anspruch 7 oder 8, bei dem vor dem Aufbringen der Nitridschicht (10) eine dünne Oxidschicht (25) auf die Oberseite des Handling-Wafers (1) aufgebracht wird.
10. Verfahren nach einem der Ansprüche 6 bis 9, bei dem die Verbindungsschicht (12) aus Oxid hergestellt wird.
11. Verfahren nach einem der Ansprüche 6 bis 10, bei dem die weitere Kontaktfläche (17) bezüglich der flächigen Ausdehnung der Metallschicht (2) seitlich zu der mit der Metallisierung (13) bedeckten Kontaktfläche (26) angeordnet wird.
12. Verfahren nach einem der Ansprüche 6 bis 11, bei dem
— auf die weitere Kontaktfläche (17) eine Metallisierung (41) oder eine Schichtfolge aus einer Barriereschicht
(40) und einer Metallisierung (41) aufgebracht wird,
— eine Maske (42) hergestellt wird, die über der weiteren Kontaktfläche (17) geöffnet ist,
— eine Metallschicht (43) galvanisch auf der Metallisierung (41) hergestellt wird,
— die Maske (42) entfernt wird und
— Anteile der Metallisierung oder der Schichtfolge aus der Barriereschicht und der Metallisierung, die nicht von der galvanisch hergestellten Metallschicht bedeckt sind, entfernt werden.
13. Verfahren nach Anspruch 12, bei dem vor dem Entfernen der Maske (42) eine Lotschicht (44) auf die Metallschicht (43) aufgebracht wird.
PCT/EP2009/067299 2009-01-21 2009-12-16 Halbleiterbauelement mit durchkontaktierung und verfahren zu dessen herstellung WO2010083922A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009005458.8 2009-01-21
DE102009005458A DE102009005458B4 (de) 2009-01-21 2009-01-21 Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
WO2010083922A1 true WO2010083922A1 (de) 2010-07-29

Family

ID=41796513

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/067299 WO2010083922A1 (de) 2009-01-21 2009-12-16 Halbleiterbauelement mit durchkontaktierung und verfahren zu dessen herstellung

Country Status (2)

Country Link
DE (1) DE102009005458B4 (de)
WO (1) WO2010083922A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012031845A1 (de) * 2010-09-10 2012-03-15 Austriamicrosystems Ag Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE102011010362A1 (de) 2011-02-04 2012-08-09 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
FR2978295A1 (fr) * 2011-07-18 2013-01-25 St Microelectronics Sa Procede de formation d'une structure comportant des niveaux d'interconnexion sur ses deux faces et des vias traversants
EP3460835A1 (de) * 2017-09-20 2019-03-27 ams AG Verfahren zur herstellung eines halbleiterbauelements sowie halbleiterbauelement
US11764543B2 (en) 2020-04-23 2023-09-19 Mellanox Technologies, Ltd. Integration of modulator and laser in a single chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038344A1 (en) * 2001-08-24 2003-02-27 Mcnc Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
EP1376678A2 (de) * 2002-06-18 2004-01-02 Sanyo Electric Co., Ltd. Herstellungsverfahren für Halbleiterbauelement
US20050087853A1 (en) * 2003-05-28 2005-04-28 Katsuya Okumura Semiconductor device and method of manufacturing the same
US20080179728A1 (en) * 2007-01-31 2008-07-31 Elpida Memory, Inc. Laminated memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
AU2003237399A1 (en) 2002-06-03 2003-12-19 Tien-Hsi Lee Methods for transferring a layer onto a substrate
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
JP4698296B2 (ja) * 2005-06-17 2011-06-08 新光電気工業株式会社 貫通電極を有する半導体装置の製造方法
US7682860B2 (en) 2006-03-21 2010-03-23 Dalsa Semiconductor Inc. Protection capsule for MEMS devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038344A1 (en) * 2001-08-24 2003-02-27 Mcnc Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
EP1376678A2 (de) * 2002-06-18 2004-01-02 Sanyo Electric Co., Ltd. Herstellungsverfahren für Halbleiterbauelement
US20050087853A1 (en) * 2003-05-28 2005-04-28 Katsuya Okumura Semiconductor device and method of manufacturing the same
US20080179728A1 (en) * 2007-01-31 2008-07-31 Elpida Memory, Inc. Laminated memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D.WIDMANN, H.MADER, H.FRIEDRICH: "Technologie hochintegrierter Schaltungen", 1 April 1996, SPRINGER, Berlin, ISBN: 3540593578, XP002573662 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012031845A1 (de) * 2010-09-10 2012-03-15 Austriamicrosystems Ag Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
US8884442B2 (en) 2010-09-10 2014-11-11 Ams Ag Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
DE102011010362A1 (de) 2011-02-04 2012-08-09 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
FR2978295A1 (fr) * 2011-07-18 2013-01-25 St Microelectronics Sa Procede de formation d'une structure comportant des niveaux d'interconnexion sur ses deux faces et des vias traversants
EP3460835A1 (de) * 2017-09-20 2019-03-27 ams AG Verfahren zur herstellung eines halbleiterbauelements sowie halbleiterbauelement
WO2019057436A1 (en) * 2017-09-20 2019-03-28 Ams Ag METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE
US11355386B2 (en) 2017-09-20 2022-06-07 Ams Ag Method for manufacturing a semiconductor device and semiconductor device
US11764543B2 (en) 2020-04-23 2023-09-19 Mellanox Technologies, Ltd. Integration of modulator and laser in a single chip

Also Published As

Publication number Publication date
DE102009005458A1 (de) 2010-08-12
DE102009005458B4 (de) 2010-09-30

Similar Documents

Publication Publication Date Title
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
EP2234917B1 (de) Verfahren zum herstellen eines kappenwafers für einen sensor
DE102011056178B4 (de) Rückseitenbelichtungssensor mit einer Bonding-Flächenstruktur und Herstellungsverfahren für denselben
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE102018122789A1 (de) Rissbeständige tiefe Grabenisolationsstrukturren
DE102010000729A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102019117352B4 (de) Padstruktur zur verbesserten bondfähigkeit
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102009004725A1 (de) Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
DE102013211553A1 (de) Monitorstrukturen und verfahren zu ihrer bildung
DE102009005458B4 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
DE102016223203A1 (de) MEMS-Bauelement mit niederohmiger Verdrahtung und Verfahren zur Herstellung desselben
EP3231010B1 (de) Einfach herstellbares elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
DE102004060365B4 (de) Bauelement mit Halbleiterübergang und Verfahren zur Herstellung
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
DE102018100002A1 (de) Geschützte Anschlussstruktur eines chipgrossen gehäusten Bauteils (Chip-Scale Package - CSP)
DE102011013228B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements für 3D-Integration
DE102018124337A1 (de) Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09799326

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09799326

Country of ref document: EP

Kind code of ref document: A1