DE102011010362A1 - Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren - Google Patents

Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren Download PDF

Info

Publication number
DE102011010362A1
DE102011010362A1 DE102011010362A DE102011010362A DE102011010362A1 DE 102011010362 A1 DE102011010362 A1 DE 102011010362A1 DE 102011010362 A DE102011010362 A DE 102011010362A DE 102011010362 A DE102011010362 A DE 102011010362A DE 102011010362 A1 DE102011010362 A1 DE 102011010362A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
metal layer
conductor
lateral edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011010362A
Other languages
English (en)
Other versions
DE102011010362B4 (de
Inventor
Bernhard Löffler
Stefan Schindler
Stefan Jessenig
Dr. Kraft Jochen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102011010362.7A priority Critical patent/DE102011010362B4/de
Publication of DE102011010362A1 publication Critical patent/DE102011010362A1/de
Application granted granted Critical
Publication of DE102011010362B4 publication Critical patent/DE102011010362B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

Ein Halbleitersubstrat (1) ist mit einer Isolationsschicht (13) und mit einem in der Isolationsschicht angeordneten elektrisch leitfähigen Anschlusspad (14) versehen. Eine das Halbleitersubstrat vollständig durchdringende Aussparung (23) ist über dem Anschlusspad vorhanden. Eine Metallschicht (17) ist innerhalb der Aussparung angeordnet, so dass die Metallschicht das Anschlusspad kontaktiert. Auf einer von der Isolationsschicht abgewandten Seite des Halbleitersubstrates ist ein flächiger Leiter (4) in einem Zwischenmetalldielektrikum (3) vorhanden. Die Metallschicht kontaktiert einen der Aussparung zugewandten und bezüglich der Fläche des Leiters seitlichen Rand (22) des Leiters.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit Durchkontaktierung, mit der eine dreidimensionale Integration elektronischer Schaltungen möglich ist.
  • Eine Durchkontaktierung durch das Halbleitersubstrat eines Halbleiterbauelements, mit der zwei einander gegenüberliegende Seiten des Bauelements elektrisch miteinander verbunden werden, erlaubt die dreidimensionale Integration von elektronischen Schaltungen, deren Komponenten in verschiedenen Halbleiterkörpern ausgebildet sind. In US 2010/0123254 , WO 2010/081603 und WO 2010/083922 sind Durchkontaktierungen beschrieben, bei denen auf den Seiten einer Öffnung in einem Halbleitersubstrat eine Metallschicht in elektrischem Kontakt mit einem Anschlusspad am Boden der Öffnung angeordnet ist. Auf der dem Anschlusspad gegenüberliegenden Oberseite des Bauelements wird die Metallschicht mit einem Top-Metall kontaktiert.
  • Aufgabe der vorliegenden Erfindung ist es, eine einfacher herstellbare Durchkontaktierung der eingangs beschriebenen Art und ein zugehöriges Herstellungsverfahren anzugeben.
  • Diese Aufgabe wird mit dem Halbleiterbauelement mit Durchkontaktierung mit den Merkmalen des Anspruchs 1 bzw. mit dem Verfahren zur Herstellung eines Halbleiterbauelementes mit Durchkontaktierung mit den Merkmalen des Anspruchs 7 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Das Halbleiterbauelement mit Durchkontaktierung weist eine vereinfachte Kontaktierung einer für die Durchkontaktierung vorgesehenen Metallschicht mit einer oberseitigen Anschlussmetallschicht auf. Ein Halbleitersubstrat ist mit einer Isolationsschicht und mit einem in der Isolationsschicht angeordneten elektrisch leitfähigen Anschlusspad versehen. Eine das Halbleitersubstrat vollständig durchdringende Aussparung ist über dem Anschlusspad vorhanden. Eine Metallschicht ist innerhalb der Aussparung angeordnet, so dass die Metallschicht das Anschlusspad kontaktiert. Auf einer von der Isolationsschicht abgewandten Seite des Halbleitersubstrates ist ein flächiger Leiter in oder auf einem Zwischenmetalldielektrikum vorhanden. Die Metallschicht kontaktiert einen der Aussparung zugewandten und bezüglich der Fläche des Leiters seitlichen Rand des Leiters.
  • Bei einem Ausführungsbeispiel des Halbleiterbauelementes ist ein elektrisch isolierender Spacer in der Aussparung zwischen dem Halbleitersubstrat und der Metallschicht angeordnet.
  • Bei einem weiteren Ausführungsbeispiel des Halbleiterbauelementes ist ein elektrisch isolierender weiterer Spacer in der Aussparung auf einer von dem Halbleitersubstrat abgewandten Seite der Metallschicht angeordnet, und der weitere Spacer bedeckt die Metallschicht zumindest über dem seitlichen Rand des Leiters und über einem seitlichen Rand des Anschlusspads.
  • Bei einem weiteren Ausführungsbeispiel des Halbleiterbauelementes weist der seitliche Rand des Leiters eine zu der Fläche des Leiters senkrechte Abmessung auf, die größer ist als die Dicke der Metallschicht.
  • Bei einem weiteren Ausführungsbeispiel des Halbleiterbauelementes ist der Leiter in einer Metallebene in einem Abstand zu dem Halbleitersubstrat angeordnet, und es ist keine weitere Metallebene, die einen größeren Abstand von dem Halbleitersubstrat aufweist, vorhanden.
  • Bei einem weiteren Ausführungsbeispiel des Halbleiterbauelementes ist der Leiter Aluminium und die Metallschicht Wolfram.
  • Bei einem Verfahren zur Herstellung des Halbleiterbauelementes mit Durchkontaktierung wird ein Halbleitersubstrat bereitgestellt, das auf einer Seite mit einer Isolationsschicht und einem in der Isolationsschicht angeordneten elektrisch leitfähigen Anschlusspad und auf einer der Isolationsschicht gegenüberliegenden Seite mit einem flächigen Leiter in oder auf einem Zwischenmetalldielektrikum versehen ist. In dem Halbleitersubstrat wird eine bis auf die Isolationsschicht reichende Öffnung hergestellt, mit der eine das Halbleitersubstrat vollständig durchdringende Aussparung über dem Anschlusspad gebildet wird. Eine elektrisch isolierende Spacerschicht wird in der Aussparung aufgebracht. Die Spacerschicht und die Isolationsschicht werden innerhalb der Öffnung soweit entfernt, dass ein Bereich des Anschlusspads und ein der Öffnung zugewandter und bezüglich der Fläche des Leiters seitlicher Rand des Leiters freigelegt werden. Eine Metallschicht wird aufgebracht, die das Anschlusspad und den seitlichen Rand des Leiters kontaktiert.
  • Bei einem Ausführungsbeispiel des Verfahrens wird die Metallschicht hergestellt, indem Wolfram mittels CVD (chemical vapor deposition) aufgebracht wird.
  • Bei einem weiteren Ausführungsbeispiel des Verfahrens wird nach dem Aufbringen der Metallschicht eine elektrisch isolierende weitere Spacerschicht aufgebracht und zu einem weiteren Spacer rückgeätzt, so dass der weitere Spacer die Metallschicht zumindest über dem seitlichen Rand des Leiters und über einem seitlichen Rand des Anschlusspads bedeckt.
  • Bei einem weiteren Ausführungsbeispiel des Verfahrens wird ein mit einer integrierten Schaltung versehenes Halbleitersubstrat verwendet, und der Leiter wird in einer obersten Metallebene einer in dem Zwischenmetalldielektrikum für die integrierte Schaltung vorgesehenen Verdrahtung ausgebildet.
  • Es folgt eine genauere Beschreibung von Beispielen des Halbleiterbauelements und des Herstellungsverfahrens anhand der beigefügten Figuren.
  • Die 1 zeigt im Querschnitt eine Anordnung zweier Halbleitersubstrate.
  • Die 2 zeigt die Anordnung gemäß 1 nach dem Verbinden der beiden Halbleitersubstrate.
  • Die 3 zeigt einen Querschnitt gemäß 2 nach dem Aufbringen einer Maske und dem Ätzen von Öffnungen.
  • Die 4 zeigt einen Querschnitt gemäß 3 nach dem Ätzen einer obersten Metallschicht.
  • Die 5 zeigt einen Querschnitt gemäß 4 nach einem weiteren Ätzen der Öffnungen.
  • Die 6 zeigt einen Querschnitt gemäß 5 nach dem Herstellen von Aussparungen in dem Halbleitersubstrat.
  • Die 7 zeigt einen Querschnitt gemäß 6 nach dem Aufbringen einer Spacerschicht.
  • Die 8 zeigt einen Querschnitt gemäß 7 nach dem Herstellen von Spacern.
  • Die 9 zeigt einen Querschnitt gemäß 8 nach dem Aufbringen einer Metallschicht.
  • Die 10 zeigt einen Querschnitt gemäß 9 nach dem Aufbringen einer weiteren Spacerschicht.
  • Die 11 zeigt einen Querschnitt gemäß 10 nach dem Herstellen von weiteren Spacern.
  • Die 12 zeigt einen Querschnitt gemäß 11 nach dem Rückätzen der Metallschicht.
  • Die 13 zeigt einen Querschnitt gemäß 12 nach dem Aufbringen einer Passivierungsschicht.
  • Die 14 zeigt einen Querschnitt gemäß 13 nach dem Aufbringen einer weiteren Maske.
  • Die 15 zeigt einen Querschnitt gemäß 14 nach dem Öffnen von Anschlusskontaktflächen in der obersten Metallschicht.
  • Die 1 bis 15 zeigen Querschnitte von Zwischenprodukten eines Ausführungsbeispiels eines Herstellungsverfahrens, mit dem ein Ausführungsbeispiel des Halbleiterbauelements mit Durchkontaktierung hergestellt werden kann. In der 1 sind ein Halbleitersubstrat 1, das zum Beispiel Silizium sein kann, und ein weiteres Halbleitersubstrat 10, das ebenfalls Silizium sein kann, im Querschnitt in einer Anordnung dargestellt, in der die Halbleitersubstrate 1, 10 vertikal übereinander angeordnet sind. In dem oberen Halbleitersubstrat 1 kann zum Beispiel eine integrierte Schaltung 2, insbesondere eine CMOS-Schaltung, hergestellt sein.
  • Auf der Oberseite des Halbleitersubstrates 1 befindet sich ein Zwischenmetalldielektrikum 3 mit darin angeordneten Metallebenen, von denen als Beispiel eine obere Metallebene 24 mit Leitern 4 und sich daran anschließenden vertikalen leitenden Verbindungen, so genannten Vias 5, dargestellt ist. Die Vias 5 verbinden strukturierte Anteile der Metallschichten untereinander oder mit Anschlüssen der integrierten Schaltung 2. Derartige Anordnungen aus Metallebenen und Vias in einem Zwischenmetalldielektrikum sind von Verdrahtungen elektronischer Schaltungen an sich bekannt. Die in der 1 dargestellte Metallebene 24 stellt die oberste vorgesehene Metallebene einer solchen Verdrahtung dar. Die in der 1 eingezeichneten Leiter 4 der oberen Metallebene 24 sind in diesem Ausführungsbeispiel für elektrische Anschlüsse der in dem Halbleitersubstrat 1 herzustellenden Durchkontaktierungen vorgesehen.
  • Das weitere Halbleitersubstrat 10 weist in diesem Ausführungsbeispiel eine Halbleiterschicht 12 und eine zwischen dem weiteren Halbleitersubstrat 10 und der Halbleiterschicht 12 angeordnete vergrabene Isolationsschicht 11 nach Art eines SOI-Substrats (silicon an insulator) auf. An der von der vergrabenen Isolationsschicht 11 abgewandten Oberseite der Halbleiterschicht 12 können dotierte Bereiche 6, insbesondere als Kontaktbereiche für elektrische Anschlüsse, zum Beispiel durch Implantation von Dotierstoff und anschließendes thermisches Ausheilen, ausgebildet sein. Außerdem können Bereiche der Halbleiterschicht 12 durch vertikale Isolationsgräben 7 voneinander elektrisch isoliert sein. Diese Isolationsgräben 7 können zum Beispiel dadurch hergestellt werden, dass zunächst Gräben in die Halbleiterschicht 12 bis hinab auf die Isolationsschicht 11 geätzt werden und diese Gräben anschließend mit einem elektrisch isolierenden Material gefüllt werden.
  • Eine oberseitige Isolationsschicht 13, die zum Beispiel ein Oxid des Halbleitermaterials, insbesondere Siliziumdioxid, sein kann, wird gebildet, was zum Beispiel zusammen mit der Füllung der Isolationsgräben 7 geschehen kann, und elektrisch leitende Anschlusspads 14 werden in der Isolationsschicht 13 angeordnet. Diese Anschlusspads 14 sind als Anschlusskontakte für die herzustellende Durchkontaktierung vorgesehen. Das Halbleitersubstrat 1 und das weitere Halbleitersubstrat 10 werden in der gezeigten Anordnung in der Richtung des eingezeichneten Doppelpfeils, zum Beispiel durch ein an sich bekanntes Bonding-Verfahren, dauerhaft miteinander verbunden, wobei die Isolationsschicht 13 als Verbindungsschicht fungiert. Eine Isolationsschicht 13 mit darin angeordneten Anschlusspads 14 und gegebenenfalls auch die Halbleiterschicht 12 können statt dessen ohne Einsatz eines weiteren Halbleitersubstrates 10 direkt auf der Unterseite des Halbleitersubstrats 1 hergestellt werden. Das hier beschriebene Verfahren hat den Vorteil, dass das weitere Halbleitersubstrat 10 als Handling-Wafer verwendet werden kann, was die Herstellung vereinfacht.
  • Das weitere Halbleitersubstrat 10 kann in späteren Verfahrensschritten teilweise oder vollständig entfernt werden. In der Halbleiterschicht 12 können insbesondere weitere Durchkontaktierungen zu den dotierten Bereichen 6 ausgebildet werden, so dass die von der Oberseite des Halbleitersubstrats 1 abgewandte Rückseite der Anordnung als Anschlussfläche für eine dreidimensionale Integration verwendet werden kann.
  • Die 2 zeigt die Anordnung der dauerhaft miteinander verbundenen Halbleitersubstrate 1, 10. Die für Durchkontaktierungen vorgesehenen Anschlusspads 14 sind vorzugsweise lateral bezüglich der integrierten Schaltung 2 angeordnet, so dass das Halbleitersubstrat 1 jeweils über den Anschlusspads 14 keine Komponenten der integrierten Schaltung 2 aufweist. Von der mit der Metallebene 24 versehenen Oberseite her werden Öffnungen über den Anschlusspads 14 hergestellt. Zu diesem Zweck wird eine geeignete Maske verwendet.
  • Die 3 zeigt einen Querschnitt gemäß 2 nach dem Aufbringen einer Maske 8, die jeweils Öffnungen 9 über den Anschlusspads 14 aufweist. Die Maske 8 kann zum Beispiel eine Lackmaske sein. Unter Verwendung der Maske 8 wird zunächst das Zwischenmetalldielektrikum 3 in den Öffnungen 9 über den Leitern 4 weggeätzt. Dieser Ätzschritt kann isotrop durchgeführt werden, so dass die in der 3 erkennbaren leichten Unterätzungen unter die Maske 8 entstehen. Das bedeutet, dass die Maske 8 das verbleibende Zwischenmetalldielektrikum 3 am Rand der Öffnungen 9 ein wenig überragt.
  • Die 4 zeigt einen Querschnitt gemäß 3 für ein weiteres Zwischenprodukt nach einem anisotropen Ätzen der Leiter 4, wodurch die Öffnungen 9 bis auf das unter den Leitern 4 vorhandene Zwischenmetalldielektrikum 3 vertieft werden. Dadurch werden zu den Öffnungen 9 hin freie seitliche Ränder 22 der Leiter 4 gebildet. In den Bereichen oberhalb der Anschlusspads 14 sind vorzugsweise keine weiteren Leiter in dem Zwischenmetalldielektrikum 3 vorhanden. In einem nachfolgenden Ätzschritt kann daher das restliche Zwischenmetalldielektrikum 3 in den Öffnungen 9 anisotrop bis hinab auf das Halbleitermaterial des Halbleitersubstrats 1 geätzt werden.
  • Die 5 zeigt einen Querschnitt gemäß 4 nach dem anisotropen Ätzen des Zwischenmetalldielektrikums 3, womit die Oberseite des Halbleitersubstrats 1 jeweils in den Öffnungen 9 oberhalb der Anschlusspads 14 freigelegt worden ist. Durch das anisotrope Ätzen werden die Abmessungen der Öffnungen 9 der Maske 8 bis auf das Halbleitersubstrat 1 übertragen. Anschließend wird das Halbleitermaterial des Halbleitersubstrats 1 anisotrop geätzt.
  • Die 6 zeigt einen Querschnitt gemäß 5 nach dem Ätzen des Halbleitersubstrates 1 bis hinab auf die Isolationsschicht 13, womit die für die Durchkontaktierungen vorgesehenen Aussparungen 23 im Halbleitersubstrat 1 gebildet werden. Dieser Ätzschritt erfolgt im Wesentlichen anisotrop; es können jedoch die in der 6 dargestellten leichten Unterätzungen unter die Schicht des Zwischenmetalldielektrikums 3 entstehen.
  • Die 7 zeigt einen Querschnitt gemäß 6 nach einem weiteren Herstellungsschritt, in dem eine Spacerschicht 15 aus einem für Spacer geeigneten und insbesondere elektrisch isolierenden Material, zum Beispiel Siliziumdioxid, ganzflächig aufgebracht. worden ist. Die Spacerschicht 15 bedeckt die Seitenwände der Aussparungen 23 im Halbleitersubstrat 1.
  • Die 8 zeigt einen Querschnitt gemäß 7 nach einem anisotropen Rückätzen der Spacerschicht 15, womit die Spacerschicht 15 von der Oberseite entfernt wird. Am Boden der Aussparungen 23 ist auch die Isolationsschicht 13 über den Anschlusspads 14 entfernt worden, so dass die Anschlusspads 14 oberseitig zumindest bereichsweise freigelegt sind und Anschlusskontaktflächen bilden. Die von der Spacerschicht 15 verbliebenen Anteile bedecken als Spacer 16 das Halbleitermaterial des Halbleitersubstrats 1 auf den Seitenwänden der Aussparungen 23. Wesentlich bei diesem Herstellungsschritt ist, dass die Spacerschicht 15 so weit rückgeätzt wird, dass die seitlichen Ränder 22 der Leiter 4 in den Öffnungen 9 freigelegt sind. Die oberen Ränder der Spacer 16 befinden sich somit vorzugsweise zwischen den seitlichen Rändern 22 der Leiter 4 und dem Halbleitersubstrat 1, somit im Bereich des unteren Anteils des Zwischenmetalldielektrikums 3. In dem in der 8 dargestellten Beispiel bedecken die Spacer 16 das Zwischenmetalldielektrikum 3 bis zu den seitlichen Rändern 22 der Leiter 4. Die Spacerschicht 15 kann aber statt dessen etwas weiter geätzt werden, so dass die Spacer 16 etwas kleiner sind als in 8 dargestellt. Die Spacer 16 dienen zur elektrischen Isolation zwischen dem Halbleitersubstrat 1 und einer im Folgenden aufzubringenden Metallschicht, die die vertikale Durchkontaktierung bildet.
  • Die 9 zeigt einen Querschnitt gemäß 8 nach dem Aufbringen einer Metallschicht 17. Diese Metallschicht ist zum Beispiel Wolfram, das insbesondere mittels CVD (chemical vapor deposition) aufgebracht werden kann. Die Metallschicht 17 kontaktiert die Oberseite der Anschlusspads 14, ist von dem Halbleitersubstrat 1 durch die Spacer 16 isoliert und kontaktiert die Leiter 4 der obersten Metallebene 24 an deren seitlichen Rändern 22. Die Metallschicht 17 kann zusätzlich auch die Ränder der Oberseiten der Leiter 4 kontaktieren. Bei typischen Ausführungsbeispielen ist, wie in der 9 dargestellt, die Schichtdicke der Metallschicht 17 geringer als die bezüglich der Leiterebenen vertikale Abmessung der seitlichen Ränder 22 der Leiter 4.
  • Die 10 zeigt einen Querschnitt gemäß 9 nach dem Aufbringen einer weiteren Spacerschicht 18 aus einem elektrisch isolierenden Material, insbesondere aus Siliziumdioxid. Die weitere Spacerschicht 18 wird vorzugsweise etwas dicker aufgebracht als die erste Spacerschicht 15. An den Kanten gebildete Wülste der weiteren Spacerschicht 18 ergeben an den Stellen, an denen die Metallschicht 17 die Ränder der Leiter 4 bedeckt, eine ausreichende Kantenbedeckung der Metallschicht 17 durch die weitere Spacerschicht 18.
  • Die 11 zeigt einen Querschnitt gemäß 10 nach dem anisotropen Rückätzen der weiteren Spacerschicht 18 zu den weiteren Spacern 19. Die weiteren Spacer 19 überdecken die Kontaktstellen, an denen die Metallschicht 17 die seitlichen Ränder 22 der Leiter 4 berühren. Auf diese Weise wird sichergestellt, dass nach dem Rückätzen der Metallschicht 17 eine vertikale leitende Verbindung zwischen den Leitern 4 und den Anschlusspads 14 stehen bleibt. Außerdem überdecken die Spacer 19 die Ränder der Anschlusspads 14. Die Spacer 19 dienen dazu, die für die Durchkontaktierung vorgesehenen Anteile der Metallschicht 17 in einem nachfolgenden Ätzprozess, in dem die Metallschicht 17 strukturiert wird, zu schützen. Je nach Art des verwendeten Ätzverfahrens können diese weiteren Spacer 19 aber auch weggelassen werden.
  • Die 12 zeigt einen Querschnitt gemäß 11 nach einem Rückätzen der Metallschicht 17. In diesem Ätzprozess werden diejenigen Anteile der Metallschicht 17, die nicht von den Spacern 19 bedeckt sind, entfernt. Das Rückätzen der Metallschicht 17 kann insbesondere bei Verwendung von Wolfram als Material der Metallschicht 17 so durchgeführt werden, dass die Metallschicht 17 auf den Anschlusspads 14 stehen bleibt, wie das in dem Querschnitt der 12 erkennbar ist. In jedem Fall bleibt das Anschlusspad 14 unversehrt, und der Anschlussbereich zwischen der Metallschicht 17 und dem Anschlusspad 14 bleibt zumindest in den von den weiteren Spacern 19 bedeckten Randanteilen der Anschlusspads 14 erhalten. Die weiteren Spacer 19 garantieren auch, dass die Kontaktstellen, an denen die Metallschicht 17 die seitlichen Ränder 22 der Leiter 4 berühren, unversehrt bleiben.
  • Die 13 zeigt einen Querschnitt gemäß 12 nach dem Aufbringen einer Passivierungsschicht 20. Die Passivierungsschicht 20 wird vorzugsweise ganzflächig auch innerhalb der Öffnungen 9 der Durchkontaktierungen aufgebracht.
  • Die 14 zeigt den Querschnitt gemäß 13 nach dem Aufbringen einer weiteren Maske 21, die zum Beispiel eine Lackmaske sein kann. Die weitere Maske 21 besitzt Öffnungen über Bereichen der Leiter 4.
  • Die 15 zeigt den Querschnitt gemäß 14 nach dem Entfernen von Anteilen der Passivierungsschicht 20 und des Zwischenmetalldielektrikums 3 in den Öffnungen der weiteren Maske 21, wodurch oberseitige Anschlusskontaktflächen der Leiter 4 freigelegt werden, und nach dem Entfernen der weiteren Maske 21. Das Halbleiterbauelement gemäß 15 besitzt somit Durchkontaktierungen zwischen einem jeweiligen Anschlusspad 14 auf der Unterseite und mindestens einem Leiter 4 an der Oberseite des Halbleiterbauelements.
  • Wenn ein oder mehrere weitere Bauelemente mit dem Halbleiterbauelement verbunden werden, können die Leiter 4 an den freigelegten Anschlusskontaktflächen mit Anschlüssen der weiteren Bauelemente kontaktiert werden. Auf diese Weise ist es möglich, einen Stapel aus Halbleiterbauelementen für eine dreidimensionale Integration einer Schaltung herzustellen. Die Öffnungen der Durchkontaktierungen können frei bleiben oder mit einem elektrisch leitfähigen oder elektrisch isolierenden Material gefüllt werden.
  • Das beschriebene Herstellungsverfahren hat den Vorteil, dass vor dem Herstellen der Durchkontaktierung sämtliche Metallebenen bis einschließlich der obersten Metallebene 24 der Verdrahtung der integrierten Schaltung 2 hergestellt werden können und somit keine Strukturierung der Metallschicht 17 der Durchkontaktierung erforderlich ist, bevor die letzte Metallschicht der Verdrahtung aufgebracht wird. Probleme, die sich bei herkömmlichen Prozessabläufen insbesondere durch die Anwendung einer Lackmaske zur Strukturierung der Metallschicht ergeben, können so vermieden werden. Insbesondere kann ein so genannter Spray-Coating-Prozess vermieden und damit die Herstellung vereinfacht werden.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    integrierte Schaltung
    3
    Zwischenmetalldielektrikum
    4
    Leiter
    5
    Via
    6
    dotierter Bereich
    7
    Isolationsgraben
    8
    Maske
    9
    Öffnung
    10
    weiteres Halbleitersubstrat
    11
    vergrabene Isolationsschicht
    12
    Halbleiterschicht
    13
    Isolationsschicht
    14
    Anschlusspad
    15
    Spacerschicht
    16
    Spacer
    17
    Metallschicht
    18
    weitere Spacerschicht
    19
    weiterer Spacer
    20
    Passivierungsschicht
    21
    weitere Maske
    22
    seitlicher Rand des Leiters
    23
    Aussparung des Halbleitersubstrates
    24
    Metallebene
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2010/0123254 [0002]
    • WO 2010/081603 [0002]
    • WO 2010/083922 [0002]

Claims (10)

  1. Halbleiterbauelement mit Durchkontaktierung, bei dem – ein Halbleitersubstrat (1) vorhanden ist, das mit einer Isolationsschicht (13) und mit einem in der Isolationsschicht (13) angeordneten elektrisch leitfähigen Anschlusspad (14) versehen ist, – eine das Halbleitersubstrat (1) vollständig durchdringende Aussparung (23) über dem Anschlusspad (14) vorhanden ist, – eine Metallschicht (17) innerhalb der Aussparung (23) angeordnet ist, so dass die Metallschicht (17) das Anschlusspad (14) kontaktiert, – auf einer von der Isolationsschicht (13) abgewandten Seite des Halbleitersubstrates (1) ein flächiger Leiter (4) in oder auf einem Zwischenmetalldielektrikum (3) vorhanden ist und – die Metallschicht (17) einen der Aussparung (23) zugewandten und bezüglich der Fläche des Leiters (4) seitlichen Rand (22) des Leiters (4) kontaktiert.
  2. Halbleiterbauelement nach Anspruch 1, bei dem ein elektrisch isolierender Spacer (16) in der Aussparung (23) zwischen dem Halbleitersubstrat (1) und der Metallschicht (17) angeordnet ist.
  3. Halbleiterbauelement nach Anspruch 2, bei dem ein elektrisch isolierender weiterer Spacer (19) in der Aussparung (23) auf einer von dem Halbleitersubstrat (1) abgewandten Seite der Metallschicht (17) angeordnet ist und der weitere Spacer (19) die Metallschicht (17) zumindest über dem seitlichen Rand (22) des Leiters (4) und über einem seitlichen Rand des Anschlusspads (14) bedeckt.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die Metallschicht (17) eine Dicke aufweist und der seitliche Rand (22) des Leiters (4) eine zu der Fläche des Leiters (4) senkrechte Abmessung aufweist, die größer ist als die Dicke der Metallschicht (17).
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, bei dem der Leiter (4) in einer Metallebene (24) in einem Abstand zu dem Halbleitersubstrat (1) angeordnet ist und keine weitere Metallebene vorhanden ist, die einen größeren Abstand von dem Halbleitersubstrat (1) aufweist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, bei dem der Leiter (4) Aluminium ist und die Metallschicht (17) Wolfram ist.
  7. Verfahren zur Herstellung eines Halbleiterbauelementes mit Durchkontaktierung nach einem der Ansprüche 1 bis 6, bei dem – ein Halbleitersubstrat (1) bereitgestellt wird, das auf einer Seite mit einer Isolationsschicht (13) und einem in der Isolationsschicht (13) angeordneten elektrisch leitfähigen Anschlusspad (14) und auf einer der Isolationsschicht (13) gegenüberliegenden Seite mit einem flächigen Leiter (4) in oder auf einem Zwischenmetalldielektrikum (3) versehen ist, – in dem Halbleitersubstrat (1) eine bis auf die Isolationsschicht (13) reichende Öffnung (9) hergestellt wird, mit der eine das Halbleitersubstrat (1) vollständig durchdringende Aussparung (23) über dem Anschlusspad (14) gebildet wird, – eine elektrisch isolierende Spacerschicht (15) in der Aussparung (23) aufgebracht wird, – die Spacerschicht (15) und die Isolationsschicht (13) innerhalb der Öffnung (9) soweit entfernt werden, dass ein Bereich des Anschlusspads (14) und ein der Öffnung (9) zugewandter und bezüglich der Fläche des Leiters (4) seitlicher Rand (22) des Leiters (4) freigelegt werden, und – eine Metallschicht (17) aufgebracht wird, die das Anschlusspad (14) und den seitlichen Rand (22) des Leiters (4) kontaktiert.
  8. Verfahren nach Anspruch 7, bei dem die Metallschicht (17) hergestellt wird, indem Wolfram mittels CVD aufgebracht wird.
  9. Verfahren nach Anspruch 7 oder 8, bei dem nach dem Aufbringen der Metallschicht (17) eine elektrisch isolierende weitere Spacerschicht (18) aufgebracht und zu einem weiteren Spacer (19) rückgeätzt wird, so dass der weitere Spacer (18) die Metallschicht (17) zumindest über dem seitlichen Rand (22) des Leiters (4) und über einem seitlichen Rand des Anschlusspads (14) bedeckt.
  10. Verfahren nach einem der Ansprüche 7 bis 9, bei dem ein mit einer integrierten Schaltung (2) versehenes Halbleitersubstrat (1) verwendet wird und der Leiter (4) in einer obersten Metallebene (24) einer in dem Zwischenmetalldielektrikum (3) für die integrierte Schaltung (2) vorgesehenen Verdrahtung ausgebildet wird.
DE102011010362.7A 2011-02-04 2011-02-04 Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren Active DE102011010362B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102011010362.7A DE102011010362B4 (de) 2011-02-04 2011-02-04 Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011010362.7A DE102011010362B4 (de) 2011-02-04 2011-02-04 Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102011010362A1 true DE102011010362A1 (de) 2012-08-09
DE102011010362B4 DE102011010362B4 (de) 2014-07-10

Family

ID=46546972

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011010362.7A Active DE102011010362B4 (de) 2011-02-04 2011-02-04 Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE102011010362B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016131689A1 (de) * 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterkörpers
US10424509B2 (en) 2015-02-19 2019-09-24 Osram Opto Semiconductors Gmbh Method for producing a semiconductor body
WO2022132472A1 (en) * 2020-12-16 2022-06-23 Texas Instruments Incorporated Fet construction with copper pillars or bump directly over the fet

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US20070045779A1 (en) * 2005-09-01 2007-03-01 Hiatt W M Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US20080272497A1 (en) * 2007-05-04 2008-11-06 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US7589009B1 (en) * 2006-10-02 2009-09-15 Newport Fab, Llc Method for fabricating a top conductive layer in a semiconductor die and related structure
US20100123254A1 (en) 2008-11-19 2010-05-20 Austriamicrosystems Ag Semiconductor Device and a Method for Making the Semiconductor Device
WO2010081603A1 (de) 2009-01-15 2010-07-22 Austriamicrosystems Ag Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen
WO2010083922A1 (de) 2009-01-21 2010-07-29 Austriamicrosystems Ag Halbleiterbauelement mit durchkontaktierung und verfahren zu dessen herstellung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US20070045779A1 (en) * 2005-09-01 2007-03-01 Hiatt W M Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7589009B1 (en) * 2006-10-02 2009-09-15 Newport Fab, Llc Method for fabricating a top conductive layer in a semiconductor die and related structure
US20080272497A1 (en) * 2007-05-04 2008-11-06 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US20100123254A1 (en) 2008-11-19 2010-05-20 Austriamicrosystems Ag Semiconductor Device and a Method for Making the Semiconductor Device
WO2010081603A1 (de) 2009-01-15 2010-07-22 Austriamicrosystems Ag Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen
WO2010083922A1 (de) 2009-01-21 2010-07-29 Austriamicrosystems Ag Halbleiterbauelement mit durchkontaktierung und verfahren zu dessen herstellung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016131689A1 (de) * 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterkörpers
CN107408531A (zh) * 2015-02-19 2017-11-28 欧司朗光电半导体有限公司 用于制造半导体本体的方法
US10424509B2 (en) 2015-02-19 2019-09-24 Osram Opto Semiconductors Gmbh Method for producing a semiconductor body
US10468555B2 (en) 2015-02-19 2019-11-05 Osram Opto Semiconductors Gmbh Method for producing a semiconductor body
CN107408531B (zh) * 2015-02-19 2021-02-05 欧司朗光电半导体有限公司 用于制造半导体本体的方法
DE102015102378B4 (de) 2015-02-19 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterkörpers
WO2022132472A1 (en) * 2020-12-16 2022-06-23 Texas Instruments Incorporated Fet construction with copper pillars or bump directly over the fet
US11456267B2 (en) 2020-12-16 2022-09-27 Texas Instruments Incorporated Fet construction with copper pillars or bump directly over the fet

Also Published As

Publication number Publication date
DE102011010362B4 (de) 2014-07-10

Similar Documents

Publication Publication Date Title
DE69721411T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE10132024B4 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE10316835A1 (de) Halbleiterbaugruppe
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102013211597B4 (de) ASIC-Bauelement mit einem Durchkontakt
WO2003067646A2 (de) Halbleitersubstrat mit einem elektrisch isolierten bereich, insbesondere zur vertikalintegration
DE102013102542A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE102013105635A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102010000892B4 (de) Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102011010362B4 (de) Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102009005458A1 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
DE102014210899A1 (de) Halbleiter-Bauelement mit mindestens einem Durchkontakt im Trägersubstrat und Verfahren zum Erzeugen eines solchen Durchkontakts
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE102013211562A1 (de) Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150411