DE102011056178B4 - Rückseitenbelichtungssensor mit einer Bonding-Flächenstruktur und Herstellungsverfahren für denselben - Google Patents

Rückseitenbelichtungssensor mit einer Bonding-Flächenstruktur und Herstellungsverfahren für denselben Download PDF

Info

Publication number
DE102011056178B4
DE102011056178B4 DE102011056178.1A DE102011056178A DE102011056178B4 DE 102011056178 B4 DE102011056178 B4 DE 102011056178B4 DE 102011056178 A DE102011056178 A DE 102011056178A DE 102011056178 B4 DE102011056178 B4 DE 102011056178B4
Authority
DE
Germany
Prior art keywords
layer
bonding
area
dielectric
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011056178.1A
Other languages
English (en)
Other versions
DE102011056178A1 (de
Inventor
Shuang-Ji Tsai
Dun-Nian Yaung
Jeng-Shyan Lin
Jen-Cheng Liu
Wen-De Wang
Yueh-Chiou Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102011056178A1 publication Critical patent/DE102011056178A1/de
Application granted granted Critical
Publication of DE102011056178B4 publication Critical patent/DE102011056178B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Halbleiterstruktur, umfassend:
– ein Vorrichtungssubstrat (210) mit einer Vorderseite (212) und einer Rückseite (214);
– eine Verbindungsstruktur (230), die auf der Vorderseite (212) des Vorrichtungssubstrats (210) angeordnet ist;
– eine STI-Schicht (222), die zwischen dem Vorrichtungssubstrat (210) und der Verbindungsstruktur (230) angeordnet ist; und
– eine Bonding-Fläche (274), die mit der Verbindungsstruktur (230) verbunden ist, wobei die Bonding-Fläche (274) umfasst:
– einen vertieften Bereich (270) in einer dielektrischen Materialschicht (232, 234, 236, 238, 240, 264), der sich durch die STI-Schicht (222) hindurch erstreckt;
– eine dielektrische Mesa (272) der dielektrischen Materialschicht (232, 234, 236, 238, 240, 264) zwischen dem vertieften Bereich (270); und
– eine Metallschicht, die auf der dielektrischen Mesa (272) aufgebracht ist und den vertieften Bereich (270) teilweise ausfüllt und eine Metallstruktur (242, 244, 246, 248) der Verbindungsstruktur (230) im vertieften Bereich (270) kontraktiert.

Description

  • Die Erfindung betrifft eine Halbleiterstruktur, insbesondere einen Rückseitenbelichtungssensor mit einer Bonding-Flächenstruktur und ein Herstellungsverfahren für denselben.
  • Die mit integrierten Schaltungen befasste Halbleiterindustrie (IC-Industrie) erfährt ein schnelles Wachstum. Der technologische Fortschritt bei den IC-Materialien und der Gestaltung hat Generationen von ICs hervorgebracht, wobei jede Generation kleinere und komplexere Schaltkreise als die vorhergegangene Generation aufweist. Diese Fortschritte führten jedoch zu einer erhöhten Komplexität bei der Bearbeitung und der Herstellung von ICs, und um diese Fortschritte zu realisieren, bedarf es ähnlicher Entwicklungen in der IC-Bearbeitung und Herstellung. Im Zuge der IC-Entwicklung ist die Funktionsdichte (also die Anzahl von verbundenen Vorrichtungen pro Chipfläche) im Allgemeinen angestiegen, während eine Geometriegröße (also die kleinste Komponente, die unter Verwendung eines Herstellungsprozesses hergestellt werden kann) abgenommen hat.
  • Kontaktflächen oder -pads, die für verschiedene Anwendungen, wie beispielsweise zum Testen und/oder zum Draht-Bonden, verwendet werden (nachstehend allgemein als Bonding-Fläche bezeichnet), besitzen oft andere Anforderungen als andere Strukturen eines ICs. Beispielsweise muss eine Bonding-Fläche eine hinreichende Größe und Festigkeit aufweisen, um einem physikalischen Kontakt aufgrund von Antasten oder Draht-Bonden zu widerstehen. Oftmals besteht gleichzeitig der Wunsch, relativ kleine Strukturen auszubilden (sowohl hinsichtlich der Größe als auch der Dicke). Beispielsweise ist es bei Anwendungen, wie einem komplementären Metalloxidhalbleiter(CMOS)-Bildsensor, oft gewünscht, eine oder mehrere relativ dünne Metallschichten zu haben, beispielsweise eine Metallschicht aus Aluminium-Kupfer (AlCu). Ein Problem bei diesen dünnen Metallschichten besteht darin, dass die in diesen Schichten ausgebildeten Bonding-Flächen sich abschälen können oder andere Defekte aufweisen können. Daher besteht ein Bedarf, die verschiedenen Anforderungen dieser Strukturen zu erfüllen. <Weiter auf Seite 1a>
  • US 2010/0155 796 A1 betrifft eine Halbleitervorrichtung und deren Herstellungsverfahren, wobei ein Kontaktpad über eine Kontaktschicht, die eine Öffnung in einer epitaktischen Siliziumschicht ausfüllt, und eine weitere Kontaktstruktur mit einer Elektrodenschicht verbunden ist.
  • US 2009/0194 889 A1 betrifft eine Bondingpadstruktur, wobei ein Bondpad eine leitende Schicht der Struktur durch Löcher in einer Passivierungsschicht kontaktiert. Das Bondpad füllt hierbei die Löcher in der Passivierungsschicht vollständig aus.
  • US 2003/0020 163 A1 bezieht sich auf eine Bondingpadstruktur für einen BEOL Prozess, wobei ein Bondingpad eine leitende Schicht einer Verbindungsstruktur durch Löcher in einer dielektrischen Schicht kontaktiert, die das Bondingpad vollständig ausfüllt.
  • US 2010/0201 000 A1 betrifft eine Bondpadstruktur für eine Halbleitervorrichtung, wobei das Bondpad durch Löcher in einer Passivierungsschicht hindurch eine Metallschicht einer Verbindungsstruktur kontaktiert. Das Bondpad füllt hierbei die Löcher in der Passivierungsschicht vollständig aus.
  • US 6 222 270 B1 betrifft ein IC-Bondpad, das über Löcher in einer dielektrischen Schicht eine darunterliegende leitfähige Schicht kontaktiert. Hierbei sind die Löcher in der dielektrischen Schicht vollständig ausgefüllt.
  • JP 2008-066 440 A offenbart eine Halbleiterstruktur, die ein Vorrichtungssubstrat, eine Verbindungsstruktur und eine Bondingfläche mit einem oder mehreren vertieften Bereichen und einer Mesa dazwischen offenbart, wobei die vertieften Bereiche teilweise durch eine Metallschicht ausgeführt sind.
  • US 2001/0045664 A1 offenbart eine vergleichbare Halbleiterstruktur.
  • Die Erfindung wird im Folgenden beispielsweise anhand der Zeichnung näher erläutert.
  • 1 ist ein Flussdiagramm, das ein Verfahren zum Ausbilden einer Halbleiterstruktur gemäß verschiedenen Aspekten der vorliegenden Offenbarung zeigt.
  • 2 bis 5, 7 und 8 zeigen schematische Schnittansichten einer Ausführungsform einer Halbleiterstruktur in verschiedenen Stadien des in 1 gezeigten Herstellungsverfahrens.
  • 6a, 6b und 6c zeigen schematische Draufsichten von verschiedenen Ausführungsformen einer Halbleiterstruktur in verschiedenen Stadien des in 1 gezeigten Herstellungsverfahrens.
  • 9a, 9b und 9c zeigen schematische Draufsichten von verschiedenen Ausführungsformen einer Halbleiterstruktur in verschiedenen Stadien des in 1 gezeigten Herstellungsverfahrens.
  • Die folgende Beschreibung zeigt viele verschiedene Ausführungsformen oder Beispiele für das Umsetzen verschiedener Merkmale der Erfindung auf. Die Ausbildung einer ersten Struktur über oder auf einer zweiten Struktur in der folgenden Beschreibung umfasst Ausführungsformen, in denen die erste und die zweite Struktur mit direktem Kontakt zueinander ausgebildet werden, aber auch Ausführungsformen, bei denen weitere Strukturen zwischen der ersten und zweiten Struktur ausgebildet sind, so dass die erste und zweite Struktur nicht miteinander in einem direkten Kontakt stehen. Weiter werden in der vorliegenden Beschreibung Bezugszeichen und/oder Symbole in den verschiedenen Beispiele wiederholt. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und gibt keine Beziehung zwischen den diskutierten verschiedenen Ausführungsformen und/oder Konfigurationen an.
  • Beispiele von Vorrichtungen, die von einer oder mehreren Ausführungsformen der vorliegenden Erfindung vorteilhaft nutzen können, sind Halbleitervorrichtungen mit Bildsensoren. Eine solche Vorrichtung ist beispielsweise eine rückseitig belichtete („back-side illuminated”, BSI) Bildsensorvorrichtung. Die Erfindung ist nicht auf einen bestimmten Typ einer Vorrichtung begrenzt, außer wenn dies ausdrücklich beansprucht ist.
  • 1 ist ein Flussdiagramm eines Verfahrens 100 für das Herstellen einer Halbleiterstruktur mit einem oder mehreren rückseitig belichteten Sensoren (BSIs). Das Verfahren 100 beginnt mit einem Schritt 102, in dem ein Vorrichtungssubstrat mit einer Vorderseite und einer Rückseite bereitgestellt wird. Das Verfahren 100 fährt mit Schritt 104 fort, bei dem ein oder mehrere Strahlungssensoren im Vorrichtungssubstrat ausgebildet werden. Ebenfalls in Schritt 104 werden eine Verbindungsstruktur und eine Passivierungsschicht auf dem Vorrichtungssubstrat ausgebildet. Die Verbindungsstruktur umfasst eine erste Metallschicht und kann mehrere Metallschichten umfassen, wobei die erste Metallschicht benachbart zum Vorrichtungssubstrat angeordnet ist. In einem anschließenden Schritt 106 wird ein Trägersubstrat bereitgestellt und an die Vorderseite des Vorrichtungssubstrats gebondet. Das Verfahren 100 fährt mit einem Schritt 108 fort, in dem eine erste Pufferschicht, die transparent sein kann, auf der Rückseite des Vorrichtungssubstrats ausgebildet wird. In einem nachfolgenden Schritt 110 wird eine Öffnung (oder ein Graben) in einem Bonding-Bereich ausgebildet, wobei sich die Öffnung durch die erste Pufferschicht erstreckt, so dass die Öffnung eine Metallschicht der Verbindungsstruktur erreicht und diese freilegt, wie beispielsweise eine erste Metallschicht der Verbindungsstruktur. Anschließend wird eine Kontaktschicht oder -fläche, im Folgenden einfach als Bonding-Fläche oder -Pad bezeichnet, in der Öffnung im Bonding-Bereich ausgebildet. Die Bonding-Fläche füllt teilweise die Öffnung aus und kontaktiert die Metallschicht der Verbindungsstruktur. Das Verfahren 100 fährt mit Schritt 112 fort, in dem eine zweite Pufferschicht auf der ersten Pufferschicht und der Bonding-Fläche ausgebildet wird. Dann wird eine Abschirmstruktur in einem Abschirmbereich über der zweiten Pufferschicht ausgebildet. Im anschließenden Schritt 114 wird eine Passivierungsschicht über der zweiten Pufferschicht, der Bonding-Fläche im Bonding-Bereich und der Abschirmstruktur im Abschirmbereich ausgebildet. Das Verfahren 100 fährt mit einem Schritt 116 fort, in dem ein Ätzprozess die Passivierungsschicht und die zweite Pufferschicht über der Bonding-Fläche im Bonding-Bereich entfernt. Insbesondere ist die Öffnung im Bonding-Bereich so gestaltet und ausgelegt, dass die Öffnung eine dielektrische Mesa definiert, die zwischen verschiedenen Bereichen der Öffnung angeordnet ist. Die Bonding-Fläche umfasst eine Metallschicht, die in der Öffnung und auf der dielektrischen Mesa aufgebracht ist. Zusätzliche Schritte können vor, während und nach dem Verfahren 100 durchgeführt werden, und einige der beschriebenen Schritte können bei anderen Ausführungsformen des Verfahrens ersetzt oder weggelassen werden. Die vorliegende Diskussion zeigt verschiedene Ausführungsformen einer Halbleitervorrichtung, die gemäß dem in 1 gezeigten Verfahren 100 hergestellt werden kann.
  • 2 bis 7 sind schematische Seitenschnittansichten einer Ausführungsformen einer Halbleiterstruktur, die eine rückseitig belichtete (BSI) Bildsensorvorrichtung 200 ist, in verschiedenen Stadien der Herstellung gemäß dem in 1 gezeigten Verfahren 100. Die Bildsensorvorrichtung 200 umfasst Pixel (Sensoren) für das Erfassen und Aufzeichnen einer Strahlungsintensität (wie Licht), die zu einer Rückseite der Bildsensorvorrichtung 200 gerichtet ist. Die Bildsensorvorrichtung 200 kann ein komplementärer Metalloxidhalbleiter(CMOS)-Bildsensor (CIS), eine ladungsgekoppelte Vorrichtung (CCD), ein Aktivpixelsensor (APS) oder ein Passivpixelsensor sein. Die Bildsensorvorrichtung 200 umfasst weiter zusätzliche Schaltkreise und Eingänge/Ausgänge, die benachbart zum Sensor angeordnet sind, um eine Betriebsumgebung für die Sensoren bereitzustellen, und um eine externe Kommunikation mit den Sensoren zu unterstützen. Die 2 bis 7 wurden zum besseren Verständnis der Erfindung vereinfacht und sind nicht maßstabsgetreu.
  • Bezug nehmend auf die 2 umfasst die BSI-Bildsensorvorrichtung 200 ein Vorrichtungssubstrat 210. Das Vorrichtungssubstrat 210 weist eine Vorderseite 212 und eine Rückseite 214 auf. Das Vorrichtungssubstrat 210 ist ein Siliziumsubstrat, das p-dotiert ist, beispielweise mit Bor (z. B. ein p-dotiertes Substrat). Alternativ kann das Vorrichtungssubstrat 210 ein anderes geeignetes Halbleitermaterial umfassen. Beispielsweise kann das Vorrichtungssubstrat 210 ein Siliziumsubstrat sein, das n-dotiert ist, beispielsweise mit Phosphor oder Arsen (z. B. ein n-dotiertes Substrat). Das Vorrichtungssubstrat 210 kann andere elementare Materialien wie beispielsweise Germanium und Diamant umfassen. Das Vorrichtungssubstrat 210 kann optional einen Verbindungshalbleiter und/oder eine Halbleiterlegierung umfassen. Weiter kann das Vorrichtungssubstrat 210 eine epitaxiale Schicht (epi-Schicht) umfassen, es kann für eine Leistungserhöhung gespannt sein und es kann eine Silizium-auf-Isolator(„silicon-on-insulator”, SOI)-Struktur umfassen.
  • Das Vorrichtungssubstrat 210 umfasst einen Bonding-Bereich 216, einen Abschirmbereich 217 und einen Strahlungserfassungsbereich 218. Die unterbrochenen Linien in 2 geben eine ungefähre Grenze zwischen den Bereichen an. Der Strahlungserfassungsbereich 218 ist ein Bereich des Vorrichtungssubstrats 210, in dem Strahlungserfassungsvorrichtungen ausgebildet sind. Der Strahlungserfassungsbereich 218 umfasst beispielsweise einen (Strahlungs-)Sensor 220. Der Sensor 220 kann Strahlung erfassen, wie beispielsweise einfallendes Licht (im Nachfolgenden als Licht bezeichnet), die zur Rückseite 214 des Vorrichtungssubstrats 210 projiziert wird, weswegen er als rückseitig belichteter (BSI-)Sensor bezeichnet wird. Der Sensor 220 umfasst in der vorliegenden Ausführungsform eine Fotodiode. Andere Beispiele des rückseitig belichteten Sensors 220 umfassen Festschichtfotodioden, Fotogates, einen komplementären Metalloxidhalbleiter(CMOS)-Bildsensor, einen Ladungskopplungsvorrichtungs(CCD)-Sensor, einen aktiven Sensor, einen passiven Sensor und/oder andere Arten von Vorrichtungen, die im Halbleitersubstrat 210 verstreut oder anderweitig ausgebildet sind. Der Sensor 220 als solcher kann herkömmliche und/oder zukünftig entwickelte Bilderfassungsvorrichtungen umfassen. Der Sensor 220 kann zusätzlich Rückstelltransistoren, Quellenfolgetransistoren und Transfertransistoren umfassen. Weiter kann der Sensor 220 verändert werden, so dass er verschiedene Anschlusstiefen, Dicken usw. aufweist. Zum Zwecke der Einfachheit ist nur Sensor 220 in 2 gezeigt, aber es ist zu verstehen, dass eine beliebige Anzahl von Sensoren im Vorrichtungssubstrat 210 vorhanden sein kann. Wenn mehr als ein Sensor vorhanden ist, umfasst der Strahlungserfassungsbereich Isolationsstrukturen, die eine elektrische und optische Isolation zwischen benachbarten Sensoren bieten.
  • Der Abschirmbereich 217 ist ein Bereich, in dem eine oder mehrere Abschirmstrukturen der BSI-Bildsensorvorrichtung 200 in einem späteren Bearbeitungsschritt ausgebildet werden. Der Bonding-Bereich 216 ist ein Bereich, in dem eine oder mehrere Bonding-Flächen der BSI-Bildsensorvorrichtung 200 in einem späteren Bearbeitungsschritt ausgebildet werden, so dass elektrische Verbindungen zwischen der BSI-Bildsensorvorrichtung 200 und externen Vorrichtungen hergestellt werden können. Es ist zu verstehen, dass sich die Bereiche 216, 217 und 218 in vertikaler Richtung oberhalb und unterhalb des Vorrichtungssubstrats 210 erstrecken.
  • Wiederum Bezug nehmend auf 2 ist eine Flachgrabenisolations(„shallow trench isolation”, STI)-Schicht (oder STI-Struktur) 222 über der Vorderseite 212 der BSI-Bildsensorvorrichtung 200 ausgebildet. Die STI-Schicht 222 kann ein geeignetes dielektrisches Material, wie beispielsweise Siliziumoxid, umfassen. Die STI-Schicht 222 kann durch eine geeignete bekannte Technik ausgebildet werden. Beispielsweise kann die STI-Struktur durch eine Anzahl von Prozessen ausgebildet werden, die das Strukturieren der Halbleiterschicht durch herkömmliche Fotolithographie, das Ätzen der Halbleiterschicht durch einen Plasmaätzprozess, um verschiedene Gräben auszubilden, und das Füllen der Gräben mit einem dielektrischen Material, wie beispielsweise mit Siliziumoxid, mit einem chemischen Dampfabscheidungs(„chemical vapour deposition”, CVD)-Prozess umfasst. Alternativ können die Gräben durch einen Prozess, wie beispielsweise chemische Gasabscheidung (CVD), chemische Gasabscheidung mit hochdichtem Plasma („high density plasma CVD”, HDPCVD), einer plasmaunterstützten chemischen Gasabscheidung („plasma enhanced CVD”, PECVD), einer Kombination davon oder andere geeignete Prozesse ausgefüllt werden.
  • Eine Verbindungsstruktur 230 ist über der Vorderseite des Vorrichtungssubstrats 210 ausgebildet. Die Verbindungsstruktur 230 umfasst mehrere leitende Schichten, die in dielektrische Materialschichten eingebettet sind. Die mehreren leitenden Schichten stellen Verbindungen zwischen den verschiedenen dotierten Strukturen, Schaltkreisen und Eingängen/Ausgängen der Bildsensorvorrichtung 200 bereit. Die mehreren leitenden Schichten umfassen Metallleitungen in einer ersten Metallschicht, einer zweiten Metallschicht usw. bis zur obersten Schicht. Die mehreren leitenden Schichten umfassen weiter Kontakte für das Verbinden der dotierten Bereiche mit den Metallleitungen in der ersten Metallschicht. Die mehreren leitenden Schichten umfassen weiter Kontaktlöcher, um benachbarte Metallschichten zu verbinden. Bei der vorliegenden Ausführungsform umfasst die Verbindungsstruktur 230 eine dielektrische Zwischenschicht („interlayer dielectric layer”, ILD) 232 und mehrere dielektrische („intermetal dielectric”, IMD) Zwischen-Metall-Schichten 234, 236, 238 und 240. Die ILD-Schicht 232 und die mehreren dielektrischen (IMD) Zwischen-Metall-Schichten 234, 236, 238 und 240 können ein geeignetes dielektrisches Material umfassen. Beispielsweise umfassen in der vorliegenden Ausführungsform die ILD-Schicht 232 und die mehreren dielektrischen (IMD) Zwischen-Metall-Schichten 234, 236, 238 und 240 ein Material mit einer kleinen dielektrischen Konstante, wobei das Material eine Konstante aufweist, die kleiner als die von thermischem Siliziumoxid ist. In anderen Ausführungsformen umfassen die ILD-Schicht 232 und die mehreren dielektrischen (IMD) Zwischen-Metall-Schichten 234, 236, 238 und 240 ein dielektrisches Material. Das dielektrische Material kann durch CVD, HDPCVD, PECVD, Kombinationen davon oder andere geeignete Prozesse ausgebildet werden.
  • Jede der IMD-Schichten 234, 236, 238 und 240 umfasst jeweils Kontakte, Kontaktlöcher und eine Metallschicht 242, 244, 246 und 248. Zum Zwecke der Illustration sind in 2 lediglich vier IMD-Schichten gezeigt, wobei es zu verstehen ist, dass eine beliebige Anzahl von IMD-Schichten vorhanden sein kann und die gezeigten IMD-Schichten lediglich beispielhaft sind, und dass die eigentliche Positionierung und Konfiguration der Metallschichten und Kontaktlöcher/Kontakte entsprechend den Gestaltungsanforderungen unterschiedlich sein kann.
  • Die Verbindungsstruktur 230 kann leitende Materialien umfassen, wie beispielsweise Aluminium, eine Aluminium/Silizium/Kupfer-Verbindung, Titan, Titannitrid, Wolfram, Polysilizium, Metallsilizid oder Kombinationen davon, wobei diese durch einen Prozess ausgebildet werden, umfassend physikalische Gasabscheidung, CVD, HDPCVD, PECVD oder Kombinationen davon, oder andere geeignete Prozesse. Andere Herstellungstechniken für das Ausbilden der Verbindungen umfassen Fotolithographieprozesse und Ätzen, um leitende Materialien für senkrechte Verbindungen (z. B. Kontaktlöcher/Kontakte) und horizontale Verbindungen (z. B. Metallschichten) zu strukturieren. Alternativ kann eine Kupfermehrschichtverbindung verwendet werden, um die Metallmuster auszubilden. Die Kupferverbindungsstruktur kann Kupfer, eine Kupferverbindung, Titan, Titannitrid, Tantal, Tantalnitrid, Wolfram, Polysilizium, Metallsilizid oder Kombinationen davon umfassen. Die Kupferverbindung kann durch eine Damascene-Technik ausgebildet werden, die dielektrische Abscheidung, Ätzen, Abscheidung und Polieren umfasst. Die Abscheidung kann Sputtern, Galvanik, CVD oder einen anderen geeigneten Prozess umfassen.
  • Bezug nehmend auf 2 ist bei der vorliegenden Ausführungsform eine Passivierungsschicht 250 über der Verbindungsstruktur 230 ausgebildet, die in direktem Kontakt mit der n-ten Metallschicht 248 steht. Die Passivierungsschicht 250 kann ein beliebiges geeignetes dielektrisches Material umfassen. In der vorliegenden Ausführungsform umfasst die Passivierungsschicht 250 Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid oder eine Kombination davon. Die Passivierungsschicht 250 kann durch eine geeignete Technik, wie beispielsweise CVD, ausgebildet werden. Die Passivierungsschicht 250 kann planarisiert werden, um eine ebene Oberfläche zu schaffen, beispielsweise durch einen chemisch-mechanischen Polierprozess (CMP).
  • Bezug nehmend auf 3 ist ein Trägersubstrat 260 an die Vorderseite des Vorrichtungssubstrats 210 gebondet, so dass eine Bearbeitung der Rückseite 214 des Vorrichtungssubstrats 210 durchgeführt werden kann. Das Trägersubstrat 260 in der vorliegenden Ausführungsform ist dem Vorrichtungssubstrat 210 ähnlich und umfasst ein Siliziummaterial. Alternativ kann das Trägersubstrat 260 ein Glassubstrat oder ein anderes geeignetes Material umfassen. Das Trägersubstrat 260 kann durch molekulare Kräfte an das Vorrichtungssubstrat 210 gebondet sein – eine Technik, die als direktes Bonden oder optisches Fusionsbonden bekannt ist – oder durch andere bekannte Bonding-Techniken, wie Metalldiffusion, eutektisches Bonden oder anodisches Bonden. Die Passivierungsschicht 250 bietet eine elektrische Isolation vom Trägersubstrat 260. Das Trägersubstrat 260 bildet einen Schutz für die verschiedenen Strukturen, die auf der Vorderseite 212 des Vorrichtungssubstrats 210 ausgebildet sind, wie beispielsweise den Sensor 220. Das Trägersubstrat 260 bietet auch eine mechanische Steifigkeit und Unterstützung für eine Bearbeitung der Rückseite 214 des Vorrichtungssubstrats 210.
  • Nach dem Bonden können das Vorrichtungssubstrat 210 und das Trägersubstrat 260 optional ausgeheizt werden, um eine Bonding-Stärke zu erhöhen. Ein Verdünnungsprozess wird durchgeführt, um das Vorrichtungssubstrat 210 von der Rückseite 214 her zu verdünnen. Der Verdünnungsprozess kann einen mechanischen Schleifprozess und einen chemischen Verdünnungsprozess umfassen. Eine wesentliche Menge an Substratmaterial kann zuerst während des mechanischen Schleifprozesses vom Vorrichtungssubstrat 210 entfernt werden. Danach kann der chemische Verdünnungsprozess eine ätzende Chemikalie an der Rückseite 214 des Vorrichtungssubstrats 210 anwenden, um das Vorrichtungssubstrat 210 bis auf eine Dicke 262 weiter zu verdünnen. Beispielsweise ist die Dicke 262 des Vorrichtungssubstrats 210 in einem Bereich von etwa 3 Mikrometer bis etwa 6 Mikrometer. Es ist zu verstehen, dass die in der vorliegenden Beschreibung dargelegte bestimmte Dicke lediglich als ein Beispiel dient, und dass andere Dicken abhängig von der Art der Anwendung und den Gestaltungsanforderungen der Bildsensorvorrichtung 200 verwendet werden können. Bezug nehmend auf die 3 können eine oder mehrere Materialschichten auf der Rückseite 214 des Vorrichtungssubstrats 210 ausgebildet sein. In einem Beispiel kann eine antireflektive Beschichtungsschicht („antireflective coating”, ARC) 263 über der Rückseite 214 des Vorrichtungssubstrats 210 ausgebildet sein.
  • 4 zeigt das Strukturieren des Vorrichtungssubstrats durch das Entfernen von Bereichen des Vorrichtungssubstrats 210, um entsprechend einer Ausführungsform der vorliegenden Offenbarung breite Leitungen und den Bonding-Bereich 216 auszubilden. Das Strukturieren des Vorrichtungssubstrats 210 umfasst einen lithographischen Strukturierungsprozess. Ein beispielhafter fotolithographischer Prozess kann das Strukturieren eines Fotoresists, das Ätzen und das Entfernen des Fotoresists umfassen. Das Strukturieren des Fotoresists kann weitere Prozessschritte umfassen, wie das Beschichten mit einem Fotoresist, sanftes Erwärmen, Ausrichten einer Maske, Belichten, Erwärmen nach dem Belichten, Entwickeln des Fotoresists und Erhitzen. Das fotolithographische Strukturieren kann auch durch andere geeignete Verfahren durchgeführt oder ersetzt werden, wie durch eine maskenlose Fotolithographie, Elektronenstrahl schreiben, Ionenstrahlschreiben und molekulares Prägen.
  • Bei einer Ausführungsform wird eine strukturierte Fotoresistschicht auf der ARC-Schicht 264 ausgebildet. Die strukturierte Fotoresistschicht umfasst verschiedene Öffnungen, die die breiten Leitungen und den Bonding-Bereich 216 definieren. Die ARC-Schicht 263 und das Vorrichtungssubstrat 210 werden im Bonding-Bereich 216 (und auch im breiten Bereich) mit der strukturierten Fotoresistschicht als Ätzmaske geätzt, wodurch der Bonding-Bereich 216 (und die breite Leitung) definiert werden. Alternativ kann eine Hartmaskenschicht verwendet werden, um das Vorrichtungssubstrat 210 zu strukturieren und den Bonding-Bereich 216 und die breite Leitung zu definieren.
  • Der Ätzprozess kann jede beliebige geeignete Ätztechnik umfassen, wie beispielsweise Trockenätzen. Der Ätzprozess kann so ausgeführt werden, dass die STI-Schicht 222 freigelegt wird. In einem Beispiel wird der Ätzprozess mit einem geeigneten Ätzmittel für selektives Ätzen ausgeführt, wobei die STI-Schicht 222 als eine Ätzstopschicht verwendet wird. Die strukturierte Fotoresistschicht schützt während des Ätzprozesses zum Entfernen von Material von der ARC-Schicht und dem Vorrichtungssubstrat 210 darunterliegende Bereiche der ARC-Schicht und des Vorrichtungssubstrats 210. Es ist zu verstehen, dass die Fotoresistmaske durch ein Nassabziehen oder Plasmaaschen nach der Entfernung des Materials entfernt wird.
  • Bezug nehmend auf 4 ist eine Pufferschicht 264 über der Rückseite 214 des Vorrichtungssubstrats 210 und der STI-Schicht 222 ausgebildet. Die Pufferschicht 264 kann transparent sein. Die Pufferschicht 264 kann jedes beliebige dielektrische Material umfassen. In der vorliegenden Ausführungsform umfasst die Pufferschicht 264 Siliziumoxid und wird durch einen Prozess, wie beispielsweise CVD oder durch jede andere geeignete Technik, ausgebildet. In anderen Ausführungsformen kann die Pufferschicht 264 eine geeignete Dicke aufweisen.
  • Bezug nehmend auf die 5 wird eine Öffnung (oder ein vertiefter Bereich) 270 im Bonding-Bereich 216 des Vorrichtungssubstrats 210 ausgebildet. Die Öffnung 270 erstreckt sich durch die Pufferschicht 264, die STI-Schicht 222 und die ILD 232, und reicht bis zu einer Metallstruktur der Verbindungsstruktur 230, wie beispielsweise zu einer Metallstruktur in der ersten Metallschicht der Verbindungsstruktur 230 im Bonding-Bereich 216, so dass die Metallstruktur von der Rückseite 214 her freigelegt wird. Alternativ kann sich die Öffnung 270 durch wenigstens einen Teil der Verbindungsstruktur hindurch erstrecken, so dass eine Metallschicht, wie beispielsweise die zweite Metallschicht, die dritte Metallschicht, ... oder die oberste Metallschicht innerhalb der Öffnung 270 freigelegt wird. Die Öffnung 270 wird durch einen Ätzprozess ausgebildet, wie beispielsweise durch einen Lithographieprozess und einem Ätzprozess. Der Ätzprozess kann eine geeignete Technik umfassen, wie beispielsweise Trockenätzen, Nassätzen oder eine Kombination davon. Der Ätzprozess kann mehrere Ätzschritte umfassen. Beispielsweise kann der Ätzprozess einen ersten Ätzschritt umfassen, um effektiv Siliziumoxid zu ätzen, und einen zweiten Ätzprozess umfassen, um effektiv ein Siliziummaterial zu ätzen. In einem anderen Beispiel wird im zweiten Ätzschritt das Silizium mit der geätzten Pufferschicht 264 (oder zusätzlich die STI-Schicht 222 und die ILD-Schicht 232) als Ätzmaske geätzt. Alternativ wird eine Hartmaske während des ersten Ätzschrittes verwendet, um die Pufferschicht zu ätzen.
  • Insbesondere ist die Öffnung 270 so gestaltet, dass sie einen ersten Bereich 270a und einen zweiten Bereich 270b umfasst, so dass eine dielektrische Mesa 272 ausgebildet wird, die zwischen dem ersten Bereich und dem zweiten Bereich der Öffnung 270 angeordnet ist. Die ersten und zweiten Bereiche der Öffnung 270 können entsprechend verschiedenen Ausführungsformen verbunden oder getrennt sein. Im vorliegenden Beispiel sind der erste Bereich 270a und der zweite Bereich 270b der Öffnung 270 so gestaltet, dass sie entlang einer ersten Richtung liegen und entlang einer zweiten Richtung, die senkrecht zur ersten Richtung ist, voneinander getrennt sind.
  • 6a, 6b und 6c zeigen verschiedene Ausführungsformen der Öffnung 270 in der Draufsicht. 6a, 6b und 6c umfassen zum Zwecke der Einfachheit nur den Bonding-Bereich 216. Bezugnehmend auf 6a umfasst die Öffnung 270 in einer Ausführungsform einen ersten Bereich (oder einen ersten Graben) 270a und einen zweiten Bereich (oder einen zweiten Graben) 270b, die in einer ersten Richtung ausgerichtet sind und in einer zweiten Richtung, die senkrecht zur ersten Richtung ist, räumlich voneinander getrennt sind. Die dielektrische Mesa 272 weist eine Breite W auf. Die ersten und zweiten Bereiche 270a, 270b der Öffnung 270 definieren einen zweiten Abstand Wp. Wp ist größer als W. In einem Beispiel ist W größer als 10 Mikrometer. In der vorliegenden Ausführungsform ist die oberste Materialschicht der dielektrischen Mesa 272 die Pufferschicht 264. Des Weiteren ist gemäß der vorliegenden Ausführungsform die Metallschicht 242 in der Öffnung 270 freigelegt. Alternativ kann sich die Öffnung 270 durch wenigstens einen Teil der Verbindungsstruktur erstrecken, so dass eine Metallschicht, wie beispielsweise die zweite Metallschicht, die dritte Metallschicht, ... oder die oberste Metallschicht innerhalb der Öffnung 270 freigelegt ist. Es ist zu verstehen, dass sich die Tiefe der Öffnung 270 in Abhängigkeit von der Gestaltung und anderen Überlegungen ändern kann.
  • In einer anderen Ausführungsform und Bezug nehmend auf 6b umfasst die Öffnung 270 einen ersten Bereich (oder einen ersten Graben) 270a und einen zweiten Bereich (oder einen zweiten Graben) 270b, die in der zweiten Richtung ausgerichtet sind und in der ersten Richtung, die senkrecht zur zweiten Richtung ist, räumlich voneinander getrennt sind. Die Öffnung 270 der 6b ist ähnlich zu der in 6a, allerdings mit einer anderen Orientierung.
  • Unter Bezugnahme auf 6c ist in einer anderen Ausführungsform die Öffnung 270 eine kontinuierliche Struktur, die die dielektrische Mesa 272 umgibt. In einem bestimmten Beispiel umfasst die Öffnung 270 einen ersten Bereich und einen zweiten Bereich, die entlang einer ersten Richtung ausgerichtet sind und entlang einer zweiten Richtung, die senkrecht zur ersten Richtung ist, räumlich voneinander getrennt sind. Die Öffnung 270 umfasst weiter einen dritten Bereich und einen vierten Bereich, die entlang der zweiten Richtung ausgerichtet sind und in die erste Richtung räumlich voneinander getrennt sind. Der erste, zweite, dritte und vierte Bereich der Öffnung 270 bilden eine kontinuierliche Öffnung, die die dielektrische Mesa 272 in ihrem Inneren definiert. In der vorliegenden Ausführungsform umfasst die dielektrische Mesa 272, wie in 6c gezeigt ist, eine Breite W und eine Länge L. In einem Beispiel ist sowohl W als auch L größer als 10 Mikrometer. Die Öffnung 270 weist eine Öffnungsbreite Wo auf, die kleiner als die Breite W der dielektrischen Mesa 272 ist. Weiter spannt die Öffnung 270 einen Bereich mit einer Breite Wp und einer Länge Lp auf, wie in 6c gezeigt ist. Wp ist größer als W und Lp ist größer als L. Auf ähnliche Weise umfassen andere Beispiele der Bonding-Fläche ähnliche Dimensionen.
  • Bezug nehmend auf 7 ist eine Bonding-Fläche 274 auf dem Vorrichtungssubstrat im Bonding-Bereich 216 ausgebildet. Insbesondere umfasst die Bonding-Fläche 274 eine Metallschicht, wie beispielsweise eine Aluminium-Kupfer-Verbindung oder ein anderes geeignetes Metall, die durch Abscheidung und Strukturieren ausgebildet werden. In verschiedenen Beispielen umfasst die Abscheidung PVD, und das Strukturieren umfasst einen Lithographieprozess und Ätzen. Die Bonding-Fläche 274 ist auf der dielektrischen Mesa 272 aufgebracht und füllt weiter teilweise die Öffnung 270 im Bonding-Bereich 216 aus, so dass die Bonding-Fläche 274 die Verbindungsstruktur direkt kontaktiert, wie beispielsweise eine Metallstruktur der ersten Metallschicht 242 der Verbindungsstruktur.
  • Ein Vorteil des Ausbildens der Bonding-Fläche 274 mit der dielektrischen Mesa 272 zwischen der Öffnung 270 und der Bonding-Fläche 274, die sich von der Metallstruktur der Verbindungsstruktur 230 in der Öffnung 270 zur dielektrischen Mesa 272 erstreckt, liegt gemäß der vorliegenden Ausführungsform darin, dass sich ein Bereich der Bonding-Fläche in der Öffnung und ein Bereich der Bonding-Fläche auf der dielektrischen Mesa mit großer mechanischer Festigkeit integrieren, wodurch ein Reißen und Abschälen, das mit der Bonding-Fläche in Verbindung gebracht wird, verhindert wird. Dementsprechend, wenn die Bonding-Fläche 274 während eines anschließenden Tests (zum Beispiel einem Schertest) oder während eines nachfolgenden Bonding-Prozesses einem Druck ausgesetzt wird, werden die Verbindungsstruktur 230 und die Bonding-Fläche 274, die integriert sind, nicht erlauben, dass die Bonding-Fläche 274 reißt und sich anschließend ablöst. Dementsprechend ist ein Reißen und Ablösen der Bonding-Fläche 274 bei der vorliegenden Ausführungsform reduziert oder komplett beseitigt.
  • Wie in 7 gezeigt ist, kommt die Bonding-Fläche 274 mit der Metallstruktur der ersten Metallschicht 274 in der Öffnung 270 in Kontakt. Dementsprechend können durch die Bonding-Fläche 274 elektrische Verbindungen zwischen der Bonding-Fläche 274 und externen Vorrichtungen der Bildsensorvorrichtung 220 hergestellt werden. Zum Zwecke der Einfachheit sind nur vier Metallschichten (242, 244, 246 und 248) gezeigt, aber es ist zu verstehen, dass eine beliebige Anzahl an Metallschichten in der Verbindungsstruktur 230 vorhanden sein kann. Es ist auch zu verstehen, dass sich die Bonding-Fläche 274 erstrecken kann, um eine beliebige Metallschicht der Verbindungsstruktur zu berühren, wie beispielsweise die oberste Metallschicht.
  • Bezug nehmend auf 7 kann eine Pufferschicht 282 über der Bonding-Fläche 274 ausgebildet sein. Die Pufferschicht 282 ist auf der Bonding-Fläche 274 aufgebracht, so dass die Bonding-Fläche 274 vollständig von der Pufferschicht 282 bedeckt ist. Dementsprechend wirkt die Pufferschicht 282 während eines nachfolgenden Metallätzens als Ätzstopschicht, um die Bonding-Fläche 274 vor dem Ätzen zu schützen. Bei der vorliegenden Ausführungsform ist die Pufferschicht 282 auf der Bonding-Fläche 274 aufgebracht und füllt teilweise die Öffnung 270 im Bonding-Bereich 216 aus. Die Pufferschicht 282 kann auch auf der Pufferschicht 264 im Abschirmbereich 217 und dem Vorrichtungsbereich 218 ausgebildet sein. Die Pufferschicht 282 umfasst Siliziumoxid oder ein anderes geeignetes dielektrisches Material, dass geeignet ist, um als Ätzstop während des Metallätzens zu dienen. Die Pufferschicht 282 kann durch Abscheidung ausgebildet werden, wie beispielsweise durch CVD.
  • Auf der Pufferschicht 282 ist im Abschirmbereich 217 eine Abschirmstruktur 276 ausgebildet. Bei einer Ausführungsform umfasst die Abschirmstruktur 276 dasselbe metallische Material wie die Bonding-Fläche 274. Wie in 7 gezeigt ist, weist die Bonding-Fläche 274 eine Dicke 278 auf, und die Abschirmstruktur 276 weist eine Dicke 280 auf. Da beide getrennt voneinander ausgebildet werden, können die Dicken 278 und 280 verschieden sein und können entsprechend den Anforderungen eingestellt werden. In einem Beispiel weist die Bonding-Fläche eine Dicke 278 auf, und die Dicke 280 der Abschirmstruktur kann im Bereich zwischen etwa 50 und etwa 1000 nm (500 und etwa 10000 Å) sein. Des Weiteren kann, da die Bonding-Fläche 274 und die Abschirmstruktur 276 getrennt voneinander ausgebildet werden, die Abschirmstruktur 276 ein anderes Material verwenden, das einen verstärkten Abschirmeffekt aufweist. In anderen Beispielen umfassen die Bonding-Fläche 274 und die Abschirmstruktur 276 ein metallisches Material, wie beispielsweise Aluminium, Kupfer, Aluminium-Kupfer, Titan, Tantal, Titannitrid, Tantalnitrid, Wolfram oder eine Verbindung davon. Die Abschirmstruktur 276 ist durch ein Verfahren ausgebildet, das Abscheiden und Strukturieren umfasst. Die Abscheidung verwendet eine geeignete bekannte Technik, wie beispielsweise PVD, CVD oder eine Kombination davon, oder andere geeignete Techniken. Das Strukturieren umfasst einen Lithographieprozess und einen Ätzprozess. Während des Ätzprozesses zum Strukturieren der Abschirmstruktur 276 dient die Pufferschicht 282 als Ätzstopschicht, um die Bonding-Fläche 274 vor Beschädigungen zu schützen.
  • Eine Passivierungsschicht 284 ist auf der Pufferschicht 282 und auf der Abschirmstruktur 276 ausgebildet, und füllt auch teilweise die Öffnung 270 aus. Die Passivierungsschicht 284 kann jedes geeignete dielektrische Material umfassen. Bei der vorliegenden Ausführungsform umfasst die Passivierungsschicht 284 Siliziumnitrid, Siliziumoxid, Siliziumoxinitrid oder eine Kombination davon. Die Passivierungsschicht 284 kann durch ein geeignetes Verfahren, wie beispielsweise CVD, ausgebildet werden.
  • Bezug nehmend auf 8 werden die Pufferschicht 282 und die Passivierungsschicht 284 weiter strukturiert, so dass wenigstens ein Teil der Bonding-Fläche 274 auf der dielektrischen Mesa 272 für einen nachfolgenden Bonding-Prozess freigelegt wird. Insbesondere werden wenigstens ein Teil der Passivierungsschicht 284 und ein Teil der Pufferschicht 282 auf der dielektrischen Mesa 272 unter Verwendung eines geeignetes Verfahrens weggeätzt, wodurch eine Flächenöffnung 288 definiert wird, wie es in 8 gezeigt ist. In einer Ausführungsform werden die Pufferschicht 282 und die Passivierungsschicht 284 so strukturiert, dass Bereiche beider Schichten im Vorrichtungsbereich 218 ebenfalls entfernt werden. In einer anderen Ausführungsform umfasst das Verfahren zum Strukturieren der Passivierungsschicht einen Lithographieprozess und Ätzen. In einem anderen Beispiel kann das Ätzen jede beliebige geeignete Ätztechnik umfassen, wie beispielsweise einen Nassätzprozess oder ein Trockenätzprozess. In einer anderen Ausführungsform umfasst das Ätzen zwei Ätzschritte, also ein selektives Ätzen der Passivierungsschicht 284 und der Pufferschicht 284.
  • In einer anderen Ausführungsform werden die Bonding-Fläche 274 und die Abschirmstruktur 276 in einer anderen Reihenfolge ausgebildet. Die Abschirmstruktur 276 wird im Abschirmbereich 217 ausgebildet. Die Pufferschicht 282 wird auf dem Substrat und über der Abschirmstruktur 276 aufgebracht und wird weiter strukturiert, so dass der Bonding-Bereich wenigstens teilweise freigelegt wird. Ein Strukturierungsverfahren, das Ätzen umfasst, wird angewandt, um die Öffnung 270 und die dielektrische Mesa 272 auszubilden. Die Bonding-Fläche 274 wird danach auf der dielektrischen Mesa 272 und in der Öffnung 270 durch Abscheidung und Ätzen ausgebildet. Die Passivierungsschicht 284 wird aufgebracht und strukturiert, um die Flächenöffnung 288 auszubilden, so dass die Bonding-Fläche auf der dielektrischen Mesa 272 freigelegt wird.
  • Bei einer noch anderen Ausführungsform werden die Bonding-Fläche 274 und die Abschirmstruktur 276 gleichzeitig im selben Verfahren ausgebildet. Insbesondere wird ein Strukturierungsverfahren, das Ätzen umfasst, angewandt, um die Öffnung 270 und die dielektrische Mesa 272 auszubilden. Eine Metallschicht wird aufgebracht und strukturiert, um sowohl die Bonding-Fläche 274 als auch die Abschirmstruktur 276 auszubilden. Weiter kann die Pufferschicht 282 auf dem Substrat aufgebracht werden, und die Passivierungsschicht 284 wird auf der Pufferschicht 282 aufgebracht. Die Pufferschicht 282 und die Passivierungsschicht 284 werden strukturiert, so dass die Bonding-Fläche auf der dielektrischen Mesa 272 freigelegt wird. In einem anderen Beispiel werden die Pufferschicht 282 und die Passivierungsschicht 284 strukturiert, so dass Teile der Pufferschicht 282 und der Passivierungsschicht 284 im Vorrichtungsbereich 218 zusätzlich entfernt werden.
  • Die Flächenöffnung 288 ist weiter in den 9a, 9b und 9c in einer Draufsicht gemäß den verschiedenen Ausführungsformen der vorliegenden Offenbarung gezeigt. Die Flächenöffnung 288 kann eine runde Form oder eine andere geeignete Geometrie für den nachfolgenden Bonding-Prozess aufweisen, wie das Anbringen eines Golddrahtes oder einer Lötkugel, welche allgemein als Bonding-Kugel bezeichnet wird. Innerhalb der Flächenöffnung 288 ist die Bonding-Fläche 274 freigelegt. Andere Bereiche im Bonding-Bereich 216, inklusive der Öffnung 270 (zum Beispiel 270a und 270b), sind von der Passivierungsschicht 284 bedeckt.
  • Obwohl es nicht gezeigt ist, werden weitere Verarbeitungsschritte durchgeführt, um die Herstellung der Bildsensorvorrichtung 200 zu vervollständigen. Beispielsweise werden Farbfilter im Strahlungserfassungsbereich 218 ausgebildet. Die Farbfilter können so angeordnet sein, dass Licht auf sie gelenkt wird und durch sie hindurch läuft. Die Farbfilter können ein farbstoffbasiertes (oder pigmentbasiertes) Polymer oder Harz für das Filtern eines spezifischen Wellenlängenbandes von Licht umfassen, das einem Farbspektrum entspricht (zum Beispiel rot, grün und blau). Danach werden Mikrolinsen über den Farbfiltern für das Lenken und Fokussieren von Licht zu bestimmten Strahlungserfassungsbereichen im Vorrichtungssubstrat 210, wie dem Sensor 220, ausgebildet. Die Mikrolinsen können in verschiedenen Anordnungen positioniert sein und Formen aufweisen, die von einem Brechungsindex des Materials, das für die Mikrolinsen verwendet wird, und einem Abstand von einer Sensoroberfläche abhängen. Es ist auch zu verstehen, dass das Vorrichtungssubstrat 210 einem optionalen Laserausheizprozess unterzogen werden kann, bevor die Farbfilter oder die Mikrolinsen ausgebildet werden.
  • Dementsprechend wird eine Halbleiterstruktur bereitgestellt. Die Halbleiterstruktur umfasst ein Vorrichtungssubstrat mit einer Vorderseite und einer Rückseite; eine Verbindungsstruktur, die auf der Vorderseite des Vorrichtungssubstrats aufgebracht ist; und eine Bonding-Fläche, die mit der Verbindungsstruktur verbunden ist. Die Bonding-Fläche umfasst einen vertieften Bereich in einer dielektrischen Materialschicht; eine dielektrische Mesa der dielektrischen Materialschicht zwischen dem vertieften Bereich; und eine Metallschicht, die im vertieften Bereich und auf der dielektrischen Mesa aufgebracht ist.
  • In einigen Ausführungsformen umfasst der vertiefte Bereich einen Graben, der in der dielektrischen Materialschicht ausgebildet ist; der Graben umfasst einen ersten Bereich und einen zweiten Bereich; und die dielektrische Mesa ist zwischen dem ersten und dem zweiten Bereich des Grabens angeordnet. In einer anderen Ausführungsform umfasst der vertiefte Bereich einen ersten Graben und einen zweiten Graben, die in der dielektrischen Materialschicht ausgebildet sind; und die dielektrische Mesa ist zwischen dem ersten und dem zweiten Graben angeordnet. In einer anderen Ausführungsform umfasst der vertiefte Bereich einen Graben, der in der dielektrischen Materialschicht ausgebildet ist und die dielektrische Mesa umgibt. Die Metallschicht kann eine Aluminium-Kupfer-Verbindung umfassen. Die Metallschicht kontaktiert eine Metallstruktur der Verbindungsstruktur im vertieften Bereich. In einer noch anderen Ausführungsform umfasst die dielektrische Materialschicht eine dielektrische Zwischenschicht (ILD), die benachbart zur Metallstruktur ist; und eine Grabenisolationsstruktur, die benachbart zur ILD ist. In einer noch anderen Ausführungsform umfasst der vertiefte Bereich eine Vertiefung, die sich durch die Grabenisolationsstruktur und die ILD erstreckt. Die Metallstruktur umfasst gemäß einer Ausführungsform eine Metallleitung in einer ersten Metallschicht. Die dielektrische Materialschicht kann Siliziumoxid umfassen. Die Halbleiterstruktur kann weiter eine Bonding-Kugel umfassen, die auf der Metallschicht aufgebracht ist und im Wesentlichen auf einem Teil der Metallschicht in der dielektrischen Mesa aufliegt. In einer noch anderen Ausführungsform umfasst die Halbleiterstruktur einen Strahlungserfassungsbereich mit einem rückseitig belichteten Sensor, der in der Vorderseite des Vorrichtungssubstrats angeordnet ist, wobei der rückwärtig belichtete Sensor vorgesehen ist, um Strahlung zu erfassen, die von der Rückseite des Vorrichtungssubstrats zum Strahlungserfassungsbereich hin projiziert wird; einen Abschirmbereich, der benachbart zum Strahlungserfassungsbereich ist und eine Abschirmstruktur aufweist, die Metall umfasst, und auf der Rückseite des Vorrichtungssubstrats angeordnet ist; und einen Bonding-Bereich mit einer Bonding-Fläche. In einer noch anderen Ausführungsform umfasst die Halbleiterstruktur weiter eine Passivierungsschicht, die auf der Vorderseite des Vorrichtungssubstrats aufgebracht ist, wobei die Passivierungsschicht im vertieften Bereich und auf der dielektrischen Mesa ausgebildet ist, und die Passivierungsschicht auf der Strahlungsabschirmstruktur ausgebildet ist.
  • Weiter wird eine alternative Ausführungsform einer Halbleiterstruktur bereitgestellt. Die Halbleiterstruktur umfasst ein Halbleitersubstrat mit einem Strahlungserfassungsbereich und einem Bonding-Bereich und einer Vorderseite und einer Rückseite; einen Strahlungssensor, der in der Rückseite des Halbleitersubstrats innerhalb des Strahlungserfassungsbereichs ausgebildet ist; eine Verbindungsstruktur, die auf der Vorderseite des Halbleitersubstrats aufgebracht ist und den Strahlungssensor mit einer Metallstruktur der Verbindungsstruktur im Bonding-Bereich verbindet; ein Trägersubstrat, das an die Vorderseite des Halbleitersubstrats gebondet ist, wobei sich die Verbindungsstruktur zwischen dem Halbleitersubstrat und dem Trägersubstrat befindet; eine Öffnung an der Rückseite des Halbleitersubstrats, wobei die Öffnung im Bonding-Bereich ausgebildet ist, sich durch eine dielektrische Metallschicht hin zur Metallstruktur der Verbindungsstruktur erstreckt und eine dielektrische Mesa der dielektrischen Materialschicht, die die Metallstruktur überdeckt, definiert; und eine Metallschicht, die teilweise die Öffnung auf der Rückseite des Halbleitersubstrats im Bonding-Bereich füllt, wobei die Metallschicht einen direkten Kontakt mit der Metallstruktur der Verbindungsstruktur hat und sich weiter zur dielektrischen Mesa erstreckt.
  • In einer Ausführungsform umfasst die Halbleitervorrichtung weiter eine Bonding-Kugel, die an der Metallschicht anliegt und mit der dielektrischen Mesa vertikal ausgerichtet ist, wobei der Strahlungssensor einen Rückseitenbelichtungsbildsensor umfasst. In anderen Ausführungsformen umfasst die Öffnung einen Graben in der dielektrischen Materialschicht; der Graben umfasst einen ersten Bereich und einen zweiten Bereich; und die dielektrische Mesa ist zwischen dem ersten und dem zweiten Bereich des Grabens angeordnet. In einer noch anderen Ausführungsform umfasst die Öffnung einen ersten Graben und einen zweiten Graben in der dielektrischen Materialschicht; und die dielektrische Mesa ist zwischen dem ersten und dem zweiten Graben angeordnet. In einer noch anderen Ausführungsform umfasst die Halbleiterstruktur weiter eine Passivierungsschicht auf der Rückseite des Halbleitersubstrats, die in der Öffnung der dielektrischen Schicht aufgebracht ist und eine Öffnung umfasst, wobei die Öffnung der Passivierungsschicht mit der dielektrischen Mesa ausgerichtet ist und die dielektrische Mesa freilegt.
  • Weiter wird ein Verfahren bereitgestellt. Das Verfahren umfasst das Ausbilden eines Strahlungssensors in einer Vorderseite eines Vorrichtungssubstrats; das Ausbilden einer mit dem Strahlungssensor verbundenen Verbindungsstruktur auf der Vorderseite des Vorrichtungssubstrats; das Bonden eines Trägersubstrats an eine die Vorderseite des Vorrichtungssubstrats; das Ätzen einer dielektrischen Materialschicht auf der Rückseite des Vorrichtungssubstrats, das Ausbilden einer Öffnung, die sich durch eine dielektrische Materialschicht erstreckt, um eine Metallstruktur der Verbindungsstruktur freizulegen, wodurch eine dielektrische Mesa der dielektrischen Materialschicht definiert wird, die von der Öffnung umgeben ist; und das Ausbilden einer Metallschicht in der Öffnung und auf der dielektrischen Mesa, wodurch eine Bonding-Fläche entsteht, die die Metallstruktur innerhalb der Öffnung direkt kontaktiert.
  • Bei einer Ausführungsform umfasst das Ätzen der dielektrischen Materialschicht das Ausbilden eines ersten Grabens und eines zweiten Grabens, zwischen denen sich die dielektrische Mesa befindet. In einer anderen Ausführungsform umfasst das Verfahren weiter das Ausbilden einer Passivierungsschicht auf der Metallschicht, wobei die Passivierungsschicht in der Öffnung aufgebracht ist; und das Strukturieren der Passivierungsschicht, um wenigstens teilweise die Materialschicht auf der dielektrischen Mesa freizulegen. In einer noch anderen Ausführungsform umfasst das Verfahren weiter das Ausbilden eines Bonding-Metalls auf der Passivierungsschicht in der Öffnung und auf der Metallschicht über der dielektrischen Mesa. In einer anderen Ausführungsform umfasst das Ausbilden der Verbindungsstruktur das Ausbilden einer dielektrischen Zwischenschicht (ILD) auf dem Vorrichtungssubstrat, und das Ätzen der dielektrischen Materialschicht umfasst das Ätzen des ILD-Materials. In einer anderen Ausführungsform umfasst das Verfahren weiter das Ausbilden einer metallischen Abschirmstruktur auf dem Vorrichtungssubstrat nahe der Strahlungsvorrichtung. In einer noch anderen Ausführungsform umfasst das Ausbilden eines Strahlungssensors das Ausbilden des Strahlungssensors in einem Strahlungserfassungsbereich in einer Anordnung, so dass der Strahlungssensor Strahlung erfassen kann, die von der Rückseite zum Strahlungserfassungsbereich hin projiziert wird.
  • Die obige Offenbarung zeigt zahlreiche verschiedene Ausführungsformen oder Beispiele für das Ausführen verschiedener Strukturen der Erfindung. Spezifische Beispiele von Komponenten und Anordnungen sind oben beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese stellen jedoch selbstverständlich nur Beispiele dar und sind nicht als Begrenzung beabsichtigt. Dementsprechend können die hier offenbarten Komponenten auf verschiedene Weisen angeordnet, kombiniert oder konfiguriert werden, die von den hier gezeigten beispielhaften Ausführungsformen verschieden sind, ohne dass vom Schutzumfang der vorliegenden Offenbarung abgewichen würde.
  • Das Vorstehende zeigt Strukturen von einigen Ausführungsformen auf, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann versteht, dass er die vorliegende Offenbarung als eine Grundlage für die Gestaltung oder Modifikation anderer Verfahren und Strukturen für das Ausführen desselben Zweckes und/oder das Erreichen derselben Vorteile der hier vorgestellten Ausführungsform verwenden kann. Der Fachmann sollte erkennen, dass solche äquivalente Konstruktionen nicht vom Geist und dem Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Variationen durchführen kann, ohne vom Geist und dem Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (9)

  1. Eine Halbleiterstruktur, umfassend: – ein Vorrichtungssubstrat (210) mit einer Vorderseite (212) und einer Rückseite (214); – eine Verbindungsstruktur (230), die auf der Vorderseite (212) des Vorrichtungssubstrats (210) angeordnet ist; – eine STI-Schicht (222), die zwischen dem Vorrichtungssubstrat (210) und der Verbindungsstruktur (230) angeordnet ist; und – eine Bonding-Fläche (274), die mit der Verbindungsstruktur (230) verbunden ist, wobei die Bonding-Fläche (274) umfasst: – einen vertieften Bereich (270) in einer dielektrischen Materialschicht (232, 234, 236, 238, 240, 264), der sich durch die STI-Schicht (222) hindurch erstreckt; – eine dielektrische Mesa (272) der dielektrischen Materialschicht (232, 234, 236, 238, 240, 264) zwischen dem vertieften Bereich (270); und – eine Metallschicht, die auf der dielektrischen Mesa (272) aufgebracht ist und den vertieften Bereich (270) teilweise ausfüllt und eine Metallstruktur (242, 244, 246, 248) der Verbindungsstruktur (230) im vertieften Bereich (270) kontraktiert.
  2. Die Halbleiterstruktur nach Anspruch 1, wobei – der vertiefte Bereich (270) einen ersten Graben (270a) und einen zweiten Graben (270b) umfasst, die in der dielektrischen Materialschicht (232, 234, 236, 238, 240, 264) ausgebildet sind; und – die dielektrische Mesa (272) zwischen dem ersten und dem zweiten Graben (270a, 270b) angeordnet ist.
  3. Die Halbleiterstruktur nach Anspruch 1, wobei der vertiefte Bereich (270) einen Graben umfasst, der in der dielektrischen Materialschicht (232, 234, 236, 238, 240, 264) ausgebildet ist und die dielektrische Mesa (272) umgibt.
  4. Die Halbleiterstruktur nach Anspruch 1, weiter umfassend eine Bonding-Kugel, die auf der Metallschicht angeordnet ist und im Wesentlichen auf einem Teil der Metallschicht in der dielektrischen Mesa (272) aufliegt.
  5. Die Halbleiterstruktur nach Anspruch 1, weiter umfassend: – einen Strahlungserfassungsbereich (218) mit einem Rückseitenbelichtungssensor (220) in der Vorderseite (212) des Vorrichtungssubstrats (210), wobei der Rückseitenbelichtungssensor (220) vorgesehen ist, um von der Rückseite (214) des Vorrichtungssubstrats (210) zum Strahlungserfassungsbereich (218) projizierte Strahlung zu erfassen; – einen zum Strahlungserfassungsbereich (218) benachbarten Strahlungsabschirmbereich (217), der eine Abschirmstruktur (276) umfasst, die ein Metall umfasst, und die auf der Rückseite (214) des Vorrichtungssubstrats (210) angeordnet ist; – einen Bonding-Bereich (216) mit der Bonding-Fläche (274); und – eine Passivierungsschicht (284), die auf der Rückseite (214) des Vorrichtungssubstrats (210) angeordnet ist, wobei die Passivierungsschicht (284) im vertieften Bereich (270) und der dielektrischen Mesa (272) ausgebildet ist, und die Passivierungsschicht (284) auf der Strahlungsabschirmstruktur (276) ausgebildet ist.
  6. Eine Halbleiterstruktur, umfassend: – ein Halbleitersubstrat (210) mit einem Strahlungserfassungsbereich (218), einem Bonding-Bereich (216), einer Vorderseite (212) und einer Rückseite (214); – einen Strahlungssensor (220), der in der Vorderseite (212) des Halbleitersubstrats (210) im Strahlungserfassungsbereich (218) ausgebildet ist; – eine Verbindungsstruktur (230) auf der Vorderseite (212) des Halbleitersubstrats (210), die den Strahlungssensor (220) mit einer Metallstruktur (242) der Verbindungsstruktur (230) im Bonding-Bereich (216) verbindet; – eine STI-Schicht (222), die zwischen dem Halbleitersubstrat (210) und der Verbindungsstruktur (230) angeordnet ist; – ein Trägersubstrat (260), das an die Vorderseite (212) des Halbleitersubstrats (210) gebondet ist, wobei die Verbindungsstruktur (230) zwischen dem Halbleitersubstrat (210) und dem Trägersubstrat (260) angeordnet ist; – wobei das Halbleitersubstrat (210) im Bonding-Bereich entfernt ist und ein vertiefter Bereich (270) im Bonding-Bereich ausgebildet ist, der sich durch eine dielektrische Materialschicht (232, 234, 236, 238, 240, 264) und durch die STI-Schicht (222) zur Metallstruktur (242, 244, 246, 248) der Verbindungsstruktur (230) hin erstreckt und eine dielektrische Mesa (272) der dielektrischen Materialschicht (232, 234, 236, 238, 240, 264) definiert, die die Metallstruktur (242, 244, 246, 248) überdeckt; und – eine Metallschicht, die teilweise den vertieften Bereich (270) auf der Rückseite (214) des Halbleitersubstrats (210) im Bonding-Bereich (216) füllt, wobei die Metallschicht einen direkten Kontakt mit der Metallstruktur (242, 244, 246, 248) der Verbindungsstruktur (230) hat und sich weiter über die dielektrische Mesa (272) erstreckt.
  7. Die Halbleiterstruktur nach Anspruch 6, weiter umfassend – eine Bonding-Kugel, die auf der Metallschicht aufliegt und vertikal mit der dielektrischen Mesa (272) ausgerichtet ist, wobei der Strahlungssensor (220) einen Rückseitenbelichtungsbildsensor umfasst; und – eine Passivierungsschicht (284) auf der Rückseite (214) des Halbleitersubstrats, die in dem vertieften Bereich (270) der dielektrischen Schicht (232, 234, 236, 238, 240, 264) aufgebracht ist und eine Öffnung (288) umfasst, wobei die Öffnung (288) der Passivierungsschicht (284) mit der dielektrischen Mesa (272) ausgerichtet ist und die dielektrische Mesa (272) freilegt.
  8. Die Halbleiterstruktur nach Anspruch 6, wobei – der vertiefte Bereich (270) einen ersten Graben (70a) und einen zweiten Graben (270b) in der dielektrischen Materialschicht (232, 234, 236, 238, 240, 264) umfasst; und – die dielektrische Mesa (272) zwischen dem ersten und dem zweiten Graben (270a, 270b) angeordnet ist.
  9. Ein Verfahren für das Herstellen einer Halbleitervorrichtung, umfassend: – Ausbilden eines Strahlungssensors (220) in einer Vorderseite (212) eines Vorrichtungssubstrats (210); – Ausbilden einer mit dem Strahlungssensor (220) verbundenen Verbindungsstruktur (230) auf der Vorderseite (212) des Vorrichtungssubstrats (210); – wobei vorher einer STI-Schicht (222) ausgebildet wird, die zwischen dem Vorrichtungssubstrat (210) und der Verbindungsstruktur (230) angeordnet ist; – Bonden eines Trägersubstrats (260) an die Vorderseite (212) des Vorrichtungssubstrats (210), wobei die Verbindungsstruktur (230) zwischen dem Vorrichtungssubstrat (210) und dem Trägersubstrat (260) angeordnet ist; – Entfernen des Vorrichtungssubstrats (210) im Bonding-Bereich, und Ausbilden eines vertieften Bereichs (270) im Bonding-Bereich, der sich durch eine dielektrische Materialschicht (232, 234, 236, 238, 240, 264) und durch die STI-Schicht (222) erstreckt, um eine Metallstruktur (242, 244, 246, 248) der Verbindungsstruktur (230) freizulegen, wodurch eine dielektrische Mesa (272) der dielektrischen Materialschicht (232, 234, 236, 238, 240, 264) definiert wird, die von dem vertieften Bereich (270) umgeben ist; und – Ausbilden einer Metallschicht auf der dielektrischen Mesa (272), wobei teilweise der vertiefte Bereich (270) ausgefüllt wird, um eine Bonding-Fläche (274) auszubilden, wobei die Bonding-Fläche (274) direkt die Metallstruktur (242, 244, 246, 248) in dem vertieften Bereich (270) kontaktiert.
DE102011056178.1A 2011-07-07 2011-12-08 Rückseitenbelichtungssensor mit einer Bonding-Flächenstruktur und Herstellungsverfahren für denselben Active DE102011056178B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/177686 2011-07-07
US13/177,686 US8435824B2 (en) 2011-07-07 2011-07-07 Backside illumination sensor having a bonding pad structure and method of making the same

Publications (2)

Publication Number Publication Date
DE102011056178A1 DE102011056178A1 (de) 2013-01-10
DE102011056178B4 true DE102011056178B4 (de) 2016-07-07

Family

ID=47426393

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011056178.1A Active DE102011056178B4 (de) 2011-07-07 2011-12-08 Rückseitenbelichtungssensor mit einer Bonding-Flächenstruktur und Herstellungsverfahren für denselben

Country Status (6)

Country Link
US (1) US8435824B2 (de)
JP (1) JP5676528B2 (de)
KR (1) KR101259724B1 (de)
CN (1) CN102867832B (de)
DE (1) DE102011056178B4 (de)
TW (1) TWI585916B (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090128899A (ko) 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
JP5857399B2 (ja) 2010-11-12 2016-02-10 ソニー株式会社 固体撮像装置及び電子機器
JP2013069718A (ja) * 2011-09-20 2013-04-18 Toshiba Corp 固体撮像装置
KR20130106619A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8803271B2 (en) * 2012-03-23 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for grounding metal shields in backside illumination image sensor chips
US8765608B2 (en) * 2012-05-01 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming trenches
US8866250B2 (en) * 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US8796805B2 (en) * 2012-09-05 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US8884390B2 (en) 2013-01-30 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination image sensor chips and methods for forming the same
US9252180B2 (en) * 2013-02-08 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad on a back side illuminated image sensor
CN103117290B (zh) * 2013-03-07 2015-08-19 豪威科技(上海)有限公司 背照式cmos影像传感器及其制造方法
US20140252521A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor with Improved Dark Current Performance
US9059155B2 (en) * 2013-03-14 2015-06-16 Infineon Technologies Austria Ag Chip package and method for manufacturing the same
US9691809B2 (en) * 2013-03-14 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device
CN104103511B (zh) * 2013-04-03 2017-03-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US20140326856A1 (en) * 2013-05-06 2014-11-06 Omnivision Technologies, Inc. Integrated circuit stack with low profile contacts
US9123837B2 (en) * 2013-05-31 2015-09-01 Oxford Instruments Analytical Oy Semiconductor detector with radiation shield
PL3010825T3 (pl) * 2013-06-21 2019-05-31 Vortex Innovation Worx Pty Ltd Układ opakowaniowy
CN104517975B (zh) * 2013-09-27 2017-07-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
JP6200835B2 (ja) 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9281338B2 (en) 2014-04-25 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US9614000B2 (en) * 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
JP6344991B2 (ja) * 2014-06-17 2018-06-20 キヤノン株式会社 撮像装置の製造方法
KR102374110B1 (ko) * 2014-08-22 2022-03-14 삼성전자주식회사 쉴딩 구조를 갖는 이미지 센서
JP6353354B2 (ja) * 2014-12-12 2018-07-04 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
US9748301B2 (en) 2015-01-09 2017-08-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9536810B1 (en) * 2015-06-12 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Flat pad structure for integrating complementary metal-oxide-semiconductor (CMOS) image sensor processes
US10038026B2 (en) 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
US9881884B2 (en) * 2015-08-14 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
US9847359B2 (en) 2015-11-17 2017-12-19 Semiconductor Components Industries, Llc Image sensors with improved surface planarity
US10038025B2 (en) * 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
CN108346672A (zh) * 2017-01-23 2018-07-31 中芯国际集成电路制造(上海)有限公司 一种背照式图像传感器及其制造方法和电子装置
US10147754B2 (en) * 2017-02-22 2018-12-04 Omnivision Technologies, Inc. Backside illuminated image sensor with improved contact area
CN108695173B (zh) * 2017-04-06 2020-05-12 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法
CN107195649B (zh) * 2017-06-06 2019-09-17 豪威科技(上海)有限公司 背照式cmos图像传感器及其制造方法
DE102018124940B4 (de) * 2017-11-08 2024-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS-Sensoren und Verfahren zur Bildung derselben
US10283548B1 (en) * 2017-11-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensors and methods of forming the same
US10985199B2 (en) * 2018-10-31 2021-04-20 Taiwan Semiconductor Manufacturing Company Ltd. Image sensor having stress releasing structure and method of forming same
KR102581170B1 (ko) * 2019-01-22 2023-09-21 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR102578569B1 (ko) * 2019-01-22 2023-09-14 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
CN110767605B (zh) * 2019-11-04 2022-10-18 武汉新芯集成电路制造有限公司 一种金属衬垫的形成方法
CN111029352B (zh) * 2019-12-02 2022-07-01 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
US11133251B1 (en) * 2020-03-16 2021-09-28 Nanya Technology Corporation Semiconductor assembly having T-shaped interconnection and method of manufacturing the same
US11502123B2 (en) * 2020-04-17 2022-11-15 Taiwan Semiconductor Manufacturing Company Limited Methods for forming image sensor devices
US11869916B2 (en) * 2020-11-13 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for bonding improvement
CN112582277A (zh) * 2020-12-08 2021-03-30 武汉新芯集成电路制造有限公司 半导体器件的加工方法及半导体器件
US11990433B2 (en) * 2021-04-22 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure coupled to multiple interconnect conductive\ structures through trench in substrate

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222270B1 (en) * 1997-06-24 2001-04-24 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including closed vias and closed conductive patterns
US20010045664A1 (en) * 1997-05-19 2001-11-29 Takashi Ohsumi Semiconductor apparatus and method for fabricating the same
US20030020163A1 (en) * 2001-07-25 2003-01-30 Cheng-Yu Hung Bonding pad structure for copper/low-k dielectric material BEOL process
JP2008066440A (ja) * 2006-09-06 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20090194889A1 (en) * 2008-02-05 2009-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
US20100155796A1 (en) * 2008-12-18 2010-06-24 Hidetoshi Koike Semiconductor device and method of manufacturing the same
US20100201000A1 (en) * 2007-10-31 2010-08-12 Agere Systems Inc. Bond pad support structure for semiconductor device
US20110024866A1 (en) * 2009-07-29 2011-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS IMAGE SENSOR BIG VIA BONDING PAD APPLICATION FOR AICu PROCESS
US20110084350A1 (en) * 2009-10-14 2011-04-14 Kabushiki Kaisha Toshiba Solid state image capture device and method for manufacturing same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129926A (ja) * 1988-11-09 1990-05-18 Mitsubishi Electric Corp ボンディングパッド形成体
KR20000010306A (ko) * 1998-07-31 2000-02-15 윤종용 표면에 요철이 형성된 본딩 패드를 구비한 반도체 장치
JP3324581B2 (ja) * 1999-09-21 2002-09-17 日本電気株式会社 固体撮像装置及びその製造方法
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
JP4016340B2 (ja) 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
US7659595B2 (en) * 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US7675101B2 (en) * 2007-09-07 2010-03-09 Dongbu Hitek Co., Ltd. Image sensor and manufacturing method thereof
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
US8278152B2 (en) * 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
JP2011003645A (ja) * 2009-06-17 2011-01-06 Sharp Corp 半導体装置およびその製造方法
US8502335B2 (en) * 2009-07-29 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AlCu Process
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045664A1 (en) * 1997-05-19 2001-11-29 Takashi Ohsumi Semiconductor apparatus and method for fabricating the same
US6222270B1 (en) * 1997-06-24 2001-04-24 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including closed vias and closed conductive patterns
US20030020163A1 (en) * 2001-07-25 2003-01-30 Cheng-Yu Hung Bonding pad structure for copper/low-k dielectric material BEOL process
JP2008066440A (ja) * 2006-09-06 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20100201000A1 (en) * 2007-10-31 2010-08-12 Agere Systems Inc. Bond pad support structure for semiconductor device
US20090194889A1 (en) * 2008-02-05 2009-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
US20100155796A1 (en) * 2008-12-18 2010-06-24 Hidetoshi Koike Semiconductor device and method of manufacturing the same
US20110024866A1 (en) * 2009-07-29 2011-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS IMAGE SENSOR BIG VIA BONDING PAD APPLICATION FOR AICu PROCESS
US20110084350A1 (en) * 2009-10-14 2011-04-14 Kabushiki Kaisha Toshiba Solid state image capture device and method for manufacturing same

Also Published As

Publication number Publication date
US20130009270A1 (en) 2013-01-10
US8435824B2 (en) 2013-05-07
TWI585916B (zh) 2017-06-01
DE102011056178A1 (de) 2013-01-10
CN102867832B (zh) 2016-06-01
KR101259724B1 (ko) 2013-04-30
JP2013021323A (ja) 2013-01-31
KR20130006248A (ko) 2013-01-16
TW201304094A (zh) 2013-01-16
JP5676528B2 (ja) 2015-02-25
CN102867832A (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
DE102011056178B4 (de) Rückseitenbelichtungssensor mit einer Bonding-Flächenstruktur und Herstellungsverfahren für denselben
DE102015105451B4 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
DE102011055767B4 (de) Halbleitervorrichtung mit Bonding-Fläche und Verfahren zur Herstellung derselben
DE102011055736B4 (de) Halbleitervorrichtung mit einer Bonding-Fläche und einer Abschirmungsstruktur und Verfahren zur Herstellung derselben
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102018118613B4 (de) Halbleiter-Bildsensor
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE202012013576U1 (de) Festkörper-Bildaufnahmeeinheit und elektronische Vorrichtung
DE102019117664A1 (de) Verfahren zum Herstellen von selbstjustierten Gittern in einem BSI-Bildsensor
DE102021117988A1 (de) Bildsensor
DE102021118332A1 (de) System und verfahren zum bonden von halbleitervorrichtungen
DE102013106153A1 (de) Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102018130073A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102018124442A1 (de) Polarisatoren für Bildsensorvorrichtungen
DE102016122141A1 (de) Halbleiterbauelemente für die Integration mit lichtemittierenden Chips und Module davon
DE102009005458B4 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
DE102020116340A1 (de) Gestapelter bildsensorvorrichtung und deren herstellungsverfahren
DE102020130452A1 (de) Bond-Pad Struktur zur Verbesserung von Bonding
DE102022129267A1 (de) Schutzringdesign für Durchkontaktierung
DE102018122621B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102016116587B4 (de) Verfahren zur Verwendung eines tensidhaltigen Schrumpfmaterials, um ein durch Kapillarkräfte verursachtes Zusammenfallen einer Photoresiststruktur zu verhindern
DE102018124699B4 (de) Halbleiterstruktur und Herstellungsverfahren dafür
DE102018124337A1 (de) Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung
DE102011013228A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements für 3D-Integration

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final