KR102578569B1 - 후면 조사형 이미지 센서 및 그 제조 방법 - Google Patents

후면 조사형 이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR102578569B1
KR102578569B1 KR1020190008302A KR20190008302A KR102578569B1 KR 102578569 B1 KR102578569 B1 KR 102578569B1 KR 1020190008302 A KR1020190008302 A KR 1020190008302A KR 20190008302 A KR20190008302 A KR 20190008302A KR 102578569 B1 KR102578569 B1 KR 102578569B1
Authority
KR
South Korea
Prior art keywords
bonding pad
layer
forming
substrate
insulating film
Prior art date
Application number
KR1020190008302A
Other languages
English (en)
Other versions
KR20200091254A (ko
Inventor
한창훈
여인근
김종만
김성진
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020190008302A priority Critical patent/KR102578569B1/ko
Priority to US16/748,341 priority patent/US11296138B2/en
Publication of KR20200091254A publication Critical patent/KR20200091254A/ko
Application granted granted Critical
Publication of KR102578569B1 publication Critical patent/KR102578569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

후면 조사형 이미지 센서 및 그 제조 방법이 개시된다. 상기 후면 조사형 이미지 센서는, 전면과 후면 및 후면 부위에 형성된 리세스를 갖는 기판과, 상기 기판 내에 형성된 화소 영역들과, 상기 기판의 전면 상에 형성된 절연층과, 상기 절연층의 전면 상에 형성된 본딩 패드와, 상기 기판의 후면 상에 형성된 반사 방지층과, 상기 리세스 내에 형성되며 상기 본딩 패드와 전기적으로 연결된 제2 본딩 패드를 포함한다. 상기 반사 방지층은, 상기 기판의 후면 상에 형성된 금속 산화막과, 상기 금속 산화막 상에 형성된 제1 실리콘 절연막, 및 상기 제1 실리콘 절연막 상에 형성된 제2 실리콘 절연막을 포함하며, 상기 제2 실리콘 절연막은 상기 리세스의 내측면을 따라 연장하는 제1 연장부와 상기 리세스의 저면을 따라 연장하는 제2 연장부를 포함한다.

Description

후면 조사형 이미지 센서 및 그 제조 방법{Backside illuminated image sensor and method of manufacturing the same}
본 발명의 실시예들은 후면 조사형 이미지 센서 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 기판의 후면 상에 컬러 필터층과 마이크로렌즈 어레이가 형성되는 후면 조사형 이미지 센서와 그 제조 방법에 관한 것이다.
일반적으로, 이미지 센서는 광학적 영상(optical image)을 전기적 신호로 변환하는 반도체 소자로서, 전하결합소자(charge coupled device; CCD)와 씨모스 이미지 센서(CMOS image sensor; CIS)로 구분될 수 있다.
씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성하고 스위칭 방식으로 단위 화소의 전기적 신호를 순차적으로 검출함으로써 이미지를 형성할 수 있다. 상기 씨모스 이미지 센서는 전면 조사형 이미지 센서와 후면 조사형 이미지 센서로 구분될 수 있다.
상기 후면 조사형 이미지 센서는, 화소 영역들이 형성된 기판, 상기 기판의 전면 상에 형성된 트랜지스터들, 상기 트랜지스터들 상에 형성된 절연층, 상기 절연층 상에 형성되며 트랜지스터들과 전기적으로 연결된 본딩 패드들, 상기 기판의 후면 상에 형성된 반사 방지층, 상기 반사 방지층 상에 형성된 차광 패턴층, 상기 차광 패턴층 상에 형성된 평탄화층, 상기 평탄화층 상에 형성된 컬러 필터층 및 상기 컬러 필터층 상에 형성된 마이크로렌즈 어레이를 포함할 수 있다.
상기 본딩 패드들은 상기 반사 방지층과 상기 기판 및 상기 절연층을 통해 형성된 개구들을 통해 노출될 수 있다. 또한, 상기 반사 방지층과 상기 개구들의 내측면 및 상기 개구들에 의해 노출된 상기 본딩 패드들 상에는 제2 본딩 패드들이 형성될 수 있고, 상기 제2 본딩 패드들 상에는 제3 본딩 패드들이 형성될 수 있다. 상기 제3 본딩 패드들 상에는 와이어 본딩 공정을 통해 와이어들이 연결되거나 솔더 범프들이 형성될 수 있다.
예를 들면, 상기 개구들을 형성한 후 텅스텐 층과 같은 제1 금속층을 형성하고, 이어서 상기 제1 금속층 상에 알루미늄 층과 같은 제2 금속층을 형성할 수 있다. 상기 제3 본딩 패드들은 상기 제2 금속층을 패터닝함으로써 형성될 수 있고, 상기 제2 본딩 패드들은 상기 제1 금속층을 패터닝함으로써 형성될 수 있다.
상기 차광 패턴층은 상기 제2 본딩 패드들과 동시에 형성될 수 있다. 예를 들면, 상기 제3 본딩 패드들을 형성한 후 포토레지스트 층이 상기 제1 금속층과 상기 제3 본딩 패드들 상에 형성될 수 있으며, 포토리소그래피 공정을 수행하여 상기 제2 본딩 패드들과 차광 패턴층의 형성을 위한 포토레지스트 패턴을 형성할 수 있다. 상기 제2 본딩 패드들과 차광 패턴층은 상기 포토레지스트 패턴을 식각 마스크로 이용하는 이방성 식각 공정에 의해 형성될 수 있다. 이때, 상기 제3 본딩 패드들 상에 형성된 포토레지스트 패턴 부위들의 두께가 상대적으로 얇을 수 있으며, 이에 따라 상기 이방성 식각 공정을 수행하는 동안 상기 제3 본딩 패드들이 부분적으로 제거되는 즉 상기 이방성 식각 공정에서 알루미늄 패드들이 부분적으로 손실되는 문제점이 있다.
상기 컬러 필터층은 적색 필터들과 청색 필터들 및 녹색 필터들을 포함할 수 있다. 상기 각각의 필터들은 상기 평탄화층 상에 색상을 갖는 포토레지스트 층을 형성한 후 포토리소그래피 공정을 수행함으로써 형성될 수 있다. 상기 포토레지스트 층은 스핀 코팅 공정에 의해 형성될 수 있으며, 이때 상기 제2 및 제3 본딩 패드들에 의해 상기 스핀 코팅 공정을 수행하는 동안 상기 포토레지스트 층에 줄무늬 결함이 발생되는 문제점이 있다.
한편, 상기 개구들을 형성한 후 상기 기판의 후면 상에는 상기 기판을 보호하기 위한 보호층이 형성될 수 있다. 상기 보호층은 상기 반사 방지막과 상기 개구들의 내측면들 상에 형성될 수 있으며, 상기 기판은 상기 보호층에 의해 상기 본딩 패드들로부터 전기적으로 절연될 수 있다. 그러나, 상기 보호층에 의해 상기 마이크로렌즈 렌즈 어레이로부터 상기 화소 영역들 사이의 거리가 증가될 수 있으며, 이에 따라 상기 후면 조사형 이미지 센서의 감도가 저하되고 아울러 크로스토크(crosstalk) 특성이 열악해지는 문제점이 있다.
본 발명의 실시예들은 상술한 바와 같은 문제점들을 해결하기 위하여 개선된 구조를 갖는 후면 조사형 이미지 센서와 그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 후면 조사형 이미지 센서는, 전면과 후면 및 후면 부위에 형성된 리세스를 갖는 기판과, 상기 기판 내에 형성된 화소 영역들과, 상기 기판의 전면 상에 형성된 절연층과, 상기 절연층의 전면 상에 형성된 본딩 패드와, 상기 기판의 후면 상에 형성된 반사 방지층과, 상기 리세스 내에 형성되며 상기 본딩 패드와 전기적으로 연결된 제2 본딩 패드를 포함할 수 있다. 상기 반사 방지층은, 상기 기판의 후면 상에 형성된 금속 산화막과, 상기 금속 산화막 상에 형성된 제1 실리콘 절연막, 및 상기 제1 실리콘 절연막 상에 형성된 제2 실리콘 절연막을 포함할 수 있으며, 상기 제2 실리콘 절연막은 상기 리세스의 내측면을 따라 연장하는 제1 연장부와 상기 리세스의 저면을 따라 연장하는 제2 연장부를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 기판은 상기 리세스의 저면 부위를 관통하여 상기 절연층의 후면 일부를 노출시키는 제1 개구를 가질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제2 실리콘 절연막은 상기 제1 개구의 내측면을 따라 연장하는 제3 연장부와 상기 제1 개구에 의해 노출된 상기 절연층의 후면 일부를 따라 연장하는 제4 연장부를 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제2 실리콘 절연막 및 상기 절연층은 상기 본딩 패드의 후면 일부를 노출시키기 위한 제2 개구 및 제3 개구를 각각 가질 수 있으며, 상기 제2 본딩 패드는 상기 제1, 제2 및 제3 개구들을 통해 상기 본딩 패드와 전기적으로 연결될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제2 본딩 패드는 상기 제2 실리콘 절연막의 제2 연장부와 제3 연장부 및 제4 연장부, 상기 제2 개구와 제3 개구의 내측면들 및 상기 제3 개구에 의해 노출된 상기 본딩 패드의 후면 일부 상에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 후면 조사형 이미지 센서는, 상기 제2 본딩 패드 상에 형성된 제3 본딩 패드를 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제2 본딩 패드와 상기 제3 본딩 패드의 두께 합은 상기 리세스의 깊이보다 작은 것이 바람직하다.
본 발명의 일부 실시예들에 따르면, 상기 후면 조사형 이미지 센서는, 상기 반사 방지층 상에 형성되며 상기 화소 영역들과 각각 대응하는 제4 개구들을 갖는 차광 패턴층을 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제2 본딩 패드와 상기 차광 패턴층은 동일한 물질로 이루어질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 후면 조사형 이미지 센서는, 상기 반사 방지층과 상기 차광 패턴층 상에 형성된 평탄화층과, 상기 평탄화층 상에 형성된 컬러 필터층과, 상기 컬러 필터층 상에 형성된 마이크로렌즈 어레이를 더 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 후면 조사형 이미지 센서의 제조 방법은, 기판 내에 화소 영역들을 형성하는 단계와, 상기 기판의 전면 상에 절연층을 형성하는 단계와, 상기 절연층의 전면 상에 본딩 패드를 형성하는 단계와, 상기 기판의 후면 상에 금속 산화막을 형성하는 단계와, 상기 금속 산화막 상에 제1 실리콘 절연막을 형성하는 단계와, 상기 제1 실리콘 절연막과 상기 금속 산화막 및 상기 기판의 후면 부위를 부분적으로 제거하여 리세스를 형성하는 단계와, 상기 리세스의 내측면을 따라 연장하는 제1 연장부와 상기 리세스의 저면을 따라 연장하는 제2 연장부를 포함하도록 상기 제1 실리콘 절연막 상에 제2 실리콘 절연막을 형성하는 단계와, 상기 리세스 내에 상기 본딩 패드와 전기적으로 연결되는 제2 본딩 패드를 형성하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 방법은, 상기 리세스의 저면 부위를 부분적으로 제거하여 상기 절연층의 후면 일부를 노출시키는 제1 개구를 형성하는 단계를 더 포함할 수 있으며, 상기 제2 실리콘 절연막은 상기 제1 개구의 내측면을 따라 연장하는 제3 연장부와 상기 제1 개구에 의해 노출된 상기 절연층의 후면 일부를 따라 연장하는 제4 연장부를 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 방법은, 상기 제2 실리콘 절연막의 제4 연장부와 상기 절연층을 부분적으로 제거하여 상기 본딩 패드의 후면 일부를 노출시키는 제2 개구와 제3 개구를 형성하는 단계를 더 포함할 수 있으며, 상기 제2 본딩 패드는 상기 제2 실리콘 절연막의 제2 연장부와 제3 연장부 및 제4 연장부, 상기 제2 개구와 제3 개구의 내측면들 및 상기 본딩 패드의 후면 일부 상에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제2 본딩 패드를 형성하는 단계는, 상기 제2 실리콘 절연막과 상기 제2 및 제3 개구들의 내측면들 및 상기 본딩 패드의 후면 일부 상에 제1 금속층을 형성하는 단계와, 상기 제1 금속층을 패터닝하여 상기 제2 본딩 패드를 형성하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 방법은, 상기 제2 본딩 패드 상에 제3 본딩 패드를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제3 본딩 패드를 형성하는 단계는, 상기 제1 금속층 상에 제2 금속층을 형성하는 단계와, 상기 제2 금속층을 패터닝하여 상기 제3 본딩 패드를 형성하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제2 본딩 패드와 상기 제3 본딩 패드의 두께 합은 상기 리세스의 깊이보다 작은 것이 바람직하다.
본 발명의 일부 실시예들에 따르면, 상기 방법은, 상기 반사 방지층 상에 상기 화소 영역들과 각각 대응하는 제4 개구들을 갖는 차광 패턴층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 차광 패턴층은 상기 제2 본딩 패드와 동시에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 방법은, 상기 제2 실리콘 절연막과 상기 차광 패턴층 상에 평탄화층을 형성하는 단계와, 상기 평탄화층 상에 컬러 필터층을 형성하는 단계와, 상기 컬러 필터층 상에 마이크로렌즈 어레이를 형성하는 단계를 더 포함할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 후면 조사형 이미지 센서는, 기판 내에 형성된 화소 영역들과, 상기 기판의 전면 상에 형성된 절연층과, 상기 절연층의 전면 상에 형성된 본딩 패드와, 상기 기판의 후면 상에 형성된 반사 방지층과, 상기 리세스 내에 형성되며 상기 본딩 패드와 전기적으로 연결된 제2 본딩 패드를 포함할 수 있다. 특히, 상기 반사 방지층은, 상기 기판의 후면 상에 형성된 금속 산화막과, 상기 금속 산화막 상에 형성된 제1 실리콘 절연막, 및 상기 제1 실리콘 절연막 상에 형성된 제2 실리콘 절연막을 포함할 수 있으며, 상기 제2 실리콘 절연막은 상기 리세스의 내측면을 따라 연장하는 제1 연장부와 상기 리세스의 저면을 따라 연장하는 제2 연장부를 포함할 수 있다.
상기 제2 본딩 패드 상에는 제3 본딩 패드가 형성될 수 있으며, 상기 제2 본딩 패드와 제3 본딩 패드의 두께 합은 상기 리세스의 깊이와 상기 반사 방지층의 두께의 합보다 작은 것이 바람직하다. 결과적으로, 상기 제3 본딩 패드가 상기 반사 방지층보다 낮게 형성될 수 있으므로, 상기 제2 본딩 패드를 형성하는 과정에서 상기 제3 본딩 패드가 손상되는 것이 방지될 수 있다. 또한, 후속하는 컬러 필터층의 형성 과정에서 줄무늬 결함이 방지될 수 있다.
또한, 상기 기판은 상기 리세스의 저면 부위를 관통하여 상기 절연층의 후면 일부를 노출시키는 제1 개구를 가질 수 있으며, 상기 제2 실리콘 절연막은 상기 제1 개구의 내측면 상에 형성되는 제3 연장부와 상기 노출된 절연층의 후면 일부 상에 형성되는 제4 연장부를 포함할 수 있다. 상기 본딩 패드의 후면 일부는 상기 제2 실리콘 절연막의 제4 연장부 및 상기 절연층을 관통하는 제2 및 제3 개구들을 통해 노출될 수 있다. 상기 제2 본딩 패드는 상기 노출된 본딩 패드의 후면 일부와, 상기 제2 및 제3 개구들의 내측면들 및 상기 제2 실리콘 절연막의 제2, 제3 및 제4 연장부들 상에 형성될 수 있다. 결과적으로, 상기 기판은 상기 제2 실리콘 절연막의 제1, 제2, 제3 및 제4 연장부들에 의해 보호될 수 있으며, 또한 상기 제2 본딩 패드로부터 전기적으로 절연될 수 있다. 이에 따라, 종래 기술에서의 보호층을 사용할 필요가 없으므로, 마이크로렌즈 어레이로부터 상기 화소 영역들까지의 거리가 감소될 수 있으며, 아울러 상기 후면 조사형 이미지 센서의 감도 및 크로스토크 특성이 크게 개선될 수 있다.
도 1은 본 발명의 일 실시예에 따른 후면 조사형 이미지 센서를 설명하기 위한 개략적인 구성도이다.
도 2 내지 도 14는 도 1에 도시된 후면 조사형 이미지 센서의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 후면 조사형 이미지 센서를 설명하기 위한 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 후면 조사형 이미지 센서(100)는, 전면(102A)과 후면(102B)을 갖는 기판(102), 상기 기판(102) 내에 형성된 화소 영역들(120), 상기 기판(102)의 전면(102A) 상에 형성된 절연층(130)과, 상기 절연층(130)의 전면 상에 형성된 본딩 패드(132)와, 상기 기판(102)의 후면(102B) 상에 형성된 반사 방지층(160)을 포함할 수 있다. 특히, 상기 기판(102)은 후면 부위에 형성된 리세스(150)를 구비할 수 있으며, 상기 리세스(150) 내에는 상기 본딩 패드(132)와 전기적으로 연결되는 제2 본딩 패드(186)가 배치될 수 있다. 또한, 상기 제2 본딩 패드(186) 상에는 제3 본딩 패드(192)가 배치될 수 있으며, 상기 제2 본딩 패드(186)와 제3 본딩 패드(192) 모두는 상기 리세스(150) 내에 배치될 수 있다.
상기 화소 영역들(120)은 입사광에 의해 생성된 전하들이 축적되는 전하 저장 영역(122)을 포함할 수 있으며, 상기 전하 저장 영역(122)과 소정 간격 이격된 상기 기판(102)의 전면 부위에는 플로팅 확산 영역(126)이 배치될 수 있다.
상기 기판(102)은 제1 도전형을 가질 수 있으며, 상기 전하 저장 영역(122)과 상기 플로팅 확산 영역(126)은 제2 도전형을 가질 수 있다. 일 예로서, 상기 기판(102)으로는 P형 기판이 사용될 수 있으며, 상기 전하 저장 영역(122)과 상기 플로팅 확산 영역(126)으로서 기능하는 N형 불순물 확산 영역들이 상기 P형 기판(102) 내에 형성될 수 있다. 다른 예로서, 상기 기판(102)은 P형 에피택시얼 층을 포함할 수 있다.
상기 전하 저장 영역(122)과 상기 플로팅 확산 영역(126) 사이의 채널 영역 상에는 상기 전하 저장 영역(122)에 축적된 전하들을 상기 플로팅 확산 영역(126)으로 전달하기 위한 전달 게이트 구조물(110)이 배치될 수 있다. 상기 전달 게이트 구조물(110)은 상기 기판의(102) 전면(102A) 상에 형성된 게이트 절연막(112)과, 상기 게이트 절연막(112) 상에 형성된 게이트 전극(114)과, 상기 게이트 전극(114)의 측면들 상에 형성된 게이트 스페이서들(116)을 포함할 수 있다. 한편, 도시되지는 않았으나, 상기 기판(102)의 전면(102A) 상에는 상기 플로팅 확산 영역(126)과 전기적으로 연결된 리셋 게이트 구조물(미도시)과 소스 팔로워 게이트 구조물(미도시) 및 선택 게이트 구조물(미도시)이 배치될 수 있다.
그러나, 상기와 다르게 상기 후면 조사형 이미지 센서(100)가 3T 레이아웃을 갖는 경우 상기 전달 게이트 구조물(110)은 리셋 게이트 구조물로서 기능할 수 있으며 상기 플로팅 확산 영역(126)은 상기 전하 저장 영역(122)을 리셋 회로에 연결하기 위한 활성 영역으로서 기능할 수 있다.
상기 화소 영역들(120)은 상기 전하 저장 영역(122)과 상기 기판(102)의 전면(102A) 사이에 배치된 전면 피닝층(124)을 포함할 수 있다. 또한, 상기 화소 영역들(120)은 상기 전하 저장 영역(122)과 상기 기판(102)의 후면(102B) 사이에 배치된 후면 피닝층(128)을 포함할 수 있다. 상기 전면 및 후면 피닝층들(124, 128)은 상기 제1 도전형을 가질 수 있다. 예를 들면, P형 불순물 확산 영역들이 상기 전면 및 후면 피닝층들(124, 128)로서 사용될 수 있다.
상기 절연층(130)의 전면 상에는 상기 화소 영역들(120)과 전기적으로 연결되는 제1 배선층(134)이 형성될 수 있으며, 상기 본딩 패드(132)와 상기 제1 배선층(134)은 동일한 물질로 이루어질 수 있다.
또한, 상기 절연층(130)의 전면과 상기 본딩 패드(132) 및 상기 제1 절연층(134) 상에는 제2 절연층(140)이 형성될 수 있으며, 상기 제2 절연층(140) 상에는 제2 배선층(142)이 형성될 수 있다. 상기 제2 절연층(140)과 제2 배선층(142) 상에는 제3 절연층(144)이 형성될 수 있으며, 상기 제3 절연층(144) 상에는 제3 배선층(146)이 형성될 수 있다. 아울러, 상기 제3 절연층(144)과 제3 배선층(146) 상에는 패시베이션 층(148)이 형성될 수 있다.
상기 반사 방지층(160)은 기판(102)의 후면(102B) 상에 형성된 금속 산화막(162)과, 상기 금속 산화막(162) 상에 형성된 제1 실리콘 절연막(164) 및 상기 제1 실리콘 절연막(164) 상에 형성된 제2 실리콘 절연막(166)을 포함할 수 있다. 예를 들면, 상기 제1 실리콘 절연막(164)과 상기 제2 실리콘 절연막(166)으로서 각각 실리콘 산화막과 실리콘 질화막이 사용될 수 있다.
상기 금속 산화막(162)은 고정 전하층으로서 기능할 수 있다. 예를 들면, 상기 금속 산화막(162)은 음성 고정 전하층(negative fixed charge layer)으로서 기능할 수 있으며, 하프늄 산화물(HfO2), 알루미늄 산화물(Al2O3), 하프늄 알루미늄 산화물(HfAlO) 등을 포함할 수 있다. 이 경우, 상기 음성 고정 전하층의 음성 전하는 상기 기판(102)의 후면 부위에 음성으로 충전된 얕은 소수 캐리어 과량 함유 영역(shallow minority carrier rich region) 즉 상기 기판(102)의 후면 부위에 정공들이 축적된 정공 축적 영역을 형성할 수 있으며, 상기 정공 축적 영역은 상기 후면 피닝층들(128)의 기능을 향상시킬 수 있다.
한편, 상기와 다르게 상기 전하 저장 영역(122)이 제1 도전형을 갖는 경우 즉 상기 기판(102)으로서 N형 기판이 사용되고 상기 전하 저장 영역이 P형 불순물을 포함하는 경우, 상기 금속 산화막(162)은 양성 고정 전하층(positive fixed charge layer)으로서 기능할 수 있으며 지르코늄 산화물(ZrO2), 하프늄 실리콘 산화물(HfSiO2) 등을 포함할 수 있다. 이 경우, 상기 양성 고정 전하층은 상기 기판(102)의 후면 부위에 전자들이 축적된 전자 축적 영역을 형성할 수 있다.
상기 제2 실리콘 절연막(166)은 상기 리세스(150)의 내측면과 저면을 따라 연장할 수 있다. 즉, 상기 제2 실리콘 절연막(166)은 상기 리세스(150)의 내측면을 따라 연장하는 제1 연장부(166A)와 상기 리세스(150)의 저면을 따라 연장하는 제2 연장부(166B)를 포함할 수 있으며, 상기 제2 본딩 패드(186)는 상기 제2 연장부(166B) 상에 형성될 수 있다.
또한, 상기 기판(102)은 상기 리세스(150)의 저면 부위를 관통하여 상기 절연층(130)의 후면 일부를 노출시키는 제1 개구(174)를 가질 수 있다. 이 경우, 상기 제2 실리콘 절연막(166)은 상기 제1 개구(174)의 내측면을 따라 연장하는 제3 연장부(166C)와 상기 노출된 상기 절연층(130)의 후면 일부를 따라 연장하는 제4 연장부(166D)를 포함할 수 있으며, 상기 제2 본딩 패드(186)는 상기 제2 실리콘 절연막(166)의 제2 연장부(166B)와 제3 연장부(166C) 및 제4 연장부(166D) 상에 형성될 수 있다. 결과적으로, 상기 기판(102)은 상기 제2 실리콘 절연막(166)의 제1, 제2, 제3 및 제4 연장부들(166A, 166B, 166C, 166D)에 의해 보호될 수 있으며, 또한 상기 제2 본딩 패드(186)로부터 전기적으로 절연될 수 있다.
상기 제2 실리콘 절연막(166)과 상기 절연층(130)은 상기 본딩 패드의 후면 일부를 노출시키기 위한 제2 개구(176)와 제3 개구(178)를 각각 가질 수 있다. 즉, 상기 제2 개구(176)는 상기 제2 실리콘 절연막(166)의 제4 연장부(166D)를 관통하여 형성될 수 있으며, 상기 제3 개구(178)는 상기 절연층(130)을 관통하여 형성될 수 있다.
상기 제2 본딩 패드(186)는 상기 제2 실리콘 절연막(166)의 제2, 제3 및 제4 연장부들(166B, 166C, 166D), 상기 제2 및 제3 개구들(176, 178)의 내측면들 및 상기 노출된 본딩 패드(132)의 후면 일부 상에 균일한 두께로 형성될 수 있으며, 상기 제3 본딩 패드(192)는 상기 제2 본딩 패드(186) 상에 균일한 두께로 형성될 수 있다. 특히, 상기 제3 본딩 패드(192)가 상기 리세스(150)로부터 돌출되지 않도록 상기 제2 본딩 패드(186)의 두께와 상기 제3 본딩 패드(192)의 두께의 합은 상기 리세스(150)의 깊이보다 작은 것이 바람직하다. 일 예로서, 상기 제2 본딩 패드(186)는 텅스텐으로 이루어질 수 있으며, 상기 제3 본딩 패드(192)는 알루미늄으로 이루어질 수 있다. 또한, 도시되지는 않았으나, 상기 본딩 패드(132)와 상기 제2 본딩 패드(186) 사이에는 확산 방지막 및 접착막으로서 각각 기능하는 티타늄막(미도시) 및 티타늄 질화막(미도시)이 형성될 수 있다.
상기 반사 방지층(160) 상에는 상기 화소 영역들(120)과 각각 대응하는 제4 개구들(190; 도 14 참조)을 갖는 차광 패턴층(188)이 형성될 수 있다. 특히, 상기 차광 패턴층(188)은 상기 제2 본딩 패드(186)와 동일한 물질로 이루어질 수 있다. 예를 들면, 상기 제2 본딩 패드(186)와 상기 차광 패턴층(188)을 형성하기 위한 텅스텐 층을 형성하고, 상기 텅스텐 층 상에 상기 제3 본딩 패드(192)를 형성하기 위한 알루미늄 층을 형성할 수 있다. 상기 제3 본딩 패드(192)는 상기 알루미늄 층을 패터닝함으로써 형성될 수 있으며, 상기 제2 본딩 패드(186)와 상기 차광 패턴층(188)은 상기 제3 본딩 패드(192)를 형성한 후 상기 텅스텐 층을 패터닝함으로써 형성될 수 있다.
상기 반사 방지층(160) 및 상기 차광 패턴층(188) 상에는 절연 물질, 예를 들면, 실리콘 산화물 또는 실리콘 질화물로 이루어지는 평탄화층(194)이 형성될 수 있으며, 상기 평탄화층(194) 상에 컬러 필터층(196) 및 마이크로렌즈 어레이(198)가 순차적으로 형성될 수 있다.
상기 제3 본딩 패드(192) 상에는 도시된 바와 같이 솔더 범프(200)가 형성될 수 있다. 이와 다르게, 상기 제3 본딩 패드(192) 상에는 와이어 본딩 공정에 의해 와이어가 본딩될 수도 있다. 또한, 도시된 바에 의하면, 상기 솔더 범프(200)가 상기 리세스(150) 내에 배치된 상기 제3 본딩 패드(192)의 일부 상에 배치되고 있으나, 이와 다르게, 상기 솔더 범프(200)는 상기 제2 및 제3 개구들(176, 178) 내에 배치될 수도 있다.
상술한 바와 같은 본 발명의 일 실시예에 따르면, 상기 제2 본딩 패드(186)와 상기 제3 본딩 패드(192)가 상기 리세스(150) 내에 배치되므로 상기 컬러 필터층(196)의 형성을 위한 포토레지스트 도포 공정에서 줄무늬 형태의 결함이 발생되는 것을 방지할 수 있다. 아울러, 상기 제2 본딩 패드(186)와 상기 차광 패턴층(188)의 형성을 위한 식각 공정에서 상기 제3 본딩 패드(192)가 부분적으로 식각되는 문제점이 해결될 수 있다. 추가적으로, 상기 기판(102)의 리세스(150)와 제1 개구(174)가 상기 반사 방지막(160)의 제2 실리콘 절연막(166)에 의해 보호될 수 있으므로, 종래 기술에서의 보호막이 추가적으로 필요하지 않으며, 이에 따라 종래 기술과 비교하여 상기 마이크로렌즈 어레이(196)와 상기 화소 영역들(120) 사이의 거리가 감소될 수 있다.
도 2 내지 도 14는 도 1에 도시된 후면 조사형 이미지 센서의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 2를 참조하면, 기판(102)의 전면 부위들에 액티브 영역들을 정의하기 위한 소자 분리 영역들(104)을 형성할 수 있다. 상기 기판(102)은 제1 도전형을 가질 수 있다. 일 예로서, 상기 기판(102)으로는 P형 기판이 사용될 수 있으며, 다른 예로서, 상기 기판(102)은 실리콘 벌크 기판과 상기 실리콘 벌크 기판 상에 형성된 P형 에피택시얼 층을 포함할 수 있다. 상기 소자 분리 영역들(104)은 실리콘 산화물로 이루어질 수 있으며 얕은 트렌치 소자 분리(shallow trench isolation; STI) 공정을 통해 형성될 수 있다.
상기 소자 분리 영역들(104)을 형성한 후 상기 기판(102)의 전면(102A) 상에 전달 게이트 구조물들(110)이 형성될 수 있다. 상기 전달 게이트 구조물들(110)은 각각 게이트 절연막(112)과 상기 게이트 절연막(112) 상에 형성된 게이트 전극(114)과 상기 게이트 전극(114)의 측면들 상에 형성된 게이트 스페이서들(116)을 포함할 수 있다. 또한, 도시되지는 않았으나, 상기 기판(102)의 전면(102A) 상에는 리셋 게이트 구조물들(미도시)과 소스 팔로워 게이트 구조물들(미도시) 및 선택 게이트 구조물들(미도시)이 상기 전달 게이트 구조물들(110)과 동시에 형성될 수 있다.
도 3을 참조하면, 상기 기판(102) 내에 화소 영역들(120)로서 기능하는 전하 저장 영역들(122)을 형성할 수 있다. 예를 들면, 상기 기판(102)의 액티브 영역들 내에 제2 도전형을 갖는 전하 저장 영역들(122)을 형성할 수 있다. 예를 들면, P형 기판(102) 내에 N형 전하 저장 영역들(122)을 형성할 수 있으며, 상기 N형 전하 저장 영역들(122)은 이온 주입 공정에 의해 형성된 N형 불순물 확산 영역들일 수 있다.
이어서, 상기 기판(102)의 전면(102A)과 상기 전하 저장 영역들(122) 사이에 제1 도전형을 갖는 전면 피닝층들(124)을 형성할 수 있다. 예를 들면, 상기 기판(102)의 전면(102A)과 상기 N형 전하 저장 영역들(122) 사이에는 이온 주입 공정을 통해 P형 전면 피닝층들(124)이 형성될 수 있으며, 상기 P형 전면 피닝층들(124)은 P형 불순물 확산 영역들일 수 있다. 상기 N형 전하 저장 영역들(122)과 P형 전면 피닝층들(124)은 후속하는 급속 열처리 공정에 의해 활성화될 수 있다.
도 4를 참조하면, 상기 전하 저장 영역들(122)로부터 소정 간격 이격되도록 상기 기판(102)의 전면 부위에 제2 도전형을 갖는 플로팅 확산 영역들(126)이 형성될 수 있다. 예를 들면, 상기 전하 저장 영역들(122)로부터 소정 간격 이격되도록 상기 기판(102)의 전면 부위에 상기 플로팅 확산 영역들(126)로서 기능하는 N형 고농도 불순물 영역들이 이온 주입 공정을 통해 형성될 수 있다. 이때, 상기 전달 게이트 구조물들(110)은 상기 전하 저장 영역들(122)과 상기 플로팅 확산 영역들(126) 사이의 채널 영역들 상에 배치될 수 있다.
도 5를 참조하면, 상기 기판(102)의 전면(102A) 상에는 실리콘 산화물과 같은 절연 물질로 이루어지는 절연층(130)이 형성될 수 있으며, 상기 절연층(130)의 전면 상에는 본딩 패드(132)와 제1 배선층(134)이 형성될 수 있다. 예를 들면, 상기 절연층(130) 상에 알루미늄층과 같은 금속층을 형성한 후 상기 금속층을 패터닝함으로써 상기 본딩 패드(132)와 상기 제1 배선층(134)을 형성할 수 있다.
아울러, 상기 절연층(130)과 상기 본딩 패드(132) 및 상기 제1 배선층(134) 상에 제2 절연층(140)을 형성하고, 상기 제2 절연층(140) 상에 제2 배선층(142)을 형성할 수 있다. 또한, 상기 제2 절연층(140)과 상기 제2 배선층(142) 상에 제3 절연층(144)을 형성하고, 상기 제3 절연층(144) 상에 제3 배선층(146)을 형성할 수 있다. 상기 제3 절연층(144)과 제3 배선층(146) 상에 패시베이션 층(148)을 형성할 수 있다. 상기 제1, 제2 및 제3 배선층들(134, 142, 146)은 상기 화소 영역들(120)과 전기적으로 연결될 수 있으며, 상기 본딩 패드(132)는 상기 제1, 제2 및 제3 배선층들(134, 142, 146)과 전기적으로 연결될 수 있다.
도 6을 참조하면, 상기 기판(102)의 두께를 감소시키기 위한 백그라인딩 공정 또는 화학적 기계적 연마 공정이 수행될 수 있으며, 이어서 상기 기판(102)의 후면(102B)과 상기 전하 저장 영역들(122) 사이에 제1 도전형을 갖는 후면 피닝층들(128)이 형성될 수 있다. 예를 들면, 이온 주입 공정을 통해 상기 기판(102)의 후면(102B)과 상기 전하 저장 영역들(122) 사이에 P형 후면 피닝층들(128)이 형성될 수 있으며, 상기 P형 후면 피닝층들(128)은 레이저 어닐 공정을 통해 활성화될 수 있다.
상기와 다르게, 상기 후면 피닝층들(128)은 상기 전하 저장 영역들(122)보다 먼저 형성될 수도 있다. 예를 들면, 이온 주입 공정을 통해 상기 후면 피닝층들(128)을 형성한 후 상기 후면 피닝층들(128) 상에 상기 전하 저장 영역들(122)이 형성될 수 있다. 이 경우, 상기 백그라인딩 공정은 상기 후면 피닝층들(128)이 노출되도록 수행될 수 있다.
한편, 상기 기판(102)이 P형 에피택시얼 층을 포함하는 경우, 상기 전하 저장 영역들(122)과 전면 및 후면 피닝층들(124, 128)은 상기 P형 에피택시얼 층 내에 형성될 수 있으며, 상기 실리콘 벌크 기판은 상기 백그라인딩 공정에 의해 제거될 수 있다.
도 7 및 도 8을 참조하면, 상기 기판(102)의 후면(102B) 상에 금속 산화막(162)을 형성하고, 상기 금속 산화막(162) 상에 제1 실리콘 절연막(164), 예를 들면, 실리콘 산화막을 형성할 수 있다. 예를 들면, 상기 금속 산화막(162)은 유기 금속 화학 기상 증착 공정 또는 원자층 증착 공정을 통해 형성될 수 있으며, 상기 실리콘 산화막(164)은 화학 기상 증착 공정을 통해 형성될 수 있다.
이어서, 상기 제1 실리콘 절연막(164)과 상기 금속 산화막(162) 및 상기 기판(102)의 후면 부위를 부분적으로 제거하여 상기 본딩 패드(132)와 대응하는 리세스(150)를 형성할 수 있다. 예를 들면, 도시된 바와 같이 상기 제1 실리콘 절연막(164) 상에 제1 포토레지스트 패턴(152)을 형성할 수 있으며, 상기 제1 포토레지스트 패턴(152)을 식각 마스크로 이용하는 이방성 식각 공정에 의해 상기 리세스(150)가 형성될 수 있다. 상기 리세스(150)는 상기 본딩 패드(132)보다 큰 넓이를 가질 수 있으며, 상기 리세스(150)를 형성하기 위한 상기 이방성 식각 공정은 상기 리세스(150)가 기 설정된 깊이를 갖도록 기 설정된 시간 동안 수행될 수 있다. 상기 제1 포토레지스트 패턴(152)은 상기 리세스(150)를 형성한 후 애싱 또는 스트립 공정에 의해 제거될 수 있다.
도 9를 참조하면, 상기 리세스(150)의 저면 부위를 부분적으로 제거하여 상기 절연층(130)의 후면 부위를 노출시키는 제1 개구(174)를 형성할 수 있다. 예를 들면, 상기 제1 실리콘 절연막(164)과 상기 리세스(150) 상에 제2 포토레지스트 패턴(170)을 형성하고, 상기 제2 포토레지스트 패턴(170)을 식각 마스크로 이용하는 이방성 식각 공정을 수행함으로써 상기 제1 개구(174)가 형성될 수 있다. 상기 제1 개구(174)를 형성한 후 상기 제2 포토레지스트 패턴(170)은 애싱 또는 스트립 공정에 의해 제거될 수 있다.
도 10을 참조하면, 상기 제1 실리콘 절연막(164) 상에 제2 실리콘 절연막(166), 예를 들면, 실리콘 질화막을 균일한 두께로 컨포멀하게(conformally) 형성할 수 있다. 구체적으로, 상기 제2 실리콘 절연막(166)은 상기 리세스(150)의 내측면 상에 형성되는 제1 연장부(166A)와, 상기 리세스(150)의 저면 부위 상에 형성되는 제2 연장부(166B)와, 상기 제1 개구(174)의 내측면 상에 형성되는 제3 연장부(166C)와, 상기 제1 개구(174)의 저면 즉 상기 노출된 절연층(130)의 후면 일부 상에 형성되는 제4 연장부(166D)를 포함할 수 있다. 결과적으로, 상기 기판(102)의 리세스(150)와 제1 개구(170)의 내측에 위치되는 표면들은 상기 제2 실리콘 절연막(166)에 의해 보호될 수 있다. 아울러, 상기 금속 산화막(162)이 상기 제2 실리콘 절연막(166)의 제1 연장부(166A)에 의해 보호될 수 있다.
도 11을 참조하면, 상기 제2 실리콘 절연막(166)과 상기 절연층(130)을 부분적으로 제거하여 상기 본딩 패드(132)의 후면 일부를 노출시키는 제2 개구(176) 및 제3 개구(178)를 형성할 수 있다. 예를 들면, 도시된 바와 같이 상기 리세스(150)의 저면 상에 형성된 상기 제2 실리콘 절연막(166)의 제4 연장부(166D)를 부분적으로 노출시키는 제3 포토레지스트 패턴(172)을 형성한 후, 상기 제3 포토레지스트 패턴(172)을 식각 마스크로서 이용하는 이방성 식각 공정을 수행함으로써 상기 제2 개구(176) 및 제3 개구(178)를 형성할 수 있다. 상기 제3 포토레지스트 패턴(172)은 상기 제2 개구(176) 및 제3 개구(178)를 형성한 후 애싱 또는 스트립 공정에 의해 제거될 수 있다.
도 12를 참조하면, 상기 제2 실리콘 절연막(166)과 상기 제2 및 제3 개구들(176, 178)의 내측면들 및 상기 노출된 본딩 패드(132)의 후면 일부 상에 균일한 두께로 제1 금속층(182)을 컨포멀하게 형성할 수 있으며, 상기 제1 금속층(182) 상에 제2 금속층(184)을 균일한 두께로 컨포멀하게 형성할 수 있다.
예를 들면, 상기 제1 금속층(182)으로서 텅스텐층을 형성할 수 있으며, 상기 제2 금속층(184)으로서 알루미늄층을 형성할 수 있다. 이때, 상기 제1 금속층(182)과 제2 금속층(184)의 두께 합은 상기 리세스(150)의 깊이보다 작은 것이 바람직하다.
도 13을 참조하면, 상기 제2 금속층(184)을 패터닝함으로써 상기 리세스(150) 내에 상기 제3 본딩 패드(192)를 형성할 수 있다. 예를 들면, 도시되지는 않았으나, 상기 제2 금속층(184) 상에 상기 제3 본딩 패드(192)를 형성하기 위한 제4 포토레지스트 패턴(미도시)을 형성한 후 상기 제4 포토레지스트 패턴을 식각 마스크로 이용하는 이방성 식각 공정을 수행함으로써 상기 제3 본딩 패드(192)가 형성될 수 있다.
도 14를 참조하면, 상기 제1 금속층(182)을 패터닝함으로써 상기 리세스(150) 내에 상기 제2 본딩 패드(186)를 형성하고 상기 제2 실리콘 절연막(166) 상에 상기 전하 저장 영역들(122)과 각각 대응하는 상기 제4 개구들(190)을 갖는 상기 차광 패턴층(188)을 형성할 수 있다. 상기 제2 본딩 패드(186)는 상기 본딩 패드(132)의 후면 일부와 상기 제2 및 제3 개구들(176, 178)의 내측면들 및 상기 제2 실리콘 절연막(166)의 제2, 제3 및 제4 연장부들(166B, 166C, 166D) 상에 형성될 수 있으며, 상기 제3 본딩 패드(192)는 상기 제2 본딩 패드(186) 상에 형성될 수 있다.
예를 들면, 도시되지는 않았으나, 상기 제1 금속층(182)과 상기 제3 본딩 패드(192) 상에 포토레지스트 층을 형성한 후 포토리소그래피 공정을 수행하여 제5 포토레지스트 패턴(미도시)을 형성할 수 있다. 이어서, 상기 제5 포토레지스트 패턴을 식각 마스크로 이용하는 이방성 식각 공정을 통해 상기 제2 본딩 패드(186)와 상기 차광 패턴층(188)을 형성할 수 있다. 상기 포토레지스트 층은 스핀 코팅 공정을 통해 형성될 수 있다. 이때, 도 13 및 도 14에 도시된 바와 같이 상기 제3 본딩 패드(192)의 상부면이 상기 제2 실리콘 절연막(166)의 상부면보다 낮게 위치되기 때문에 상기 제3 본딩 패드(192) 상의 포토레지스트 층 부위의 두께가 상대적으로 두껍게 형성되며, 이에 따라 상기 이방성 식각 공정을 수행하는 동안 상기 제3 본딩 패드(192)의 손상이 충분히 방지될 수 있다.
다시 도 1을 참조하면, 상기 반사 방지층(160)과 상기 차광 패턴층(188) 상에 실리콘 산화물 또는 실리콘 질화물과 같은 절연 물질로 이루어진 평탄화층(194)을 형성할 수 있으며, 상기 평탄화층(194) 상에 컬러 필터층(196) 및 마이크로렌즈 어레이(198)를 순차적으로 형성할 수 있다.
상기 컬러 필터층(196)은 적색 필터들과 청색 필터들 및 녹색 필터들을 포함할 수 있다. 상기 각각의 필터들은 상기 평탄화층(194) 상에 색상을 갖는 포토레지스트 층을 형성한 후 포토리소그래피 공정을 수행함으로써 형성될 수 있다. 이때, 도 1에 도시된 바와 같이 상기 제3 본딩 패드(192)의 상부면이 상기 제2 실리콘 절연막(166)의 상부면보다 낮게 위치되기 때문에 상기 포토레지스트 층의 형성을 위한 스핀 코팅 공정에서 줄무늬 결함이 발생되는 것이 방지될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 후면 조사형 이미지 센서 102 : 기판
102A : 기판의 전면 102B : 기판의 후면
110 : 전달 게이트 구조물 120 : 화소 영역
122 : 전하 저장 영역 124 : 전면 피닝층
126 : 플로팅 확산 영역 128 : 후면 피닝층
130 : 절연층 132 : 본딩 패드
134 : 제1 배선층 150 : 제1 개구
160 : 반사 방지층 162 : 금속 산화막
164 : 제1 실리콘 절연막 166 : 제2 실리콘 절연막
174 : 제1 개구 176 : 제2 개구
178 : 제3 개구 186 : 제2 본딩 패드
188 : 차광 패턴층 190 : 제4 개구
192 : 제3 본딩 패드 196 : 컬러 필터층
198 : 마이크로렌즈 어레이

Claims (20)

  1. 전면과 후면 및 후면 부위에 형성된 리세스를 갖는 기판;
    상기 기판 내에 형성된 화소 영역들;
    상기 기판의 전면 상에 형성된 절연층;
    상기 절연층의 전면 상에 형성된 본딩 패드;
    상기 기판의 후면 상에 형성된 반사 방지층; 및
    상기 리세스 내에 형성되며 상기 본딩 패드와 전기적으로 연결된 제2 본딩 패드를 포함하되,
    상기 반사 방지층은, 상기 기판의 후면 상에 형성된 금속 산화막과, 상기 금속 산화막 상에 형성된 제1 실리콘 절연막, 및 상기 제1 실리콘 절연막 상에 형성된 제2 실리콘 절연막을 포함하며,
    상기 제2 실리콘 절연막은 상기 리세스의 내측면을 따라 연장하는 제1 연장부와 상기 리세스의 저면을 따라 연장하는 제2 연장부를 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서.
  2. 제1항에 있어서, 상기 기판은 상기 리세스의 저면 부위를 관통하여 상기 절연층의 후면 일부를 노출시키는 제1 개구를 갖는 것을 특징으로 하는 후면 조사형 이미지 센서.
  3. 제2항에 있어서, 상기 제2 실리콘 절연막은 상기 제1 개구의 내측면을 따라 연장하는 제3 연장부와 상기 제1 개구에 의해 노출된 상기 절연층의 후면 일부를 따라 연장하는 제4 연장부를 더 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서.
  4. 제3항에 있어서, 상기 제2 실리콘 절연막 및 상기 절연층은 상기 본딩 패드의 후면 일부를 노출시키기 위한 제2 개구 및 제3 개구를 각각 갖고,
    상기 제2 본딩 패드는 상기 제1, 제2 및 제3 개구들을 통해 상기 본딩 패드와 전기적으로 연결되는 것을 특징으로 하는 후면 조사형 이미지 센서.
  5. 제4항에 있어서, 상기 제2 본딩 패드는 상기 제2 실리콘 절연막의 제2 연장부와 제3 연장부 및 제4 연장부, 상기 제2 개구와 제3 개구의 내측면들 및 상기 제3 개구에 의해 노출된 상기 본딩 패드의 후면 일부 상에 형성되는 것을 특징으로 하는 후면 조사형 이미지 센서.
  6. 제1항에 있어서, 상기 제2 본딩 패드 상에 형성된 제3 본딩 패드를 더 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서.
  7. 제6항에 있어서, 상기 제2 본딩 패드와 상기 제3 본딩 패드의 두께 합은 상기 리세스의 깊이보다 작은 것을 특징으로 하는 후면 조사형 이미지 센서.
  8. 제1항에 있어서, 상기 반사 방지층 상에 형성되며 상기 화소 영역들과 각각 대응하는 제4 개구들을 갖는 차광 패턴층을 더 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서.
  9. 제8항에 있어서, 상기 제2 본딩 패드와 상기 차광 패턴층은 동일한 물질로 이루어지는 것을 특징으로 하는 후면 조사형 이미지 센서.
  10. 제8항에 있어서, 상기 반사 방지층과 상기 차광 패턴층 상에 형성된 평탄화층과 상기 평탄화층 상에 형성된 컬러 필터층 및 상기 컬러 필터층 상에 형성된 마이크로렌즈 어레이를 더 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서.
  11. 기판 내에 화소 영역들을 형성하는 단계;
    상기 기판의 전면 상에 절연층을 형성하는 단계;
    상기 절연층의 전면 상에 본딩 패드를 형성하는 단계;
    상기 기판의 후면 상에 금속 산화막을 형성하는 단계;
    상기 금속 산화막 상에 제1 실리콘 절연막을 형성하는 단계;
    상기 제1 실리콘 절연막과 상기 금속 산화막 및 상기 기판의 후면 부위를 부분적으로 제거하여 리세스를 형성하는 단계;
    상기 리세스의 내측면을 따라 연장하는 제1 연장부와 상기 리세스의 저면을 따라 연장하는 제2 연장부를 포함하도록 상기 제1 실리콘 절연막 상에 제2 실리콘 절연막을 형성하는 단계; 및
    상기 리세스 내에 상기 본딩 패드와 전기적으로 연결되는 제2 본딩 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서의 제조 방법.
  12. 제11항에 있어서, 상기 리세스의 저면 부위를 부분적으로 제거하여 상기 절연층의 후면 일부를 노출시키는 제1 개구를 형성하는 단계를 더 포함하며,
    상기 제2 실리콘 절연막은 상기 제1 개구의 내측면을 따라 연장하는 제3 연장부와 상기 제1 개구에 의해 노출된 상기 절연층의 후면 일부를 따라 연장하는 제4 연장부를 더 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서의 제조 방법.
  13. 제12항에 있어서, 상기 제2 실리콘 절연막의 제4 연장부와 상기 절연층을 부분적으로 제거하여 상기 본딩 패드의 후면 일부를 노출시키는 제2 개구와 제3 개구를 형성하는 단계를 더 포함하며,
    상기 제2 본딩 패드는 상기 제2 실리콘 절연막의 제2 연장부와 제3 연장부 및 제4 연장부, 상기 제2 개구와 제3 개구의 내측면들 및 상기 본딩 패드의 후면 일부 상에 형성되는 것을 특징으로 하는 후면 조사형 이미지 센서의 제조 방법.
  14. 제13항에 있어서, 상기 제2 본딩 패드를 형성하는 단계는,
    상기 제2 실리콘 절연막과 상기 제2 및 제3 개구들의 내측면들 및 상기 본딩 패드의 후면 일부 상에 제1 금속층을 형성하는 단계; 및
    상기 제1 금속층을 패터닝하여 상기 제2 본딩 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서의 제조 방법.
  15. 제14항에 있어서, 상기 제2 본딩 패드 상에 제3 본딩 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서의 제조 방법.
  16. 제15항에 있어서, 상기 제3 본딩 패드를 형성하는 단계는,
    상기 제1 금속층 상에 제2 금속층을 형성하는 단계; 및
    상기 제2 금속층을 패터닝하여 상기 제3 본딩 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서의 제조 방법.
  17. 제15항에 있어서, 상기 제2 본딩 패드와 상기 제3 본딩 패드의 두께 합은 상기 리세스의 깊이보다 작은 것을 특징으로 하는 후면 조사형 이미지 센서의 제조 방법.
  18. 제14항에 있어서, 상기 제2 실리콘 절연막 상에 상기 화소 영역들과 각각 대응하는 제4 개구들을 갖는 차광 패턴층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서의 제조 방법.
  19. 제18항에 있어서, 상기 차광 패턴층은 상기 제2 본딩 패드와 동시에 형성되는 것을 특징으로 하는 후면 조사형 이미지 센서의 제조 방법.
  20. 제18항에 있어서, 상기 제2 실리콘 절연막과 상기 차광 패턴층 상에 평탄화층을 형성하는 단계;
    상기 평탄화층 상에 컬러 필터층을 형성하는 단계; 및
    상기 컬러 필터층 상에 마이크로렌즈 어레이를 형성하는 단계를 더 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서의 제조 방법.
KR1020190008302A 2019-01-22 2019-01-22 후면 조사형 이미지 센서 및 그 제조 방법 KR102578569B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190008302A KR102578569B1 (ko) 2019-01-22 2019-01-22 후면 조사형 이미지 센서 및 그 제조 방법
US16/748,341 US11296138B2 (en) 2019-01-22 2020-01-21 Backside illuminated image sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190008302A KR102578569B1 (ko) 2019-01-22 2019-01-22 후면 조사형 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200091254A KR20200091254A (ko) 2020-07-30
KR102578569B1 true KR102578569B1 (ko) 2023-09-14

Family

ID=71608653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190008302A KR102578569B1 (ko) 2019-01-22 2019-01-22 후면 조사형 이미지 센서 및 그 제조 방법

Country Status (2)

Country Link
US (1) US11296138B2 (ko)
KR (1) KR102578569B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102581170B1 (ko) * 2019-01-22 2023-09-21 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US11281046B2 (en) * 2020-03-17 2022-03-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Backlight module, manufacturing method thereof, and display device
KR20220028676A (ko) * 2020-08-31 2022-03-08 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US20220231067A1 (en) * 2021-01-18 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Stilted pad structure
KR102645312B1 (ko) 2021-07-02 2024-03-08 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR20230077528A (ko) 2021-11-25 2023-06-01 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
EP4439670A1 (en) * 2021-11-26 2024-10-02 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for manufacturing solid-state imaging device
KR20230132221A (ko) 2022-03-08 2023-09-15 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170186802A1 (en) 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for bsi bondability improvement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101461633B1 (ko) * 2008-12-26 2014-11-13 삼성전자주식회사 이미지 센서 및 그의 제조방법
US9165970B2 (en) * 2011-02-16 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor having isolated bonding pads
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
JP2014154643A (ja) * 2013-02-06 2014-08-25 Olympus Corp 積層型固体撮像装置および撮像装置
KR102597436B1 (ko) * 2016-09-07 2023-11-03 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR102619669B1 (ko) * 2016-12-30 2023-12-29 삼성전자주식회사 이미지 센서
KR20190124963A (ko) * 2018-04-27 2019-11-06 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170186802A1 (en) 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for bsi bondability improvement

Also Published As

Publication number Publication date
KR20200091254A (ko) 2020-07-30
US11296138B2 (en) 2022-04-05
US20200235144A1 (en) 2020-07-23

Similar Documents

Publication Publication Date Title
KR102578569B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR102175614B1 (ko) 톱니 모양의 포토다이오드 구조물을 갖는 cmos 이미지 센서
US9786716B2 (en) Method of fabricating semiconductor image sensor device having back side illuminated image sensors with embedded color filters
KR102674895B1 (ko) 이미지 센서 및 이의 제조 방법
US10269845B2 (en) Mechanisms for forming image sensor device
EP2245662B1 (en) Image sensor reflector
KR102581170B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR20190062241A (ko) Cmos 이미지 센서용 다중 딥 트렌치 격리(mdti) 구조체
US10950649B2 (en) Backside illuminated image sensor and method of manufacturing the same
US10217787B2 (en) Backside illuminated image sensor and method of manufacturing the same
KR102699394B1 (ko) 이미지 센서를 위한 후면 구조체
KR20210016272A (ko) 후면 정렬 마크가 있는 bsi 칩
KR102524998B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR20190070485A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR102424772B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
US20230163152A1 (en) Backside illuminated image sensor and method of manufacturing the same
TWI717795B (zh) 影像感測器及其形成方法
KR20190118726A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR102645312B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR20240109534A (ko) 후면 조사형 이미지 센서
KR20230132221A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
US12002835B2 (en) Backside illuminated image sensor and method of manufacturing the same
KR20180081957A (ko) 이미지 센서, 이미지 센서 제조 방법
US20230170369A1 (en) Image sensor and method of manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant