KR101259724B1 - 본딩 패드 구조를 갖는 후면 조명 센서 및 이의 제조 방법 - Google Patents

본딩 패드 구조를 갖는 후면 조명 센서 및 이의 제조 방법 Download PDF

Info

Publication number
KR101259724B1
KR101259724B1 KR1020110094749A KR20110094749A KR101259724B1 KR 101259724 B1 KR101259724 B1 KR 101259724B1 KR 1020110094749 A KR1020110094749 A KR 1020110094749A KR 20110094749 A KR20110094749 A KR 20110094749A KR 101259724 B1 KR101259724 B1 KR 101259724B1
Authority
KR
South Korea
Prior art keywords
layer
dielectric
opening
metal
trench
Prior art date
Application number
KR1020110094749A
Other languages
English (en)
Other versions
KR20130006248A (ko
Inventor
쉬앙-지 차이
던-니안 야웅
젱-샨 린
젠-쳉 리우
웬-드 왕
유에-치오우 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130006248A publication Critical patent/KR20130006248A/ko
Application granted granted Critical
Publication of KR101259724B1 publication Critical patent/KR101259724B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 개시는 반도체 구조의 하나의 실시예를 제공한다. 반도체 구조는 전면과 후면을 갖는 디바이스 기판, 디바이스 기판의 전면 상에 배치된 상호접속 구조, 및 상호접속 구조에 접속된 본딩 패드를 포함한다. 본딩 패드는 유전체 재료층의 리세스된 영역, 리세스된 영역 사이에 개재된 유전체 재료층의 유전체 메사, 및 리세스된 영역에 그리고 유전체 메사 상에 배치된 금속층을 포함한다.

Description

본딩 패드 구조를 갖는 후면 조명 센서 및 이의 제조 방법{BACKSIDE ILLUMINATION SENSOR HAVING A BONDING PAD STRUCTURE AND METHOD OF MAKING THE SAME}
본 발명은 반도체 구조 및 이의 제조 방법에 관한 것이다.
관련 출원과의 상호참조
본 발명은 다음의 공동 양도된 미국 특허 출원과 관계있는 것으로, 이들의 전체 개시가 참조에 의해 본 명세서에 포함된다: 발명의 명칭이 "Semiconductor Device Having a Bonding Pad and Shield Structure and Method of Manufacturing the Same"인 미국 특허 출원 번호 제13/112,828호(대리인 문서번호 2011-0239 / 24061.1814) 및 발명의 명칭이 "Semiconductor Device Having a Bonding Pad and Method of Manufacturing the Same"인 미국 특허 출원 번호 제13/112,755호(대리인 문서번호 2011-0379 / 24061.1815).
배경기술
반도체 집적 회로(IC; integrated circuit) 산업은 급속한 성장을 겪어왔다. IC 재료 및 설계에서의 기술 발전은 IC 세대들을 만들어 왔으며, 각 세대는 이전 세대보다 더 작고 더 복잡한 회로를 갖는다. 그러나, 이들 발전은 IC를 처리 및 제조하는 것의 복잡도를 증가시켰으며, 실현되어야 할 이들 발전에 대하여, IC 처리 및 제조에서의 유사한 발달이 필요하다. IC 진화 동안, 기능 밀도(즉, 칩 면적당 상호접속 소자의 수)는 전반적으로 증가된 반면에, 기하학적 크기(즉, 제조 공정을 사용하여 만들어질 수 있는 가장 작은 컴포넌트)는 감소되었다.
프로브 및/또는 와이어 본딩과 같은 다양한 애플리케이션에 사용되는 패드(일반적으로 이하 본딩 패드라 칭함)는 종종 IC의 다른 특징과는 별도의 요건을 갖는다. 예를 들어, 본딩 패드는 프로빙이나 와이어 본딩과 같은 동작으로 인한 물리적 접촉을 견딜 정도로 충분한 강도 및 크기를 가져야 한다. 종종 특징부(feature)를 상대적으로 작게 만들려고 하는 요구가 동시에 존재한다(크기 및 두께 둘 다). 예를 들어, CMOS(complementary metal-oxide semiconductor) 이미지 센서와 같은 애플리케이션에서는, 종종 하나 이상의 비교적 얇은 금속층, 예를 들어 알루미늄 구리(AlCu)의 금속층을 갖는 것이 바람직하다. 얇은 금속층을 갖는 경우의 문제점은, 이들 층에 형성된 본드 패드가 박리(peeling) 또는 기타 결함을 나타낼 수 있다는 것이다. 따라서, 이들 특징의 다양한 요건들을 수용할 필요성이 존재한다.
본 발명은 본딩 패드 구조를 갖는 후면 조명 센서 및 이의 제조 방법을 제공하고자 한다.
본 개시는 반도체 구조의 하나의 실시예를 제공한다. 반도체 구조는 전면과 후면을 갖는 디바이스 기판, 디바이스 기판의 전면 상에 배치된 상호접속 구조, 및 상호접속 구조에 접속된 본딩 패드를 포함한다. 본딩 패드는 유전체 재료층의 리세스된 영역, 리세스된 영역 사이에 개재된 유전체 재료층의 유전체 메사, 및 리세스된 영역에 그리고 유전체 메사 상에 배치된 금속층을 포함한다.
본 발명에 따르면 본딩 패드 구조를 갖는 후면 조명 센서 및 이의 제조 방법을 제공할 수 있다.
본 개시는 첨부 도면과 함께 다음의 상세한 설명으로부터 잘 이해할 수 있을 것이다. 산업계에서의 표준 실시에 따라 다양한 특징들이 실제 축척대로 도시된 것은 아니고 단지 설명 목적으로 사용된 것임을 강조한다. 사실상, 다양한 특징들의 치수는 설명을 명확하게 하기 위하여 임의적으로 증가되거나 감소되어질 수 있다.
도 1은 본 개시의 다양한 양상에 따라 반도체 구조를 형성하는 방법을 도시하는 흐름도이다.
도 2 내지 도 5, 도 7 및 도 8은 도 1의 방법에 따른 다양한 제조 단계에서의 반도체 구조의 하나의 실시예의 측단면도를 도시한다.
도 6a, 도 6b 및 도 6c는 도 1의 방법에 따른 다양한 제조 단계에서의 반도체 구조의 다양한 실시예의 상부 평면도를 도시한다.
도 9a, 도 9b 및 도 9c는 도 1의 방법에 따른 다양한 제조 단계에서의 반도체 구조의 다양한 실시예의 상부 평면도를 도시한다.
다음의 개시는 본 발명의 서로 다른 특징들을 구현하기 위한 많은 다양한 실시예 또는 예를 제공한다. 컴포넌트 및 구성의 특정 예는 본 개시를 단순화하기 위해 아래에 기재된다. 이들은 물론 단지 예일 뿐이며, 한정하고자 하는 것이 아니다. 예를 들어, 다음의 설명에서 제2 특징부 상에 또는 위에 제1 특징부를 형성하는 것은 제1 및 제2 특징부가 직접 접촉하도록 형성되는 실시예를 포함할 수 있고, 또한 제1 및 제2 특징부가 직접 접촉하지 않도록 제1 특징부와 제2 특징부 사이에 추가의 특징부가 형성될 수 있는 실시예를 포함할 수도 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순하고 명확하게 하기 위한 목적인 것이며, 그 자체가 설명되는 다양한 실시예 및/또는 구성 사이의 관계를 지시하는 것은 아니다. 당해 기술 분야에서의 숙련자라면, 여기에 명시적으로 기재되지 않았더라도, 본 발명의 원리를 구현하는 다양한 등가물을 고안할 수 있을 것이다.
본 발명의 하나 이상의 실시예로부터의 이점을 얻을 수 있는 디바이스의 예는 이미지 센서를 구비한 반도체 디바이스이다. 이러한 디바이스는 예를 들어 후면 조명(BSI; back-side illuminated) 이미지 센서 디바이스이다. 다음의 개시는 본 발명의 다양한 실시예를 예시하는데 이 예로 계속할 것이다. 그러나, 본 발명은 구체적으로 청구한 바를 제외하고는 특정 유형의 디바이스에 한정되어서는 안 된다는 것을 이해하여야 한다.
도 1은 하나 이상의 후면 조명 센서(BSI)를 갖는 반도체 구조를 제조하기 위한 방법(100)의 흐름도이다. 방법(100)은 전면(front side)과 후면을 갖는 디바이스 기판이 제공되는 단계 102로 시작된다. 방법(100)은 디바이스 기판에 하나 이상의 방사선 센서가 형성되는 단계 104로 이어진다. 또한, 단계 104에서 상호접속 구조 및 패시베이션(passivation)층이 디바이스 기판 상에 형성된다. 상호접속 구조는 제1 금속층을 포함하고, 디바이스 기판에 인접한 제1 금속층을 갖는 복수의 금속층들을 포함할 수 있다. 방법(100)은 단계 106으로 이어지며, 단계 106에서 캐리어 기판이 제공되어 디바이스 기판의 전면에 본딩된다. 방법(100)은, 투명할 수 있는 제1 버퍼층이 디바이스 기판의 후면 상에 형성되는 단계 108로 계속된다. 방법(100)은 단계 110으로 계속되며, 단계 110에서 개구(또는 트렌치)가 본딩 영역에 형성되고, 개구는 상호접속 구조의 제1 금속층과 같은 상호접속 구조의 금속층에 도달하여 노출시키도록 제1 버퍼층을 통해 연장한다. 그 다음, 본딩 패드가 본딩 영역 내의 개구에 형성되고, 본딩 패드는 개구를 부분적으로 채우며 상호접속 구조의 금속층을 연결한다. 방법(100)은 제1 버퍼층 및 본딩 패드 상에 제2 버퍼층이 형성되는 단계 112로 계속된다. 이어서, 제2 버퍼층 위의 차폐(shield) 영역에 차폐 구조가 형성된다. 방법(100)은, 제2 버퍼층, 본딩 영역의 본딩 패드, 및 차폐 영역의 차폐 구조 위에 패시베이션층이 형성되는 단계 114로 이어진다. 방법(100)은 단계 116으로 계속되며, 단계 116에서 에칭 공정은 본딩 영역의 본딩 패드 위의 제2 버퍼층 및 패시베이션층을 제거한다. 특히, 본딩 영역의 개구는 개구가 개구의 다양한 부분들 사이에 개재되는(interposed) 유전체 메사(mesa)를 정의하도록 설계 및 구성된다. 본딩 패드는 개구에 그리고 유전체 메사 상에 배치된 금속층을 포함한다. 방법(100) 전에, 동안에 그리고 후에 추가적인 단계들이 제공될 수 있고, 기재된 단계들 중의 일부는 방법의 다른 실시예의 경우 교체되거나 없어질 수 있다. 다음의 설명은 도 1의 방법(100)에 따라 제조될 수 있는 반도체 디바이스의 다양한 실시예를 예시한다.
도 2 내지 도 7은 도 1의 방법(100)에 따른 다양한 제조 단계들에서 후면 조명(BSI) 이미지 센서 디바이스(200)인 반도체 구조의 하나의 실시예의 측단면도이다. 이미지 센서 디바이스(200)는 이미지 센서 디바이스(200)의 후면을 향하는 (광과 같은) 방사선의 강도를 감지 및 기록하기 위한 픽셀(센서)을 포함한다. 이미지 센서 디바이스(200)는 CMOS 이미지 센서(CIS; CMOS image sensor), CCD(charge-coupled device), APS(active-pixel sensor), 또는 수동 픽셀 센서를 포함할 수 있다. 이미지 센서 디바이스(200)는 센서와의 외부 통신을 지원하기 위해 그리고 센서에 대한 동작 환경을 제공하기 위해 센서에 인접하게 제공되는 추가적인 회로 및 입력/출력을 더 포함한다. 도 2 내지 도 7은 본 개시의 발명의 원리를 보다 잘 이해시키기 위해 단순화된 것이며 실제 축척대로 도시되지 않을 수 있음을 이해하여야 한다.
도 2를 참조하면, BSI 이미지 센서 디바이스(200)는 디바이스 기판(210)을 포함한다. 디바이스 기판(210)은 전면(212)과 후면(214)을 갖는다. 디바이스 기판(210)은 붕소와 같은 p형 도펀트로 도핑된 실리콘 기판(예를 들어 p형 기판)이다. 대안으로서, 디바이스 기판(210)은 또다른 적합한 반도체 재료를 포함할 수 있다. 예를 들어, 디바이스 기판(210)은 인 또는 비소와 같은 n형 도펀트로 도핑된 실리콘 기판(n형 기판)일 수 있다. 디바이스 기판(210)은 게르마늄 및 다이아몬드와 같은 다른 원소 재료를 포함할 수 있다. 디바이스 기판(210)은 화합물 반도체 및/또는 합금 반도체를 선택적으로 포함할 수 있다. 또한, 디바이스 기판(210)은 성능 향상을 위해 변형될(strained) 수 있는 에피텍셜 층(에피 층)을 포함할 수 있고, SOI(silicon-on-insulator) 구조를 포함할 수 있다.
디바이스 기판(210)은 본딩 영역(216), 차폐 영역(217), 및 방사선 감지 영역(218)을 포함한다. 도 2의 점선들은 영역들 사이의 근사 경계를 지정한다. 방사선 감지 영역(218)은 방사선 감지 디바이스가 형성될 디바이스 기판(210)의 영역이다. 방사선 감지 영역(218)은 예를 들어 (방사선) 센서(220)를 포함한다. 센서(220)는 디바이스 기판(210)의 후면(214)을 향하여 투영되는 입사광(이하 광으로 칭해짐)과 같은 방사선을 감지하도록 동작 가능하며, 그리하여 후면 조명(BSI) 센서로 불린다. 센서(220)는 본 실시예에서 포토다이오드를 포함한다. 후면 조명 센서(104)의 다른 예는 고정층(pinned layer) 포토다이오드, 포토게이트, CMOS 이미지 센서, CCD 센서, 능동 센서, 수동 센서, 및/또는 반도체 기판(210)에 확산되거나 아니면 형성되는 다른 유형의 디바이스를 포함할 수 있다. 이러한 것으로서, 센서(220)는 종래의 그리고/또는 미래에 개발되는 이미지 감지 디바이스를 포함할 수 있다. 센서(220)는 리셋 트랜지스터, 소스 팔로워 트랜지스터, 및 트랜스퍼 트랜지스터를 추가적으로 포함할 수 있다. 또한, 센서(220)는 상이한 접합 깊이, 두께 등을 갖도록 서로 다양할 수 있다. 단순화를 돕기 위해, 도 2에 센서(220)만 도시되어 있지만, 임의의 수의 센서가 디바이스 기판(210)에 구현될 수 있다는 것을 이해하여야 한다. 하나보다 많은 수의 센서가 구현되는 경우에, 방사선 감지 영역은 인접 센서들 사이의 전기적 및 광학 분리를 제공하는 아이솔레이션(isolation) 구조를 포함한다.
차폐 영역(217)은 추후의 처리 단계에서 BSI 이미지 센서 디바이스(200)의 하나 이상의 차폐 구조가 형성될 영역이다. 본딩 영역(216)은 추후의 처리 단계에서 BSI 이미지 센서 디바이스(200)의 하나 이상의 본딩 패드가 형성될 영역이며, 그리하여 BSI 이미지 센서 디바이스(200)와 외부 디바이스 사이의 전기적 접속이 확립될 수 있다. 영역(216, 217 및 218)은 디바이스 기판(210) 위아래로 수직으로 연장한다는 것을 또한 이해하여야 한다.
도 2를 다시 참조하면, BSI 이미지 센서 디바이스(200)의 전면(212) 위에 쉘로우 트렌치 아이솔레이션(STI; shallow trench isolation) 층(또는 STI 특징부)(222)이 형성된다. STI 층(222)은 실리콘 산화물과 같은 적합한 유전체 재료를 포함할 수 있다. STI 층(222)은 당해 기술 분야에 공지된 적합한 기술에 의해 형성될 수 있다. 예를 들어, STI 특징부는, 종래의 포토리소그래피에 의해 반도체층을 패터닝하고, 다양한 트렌치를 형성하도록 플라즈마 에칭 공정에 의해 반도체층을 에칭하며, CVD(chemical vapor deposition) 공정에 의해 실리콘 산화물과 같은 유전체 재료에 의해 트렌치를 채우는 것을 포함하는 일련의 공정에 의해 형성될 수 있다. 대안으로서, 트렌치는 CVD, HDPCVD(high density plasma chemical vapor deposition), PECVD(plasma enhanced chemical vapor deposition), 이들의 조합 또는 기타 적합한 공정과 같은 공정에 의해 채워질 수 있다.
디바이스 기판(210)의 전면 위에 상호접속 구조(230)가 형성된다. 상호접속 구조(230)는 유전체 재료층에 매립된 복수의 전도성층을 포함한다. 복수의 전도성층은 이미지 센서 디바이스(200)의 다양한 도핑된 특징부, 회로, 및 입력/출력 사이의 상호접속을 제공한다. 복수의 전도성 층은 금속 1, 금속 2 등등 내지 최상위 층까지의 금속 라인을 포함한다. 복수의 전도성층은 도핑된 영역을 금속 1의 금속 라인에 연결하기 위한 컨택을 더 포함한다. 복수의 전도성층은 인접한 금속층들을 연결하기 위한 비아를 더 포함한다. 본 실시예에서, 상호접속 구조(230)는 층간 유전체(ILD; interlayer dielectric) 층(232) 및 복수의 금속간 유전체(IMD; intermetal dielectric) 층(234, 236, 238 및 240)을 포함한다. ILD 층(232) 및 복수의 금속간 유전체(IMD) 층(234, 236, 238, 및 240)은 적합한 유전체 재료를 포함할 수 있다. 예를 들어, 본 실시예에서, ILD 층(232) 및 복수의 금속간 유전체(IMD) 층(234, 236, 238 및 240)은 열적 실리콘 산화물보다 더 낮은 상수를 갖는 저 유전 상수(로우 k) 재료를 포함한다. 다른 실시예에서, ILD 층(232) 및 복수의 금속간 유전체(IMD) 층(234, 236, 238, 및 240)은 유전체 재료를 포함한다. 유전체 재료는 CVD, HDPCVD, PECVD, 이들의 조합, 또는 기타 적합한 공정에 의해 형성될 수 있다.
IMD 층(234, 236, 238 및 240)의 각각은 각각 비아 및 금속층(242, 244, 246 및 248)을 포함한다. 예시 목적을 위해, 도 2에는 4개의 IMD 층만 도시되어 있지만, 임의의 수의 IMD 층이 구현될 수 있고 예시된 IMD 층은 단지 예일 뿐이며 금속층 및 비아/컨택의 실제 위치 및 구성은 설계 수요에 따라 다양할 수 있다는 것을 이해하여야 한다.
상호접속 구조(230)는 물리적 기상 증착법, CVD, HDPCVD, PECVD, 이들의 조합, 또는 기타 적합한 공정을 포함한 공정에 의해 형성되는, 알루미늄, 알루미늄/실리콘/구리 합금, 티타늄, 티타늄 질화물, 텅스텐, 폴리실리콘, 금속 실리사이드, 또는 이들의 조합과 같은 전도성 재료를 포함할 수 있다. 상호접속부를 형성하기 위한 다른 제조 기술은 수직 접속부(예를 들어, 비아/컨택) 및 수평 접속부(예를 들어, 금속층)에 대한 전도성 재료를 패터닝하기 위한 포토리소그래피 공정 및 에칭을 포함할 수 있다. 대안으로서, 구리 다층 상호접속부가 금속 패턴을 형성하는데 사용될 수 있다. 구리 상호접속 구조는 구리, 구리 합금, 티타늄, 티타늄 질화물, 탄탈룸, 탄탈룸 질화물, 텅스텐, 폴리실리콘, 금속 실리사이드, 또는 이들의 조합을 포함할 수 있다. 구리 상호접속부는 유전체 증착, 에칭, 증착 및 폴리싱을 포함한 다마신 기술에 의해 형성될 수 있다. 증착은 스퍼터링, 플레이팅, CVD 및 기타 적합한 공정을 포함할 수 있다.
계속해서 도 2를 참조하면, 본 실시예에서, 패시베이션층(250)은 상호접속 구조(230) 위에 그리고 n번째 금속층(248)과 직접 접촉하여 형성된다. 패시베이션층(250)은 임의의 적합한 유전체 재료를 포함할 수 있다. 본 실시예에서, 패시베이션층(250)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함한다. 패시베이션층(250)은 CVD와 같은 적합한 기술에 의해 형성될 수 있다. 패시베이션층(250)은 화학 기계 연마(CMP) 공정에 의해 매끄러운 표면을 형성하도록 평탄화될 수 있다.
도 3을 참조하면, 캐리어 기판(260)이 전면으로부터 디바이스 기판(210)과 본딩되며, 그리하여 디바이스 기판(210)의 후면(214)을 처리하는 것이 수행될 수 있다. 본 실시예에서의 캐리어 기판(260)은 디바이스 기판(210)과 유사하며 실리콘 재료를 포함한다. 대안으로서, 캐리어 기판(260)은 유리 기판 또는 또다른 적합한 기판을 포함할 수 있다. 캐리어 기판(260)은 분자력에 의해 - 직접 본딩 또는 광 융합 본딩으로 알려진 기술 - 또는 금속 확산, 공융(eutectic) 본딩 또는 양극(anodic) 본딩과 같은 당해 기술 분야에 공지된 기타 본딩 기술에 의해 디바이스 기판(210)에 본딩될 수 있다. 패시베이션층(250)은 캐리어 기판(260)으로부터 전기적 절연을 제공한다. 캐리어 기판(260)은 센서(220)와 같이 디바이스 기판(210)의 전면(212) 상에 형성된 다양한 특징부에 대한 보호를 제공한다. 캐리어 기판(260)은 또한 디바이스 기판(210)의 후면(214)을 처리하기 위한 기계적 강도 및 지지를 제공한다.
본딩 후에, 디바이스 기판(210)과 캐리어 기판(260)은 본딩 강도를 개선하도록 선택적으로 어닐링될 수 있다. 후면(214)으로부터 디바이스 기판(210)을 얇게 하도록 박형화(thinning) 공정이 수행된다. 박형화 공정은 기계적 그라인딩 공정 및 화학적 박형화 공정을 포함할 수 있다. 기계적 그라인딩 공정 중에 충분한 양의 기판 재료가 먼저 디바이스 기판(210)으로부터 제거될 수 있다. 그 후에, 화학적 박형화 공정은 디바이스 기판(210)의 후면(214)에 에칭 화학을 적용하여 디바이스 기판(210)을 두께(262)로 더 얇게 할 수 있다. 하나의 예에서, 디바이스 기판(210)의 두께(262)는 약 3 마이크론 내지 약 6 마이크론의 범위이다. 본 개시에 개시된 특정 두께는 단지 예로서 작용하는 것이며 이미지 센서 디바이스(200)의 응용 유형 및 설계 요건에 따라 다른 두께가 구현될 수 있다는 것을 또한 이해하여야 한다. 계속해서 도 3을 참조하면, 하나 이상의 재료층이 디바이스 기판(210)의 후면(214) 상에 형성될 수 있다. 하나의 예에서, 반사방지 코팅(ARC; antireflective coating) 층(263)이 디바이스 기판(210)의 후면(214) 위에 형성될 수 있다.
도 4는 본 개시의 실시예에 따라 스크라이브(scribe) 라인 및 본딩 영역(216)을 형성하도록 디바이스 기판(210)의 일부를 제거함으로써 디바이스 기판을 패터닝하는 것을 예시한다. 디바이스 기판(210)의 패터닝은 리소그래피 패터닝 공정을 포함한다. 예시적인 포토리소그래피 공정은 포토레지스트 패터닝, 에칭, 및 포토레지스트 박리(stripping)를 포함할 수 있다. 포토레지스트 패터닝은 포토레지스트 코팅, 소프트 베이킹, 마스크 정렬, 패턴 노광, 포스트 노광(post-exposure) 베이킹, 포토레지스트 현상, 및 하드 베이킹의 공정 단계들을 더 포함할 수 있다. 포토리소그래피 패터닝은 또한 마스크리스 포토리소그래피, 전자빔 기록, 이온빔 기록, 및 분자 임프린트와 같은 기타 적절한 방법에 의해 구현되거나 대체될 수 있다.
하나의 실시예에서, 패터닝된 포토레지스트층이 ARC 층(264) 상에 형성된다. 패터닝된 포토레지스트층은 스크라이브 라인 및 본딩 영역(216)을 정의하는 다양한 개구를 포함한다. ARC 층(263) 및 디바이스 기판(210)은, 본딩 영역(216)(및 스크라이브 라인)을 정의하는, 패터닝된 포토레지스트층을 에칭 마스크로서 사용하여 본딩 영역(216)에서(그리고 스크라이브 영역도) 에칭된다. 대안으로서, 디바이스 기판(210)을 패터닝하여 본딩 영역(216) 및 스크라이브 라인을 정의하는데 하드 마스크층이 사용될 수 있다.
에칭 공정은 건식 에칭과 같은 임의의 적합한 에칭 기술을 포함할 수 있다. 에칭 공정은 STI 층(222)이 노출되도록 실행될 수 있다. 하나의 예에서, 에칭 공정은 선택적 에칭을 위한 적절한 에천트를 이용해 설계되며, 에칭 정지층으로서 STI 층(222)을 사용한다. 패터닝된 포토레지스트층은 ARC 층 및 디바이스 기판(210)으로부터 재료를 제거하기 위한 에칭 공정에서 ARC 층의 일부와 그 아래의 디바이스 기판(210)을 보호한다. 포토레지스트 마스크는 재료의 제거 후에 습식 박리 또는 플라즈마 애싱(ashing)에 의해 제거된다는 것을 이해하여야 한다.
계속해서 도 4를 참조하여, 버퍼층(264)이 디바이스 기판(210)의 후면(214) 및 STI 층(222) 위에 형성된다. 버퍼층(264)은 투명할 수 있다. 버퍼층(264)은 임의의 적합한 유전체 재료를 포함할 수 있다. 본 실시예에서, 버퍼층(264)은 실리콘 산화물을 포함하고, CVD 또는 기타 적합한 기술과 같은 공정에 의해 형성될 수 있다. 다른 실시예에서, 버퍼층(264)은 적합한 두께를 가질 수 있다.
이제 도 5를 참조하면, 디바이스 기판(210)의 본딩 영역(216)에 개구(또는 리세스된 영역)(270)가 형성된다. 개구(270)는 버퍼층(264), STI 층(222) 및 ILD(232)를 통해 연장하며, 본딩 영역(216)의 상호접속 구조(230)의 금속 1 층의 금속 특징부와 같은 상호접속 구조(230)의 금속 특징부에 도달하고, 그리하여 금속 특징부가 후면(214)으로부터 노출된다. 대안으로서, 개구(270)는 금속 2 층, 금속 3 층,.... 또는 상부 금속 층과 같은 금속층이 개구(270) 내에서 노출되도록 상호접속 구조의 적어도 일부를 통해 연장할 수 있다. 개구(270)는 리소그래피 공정 및 에칭 공정과 같은 에칭 공정에 의해 형성된다. 에칭 공정은 건식 에칭, 습식 에칭 또는 조합과 같은 적합한 기술을 포함할 수 있다. 에칭 공정은 다수의 에칭 단계들을 포함할 수 있다. 예를 들어, 에칭 공정은 실리콘 산화물을 효과적으로 에칭하기 위한 제1 에칭 단계 및 실리콘 재료를 효과적으로 에칭하기 위한 제2 에칭 공정을 포함한다. 또다른 예에서, 제2 에칭 단계는 에칭된 버퍼층(264)(또는 추가적으로 STI 층(222) 및 ILD 층(232))을 에칭 마스크로서 사용하여 실리콘을 에칭한다. 대안으로서, 버퍼층을 에칭하는데 제1 에칭 단계 동안 하드 마스크가 사용된다.
특히, 개구(270)는 개구(270)의 제1 부분과 제2 부분 사이에 유전체 메사(272)가 형성되어 구성되게끔 제1 부분(270a) 및 제2 부분(270b)을 포함하도록 설계된다. 개구(270)의 제1 및 제2 부분은 다양한 실시예에 따라 연결되거나 떨어져 배치될 수 있다. 본 예에서, 개구(270)의 제1 부분(270a) 및 제2 부분(270b)은 제1 방향을 따라 구성되고, 제1 방향에 수직인 제2 방향을 따라 서로 이격되어 있다.
도 6a, 도 6b 및 도 6c는 개구(270)의 다양한 실시예를 평면도로 예시한다. 도 6a, 도 6b 및 도 6c는 단순화를 위해 본딩 영역(216)만 포함한다. 도 6a와 관련된 하나의 실시예에서, 개구(270)는 제1 부분(또는 제1 트렌치)(270a) 및 제2 부분(또는 제2 트렌치)(270b)을 포함하되, 이들은 제1 방향으로 정렬되고 제1 방향에 수직인 제2 방향으로 서로 이격되어 있다. 유전체 메사(272)는 너비 W를 포함한다. 개구(270)의 제1 및 제2 부분(270a/270b)은 제2 치수 Wp를 정의한다. Wp는 W보다 더 크다. 하나의 예에서, W는 약 10 마이크론보다 더 크다. 유전체 메사(272)의 상부 금속층은 본 실시예에서 버퍼층(264)이다. 또한, 본 실시예에 따라 금속층(242)은 개구(270)에서 노출된다. 대안으로서, 개구(270)는 금속 2 층, 금속 3 층, ... 또는 상부 금속층과 같은 금속층이 개구(270) 내에서 노출되도록 상호접속 구조의 적어도 일부를 통해 연장할 수 있다. 개구(270)의 깊이는 설계 및 기타 고려사항에 따라 달라진다는 것을 이해하여야 한다.
도 6b와 관련된 또다른 실시예에서, 개구(270)는 제1 부분(또는 제1 트렌치)(270a) 및 제2 부분(또는 제2 트렌치)(270b)을 포함하되, 이들은 제2 방향으로 정렬되고 제2 방향에 수직인 제1 방향으로 서로 이격되어 있다. 도 6b의 개구(270)는 도 6a와 유사하지만 상이한 배향을 갖는다.
도 6c와 관련된 또다른 실시예에서, 개구(270)는 유전체 메사(272)를 둘러싸는 연속 구조이다. 특정 예에서, 개구(270)는 제1 부분 및 제2 부분을 포함하되, 이들은 제1 방향으로 정렬되어 있고 제1 방향에 수직인 제2 방향으로 서로 이격되어 있다. 개구(270)는 제2 방향으로 정렬되고 제1 방향으로 서로 이격되어 있는 제3 부분 및 제4 부분을 더 포함한다. 개구(270)의 제1, 제2, 제3 및 제4 부분은 그 안에 유전체 메사(272)를 정의하는 연속 개구를 구성한다. 도 6c에 도시된 바와 같은 본 실시예에서, 유전체 메사(272)는 너비 W 및 길이 L을 포함한다. 하나의 예에서, W 및 L의 각각은 약 10 마이크론보다 더 크다. 개구(270)는 유전체 메사(272)의 너비 W보다 더 작은 개구 너비 Wo를 포함한다. 또한, 도 6c에 도시된 바와 같이 개구(270)는 너비 Wp 및 길이 Lp의 영역에 걸쳐 있다. Wp는 W보다 더 크고 Lp는 L보다 더 크다. 마찬가지로, 본딩 패드의 다른 예는 유사한 치수를 포함한다.
도 7을 참조하면, 본딩 패드(274)는 본딩 영역(216)에서 디바이스 기판 상에 형성된다. 특히, 본딩 패드(274)는 증착 및 패터닝에 의해 형성된 알루미늄 구리 합금 또는 기타 적합한 금속과 같은 금속층을 포함한다. 다양한 예에서, 증착은 PVD를 포함하고, 패터닝은 리소그래피 공정 및 에칭을 포함한다. 본딩 패드(274)는 유전체 메사(272) 상에 배치되고, 또한 본딩 영역(216)의 개구(270)를 부분적으로 채우며, 그리하여 본딩 패드(274)는 상호접속 구조에서 금속 1 층(242)의 금속 특징부와 같은 상호접속 구조와 직접 접촉한다.
본 실시예에 따라 유전체 메사(272)가 개구(270)와 본딩 패드(274) 사이에 개재되며 개구(270) 내의 상호접속 구조(230)의 금속 특징부로부터 유전체 메사(272)로 연장하는 본딩 패드(274)를 형성하는 것의 이점은, 개구의 본딩 패드의 일부와 유전체 메사 상의 본딩 패드의 일부가 강한 기계적 강도로 함께 통합됨으로써 본딩 패드와 연관된 크래킹 및 박리 문제를 억제한다는 것이다. 이러한 것으로서, 후속 테스트(예를 들어, 볼 전단(ball shearing) 테스트) 동안 또는 후속 본딩 공정 동안, 본딩 패드(274)에 압력이 가해질 때, 함께 통합된 상호접속 구조(230)와 본딩 패드(274)가 본딩 패드(274)의 크랙킹과 후속 박리를 허용하도록 항복하지 않을 것이다. 따라서, 본딩 패드(274) 크래킹 및 박리 문제가 본 실시예에서 감소되거나 완전히 없어진다.
도 7에 도시되어 있는 바와 같이, 본딩 패드(274)는 개구(270) 내의 금속 1 층(242)의 금속 특징부와 접촉하게 된다. 따라서, 본딩 패드(274)와 이미지 센서 디바이스(220) 외부의 디바이스 사이의 전기 접속은 본딩 패드(274)를 통해 확립될 수 있다. 단순화를 돕기 위해, 4개의 금속층(242, 244, 246 및 248)만 예시되어 있지만, 임의의 수의 금속층이 상호접속 구조(230)에서 구현될 수 있다는 것을 이해하여야 한다. 또한 본딩 패드(274)는 상부 금속층과 같은 상호접속 구조의 임의의 금속층과 접촉하도록 연장될 수 있다는 것을 이해하여야 한다.
계속해서 도 7을 참조하면, 버퍼층(282)이 본딩 패드(274) 위에 형성될 수 있다. 버퍼층(282)은 본딩 패드(274)가 버퍼층(282)에 의해 완전히 커버되도록 본딩 패드(274) 상에 배치된다. 따라서, 후속 금속 에칭 동안, 버퍼층(282)은 본딩 패드(274)를 에칭으로부터 보호하기 위한 에칭 정지층으로서 기능한다. 본 실시예에서, 버퍼층(282)은 본딩 패드(274) 상에 배치되고 본딩 영역(216)의 개구(270)를 부분적으로 채운다. 버퍼층(282)은 또한 차폐 영역(217) 및 디바이스 영역(218)의 버퍼층(264) 상에 형성될 수 있다. 버퍼층(282)은 실리콘 산화물 또는 금속 에칭 중의 에칭 정지에 적합한 기타 적합한 유전체 재료를 포함한다. 버퍼층(282)은 CVD와 같은 증착에 의해 형성될 수 있다.
차폐 구조(276)는 차폐 영역(217)의 버퍼층(282) 상에 형성된다. 하나의 실시예에서, 차폐 구조(276)는 본딩 패드(274)의 동일 금속 재료를 포함한다. 도 7에 도시된 바와 같이, 본딩 패드(274)는 두께(278)를 갖고, 차폐 구조(276)는 두께(280)를 갖는다. 개별적으로 형성됨에 따라, 두께(278 및 280)는 상이할 수 있고 각자의 목적에 따라 조정될 수 있다. 하나의 예에서, 본딩 패드는 두께(278)를 갖고, 차폐 구조 두께(280)는 약 500 옹스트롬 내지 약 10000 옹스트롬 범위일 수 있다. 또한, 본딩 패드(274)와 차폐 구조(276)가 개별적으로 형성됨에 따라, 차폐 구조(276)는 향상된 차폐 효과를 위해 조정되는 상이한 재료를 사용할 수 있다. 다른 예에서, 본딩 패드(274) 및 차폐 구조(276)는 알루미늄, 구리, 알루미늄-구리, 티타늄, 탄탈룸, 티타늄 질화물, 탄탈룸 질화물, 텅스텐, 또는 이들의 합금을 포함한다. 차폐 구조(276)는 증착 및 패터닝을 포함한 절차에 의해 형성된다. 증착은 PVD, CVD, 이들의 조합, 또는 기타 적합한 기술과 같은 당해 기술 분야에서의 적합한 기술을 사용한다. 패터닝은 리소그래피 공정 및 에칭 공정을 포함한다. 차폐 구조(276)를 패터닝하기 위한 에칭 공정 동안, 버퍼층(282)은 본딩 패드(274)를 손상으로부터 보호할 에칭 정지층으로서 작용한다.
패시베이션층(284)은 버퍼층(282) 상에 그리고 차폐 구조(276) 상에 형성되고, 또한 개구(270)를 부분적으로 채운다. 패시베이션층(284)은 임의의 적합한 유전체 재료를 포함할 수 있다. 본 실시예에서, 패시베이션층(284)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 또는 이들의 조합을 포함한다. 패시베이션층(284)은 CVD와 같은 적합한 공정에 의해 형성될 수 있다.
이제 도 8을 참조하면, 버퍼층(282) 및 패시베이션층(284)은 유전체 메사(272) 상의 본딩 패드(274)의 적어도 일부가 후속 본딩 공정에 대하여 노출되도록 더 패터닝된다. 특히, 유전체 메사(272) 상의 버퍼층(282)의 적어도 일부와 패시베이션층(284)의 적어도 일부가 적합한 공정을 사용하여 에칭 제거되며, 도 8에 도시된 바와 같은 패드 개구(288)를 정의한다. 하나의 실시예에서, 버퍼층(282) 및 패시베이션층(284)은 디바이스 영역(218)에서의 두 층의 부분도 제거되도록 패터닝된다. 또다른 실시예에서, 패시베이션층을 패터닝하기 위한 공정은 리소그래피 공정 및 에칭을 포함한다. 다른 예에서, 에칭은 습식 에칭 공정 또는 건식 에칭 공정과 같은 임의의 적합한 에칭 기술을 포함할 수 있다. 또다른 실시예에서, 에칭은 패시베이션층(284) 및 버퍼층(284)을 각각 선택적으로 에칭하는 2개의 에칭 단계를 포함한다.
또다른 실시예에서, 본딩 패드(274) 및 차폐 구조(276)는 상이한 순서로 형성된다. 차폐 구조(276)는 차폐 영역(217)에 형성된다. 버퍼층(282)이 기판 상에 그리고 차폐 구조(276) 위에 배치되며, 본딩 영역이 적어도 부분적으로 노출되도록 더 패터닝된다. 개구(270) 및 유전체 메시(272)를 형성하도록 에칭을 포함한 패터닝 공정이 적용된다. 그 후에 유전체 메사(272) 상에 그리고 개구(270)에 증착 및 에칭에 의해 본딩 패드(274)가 형성된다. 패시베이션층(284)이 증착 및 패터닝되어 유전체 메사(272) 상의 본딩 패드가 노출되도록 패드 개구(288)를 형성한다.
또 다른 실시예에서, 본딩 패드(274) 및 차폐 구조(276)는 동일한 절차로 동시에 형성된다. 특히, 개구(270) 및 유전체 메사(272)를 형성하도록 에칭을 포함한 패터닝 공정이 적용된다. 본딩 패드(274) 및 차폐 구조(276) 둘 다를 형성하도록 금속층이 증착 및 패터닝된다. 버퍼층(282)이 기판 상에 더 증착될 수 있고, 패시베이션층(284)이 예를 들어 버퍼층(282) 상에 증착된다. 버퍼층(282) 및 패시베이션층(284)은 유전체 메사(272) 상의 본딩 패드가 노출되도록 패터닝된다. 다른 실시예에서, 디바이스 영역(218)의 버퍼층(282) 및 패시베이션층(284)의 일부가 추가적으로 제거되도록 버퍼층(282) 및 패시베이션층(284)이 패터닝된다.
패드 개구(288)는 본 개시의 다양한 실시예에 따라 도 9a, 도 9b, 및 도 9c에 평면도로서 더 예시되어 있다. 패드 개구(288)는 본딩 볼(boning ball)로 총칭되는 부착 골드 와이어 또는 솔더 볼과 같이 후속 본딩 공정을 위해 원형 또는 기타 적합한 기하학적 형태로 형상화될 수 있다. 패드 개구(288) 내에서, 본딩 패드(274)가 노출된다. 개구(270)(예를 들어, 270a 및 270b)를 포함한 본딩 영역(216)에서의 다른 영역은 패시베이션층(284)에 의해 커버된다.
도시되지 않았지만, 이미지 센서 디바이스(200)의 제조를 완료하도록 추가적인 처리가 수행된다. 예를 들어, 컬러 필터가 방사선 감지 영역(218) 내에 형성된다. 컬러 필터는 광이 그 위를 향하여 통과하도록 위치될 수 있다. 컬러 필터는 색 스펙트럼(예를 들어, 적색, 녹색, 및 청색)에 대응하는 광의 특정 파장 대역을 필터링하기 위한 안료 기반(또는 염료 기반) 중합체 또는 수지를 포함할 수 있다. 그 후에, 센서(220)와 같은 디바이스 기판(210)의 특정 방사선 감지 영역을 향하여 광을 지향시켜 포커싱하기 위한 마이크로 렌즈가 컬러 필터 위에 형성된다. 마이크로 렌즈는 다양한 배치로 위치될 수 있고, 센서 표면으로부터의 간격 및 마이크로 렌즈에 사용된 재료의 굴절률에 따라 다양한 형상을 갖는다. 디바이스 기판(210)은 또한 컬러 필터 또는 마이크로 렌즈의 형성 전에 광 레이저 어닐링 공정을 겪을 수도 있다는 것을 이해하여야 한다.
따라서, 반도체 구조가 제공된다. 반도체 구조는 전면과 후면을 갖는 디바이스 기판; 디바이스 기판의 전면 상에 배치된 상호접속 구조; 및 상호접속 구조에 접속된 본딩 패드를 포함한다. 본딩 패드는 유전체 재료층의 리세스된 영역; 리세스된 영역 사이에 개재된 유전체 재료층의 유전체 메사; 및 리세스된 영역에 그리고 유전체 메사 상에 배치된 금속층을 포함한다.
일부 실시예에서, 리세스된 영역은 유전체 재료층에 형성된 트렌치을 포함하고, 트렌치는 제1 부분 및 제2 부분을 포함하며, 유전체 메사는 트렌치의 제1 및 제2 부분 사이에 개재된다. 다른 실시예에서, 리세스된 영역은 유전체 재료층에 형성된 제1 트렌치 및 제2 트렌치를 포함하고, 유전체 메사는 제1 트렌치와 제2 트렌치 사이에 개재된다. 다른 실시예에서, 리세스된 영역은, 유전체 재료층에 형성되며 유전체 메사를 둘러싸는 트렌치를 포함한다. 금속층은 알루미늄 구리 합금을 포함할 수 있다. 금속층은 리세스된 영역 내의 상호접속 구조의 금속 특징부와 접촉한다. 또 다른 실시예에서, 유전체 재료층은 금속 특징부에 인접한 층간 유전체층(ILD) 및 ILD에 인접한 트렌치 아이솔레이션 특징부를 포함한다. 또 다른 실시예에서, 리세스된 영역은 트렌치 아이솔레이션 특징부 및 ILD를 통해 연장하는 리세스를 포함한다. 금속 특징부는 하나의 실시예에 따라 금속 1 층의 금속 라인을 포함한다. 유전체 재료층은 실리콘 산화물을 포함할 수 있다. 반도체 구조는 금속층 상에 배치되며 유전체 메사 내의 금속층의 일부 상에 실질적으로 안착하는(land on) 본딩 볼을 더 포함할 수 있다. 또 다른 실시예에서, 반도체 구조는 디바이스 기판의 전면에 배치된 후면 조명 센서 - 상기 후면 조명 센서는 디바이스 기판의 후면으로부터 방사선 감지 영역을 향하여 투영되는 방사선을 감지하도록 동작 가능함 - 를 포함한 방사선 감지 영역; 디바이스 기판의 후면 상에 배치되며 금속을 포함하는 차폐 특징부를 갖고 방사선 감지 영역에 인접한 방사선 차폐 영역; 및 본딩 패드를 포함한 본딩 영역을 더 포함한다. 또 다른 실시예에서, 반도체 구조는 디바이스 기판의 전면 상에 배치된 패시베이션층을 더 포함하며, 패시베이션층은 리세스된 영역 및 유전체 메사에 형성되고, 패시베이션층은 방사선 차폐 특징부 상에 형성된다.
또한 반도체 구조의 대안의 실시예가 제공된다. 반도체 구조는 방사선 감지 영역 및 본딩 영역을 가지며 전면과 후면을 갖는 반도체 기판; 방사선 감지 영역 내의 반도체 기판의 후면에 형성된 방사선 센서; 본딩 영역의 상호접속 구조의 금속 특징부에 방사선 센서를 연결하며 반도체 기판의 전면 상에 배치된 상호접속 구조; 반도체 기판의 전면에 본딩된 캐리어 기판으로서, 상호접속 구조가 반도체 기판과 캐리어 기판 사이에 끼여있는 것인, 캐리어 기판; 반도체 기판의 후면 상의 개구 - 상기 개구는 본딩 영역에 형성되고 유전체 재료층을 통해 상호접속 구조의 금속 특징부로 연장하며, 금속 특징부의 위에 놓인 유전체 재료층의 유전체 메사를 정의함 - ; 및 본딩 영역에서 반도체 기판의 후면 상의 개구를 부분적으로 채우는 금속층을 포함하고, 금속층은 상호접속 구조의 금속 특징부와 직접 접촉하고 유전체 메사로 더 연장한다.
일부 실시예에서, 반도체 디바이스는 금속층 상에 안착하며 유전체 메사에 맞추어 수직으로 정렬된 본딩 볼을 더 포함하고, 방사선 센서는 후면 조명 이미지 센서를 포함한다. 다른 실시예에서, 개구는 유전체 재료층의 트렌치를 포함하고, 트렌치는 제1 부분 및 제2 부분을 포함하며, 유전체 메사는 트렌치의 제1 부분과 제2 부분 사이에 개재된다. 또 다른 실시예에서, 개구는 유전체 재료층의 제1 트렌치 및 제2 트렌치를 포함하고, 유전체 메사는 제1 트렌치와 제2 트렌치 사이에 개재된다. 또다른 실시예에서, 반도체 특징부는, 반도체 기판의 후면 상에 배치되며 유전체층의 개구에 배치되고 개구를 포함하는 패시베이션층을 더 포함하고, 패시베이션층의 개구는 유전체 메사에 맞추어 정렬되고 유전체 메사를 노출시킨다.
또한 방법이 제공된다. 방법은, 디바이스 기판의 전면에 방사선 센서를 형성하고; 디바이스 기판의 전면 상에 방사선 센서와 연결되는 상호접속 구조를 형성하고, 디바이스 기판의 후면에 캐리어 기판을 본딩하고, 디바이스 기판의 후면 상의 유전체 재료층을 에칭하고, 상호접속 구조의 금속 특징부를 노출시키도록 유전체 재료층을 통해 연장하는 개구를 형성함으로써, 개구에 의해 둘러싸인 유전체 재료층의 유전체 메사를 정의하고; 본딩 패드가 되도록 개구에 그리고 유전체 메사 상에 금속층을 형성하는 것을 포함하며, 본딩 패드는 개구 내의 금속 특징부와 직접 접촉한다.
일부 실시예에서, 유전체 재료층을 에칭하는 것은 유전체 메사가 개재되는 제1 트렌치 및 제2 트렌치를 형성하는 것을 포함한다. 다른 실시예에서, 방법은 금속층 상에 패시베이션층을 형성하고 - 패시베이션층은 개구에 배치됨 - ; 유전체 메사 상의 금속층을 적어도 부분적으로 노출시키도록 패시베이션층을 패터닝하는 것을 더 포함한다. 또 다른 실시예에서, 방법은 유전체 메사 위의 금속층 상에 그리고 개구의 패시베이션층 상에 본딩 금속을 형성하는 것을 더 포함한다. 다른 실시예에서, 상호접속 구조를 형성하는 것은 디바이스 기판 상에 층간 유전체(ILD) 재료를 형성하는 것을 포함하고, 유전체 재료층을 에칭하는 것은 ILD 재료를 에칭하는 것을 포함한다. 다른 실시예에서, 방법은 방사선 디바이스에 인접한 디바이스 기판 상에 금속 차폐 특징부를 형성하는 것을 더 포함한다. 또 다른 실시예에서, 방사선 센서를 형성하는 것은 방사선 센서가 방사선 감지 영역을 향하여 후면으로부터 투영되는 방사선을 감지하도록 동작가능한 구성으로 방사선 감지 영역에 방사선 센서를 형성하는 것을 포함한다.
상기 개시는 본 발명의 다양한 특징을 구현하기 위한 많은 다양한 실시예나 예를 제공한다. 컴포넌트 및 구성의 특정 예가 본 개시를 단순하게 하도록 상기에 기재되어 있다. 이들은 물론 단지 예일 뿐이며 한정하고자 하는 것이 아니다. 따라서, 본 명세서에 개시된 컴포넌트는 본 개시의 범위로부터 벗어나지 않고서 여기에 나타난 예시적인 실시예와 상이한 방식으로 배치되거나 결합되거나 또는 구성될 수 있다.
전술한 바는 당해 기술 분야에서의 숙련자가 본 개시의 양상을 보다 잘 이해할 수 있도록 여러 실시예의 특징을 개요한 것이다. 당해 기술 분야에서의 숙련자라면 여기에 도입된 실시예의 동일한 목적을 수행하고 그리고/또는 동일한 이점을 달성하도록 다른 공정 및 구조를 설계하거나 수정하기 위한 기반으로 본 개시를 용이하게 사용할 수 있다는 것을 알아야 한다. 당해 기술 분야에서의 숙련자라면 또한, 이러한 등가 구성물이 본 개시의 진정한 의미 및 범위에서 벗어나는 것이 아니며, 본 개시의 진정한 의미 및 범위로부터 벗어나지 않고서 여기에서 다양한 변경, 교체 및 대안을 행할 수 있다는 것을 알아야 한다.
200: 후면 조명(BSI) 이미지 센서 디바이스
210: 디바이스 기판
220: 센서
230: 상호접속 구조
232: 층간 유전체(ILD) 층
234, 236, 238, 240: 금속간 유전체(IMD) 층
250: 패시베이션층
260: 캐리어 기판

Claims (15)

  1. 반도체 구조에 있어서,
    전면(front side)과 후면을 갖는 디바이스 기판;
    상기 디바이스 기판의 전면 상에 배치된 상호접속 구조;
    상기 상호접속 구조에 접속된 본딩 패드;
    상기 디바이스 기판의 전면에 배치된 후면 조명 센서를 포함하는 방사선 감지 영역으로서, 상기 후면 조명 센서는 상기 디바이스 기판의 후면으로부터 상기 방사선 감지 영역을 향하여 투영되는 방사선을 감지하도록 동작가능한 것인 상기 방사선 감지 영역;
    상기 디바이스 기판의 후면 상에 배치되며 금속을 포함하는 차폐 특징부를 갖고 상기 방사선 감지 영역에 인접한 방사선 차폐 영역; 및
    상기 본딩 패드를 포함하는 본딩 영역을 포함하고,
    상기 본딩 패드는,
    유전체 재료층의 리세스된(recessed) 영역;
    상기 리세스된 영역 사이에 개재된(interposed) 상기 유전체 재료층의 유전체 메사(dielectric mesa); 및
    상기 리세스된 영역에 그리고 상기 유전체 메사 상에 배치된 금속층;
    을 포함하는 것인 반도체 구조.
  2. 청구항 1에 있어서,
    상기 리세스된 영역은 상기 유전체 재료층에 형성된 트렌치를 포함하고,
    상기 트렌치는 제1 부분 및 제2 부분을 포함하며,
    상기 유전체 메사는 상기 트렌치의 제1 부분과 제2 부분 사이에 개재되는 것인 반도체 구조.
  3. 청구항 1에 있어서,
    상기 리세스된 영역은 상기 유전체 재료층에 형성된 제1 트렌치 및 제2 트렌치를 포함하고;
    상기 유전체 메사는 상기 제1 트렌치와 상기 제2 트렌치 사이에 개재되는 것인 반도체 구조.
  4. 청구항 1에 있어서, 상기 리세스된 영역은, 상기 유전체 재료층에 형성되며 상기 유전체 메사를 둘러싸는 트렌치를 포함하는 것인 반도체 구조.
  5. 청구항 1에 있어서, 상기 금속층은 알루미늄 구리 합금을 포함하는 것인 반도체 구조.
  6. 청구항 1에 있어서, 상기 금속층은 상기 리세스된 영역 내의 상호접속 구조의 금속 특징부와 접촉하는 것인 반도체 구조.
  7. 청구항 1에 있어서, 상기 유전체 재료층은 실리콘 산화물을 포함하는 것인 반도체 구조.
  8. 청구항 1에 있어서, 상기 유전체 메사 내의 상기 금속층의 일부 상에 실질적으로 안착하며(land) 상기 금속층 상에 배치된 본딩 볼을 더 포함하는 반도체 구조.
  9. 삭제
  10. 반도체 구조에 있어서,
    방사선 감지 영역 및 본딩 영역을 가지며 전면과 후면을 갖는 반도체 기판;
    상기 방사선 감지 영역 내의 상기 반도체 기판의 후면에 형성되는 방사선 센서;
    상기 반도체 기판의 전면 상에 배치되며 상기 본딩 영역의 상호접속 구조의 금속 특징부에 상기 방사선 센서를 연결하는 상호접속 구조;
    상기 상호접속 구조가 상기 반도체 기판과 캐리어 기판 사이에 끼여있는 상태로 상기 반도체 기판의 전면에 본딩된 상기 캐리어 기판;
    상기 반도체 기판의 후면 상의 개구로서, 상기 개구는 상기 본딩 영역에 형성되고, 유전체 재료층을 통해 상기 상호접속 구조의 금속 특징부로 연장되며, 상기 금속 특징부 위에 놓이는 상기 유전체 재료층의 유전체 메사를 정의하는 것인, 개구; 및
    상기 본딩 영역에서 상기 반도체 기판의 후면 상의 개구를 부분적으로 채우는 금속층을 포함하고,
    상기 금속층은 상기 상호접속 구조의 금속 특징부와 직접 접촉하고 상기 유전체 메사로 더 연장하는 것인 반도체 구조.
  11. 청구항 10에 있어서, 상기 금속층 상에 안착하며 상기 유전체 메사와 수직으로 정렬된 본딩 볼을 더 포함하고, 상기 방사선 센서는 후면 조명 이미지 센서를 포함하는 것인 반도체 구조.
  12. 청구항 10에 있어서,
    상기 개구는 상기 유전체 재료층의 트렌치를 포함하고;
    상기 트렌치는 제1 부분 및 제2 부분을 포함하고;
    상기 유전체 메사는 상기 트렌치의 제1 부분과 제2 부분 사이에 개재되는 것인 반도체 구조.
  13. 청구항 10에 있어서,
    상기 개구는 상기 유전체 재료층의 제1 트렌치 및 제2 트렌치를 포함하고;
    상기 유전체 메사는 상기 제1 트렌치와 상기 제2 트렌치 사이에 개재되는 것인 반도체 구조.
  14. 청구항 10에 있어서,
    상기 반도체 기판의 후면 상에 배치된 패시베이션층으로서, 개구를 포함하며 상기 유전체 재료층의 개구에 배치되는 것인 패시베이션층을 더 포함하고, 상기 패시베이션층의 개구는 상기 유전체 메사와 정렬되고 상기 유전체 메사를 노출시키는 것인 반도체 구조.
  15. 반도체 디바이스를 제조하는 방법에 있어서,
    디바이스 기판의 전면에 방사선 센서를 형성하고;
    상기 디바이스 기판의 전면 상에 상기 방사선 센서와 연결되는 상호접속 구조를 형성하고;
    상기 디바이스 기판의 후면에 캐리어 기판을 본딩하고;
    상기 디바이스 기판의 후면 상의 유전체 재료층을 에칭하고, 상기 상호접속 구조의 금속 특징부를 노출시키도록 유전체 재료층을 통해 연장하는 개구를 형성함으로써, 상기 개구에 의해 둘러싸인 유전체 재료층의 유전체 메사를 정의하고;
    본딩 패드가 되도록 상기 개구에 그리고 상기 유전체 메사 상에 금속층을 형성하는 것을 포함하고,
    상기 본딩 패드는 상기 개구 내의 상기 금속 특징부와 직접 접촉하는 것인 반도체 디바이스의 제조 방법.
KR1020110094749A 2011-07-07 2011-09-20 본딩 패드 구조를 갖는 후면 조명 센서 및 이의 제조 방법 KR101259724B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/177,686 US8435824B2 (en) 2011-07-07 2011-07-07 Backside illumination sensor having a bonding pad structure and method of making the same
US13/177,686 2011-07-07

Publications (2)

Publication Number Publication Date
KR20130006248A KR20130006248A (ko) 2013-01-16
KR101259724B1 true KR101259724B1 (ko) 2013-04-30

Family

ID=47426393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094749A KR101259724B1 (ko) 2011-07-07 2011-09-20 본딩 패드 구조를 갖는 후면 조명 센서 및 이의 제조 방법

Country Status (6)

Country Link
US (1) US8435824B2 (ko)
JP (1) JP5676528B2 (ko)
KR (1) KR101259724B1 (ko)
CN (1) CN102867832B (ko)
DE (1) DE102011056178B4 (ko)
TW (1) TWI585916B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100012A (ko) * 2019-12-02 2022-07-14 우한 신신 세미컨덕터 메뉴팩처링 컴퍼니 리미티드 반도체 소자 및 이의 제조 방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090128899A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
JP5857399B2 (ja) * 2010-11-12 2016-02-10 ソニー株式会社 固体撮像装置及び電子機器
JP2013069718A (ja) * 2011-09-20 2013-04-18 Toshiba Corp 固体撮像装置
KR20130106619A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8803271B2 (en) * 2012-03-23 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for grounding metal shields in backside illumination image sensor chips
US8765608B2 (en) * 2012-05-01 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming trenches
US8866250B2 (en) * 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US8796805B2 (en) * 2012-09-05 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US8884390B2 (en) 2013-01-30 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination image sensor chips and methods for forming the same
US9252180B2 (en) * 2013-02-08 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad on a back side illuminated image sensor
CN103117290B (zh) * 2013-03-07 2015-08-19 豪威科技(上海)有限公司 背照式cmos影像传感器及其制造方法
US20140252521A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor with Improved Dark Current Performance
US9691809B2 (en) * 2013-03-14 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device
US9059155B2 (en) * 2013-03-14 2015-06-16 Infineon Technologies Austria Ag Chip package and method for manufacturing the same
CN104103511B (zh) * 2013-04-03 2017-03-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US20140326856A1 (en) * 2013-05-06 2014-11-06 Omnivision Technologies, Inc. Integrated circuit stack with low profile contacts
US9123837B2 (en) * 2013-05-31 2015-09-01 Oxford Instruments Analytical Oy Semiconductor detector with radiation shield
NZ715764A (en) * 2013-06-21 2019-08-30 Vortex Innovation Worx Pty Ltd Packaging arrangement
CN104517975B (zh) * 2013-09-27 2017-07-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
JP6200835B2 (ja) 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9281338B2 (en) 2014-04-25 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US9614000B2 (en) * 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
JP6344991B2 (ja) * 2014-06-17 2018-06-20 キヤノン株式会社 撮像装置の製造方法
KR102374110B1 (ko) * 2014-08-22 2022-03-14 삼성전자주식회사 쉴딩 구조를 갖는 이미지 센서
JP6353354B2 (ja) * 2014-12-12 2018-07-04 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
US9748301B2 (en) * 2015-01-09 2017-08-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9536810B1 (en) * 2015-06-12 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Flat pad structure for integrating complementary metal-oxide-semiconductor (CMOS) image sensor processes
US9704827B2 (en) 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
US10038026B2 (en) * 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
US9881884B2 (en) * 2015-08-14 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10833119B2 (en) 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
US9847359B2 (en) 2015-11-17 2017-12-19 Semiconductor Components Industries, Llc Image sensors with improved surface planarity
US10038025B2 (en) 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
CN108346672A (zh) * 2017-01-23 2018-07-31 中芯国际集成电路制造(上海)有限公司 一种背照式图像传感器及其制造方法和电子装置
US10147754B2 (en) 2017-02-22 2018-12-04 Omnivision Technologies, Inc. Backside illuminated image sensor with improved contact area
CN108695173B (zh) * 2017-04-06 2020-05-12 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法
CN107195649B (zh) * 2017-06-06 2019-09-17 豪威科技(上海)有限公司 背照式cmos图像传感器及其制造方法
US10283548B1 (en) * 2017-11-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensors and methods of forming the same
DE102018124940B4 (de) * 2017-11-08 2024-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS-Sensoren und Verfahren zur Bildung derselben
US10985199B2 (en) * 2018-10-31 2021-04-20 Taiwan Semiconductor Manufacturing Company Ltd. Image sensor having stress releasing structure and method of forming same
KR102578569B1 (ko) * 2019-01-22 2023-09-14 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR102581170B1 (ko) * 2019-01-22 2023-09-21 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
CN110767605B (zh) * 2019-11-04 2022-10-18 武汉新芯集成电路制造有限公司 一种金属衬垫的形成方法
US11133251B1 (en) * 2020-03-16 2021-09-28 Nanya Technology Corporation Semiconductor assembly having T-shaped interconnection and method of manufacturing the same
US11502123B2 (en) 2020-04-17 2022-11-15 Taiwan Semiconductor Manufacturing Company Limited Methods for forming image sensor devices
US11869916B2 (en) * 2020-11-13 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for bonding improvement
CN112582277A (zh) * 2020-12-08 2021-03-30 武汉新芯集成电路制造有限公司 半导体器件的加工方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129926A (ja) * 1988-11-09 1990-05-18 Mitsubishi Electric Corp ボンディングパッド形成体
KR20000010306A (ko) * 1998-07-31 2000-02-15 윤종용 표면에 요철이 형성된 본딩 패드를 구비한 반도체 장치
KR20040107442A (ko) * 2003-06-13 2004-12-20 소니 가부시끼 가이샤 반도체 장치 및 그 실장 구조와, 그 제조 방법
JP2008066440A (ja) * 2006-09-06 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
KR100230428B1 (ko) * 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
JP3324581B2 (ja) * 1999-09-21 2002-09-17 日本電気株式会社 固体撮像装置及びその製造方法
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US20030020163A1 (en) * 2001-07-25 2003-01-30 Cheng-Yu Hung Bonding pad structure for copper/low-k dielectric material BEOL process
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
US7659595B2 (en) * 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
DE102008046030A1 (de) * 2007-09-07 2009-06-10 Dongbu Hitek Co., Ltd. Bildsensor und Verfahren zu seiner Herstellung
EP2195837A1 (en) * 2007-10-31 2010-06-16 Agere Systems Inc. Bond pad support structure for semiconductor device
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
US8178980B2 (en) * 2008-02-05 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
US8278152B2 (en) * 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
JP2011003645A (ja) * 2009-06-17 2011-01-06 Sharp Corp 半導体装置およびその製造方法
US8344471B2 (en) 2009-07-29 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
US8502335B2 (en) * 2009-07-29 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AlCu Process
JP2011086709A (ja) * 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129926A (ja) * 1988-11-09 1990-05-18 Mitsubishi Electric Corp ボンディングパッド形成体
KR20000010306A (ko) * 1998-07-31 2000-02-15 윤종용 표면에 요철이 형성된 본딩 패드를 구비한 반도체 장치
KR20040107442A (ko) * 2003-06-13 2004-12-20 소니 가부시끼 가이샤 반도체 장치 및 그 실장 구조와, 그 제조 방법
JP2008066440A (ja) * 2006-09-06 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100012A (ko) * 2019-12-02 2022-07-14 우한 신신 세미컨덕터 메뉴팩처링 컴퍼니 리미티드 반도체 소자 및 이의 제조 방법
KR102662140B1 (ko) * 2019-12-02 2024-05-03 우한 신신 세미컨덕터 메뉴팩처링 컴퍼니 리미티드 반도체 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2013021323A (ja) 2013-01-31
JP5676528B2 (ja) 2015-02-25
CN102867832B (zh) 2016-06-01
US8435824B2 (en) 2013-05-07
DE102011056178A1 (de) 2013-01-10
KR20130006248A (ko) 2013-01-16
CN102867832A (zh) 2013-01-09
TW201304094A (zh) 2013-01-16
US20130009270A1 (en) 2013-01-10
TWI585916B (zh) 2017-06-01
DE102011056178B4 (de) 2016-07-07

Similar Documents

Publication Publication Date Title
KR101259724B1 (ko) 본딩 패드 구조를 갖는 후면 조명 센서 및 이의 제조 방법
US11735619B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US8664736B2 (en) Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same
US9142690B2 (en) Semiconductor device having a bonding pad and shield structure and method of manufacturing the same
US9543355B2 (en) Dark current reduction for back side illuminated image sensor
US8502335B2 (en) CMOS image sensor big via bonding pad application for AlCu Process
US11869916B2 (en) Bond pad structure for bonding improvement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160411

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170412

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180412

Year of fee payment: 6