CN110767605B - 一种金属衬垫的形成方法 - Google Patents
一种金属衬垫的形成方法 Download PDFInfo
- Publication number
- CN110767605B CN110767605B CN201911067318.0A CN201911067318A CN110767605B CN 110767605 B CN110767605 B CN 110767605B CN 201911067318 A CN201911067318 A CN 201911067318A CN 110767605 B CN110767605 B CN 110767605B
- Authority
- CN
- China
- Prior art keywords
- layer
- contact plug
- wafer
- interconnection
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种金属衬垫的形成方法,可以在晶圆上形成金属衬垫,晶圆包括依次层叠的衬底、第一覆盖层和第二覆盖层,第一覆盖层中形成有第一互连层,第二覆盖层中形成有第二互连层,第一互连层和第二互连层之间形成有第一接触塞和第二接触塞,第一接触塞连接第一互连层和第二互连层,第二接触塞的一端连接第一互连层和第二互连层的其中之一,对晶圆进行刻蚀以形成贯穿至第二接触塞的另一端的第一开口,在第一开口中形成金属衬垫,形成的金属衬垫与第二接触塞连接,从而与第一互连层或第二互连层的连接,这样只要一次光刻工艺就可以形成贯穿至第二接触塞的第一开口,从而减少了光刻次数,降低了制造成本。
Description
技术领域
本发明涉及半导体器件及其制造领域,特别涉及一种金属衬垫的形成方法。
背景技术
在半导体集成电路的后段工艺中,最后一层需要形成图形化的金属衬垫,金属衬垫形成于互连层上,为输入/输出(I/O)或者电源/接地信号提供连接,在金属衬垫的基础上可以形成重新布线层以满足封装的需求。
金属衬垫是半导体集成芯片的最表层互连,目前,在形成的过程中,需要对晶圆进行刻蚀形成开口和开口底部贯穿至互连层的连接孔,再进行金属材料的填充,从而形成金属衬垫和金属衬垫底部的接触塞,通过接触塞实现金属衬垫和互连层的连接,因此需要通过两块掩模版和两次光刻及刻蚀工艺,导致半导体器件的制造成本较高,因此,需要进一步的降低制造成本,提高生产率及生产竞争力。
发明内容
有鉴于此,本发明的目的在于提供一种半导体器件的制造方法,降低了制造成本。
为实现上述目的,本发明有如下技术方案:
本申请实施例提供了一种半导体器件的制造方法,包括:
提供晶圆,所述晶圆包括依次层叠的衬底、第一覆盖层和第二覆盖层,所述第一覆盖层中形成有第一互连层,所述第二覆盖层中形成有第二互连层,所述第一互连层和所述第二互连层之间形成有第一接触塞和第二接触塞,所述第一接触塞连接所述第一互连层和所述第二互连层,所述第二接触塞的一端连接所述第一互连层和所述第二互连层的其中之一;
对所述晶圆进行刻蚀以形成贯穿至所述第二接触塞的另一端的第一开口;
在所述第一开口中形成金属衬垫。
可选的,若所述第二接触塞的一端连接所述第二互连层,所述对所述晶圆进行刻蚀以形成贯穿至所述第二接触塞的另一端的第一开口,包括:
在所述衬底未形成有所述第一覆盖层的表面,形成图案化的硬掩膜层;
以所述硬掩膜层为掩蔽对所述晶圆进行刻蚀,以形成贯穿至所述第二接触塞的另一端的第一开口。
可选的,所述第二覆盖层上还形成有键合层,则所述对所述晶圆进行刻蚀以形成贯穿至所述第二接触塞的第一开口之前,所述方法还包括:
利用所述键合层,将所述晶圆与其他晶圆键合。
可选的,所述第二互连层包括相互连接的多层子连接层,所述第二接触塞与所述子连接层的其中之一连接。
可选的,若所述第二接触塞的第一端连接所述第一互连层,所述对所述晶圆进行刻蚀以形成贯穿至所述第二接触塞的另一端的第一开口,包括:
在所述第二覆盖层上形成图案化的保护层;
以所述保护层为掩蔽对所述晶圆进行刻蚀,以形成贯穿至所述第二接触塞的另一端的第一开口。
可选的,所述第一互连层包括相互连接的多层子连接层,所述第二接触塞与所述子连接层的其中之一连接。
可选的,所述衬底未形成有所述第一覆盖层的表面上还形成有键合层,则所述对所述晶圆进行刻蚀以形成贯穿至所述第二接触塞的第一开口之前,所述方法还包括:
利用所述键合层,将所述晶圆与其他晶圆键合。
可选的,所述第一开口的侧壁上形成有第一扩散阻挡层。
可选的,所述第一覆盖层和所述第二覆盖层之间形成有第二扩散阻挡层。
可选的,所述金属衬垫为铝或铜。
可选的,所述第一覆盖层包括氮化硅和氟硅酸盐玻璃的叠层,所述第二覆盖层包括氮化硅和氟硅酸盐玻璃的叠层。
可选的,所述第一接触塞和所述第二接触塞是同时形成的。
本发明实施例提供的一种金属衬垫的形成方法,可以在晶圆上形成金属衬垫,晶圆包括依次层叠的衬底、第一覆盖层和第二覆盖层,第一覆盖层中形成有第一互连层,第二覆盖层中形成有第二互连层,第一互连层和第二互连层之间形成有第一接触塞和第二接触塞,第一接触塞连接第一互连层和第二互连层,第二接触塞的一端连接第一互连层和第二互连层的其中之一,则可以对晶圆进行刻蚀以形成贯穿至第二接触塞的另一端的第一开口,在第一开口中形成金属衬垫,形成的金属衬垫与第二接触塞连接,从而与第一互连层或第二互连层的连接。也就是说,在本申请实施例中,在形成连接第一互连层和第二互连层之间的第一接触塞时,可以同时形成连接第一互连层或第二互连层的第二接触塞,这样只要一次光刻工艺就可以在形成贯穿至第二接触塞的第一开口,从而在第一开口中形成金属衬垫,减少了在形成金属衬垫过程中的光刻次数,降低了制造成本,提高了生产率及生产竞争力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1示出了本发明实施例中金属衬垫的形成方法的流程示意图;
图2-13示出了本发明实施例的制造方法形成金属衬垫过程中半导体器件的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其它不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述,在形成金属衬垫的过程中,可以对晶圆进行刻蚀形成开口和开口底部贯穿至互连层的连接孔,再进行金属材料的填充,填充有金属材料的连接孔作为接触塞,填充有金属材料的开口作为金属衬垫,接触塞可以连接金属衬垫和互连层,从而实现晶圆中互连层的电接入。
然而,在对晶圆进行刻蚀形成开口和开口底部贯穿至互连层的连接孔时,需要通过两块掩模版和两次光刻及刻蚀工艺,来分别形成开口和连接孔,导致半导体器件的制造成本较高。
基于以上技术问题,本申请实施例提供了一种金属衬垫的形成方法,可以在晶圆上形成金属衬垫,晶圆包括依次层叠的衬底、第一覆盖层和第二覆盖层,第一覆盖层中形成有第一互连层,第二覆盖层中形成有第二互连层,第一互连层和第二互连层之间形成有第一接触塞和第二接触塞,第一接触塞连接第一互连层和第二互连层,第二接触塞的一端连接第一互连层和第二互连层的其中之一,则可以对晶圆进行刻蚀以形成贯穿至第二接触塞的另一端的第一开口,在第一开口中形成金属衬垫,形成的金属衬垫与第二接触塞连接,从而与第一互连层或第二互连层连接。也就是说,在本申请实施例中,在形成连接第一互连层和第二互连层之间的第一接触塞时,可以同时形成连接第一互连层或第二互连层的第二接触塞,这样只要一次光刻工艺就可以形成贯穿至第二接触塞的第一开口,从而在第一开口中形成金属衬垫,减少了在形成金属衬垫过程中的光刻次数,降低了制造成本,提高了生产率及生产竞争力。
为了更好地理解本申请的技术方案和技术效果,以下将结合流程图1和附图2-13,对具体的实施例进行详细的描述。
参考图1所示,为本申请实施例提供的一种金属衬垫的形成方法的流程图,可以包括以下步骤:
S101,提供晶圆,该晶圆包括依次层叠的衬底100、第一覆盖层120、122和第二覆盖层150、152,其中第一覆盖层120、122中形成有第一互连层124,第二覆盖层150、152中形成有第二互连层154,第一互连层124和第二互连层154之间形成有第一接触塞153和第二接触塞155,参考图2和图8所示。
在本申请实施例中,衬底100为半导体衬底,例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅,Silicon On Insulator)或GeOI(绝缘体上锗,Germanium OnInsulator)等。在其他实施例中,衬底100还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等,还可以为其他外延结构,例如SGeOI(绝缘体上锗硅)等。在本实施例中,该衬底100可以为硅衬底。
需要说明的是,在衬底100上已经形成有器件结构的一部分,该部分器件结构由层间介质层110覆盖,该层间介质层110可以为氧化硅,器件结构可以为MOS器件、存储器件、传感器器件和/或其他无源器件。
在衬底100上可以形成有第一覆盖层120、122,在第一覆盖层120、122中形成有第一互连层124。第一覆盖层120、122可以为单层或多层结构的介质材料,用于隔离第一互连层124。在本实施例中,第一覆盖层为多层结构,包括氮化硅层120及其上的氟硅酸盐玻璃(Fluorinated Silicate Glass,FSG)122的叠层。
第一互连层124用于连接衬底100上的器件结构,第一互连层124可以包括多层,第一互连层124包括接触塞、过孔或连接层,第一互连层124可以为金属材料,例如可以为钨、铝、铜等。在本申请实施例的图示中,仅图示出位于第一覆盖层120、122顶层的连接层,此处仅是为了简化附图,可以理解的是,此处仅为示例,在不同的设计和应用中,可以根据需要形成所需层数的第一互连层124。
在第一覆盖层120、122上形成有第二覆盖层150、152,在第二覆盖层中形成有第二互连层154。第二覆盖层150、152可以为单层或多层结构的介质材料,用于隔离第二互连层154。在本实施例中,第二覆盖层为多层结构,包括氮化硅层150及其上的氟硅酸盐玻璃(Fluorinated Silicate Glass,FSG)152的叠层。第一覆盖层120、122和第二覆盖层150、152之间还可以形成器件结构的另一部分,该部分器件结构由层间介质层140覆盖,该层间介质层140可以为氧化硅。
第二互连层154通过与第一互连层124连接,来连接衬底100上的器件结构,第二互连层154可以包括多层,第二互连层包括接触塞、过孔或连接层,第二互连层154可以为金属材料,例如可以为钨、铝、铜等。为了简化附图,本申请实施例的图示中,仅图示出位于第二覆盖层150、152顶层的连接层,可以理解的是,此处仅为示例,在不同的设计和应用中,可以根据需要形成所需层数的第二互连层154。
第二互连层154和第一互连层124之间,形成有第一接触塞153和第二接触塞155,其中第一接触塞153连接第一互连层124和第二互连层154,第二接触塞155的一端连接第一互连层124和第二互连层154的其中之一,第二接触塞155是额外设置的接触塞,用于后续的金属衬垫接触。参考图2所示,第二接触塞155的一端连接第二互连层154,参考图8所示,第二接触塞155的一端连接第一互连层124。
具体的,第一互连层124可以为一层结构,也可以为多层结构,例如包括一层或多层子连接层,第二互连层154可以为一层结构,也可以为多层结构,例如包括一层或多层子连接层。第一接触塞153可以连接第一互连层124中的任一子连接层,以及第二互连层154中的任一子连接层,也就是说,在晶圆包括多层子连接层时,第一接触塞153可以是晶圆的多层子连接层中相邻子连接层或不相邻子连接层之间的接触塞,同样,第二接触塞155的一端也可以连接第一互连层124和第二互连层中的任一子连接层。
举例来说,第一互连层124包括1层子连接层,第二互连层154包括2层子连接层,则第一接触塞153可以为第1层子连接层和第2层子连接层之间的接触塞,第二接触塞155的一端可以与第1层子连接层连接,也可以与第2层子连接层连接;第一互连层124包括2层子连接层,第二互连层154包括1层子连接层,则第一接触塞153为第2层子连接层和第3层子连接层之间的接触塞,第二接触塞155的一端可以与第2层子连接层连接,也可以与第3层子连接层连接。
为了实现第二接触塞155的一端连接第一互连层124和第二互连层154的其中之一,在垂直衬底表面的方向上,与形成第二接触塞155的区域相对的区域中仅形成有与第二接触塞155的一端连接的互连层,该互连层可以位于第二接触塞155的上方或下方,这样在后续刻蚀过程中,不会对其他互连层造成影响。
参考图2所示,在垂直衬底表面的方向上,与形成第二接触塞155的区域相对的区域中,仅形成有第二互连层154,而未形成有第一互连层124,第二接触塞155的一端与第二互连层154连接,第二互连层154位于第二接触塞的上方。当然,若第二互连层154包括多层子连接层,该区域中仅形成有与第二接触塞155的一端连接的子连接层,在此不做图示说明。
参考图8所示,在垂直衬底表面的方向上,与形成第二接触塞155的区域相对的区域中,仅形成有第一互连层124,而未形成有第二互连层154,第二接触塞155的一端与第一互连层124连接,第二接触塞155位于第一互连层124的上方。当然,若第一互连层124包括多层子连接层,该区域中仅形成有与第二接触塞155的一端连接的子连接层,在此不做图示说明。
在本申请实施例中,第一接触塞153和第二接触塞155形成于第一互连层124和第二互连层154之间,可以同时形成,这样不会因为额外设置第二接触塞155而增加光刻和刻蚀步骤,第一接触塞153和第二接触塞155可以有相同的深度。在形成第一接触塞153和第二接触塞155时,可以对第二覆盖层150、152,或第二覆盖层150、152和部分第一覆盖层120、122,进行刻蚀形成第一连接孔和第二连接孔,在第一连接孔和第二连接孔中填充金属材料,从而形成第一接触塞153和第二接触塞155。
其中,第一接触塞153对应的第一连接孔可以贯穿至第一互连层124,在第二接触塞155的一端与第一互连层124连接的情况下,第二连接孔可以贯穿至第一互连层124,在第二接触塞155的一端与第二互连层154连接的情况下,第二连接孔可以贯穿至第一覆盖层120、122中未形成有第一互连层124的区域。在形成第一接触塞153和第二接触塞155后,若形成的第二接触塞155的一端已与第一互连层124连接,则在第一接触塞153上方形成第二互连层154,而在第二接触塞155上方不再形成第二互连层154;若形成的第二接触塞155未与第一互连层124连接,则在第一接触塞153和第二接触塞155上方均形成第二互连层154,以使第二接触塞155与第二互连层154连接。
若第一覆盖层120、122和第二覆盖层150、152之间形成有层间介质层140,在形成第一连接孔和第二连接孔时,还可以对层间介质层140进行刻蚀,从而形成第一连接孔和第二连接孔。
在第一覆盖层120、122和第二覆盖层150、152之间,还可以进一步形成有第二扩散阻挡层130,该第二扩散阻挡层130覆盖了第一覆盖层120、122以及第一互连层124,可以避免后续刻蚀过程中金属材料的第一互连层124的溅射以及扩散。具体的,可以在第一覆盖层120、122上沉积第二扩散阻挡层130,在形成第二扩散阻挡层130后,在第二扩散阻挡层130上形成第二覆盖层150、152。在一个具体的示例中,第二扩散阻挡层130的材料可以为氮化硅。这种情况下,形成第一连接孔和第二连接孔时,还可以对第二扩散阻挡层130进行刻蚀,从而形成第一连接孔和第二连接孔。
图2和8分别示出了第二接触塞与第一和第二互连层连接的情况,第二接触塞与哪一互连层连接取决于哪一互连层可以实现电路的主要功能。本申请中的实施例是根据提供晶圆的类型确定互连层的功能,从而选择与第二接触塞连接的互连层,与第二接触塞连接的第一互连层或第二互连层可以实现电路的主要功能。
S102,对晶圆进行刻蚀以形成贯穿至第二接触塞155的第一开口170/190,参考图3-图6,以及图9-图12。
在晶圆中形成第一互连层124和第二互连层154后,可以对晶圆进行刻蚀,以形成贯穿至第二接触塞155的另一端的第一开口170/190。通常来说,在对晶圆的刻蚀中,不会对晶圆中的互连层进行刻蚀,因此若第二接触塞155的一端与互连层连接,则可以从第二接触塞的另一端方向对晶圆进行刻蚀,从而形成贯穿至第二接触塞的另一端的第一开口170/190。
作为一种可能的实施方式,第二接触塞的一端与第二互连层154连接,则第二接触塞155未与互连层连接的另一端更接近衬底100,因此可以翻转晶圆,而从衬底100对晶圆进行刻蚀,从而形成贯穿至第二接触塞155的另一端的第一开口170。具体的,可以在衬底的未形成有第一覆盖层120、122的表面,形成图案化的硬掩膜层160,以硬掩膜层160为掩蔽对晶圆进行刻蚀。
具体实施时,可以在衬底100的未形成有第一覆盖层的表面沉积硬掩膜层160,硬掩膜层160可以是氧化硅层,参考图3所示。在硬掩膜层160上形成光刻胶层,利用光刻技术,包括烘烤、曝光、显影等步骤,将掩模版中的图案转移到光刻胶层中,再将光刻胶层中的图案转移到硬掩膜层160中,从而形成图案化的硬掩膜层160。
以图案化的硬掩膜层160为掩蔽,可以直接进行晶圆的刻蚀,以形成贯穿至第二接触塞的另一端的第一开口170(图未示出具体流程)。具体的,可以依次进行衬底100和第一覆盖层120、122的刻蚀,或者依次进行衬底100、层间介质层110、第一覆盖层120、122和第二扩散阻挡层130的刻蚀,直到形成的第一开口贯穿至第二接触塞155的另一端。之后,还可以在第一开口的侧壁上形成第一扩散阻挡层,用于避免后续刻蚀过程中金属材料的第二接触塞的溅射以及扩散。具体的,可以沉积第一扩散阻挡层,去除第一开口底部的第一扩散阻挡层,从而形成侧壁上有第一扩散阻挡层的、贯穿至第二接触塞的第一开口。在一个具体的示例中,第一扩散阻挡层的材料可以为二氧化硅。
以图案化的硬掩膜层160为掩蔽,也可以对晶圆进行刻蚀,先形成底部有部分第一覆盖层122的第二开口170’,参考图4所示,这样第一覆盖层122可以对其下的第二接触塞155起到保护作用。在第二开口170’中形成第一扩散阻挡层172,用于避免后续刻蚀过程中金属材料的第二接触塞155的溅射以及扩散,参考图5所示。去除第二开口170’底部的第一扩散阻挡层172和第一覆盖层122,形成侧壁上有第一扩散阻挡层172的、贯穿至第二接触塞155的另一端的第一开口170,参图6所示。
作为另一种可能的实施方式,第二接触塞155的一端与第一互连层124连接,则第二接触塞155未与互连层连接的另一端更远离衬底100,因此可以从第二覆盖层150、152侧对晶圆进行刻蚀,从而形成贯穿至第二接触塞155的另一端的第一开口190。具体的,可以在第二覆盖层150、152上形成图案化的保护层180,以图案化的保护层180为掩蔽对晶圆进行刻蚀。
具体实施时,可以在第二覆盖层152上沉积保护层180,保护层180可以是二氧化硅,参考图9所示。在保护层180上形成光刻胶层,利用光刻技术,包括烘烤、曝光、显影等步骤,将掩模版中的图案转移到光刻胶层中,再将光刻胶层中的图案转移到保护层180中,从而形成图案化的保护层180。
以图案化的保护层180为掩蔽,可以直接进行晶圆的刻蚀,以形成贯穿至第二接触塞的另一端的第一开口190(图未示出具体流程)。具体的,可以进行第二覆盖层150、152的刻蚀,或者依次进行第二覆盖层150、152和层间介质层140的刻蚀,直到形成的第一开口贯穿至第二接触塞的另一端。之后,还可以在第一开口的侧壁上形成第一扩散阻挡层,用于避免后续刻蚀过程中金属材料的第二接触塞的溅射以及扩散。具体的,可以沉积第一扩散阻挡层,去除第一开口底部的第一扩散阻挡层,从而形成侧壁上有第一扩散阻挡层的、贯穿至第二接触塞的第一开口。在一个具体的实例中,第一扩散阻挡层的材料可以为二氧化硅。
以图案化的保护层180为掩蔽,也可以对晶圆进行刻蚀,先形成底部有部分部分层间介质层140或第二覆盖层150的第二开口190’,参考图10所示,这样层间介质层140或第二覆盖层150可以对其下的第二接触塞155起到保护作用。在第二开口190’中形成第一扩散阻挡层192,用于避免后续刻蚀过程中金属材料的第二接触塞155的溅射以及扩散,参考图11所示。去除第二开口190’底部的第一扩散阻挡层192、以及层间介质层140或第二覆盖层150,形成侧壁上有第一扩散阻挡层192的、贯穿至第二接触塞155的另一端的第一开口190,参图12所示。
需要说明的是,在形成第二互连层154后,已经完成了该晶圆的初步制造,第一开口170/190的形成意味着晶圆开始进入封装工艺,因此在形成第一开口170/190之前,还可以将该晶圆与其他晶圆键合,在键合后对该晶圆进行刻蚀以形成第一开口170/190。可以理解的是,该晶圆中键合面和形成第一开口170/190的面不同。
例如,第二接触塞155的一端与第二互连层154连接,则第二接触塞155未与互连层连接的另一端更接近衬底100,因此可以从衬底100对晶圆进行刻蚀,从而形成贯穿至第二接触塞155的另一端的第一开口170,则在此之前,还可以在第二覆盖层152上形成键合层,利用该键合层实现该晶圆和其他晶圆的键合。键合层可以是键合用氧化硅(bondingoxide),也可以是NDC(Nitrogen doped Silicon Carbide,掺氮碳化硅)。
又例如,第二接触塞155的一端与第一互连层124连接,则第二接触塞155未与互连层连接的另一端更远离衬底100,因此可以从第二覆盖层152侧对晶圆进行刻蚀,从而形成贯穿至第二接触塞155的另一端的第一开口190,则在此之前,还可以在衬底100未形成有第一覆盖层的表面形成键合层,利用该键合层实现该晶圆和其他晶圆的键合。键合层可以是键合用氧化硅(bonding oxide),也可以是NDC(Nitrogen doped Silicon Carbide,掺碳的氮化硅)。
S103,在第一开口170/190中形成金属衬垫174/194,参考图7和图13。
在本申请实施例中,形成的第一开口170/190是贯穿至第二接触塞155的另一端的,因此在第一开口170/190中形成的金属衬垫174/194与第二接触塞155的另一端连接。参考图7所示,形成的金属衬垫174通过第二接触塞155与第二互连层154连接,而第二互连层154通过第一接触塞153与第一互连层124连接,则金属衬垫174与第一互连层124和第二互连层154均实现了连接;参考图13所示,形成的金属衬垫194通过第二接触塞155与第一互连层124连接,而第一互连层124通过第一接触塞153与第二互连层154连接,则金属衬垫194与第一互连层124和第二互连层154均实现了连接。
在第一开口170/190形成金属衬垫174/194,可以通过沉积形成,金属衬垫174/194可以是金属材料,例如可以是铝或铜。
可以理解的是,金属衬垫与第一互连层和第二互连层连接,实现了对晶圆的电接入,与金属衬垫通过第二接触塞连接的互连层为直接接收来自金属衬垫的信号的互连层,则可以选择较为重要的互连层与第二接触塞连接,或者选择与较为重要的互连层靠近的互连层,与第二接触塞连接,从而在形成金属衬垫后,降低电路整体的RC(ResistanceCapacity,电阻电容)延迟,较为重要的互连层例如可以实现控制功能的互连层。在本申请实施例中,与第二接触塞连接的第一互连层或第二互连层可以实现电路主要功能,信号可以从实现电路主要功能的互连层中直接到达金属衬垫,可以减少RC延迟,简化布线设计。
本申请实施例提供了一种金属衬垫的形成方法,可以在晶圆上形成金属衬垫,晶圆包括依次层叠的衬底、第一覆盖层和第二覆盖层,第一覆盖层中形成有第一互连层,第二覆盖层中形成有第二互连层,第一互连层和第二互连层之间形成有第一接触塞和第二接触塞,第一接触塞连接第一互连层和第二互连层,第二接触塞的一端连接第一互连层和第二互连层的其中之一,则可以对晶圆进行刻蚀以形成贯穿至第二接触塞的另一端的第一开口,在第一开口中形成金属衬垫,形成的金属衬垫与第二接触塞连接,从而与第一互连层或第二互连层的连接。也就是说,在本申请实施例中,在形成连接第一互连层和第二互连层之间的第一接触塞时,可以同时形成连接第一互连层或第二互连层的第二接触塞,这样只要一次光刻工艺就可以在形成贯穿至第二接触塞的第一开口,从而在第一开口中形成金属衬垫,减少了在形成金属衬垫过程中的光刻次数,降低了制造成本,提高了生产率及生产竞争力。
以上所述仅是本发明的优选实施方式,虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种金属衬垫的形成方法,其特征在于,所述方法包括:
提供晶圆,所述晶圆包括依次层叠的衬底、第一覆盖层和第二覆盖层,所述第一覆盖层中形成有第一互连层,所述第二覆盖层中形成有第二互连层,所述第一互连层和所述第二互连层之间形成有第一接触塞和第二接触塞,所述第一接触塞连接所述第一互连层和所述第二互连层,所述第二接触塞的一端连接所述第一互连层和所述第二互连层的其中之一,所述第二接触塞与所述第一接触塞通过一次刻蚀同时形成;
对所述晶圆进行刻蚀以形成贯穿至所述第二接触塞的另一端的第一开口,所述第二接触塞的另一端与金属衬垫连接;
在所述第一开口中形成所述金属衬垫;
其中,所述第二接触塞为连接孔填充金属材料形成;所述第二接触塞为所述金属衬垫底部贯穿至所述第一互连层和所述第二互连层的其中之一的接触塞,在垂直衬底表面的方向上,与形成所述第二接触塞的区域相对的区域中仅形成有与所述第二接触塞的一端连接的互连层。
2.根据权利要求1所述的方法,其特征在于,若所述第二接触塞的一端连接所述第二互连层,所述对所述晶圆进行刻蚀以形成贯穿至所述第二接触塞的另一端的第一开口,包括:
在所述衬底未形成有所述第一覆盖层的表面,形成图案化的硬掩膜层;
以所述硬掩膜层为掩蔽对所述晶圆进行刻蚀,以形成贯穿至所述第二接触塞的另一端的第一开口。
3.根据权利要求2所述的方法,其特征在于,所述第二覆盖层上还形成有键合层,则所述对所述晶圆进行刻蚀以形成贯穿至所述第二接触塞的第一开口之前,所述方法还包括:
利用所述键合层,将所述晶圆与其他晶圆键合。
4.根据权利要求2所述的方法,其特征在于,所述第二互连层包括相互连接的多层子连接层,所述第二接触塞与所述子连接层的其中之一连接。
5.根据权利要求1所述的方法,其特征在于,若所述第二接触塞的一端连接所述第一互连层,所述对所述晶圆进行刻蚀以形成贯穿至所述第二接触塞的另一端的第一开口,包括:
在所述第二覆盖层上形成图案化的保护层;
以所述保护层为掩蔽对所述晶圆进行刻蚀,以形成贯穿至所述第二接触塞的另一端的第一开口。
6.根据权利要求5所述的方法,其特征在于,所述第一互连层包括相互连接的多层子连接层,所述第二接触塞与所述子连接层的其中之一连接。
7.根据权利要求5所述的方法,其特征在于,所述衬底未形成有所述第一覆盖层的表面上还形成有键合层,则所述对所述晶圆进行刻蚀以形成贯穿至所述第二接触塞的第一开口之前,所述方法还包括:
利用所述键合层,将所述晶圆与其他晶圆键合。
8.根据权利要求1-7任意一项所述的方法,其特征在于,所述第一开口的侧壁上形成有第一扩散阻挡层。
9.根据权利要求1-7任意一项所述的方法,其特征在于,所述第一覆盖层和所述第二覆盖层之间形成有第二扩散阻挡层。
10.根据权利要求1-7任意一项所述的方法,其特征在于,所述金属衬垫为铝或铜。
11.根据权利要求1-7任意一项所述的方法,其特征在于,所述第一覆盖层包括氮化硅和氟硅酸盐玻璃的叠层,所述第二覆盖层包括氮化硅和氟硅酸盐玻璃的叠层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911067318.0A CN110767605B (zh) | 2019-11-04 | 2019-11-04 | 一种金属衬垫的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911067318.0A CN110767605B (zh) | 2019-11-04 | 2019-11-04 | 一种金属衬垫的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110767605A CN110767605A (zh) | 2020-02-07 |
CN110767605B true CN110767605B (zh) | 2022-10-18 |
Family
ID=69336082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911067318.0A Active CN110767605B (zh) | 2019-11-04 | 2019-11-04 | 一种金属衬垫的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110767605B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102867832A (zh) * | 2011-07-07 | 2013-01-09 | 台湾积体电路制造股份有限公司 | 具有接合焊盘结构的背照式传感器及其制造方法 |
CN103545275A (zh) * | 2012-07-12 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔封装结构及形成方法 |
CN104867865A (zh) * | 2015-03-31 | 2015-08-26 | 武汉新芯集成电路制造有限公司 | 一种晶圆三维集成引线工艺 |
CN109192718A (zh) * | 2018-08-28 | 2019-01-11 | 武汉新芯集成电路制造有限公司 | 多晶圆键合结构及键合方法 |
CN110289221A (zh) * | 2019-06-25 | 2019-09-27 | 武汉新芯集成电路制造有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8502389B2 (en) * | 2011-08-08 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor and method for forming the same |
US9142488B2 (en) * | 2013-05-30 | 2015-09-22 | International Business Machines Corporation | Manganese oxide hard mask for etching dielectric materials |
-
2019
- 2019-11-04 CN CN201911067318.0A patent/CN110767605B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102867832A (zh) * | 2011-07-07 | 2013-01-09 | 台湾积体电路制造股份有限公司 | 具有接合焊盘结构的背照式传感器及其制造方法 |
CN103545275A (zh) * | 2012-07-12 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔封装结构及形成方法 |
CN104867865A (zh) * | 2015-03-31 | 2015-08-26 | 武汉新芯集成电路制造有限公司 | 一种晶圆三维集成引线工艺 |
CN109192718A (zh) * | 2018-08-28 | 2019-01-11 | 武汉新芯集成电路制造有限公司 | 多晶圆键合结构及键合方法 |
CN110289221A (zh) * | 2019-06-25 | 2019-09-27 | 武汉新芯集成电路制造有限公司 | 一种半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110767605A (zh) | 2020-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673154B2 (en) | Semiconductor device | |
KR102658192B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US7173327B2 (en) | Clock distribution networks and conductive lines in semiconductor integrated circuits | |
US10867969B2 (en) | Multi-wafer stacking structure and fabrication method thereof | |
KR101645825B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
CN106033741B (zh) | 金属内连线结构及其制作方法 | |
CN104425453A (zh) | 3dic互连装置和方法 | |
US20180130699A1 (en) | Skip via structures | |
CN110323181B (zh) | 一种半导体器件的制造方法 | |
CN111244057B (zh) | 一种键合结构及其制造方法 | |
CN110767605B (zh) | 一种金属衬垫的形成方法 | |
US9059110B2 (en) | Reduction of fluorine contamination of bond pads of semiconductor devices | |
US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
CN113035880B (zh) | 存储器及其制备方法 | |
CN110246799B (zh) | 连接结构及其制造方法、半导体器件 | |
KR102029915B1 (ko) | 솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법 | |
CN112151443A (zh) | 一种半导体器件的制造方法 | |
KR100922550B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
CN113345857A (zh) | 半导体元件及其制备方法 | |
CN113948450A (zh) | 半导体结构及其制造方法 | |
KR20090070442A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |