CN113948450A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN113948450A
CN113948450A CN202110802419.9A CN202110802419A CN113948450A CN 113948450 A CN113948450 A CN 113948450A CN 202110802419 A CN202110802419 A CN 202110802419A CN 113948450 A CN113948450 A CN 113948450A
Authority
CN
China
Prior art keywords
metallization structure
dielectric layer
semiconductor wafer
top metallization
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110802419.9A
Other languages
English (en)
Inventor
康庭慈
丘世仰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN113948450A publication Critical patent/CN113948450A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体结构的制造方法，包括以下步骤：提供第一半导体晶圆，其中第一半导体晶圆包括第一介电层及嵌入第一介电层内的至少一第一顶部金属化结构，且第一介电层的顶面比第一顶部金属化结构高出第一距离；提供第二半导体晶圆，其中第二半导体晶圆包括第二介电层及嵌入第二介电层内的至少一第二顶部金属化结构，且第二顶部金属化结构的顶面比第二介电层的顶面高出第二距离；以及混合接合第一半导体晶圆及第二半导体晶圆。借此，第一顶部金属化结构与第二顶部金属化结构之间的接合可准确且紧密，并且在两者之间不会产生任何空隙，从而可很好地实现第一半导体晶圆与第二半导体晶圆之间的高接合强度。

Description

半导体结构及其制造方法
技术领域
本揭露有关于一种半导体结构及一种半导体结构的制造方法。
背景技术
半导体装置用于各种电子应用，例如个人计算机、手机、数字相机和其他电子设备。通常通过在半导体基板上依序沉积绝缘或介电层、导电层和半导体材料层，并使用光刻工艺对各种材料层进行图案化，以于其上方形成电路部件和元件来制造半导体装置。半导体产业通过不断减小最小特征尺寸以不断提高各种电子元件(例如晶体管、二极管、电阻器、电容器等)的积体密度，其允许于给定区域中集成更多部件。这些更小的电子部件也需要更小的封装，其比过去的封装占用更少的面积。
三维集成电路(3DIC)是半导体封装的最新发展，其中多个半导体晶粒彼此堆叠，例如层叠封装(package-on-package，POP)和系统级封装(system-in-package，SIP)封装技术。一些3DIC是通过在半导体晶圆级上在晶粒上放置晶粒来制备的。3DIC提供了更高的积体密度和其他优势，例如更快的速度和更高的带宽，这是因为堆栈晶粒之间的互连长度减少。然而与3DIC相关的挑战仍然很多。
发明内容
本揭露总体上涉及一种半导体结构及半导体结构的制造方法。
根据本揭露的一实施例，制造半导体结构的方法包括以下步骤：提供第一半导体晶圆，其中第一半导体晶圆包括第一介电层及嵌入第一介电层内的至少一第一顶部金属化结构，且第一介电层的顶面比第一顶部金属化结构高出第一距离；提供第二半导体晶圆，其中第二半导体晶圆包括第二介电层及嵌入第二介电层内的至少一第二顶部金属化结构，且第二顶部金属化结构的顶面比第二介电层的顶面高出第二距离；以及混合接合第一半导体晶圆及第二半导体晶圆。
在本揭露的一些实施例中，第二距离小于第一距离。
在本揭露的一些实施例中，第一距离与第二距离之间的差值至少部分地取决于第一顶部金属化结构及第二顶部金属化结构的传导热膨胀系数。
在本揭露的一些实施例中，制造半导体结构的方法还包括：将第一半导体晶圆垂直放置在第二半导体晶圆上，使得第一介电层在与第二介电层接触的同时，在第一顶部金属化结构及第二顶部金属化结构之间留有间隙。
在本揭露的一些实施例中，第一距离减去第二距离等于间隙的垂直长度。
在本揭露的一些实施例中，混合接合第一半导体晶圆及第二半导体晶圆包括：执行退火工艺，使得第一顶部金属化结构及第二顶部金属化结构经历热膨胀以填充间隙。
在本揭露的一些实施例中，提供第一半导体晶圆包括：在第一半导体晶圆内形成蚀刻停止层；以及在蚀刻停止层上垂直形成第一介电层及第一顶部金属化结构。
在本揭露的一些实施例中，提供第一半导体晶圆包括：形成垂直贯穿第一介电层的至少一凹槽，使得蚀刻停止层的一部分露出；以及以第一顶部金属化结构填充凹槽。
在本揭露的一些实施例中，提供第一半导体晶圆包括：使第一顶部金属化结构凹陷至低于第一介电层的顶面。
在本揭露的一些实施例中，提供第一半导体晶圆包括：形成垂直贯穿蚀刻停止层的至少一导电插塞。
在本揭露的一些实施例中，提供第二半导体晶圆包括：在第二介电层上垂直形成蚀刻停止层，其中蚀刻停止层的厚度大致上等于第二距离。
在本揭露的一些实施例中，提供第二半导体晶圆包括：形成至少一凹槽垂直贯穿蚀刻停止层及第二介电层；以及以第二顶部金属化结构填充凹槽，使得第二顶部金属化结构的顶面与蚀刻停止层的顶面大致上共平面。
在本揭露的一些实施例中，提供第二半导体晶圆包括：去除蚀刻停止层，使得第二顶部金属化结构的侧壁的一部分露出。
根据本揭露的一实施例，一种半导体结构，包括下介电层、至少一下金属化结构、上介电层及至少一上金属化结构。下金属化结构嵌入下介电层内。上介电层与下介电层形成介电对介电接合。上金属化结构嵌入上介电层内，并与下金属化结构形成金属对金属接合，且介电对介电接合及金属对金属接合位于不同水平面。
根据本揭露的一实施例，金属对金属接合被上介电层横向包围。
根据本揭露的一实施例，下金属化结构及上金属化结构包括相同材料。
根据本揭露的一实施例，半导体结构还包括蚀刻停止层，于上介电层及上金属化结构上方横向延伸。
根据本揭露的一实施例，半导体结构还包括至少一导电插塞，垂直贯穿蚀刻停止层并与上金属化结构接触。
根据本揭露的一实施例，半导体结构，还包括至少一顶部金属化结构，并且该导电插塞垂直设置在该顶部金属化结构与该上金属化结构之间。
根据本揭露的一实施例，半导体结构，还包括至少一底部金属化结构及垂直设置在该下金属化结构与该底部金属化结构之间的至少一导电插塞。
根据本揭露的前述实施例可知，由于第一顶部金属化结构的顶面比第一介电层的顶面低了第一距离，并且第二顶部金属化结构的顶面比第二介电层的顶面高出第二距离，因此为第一顶部金属化结构及第二顶部金属化结构保留了在混合接合工艺中经历热膨胀的间隙。如此一来，第一顶部金属化结构与第二顶部金属化结构之间的接合可准确且紧密，并且在两者之间不会产生任何空隙，从而可很好地实现第一半导体晶圆与第二半导体晶圆之间的高接合强度。此外，通过此工艺制造而得的半导体结构可包括第一介电层与第二介电层之间的第一界面以及第一顶部金属化结构与第二顶部金属化结构之间的第二界面，其中第一界面及第二顶部金属化结构垂直地位于不同水平面。
附图说明
通过阅读以下对于实施例的详细叙述，并参考以下附图，可更全面地理解本揭露：
图1为根据本揭露的一些实施例的半导体结构的剖面示意图。
图2为根据本揭露的一些实施例的如图1所示的半导体结构的制造方法的流程图。
图3至图13为根据本揭露的一些实施例的如图1所示的半导体结构的制造方法在各阶段的剖面示意图。
具体实施方式
现将详细参考本揭露的当前实施例，其示例在附图中示出。在可能的情况下，附图及描述中使用相同的附图标号来指代相同或相似的部件。
另外，关于本文中所使用的“约”、“大约”、“大致上”或“实质上”一般是指数值的误差或范围于百分之二十以内，较佳是于百分之十以内，更佳是于百分之五以内。文中若无明确说明，所提及的数值皆视为近似值，也即具有如“约”、“大约”、“大致上”或“实质上”所表示的误差或范围。
在本揭露中，提供一种半导体结构及其制造方法。图1为根据本揭露的一些实施例的半导体结构300的剖面示意图。半导体结构300包括第一半导体晶圆100及垂直设置在第一半导体晶圆100上的第二半导体晶圆200。半导体结构300通过混合接合工艺制造。为简单明了起见，本文将优先讨论半导体结构300的制造方法。
图2为根据本揭露的一些实施例的如图1所示的半导体结构300的制造方法的流程图。半导体结构300的制造方法包括以下步骤。在步骤S10中，提供第一半导体晶圆，其中第一半导体晶圆包括第一介电层及嵌入第一介电层内的至少一第一顶部金属化结构，且第一介电层的顶面比第一顶部金属化结构高出第一距离。在步骤S20中，提供第二半导体晶圆，其中第二半导体晶圆包括第二介电层及嵌入第二介电层内的至少一第二顶部金属化结构，且第二顶部金属化结构的顶面比第二介电层的顶面高出第二距离。在步骤S30中，混合接合第一半导体晶圆及第二半导体晶圆。于下文的描述中，将结合图3至图13进一步讨论上述步骤，图3至图13为根据本揭露的一些实施例的如图1所示的半导体结构300的制造方法在各阶段的剖面示意图。
参考图3，第一基板110设置有嵌入其中的至少一第一底部金属化结构120。接着，在第一基板110上垂直形成第一绝缘层130并覆盖第一底部金属化结构120。在一些实施例中，第一绝缘层130可包括诸如氧化物的介电材料。接着，在第一绝缘层130上垂直形成第一蚀刻停止层140。在一些实施例中，第一蚀刻停止层140可包括介电材料，例如SiCN、SiN、Si3N4、其他合适的介电材料或其组合。之后，形成贯穿第一蚀刻停止层140及第一绝缘层130的至少一第一导电插塞150，使得第一导电插塞150与第一底部金属化结构120接触。在一些实施例中，第一导电插塞150与第一底部金属化结构120接触。在一些实施例中，通过在贯穿第一蚀刻停止层140及第一绝缘层130的通孔内以及于第一蚀刻停止层140上沉积导电材料，随后进行化学机械抛光(chemical mechanical polishing，CMP)工艺以去除通孔外的导电材料的一部分，来形成第一导电插塞150。如此一来，第一导电插塞150的顶面151可与第一蚀刻停止层140的顶面141大致上共平面。
参考图4，接着，在第一蚀刻停止层140上垂直形成第一介电层160。在一些实施例中，第一介电层160可包括诸如氧化物的介电材料。随后，形成贯穿第一介电层160的至少一凹槽R，以通过凹槽R暴露出第一导电插塞150及第一蚀刻停止层140的一部分。在一些实施例中，凹槽R可通过蚀刻工艺形成。第一蚀刻停止层140可防止凹槽R被过度蚀刻至第一导电插塞150中，从而可实现后续步骤中形成在凹槽R内的第一顶部金属化结构的对准。在一些实施例中，第一导电插塞150的数量为多个，并且形成凹槽R以暴露出超过一个第一导电插塞150。在此情况下，第一导电插塞150的横向宽度W被设计成是相同的，以使蚀刻工艺得到更好的控制，以进一步实现后续步骤中形成在凹槽R内的第一顶部金属化结构的对准。
参考图5，在凹槽R内填充至少一第一顶部金属化结构170，使得第一顶部金属化结构170垂直形成在第一蚀刻停止层140上。在一些实施例中，通过在凹槽R内及第一介电层160上沉积导电材料，然后进行CMP工艺以去除凹槽R外的导电材料的一部分，来形成第一顶部金属化结构170。如此一来，第一顶部金属化结构170的顶面171可与第一介电层160的顶面161大致上共平面，并且第一顶部金属化结构170可通过第一导电插塞150连接到第一底部金属化结构120。在一些实施例中，第一底部金属化结构120、第一导电插塞150和第一顶部金属化结构170可包括相同材料。在替代的实施例中，第一底部金属化结构120、第一导电插塞150和第一顶部金属化结构170中的任意两者可包括相同材料。在其他实施例中，第一底部金属化结构120、第一导电插塞150和第一顶部金属化结构170可包括不同材料。
参考图6，接着，通过使用例如选择性蚀刻工艺去除第一顶部金属化结构170的顶部，该工艺以比蚀刻第一介电层160的介电材料更快的蚀刻速率蚀刻顶部金属化结构170的金属材料，使得第一介电层160的顶面161高于第一顶部金属化结构170的顶面171。在一些实施例中，第一介电层160的顶面161比第一顶面金属化结构170的顶面171高出第一距离D1。第一距离D1被设计为为后续步骤中执行的混合接合工艺保留间隙(稍后将在以下描述中讨论)。在一些实施例中，通过以时间控制的选择性蚀刻工艺去除第一顶部金属化结构170的顶部，使得第一介电层160的顶面161与第一顶部金属化结构170的顶面171之间的高度差可被精确地控制为大致上等于第一距离D1。在去除第一顶部金属化结构170的顶部之后，便完成如上所述在步骤S10中提供第一半导体晶圆100。
参考图7，第二基板210设置有嵌入其中的至少一第二底部金属化结构220。接着，在第二基板210上垂直形成第二绝缘层230并覆盖第二底部金属化结构220。在一些实施例中，第二绝缘层230可包括诸如氧化物的介电材料。之后，形成贯穿第二绝缘层230的至少一第二导电插塞250，使得第二导电插塞250与第二底部金属化结构220接触。在一些实施例中，通过在贯穿第二绝缘层230的通孔内以及于第二绝缘层230上沉积导电材料，随后进行CMP工艺以去除通孔外的导电材料的一部分，来形成第二导电插塞250。如此一来，第二导电插塞250的顶面251可与第二绝缘层230的顶面231大致上共平面。接着，垂直形成第二介电层260在第二绝缘层230上并覆盖第二导电插塞250。在一些实施例中，第二介电层260可包括诸如氧化物的介电材料。在一些实施例中，第二绝缘层230及第二介电层260可包括相同材料。在替代实施例中，第二绝缘层230及第二介电层260可包括不同材料。
参考图8，然后在第二介电层260上垂直形成第二蚀刻停止层240。在一些实施例中，第二蚀刻停止层240可包括介电材料，例如SiCN、SiN、Si3N4、其他合适的介电材料或其组合。在一些实施例中，第二蚀刻停止层240的厚度T1大致上等于第二距离D2，其中第二距离D2小于第一距离D1。更具体而言，第二距离D2由第一距离D1预先决定，使第二距离D2小于第一距离D1。稍后将在以下描述中进一步讨论这种设计的优点。
请参考图9，随后形成贯穿第二蚀刻停止层240及第二介电层260的至少一凹槽R，以通过凹槽R暴露出第二导电插塞250与第二绝缘层230的一部分。在一些实施例中，凹槽R可通过蚀刻工艺形成。在一些实施例中，第二导电插塞250的数量为多个，并且形成凹槽R以暴露出超过一个第二导电插塞250。在此情况下，第二导电插塞250的横向宽度W被设计成是相同的，以使蚀刻工艺得到更好的控制，可进一步实现后续步骤中形成在凹槽R内的第二顶部金属化结构的对准。
参考图10，在凹槽R内填充至少一第二顶部金属化结构270，使得第二顶部金属化结构270垂直形成在第二绝缘层230上。在一些实施例中，通过在凹槽R内及第二蚀刻停止层240上沉积导电材料，然后进行CMP工艺以去除凹槽R外的导电材料的一部分，来形成第二顶部金属化结构270。如此一来，第二顶部金属化结构270的顶面271可与第二蚀刻停止层240的顶面241大致上共平面，并且第二顶部金属化结构270可通过第二导电插塞250连接到第二底部金属化结构220。在一些实施例中，第二底部金属化结构220、第二导电插塞250及第二顶部金属化结构270可包括相同材料。在替代的实施例中，第二底部金属化结构220、第二导电插塞250及第二顶部金属化结构270中的任意两者可包括相同材料。在其他实施例中，第二底部金属化结构220、第二导电插塞250及第二顶部金属化结构270可包括不同材料。
参考图11，接着，通过使用例如选择性蚀刻工艺去除第二蚀刻停止层240，该工艺以比蚀刻金属化结构270的金属更快的蚀刻速率蚀刻第二蚀刻停止层240的介电材料，使得第二顶部金属化结构270的侧壁的顶部露出。由于第二蚀刻停止层240的厚度T1(见图8)大致上等于第二距离D2，所以暴露的第二顶部金属化结构270的顶部的厚度T2也大致上等于第二距离D2。换言之，第二顶部金属化结构270的顶面271比第二介电层260的顶面261高出第二距离D2。由于第二顶部金属化结构270的顶面271与第二介电层260的顶面261之间的高度差由第二蚀刻停止层240的厚度T1(见图8)预先决定，因此通过简单地去除第二蚀刻停止层240，即可精确地形成与第二距离D2大致上相同的高度差，而不需要进行时间控制的蚀刻工艺，其较为复杂，并且可能导致高度差的不准确。在去除第二蚀刻停止层240之后，如上所述在步骤S20中提供第二半导体晶圆200。
参考图12，接着，将第一半导体晶圆100垂直放置在第二半导体晶圆200上，使得第二半导体晶圆200的第二介电层260与第一半导体晶圆100的第一介电层160垂直对准，并且第二半导体晶圆200的第二顶部金属化结构270与第一半导体晶圆100的第一顶部金属化结构170垂直对准，以用于随后的混合接合工艺。换言之，第一半导体晶圆100相对于第二半导体晶圆200颠倒放置。如此一来，第二介电层260与第一介电层160接触，并且由于第一顶部金属化结构170的顶面171比第一介电层160的顶面161低了第一距离D1，第二顶部金属化结构270的顶面271比第二介电层260的顶面261高出第二距离D2，且第二距离D2预先决定为小于第一距离D1，因此形成第一顶部金属化结构170与第二顶部金属化结构270之间的间隙G，留予第一顶部金属化结构170与第二顶部金属化结构270在随后混合接合工艺期间经历热膨胀。
在一些实施例中，第一距离Dl进一步取决于第一顶部金属化结构170及第二顶部金属化结构270的传导热膨胀系数。更具体地，第一距离Dl及第二距离D2之间的关系可表示为：D1＝D2+ΔX，其中ΔX为预期的金属热膨胀尺寸，其取决于第一顶部金属化结构170及第二顶部金属化结构270的传导热膨胀系数。在此情况下，间隙G的垂直长度L大致上等于预期的金属热膨胀尺寸ΔX。在一些实施例中，预期的金属热膨胀尺寸ΔX进一步取决于第一顶部金属化结构170及第二顶部金属化结构270的金属材料。因此，根据使用于第一顶部金属化结构170及第二顶部金属化结构270的金属材料，决定预期的金属热膨胀尺寸ΔX，可更好地实现第一半导体晶圆100及第二半导体晶圆200之间的混合接合。
请参考图13，在上述步骤S30中，接着进行混合接合工艺，使第一半导体晶圆100与第二半导体晶圆200接合。更具体地，进行退火工艺，使第一顶部金属化结构170与第二顶部金属化结构270经历热膨胀，以最终填充间隙G。如此一来，第一顶部金属化结构170与第二顶部金属化结构270之间的接合可准确且紧密，并且在两者之间不会产生任何空隙，因此可更好地达到第一半导体晶圆100及第二半导体晶圆200之间的高接合强度。
在图13所示的步骤S30之后，便可形成本揭露的半导体结构300。半导体结构300包括第一半导体晶圆100和垂直设置在第一半导体晶圆100上的第二半导体晶圆200。第一半导体晶圆100包括第一介电层160及嵌入第一介电层160内的第一顶部金属化结构170。第二半导体晶圆200包括第二介电层260及嵌入第二介电层260内的第二顶部金属化结构270。第一介电层160接合到第二介电层260，并且第一顶部金属化结构170接合至第二顶部金属化结构270。在一些实施例中，第一顶部金属化结构170及第二顶部金属化结构270可包括相同的导电材料。在替代实施例中，第一顶部金属化结构170及第二顶部金属化结构270可包括不同的导电材料。
在一些实施例中，介电对介电接合10(例如由混合接合工艺形成)位于第一介电层(上介电层)160及第二介电层(下介电层)260之间，而金属对金属接合20(例如由混合接合工艺形成)位于第一顶部金属化结构170及第二顶部金属化结构270之间。在一些实施例中，介电对介电接合10导致可观察到的介电对介电界面和/或介电材料的混合区域(例如取决于混合接合的退火的温度和/或持续时间)，而金属对金属接合20导致可观察到的金属对金属界面和/或金属材料的混合区域(例如取决于混合接合的退火的温度和/或持续时间)。
在一些实施例中，介电对介电接合10和金属对金属接合20垂直地位于不同水平面。举例来说，介电对介电接合10可位于第一半导体晶圆100与第二半导体晶圆200之间，而金属对金属接合20可被第一半导体晶圆100的第一介电层160横向包围。此外，介电对介电接合10和金属对金属接合20之间的距离D可大致上等于如前所述的第一距离D1。
在一些实施例中，半导体结构300的第一半导体晶圆100还包括第一基板110及嵌入第一基板110内的第一底部金属化结构(顶部金属化结构)120，并且半导体结构300的第二半导体晶圆200还包括第二基板210及嵌入第二基板210内的第二底部金属化结构(底部金属化结构)220。在一些实施例中，半导体结构300的第一半导体晶圆100还包括垂直设置在第一顶部金属化结构(上金属化结构)170与第一底部金属化结构120之间的第一导电插塞150，并且半导体结构300的第二半导体晶圆200还包括垂直设置在第二顶部金属化结构(下金属化结构)270与第二底部金属化结构220之间的第二导电插塞250。第一导电插塞150与第一顶部金属化结构170和第一底部金属化结构120接触，以在它们之间建立电连接，并且第二导电插塞250与第二顶部金属化结构270和第二底部金属化结构220接触，以在它们之间进行电连接。如此一来，通过第一顶部金属化结构170与第二顶部金属化结构270之间的接合，可进一步实现第一半导体晶圆100与第二半导体晶圆200之间的电连接。
在一些实施例中，由于在半导体结构300的制造过程中，第一蚀刻停止层140被保留在第一半导体晶圆100中，所以半导体结构300的第一半导体晶圆100可包括在第一介电层(上介电层)160及第一顶部金属化结构170上方横向延伸的第一蚀刻停止层140。在一些实施例中，第一导电插塞150可贯穿第一蚀刻停止层140，以在第一顶部金属化结构170与第一底部金属化结构120之间形成电连接。
根据本揭露的前述实施例可知，由于第一顶部金属化结构的顶面比第一介电层的顶面低了第一距离，并且第二顶部金属化结构的顶面比第二介电层的顶面高出第二距离，因此为第一顶部金属化结构及第二顶部金属化结构保留了在混合接合工艺中经历热膨胀的间隙。如此一来，第一顶部金属化结构与第二顶部金属化结构之间的接合可准确且紧密，并且在两者之间不会产生任何空隙，从而可很好地实现第一半导体晶圆与第二半导体晶圆之间的高接合强度。此外，通过此工艺制造而得的半导体结构可包括第一介电层与第二介电层之间的第一界面以及第一顶部金属化结构与第二顶部金属化结构之间的第二界面，其中第一界面及第二顶部金属化结构垂直地位于不同水平面。
尽管本揭露的某些实施例已相当详细地描述本揭露，但其他实施例也是可能的。因此，所附权利要求书的精神和范围不应限于本文所包含的实施例的描述。
对本领域技术人员而言显而易见的是，在不脱离本揭露的范围或精神的情况下，可对本揭露的结构进行各种修改及变化。鉴于前述，本揭露涵盖落入所附权利要求书内的本揭露的修改及变化。
【符号说明】
10:介电对介电接合
20:金属对金属接合
100:第一半导体晶圆
110:第一基板
120:第一底部金属化结构
130:第一绝缘层
140:第一蚀刻停止层
141:顶面
150:第一导电插塞
151:顶面
160:第一介电层
161:顶面
170:第一顶部金属化结构
171:顶面
200:第二半导体晶圆
210:第二基板
220:第二底部金属化结构
230:第二绝缘层
231:顶面
240:第二蚀刻停止层
241:顶面
250:第二导电插塞
251:顶面
260:第二介电层
261:顶面
270:第二顶部金属化结构
271:顶面
300:半导体结构
D:距离
D1:第一距离
D2:第二距离
G:间隙
L:垂直长度
R:凹槽
S10、S20、S30:步骤
T1、T2:厚度
W:横向宽度
ΔX:预期的金属热膨胀尺寸。

Claims (20)

1.一种半导体结构的制造方法，其特征在于，包括：
提供第一半导体晶圆，其中该第一半导体晶圆包括第一介电层及嵌入该第一介电层内的至少一第一顶部金属化结构，且该第一介电层的顶面比该第一顶部金属化结构高出第一距离；
提供第二半导体晶圆，其中该第二半导体晶圆包括第二介电层及嵌入该第二介电层内的至少一第二顶部金属化结构，且该第二顶部金属化结构的顶面比该第二介电层的顶面高出第二距离；以及
混合接合该第一半导体晶圆及该第二半导体晶圆。
2.根据权利要求1所述的半导体结构的制造方法，其中该第二距离小于该第一距离。
3.根据权利要求1所述的半导体结构的制造方法，其中该第一距离与该第二距离之间的差值至少部分地取决于该第一顶部金属化结构及该第二顶部金属化结构的传导热膨胀系数。
4.根据权利要求1所述的半导体结构的制造方法，其中，还包括：
将该第一半导体晶圆垂直放置在该第二半导体晶圆上，使得该第一介电层在与该第二介电层接触的同时，在该第一顶部金属化结构及该第二顶部金属化结构之间留有间隙。
5.根据权利要求4所述的半导体结构的制造方法，其中该第一距离减去该第二距离等于该间隙的垂直长度。
6.根据权利要求4所述的半导体结构的制造方法，其中混合接合该第一半导体晶圆及该第二半导体晶圆包括：
执行退火工艺，使得该第一顶部金属化结构及该第二顶部金属化结构经历热膨胀以填充该间隙。
7.根据权利要求1所述的半导体结构的制造方法，其中提供该第一半导体晶圆包括：
在该第一半导体晶圆内形成蚀刻停止层；以及
在该蚀刻停止层上垂直形成该第一介电层及该第一顶部金属化结构。
8.根据权利要求7所述的半导体结构的制造方法，其中提供该第一半导体晶圆包括：
形成垂直贯穿该第一介电层的至少一凹槽，使得该蚀刻停止层的一部分露出；以及
以该第一顶部金属化结构填充该凹槽。
9.根据权利要求8所述的半导体结构的制造方法，其中提供该第一半导体晶圆包括：
使该第一顶部金属化结构凹陷至低于该第一介电层的该顶面。
10.根据权利要求7所述的半导体结构的制造方法，其中提供该第一半导体晶圆包括：
形成垂直贯穿该蚀刻停止层的至少一导电插塞。
11.根据权利要求1所述的半导体结构的制造方法，其中提供该第二半导体晶圆包括：
在该第二介电层上垂直形成蚀刻停止层，其中该蚀刻停止层的厚度大致上等于该第二距离。
12.根据权利要求11所述的半导体结构的制造方法，其中提供该第二半导体晶圆包括：
形成至少一凹槽垂直贯穿该蚀刻停止层及该第二介电层；以及
以该第二顶部金属化结构填充该凹槽，使得该第二顶部金属化结构的该顶面与该蚀刻停止层的顶面大致上共平面。
13.根据权利要求12所述的半导体结构的制造方法，其中提供该第二半导体晶圆包括：
去除该蚀刻停止层，使得该第二顶部金属化结构的侧壁的一部分露出。
14.一种半导体结构，其特征在于，包括：
下介电层；
至少一下金属化结构，嵌入该下介电层内；
上介电层，与该下介电层形成介电对介电接合；以及
至少一上金属化结构，嵌入该上介电层内，并与该下金属化结构形成金属对金属接合，且该介电对介电接合及该金属对金属接合位于不同水平面。
15.根据权利要求11所述的半导体结构，其中该金属对金属接合被该上介电层横向包围。
16.根据权利要求11所述的半导体结构，其中该下金属化结构及该上金属化结构包括相同材料。
17.根据权利要求11所述的半导体结构，其中，还包括蚀刻停止层，于该上介电层及该上金属化结构上方横向延伸。
18.根据权利要求11所述的半导体结构，其中，还包括至少一导电插塞，垂直贯穿该蚀刻停止层并与该上金属化结构接触。
19.根据权利要求18所述的半导体结构，其中，还包括至少一顶部金属化结构，并且该导电插塞垂直设置在该顶部金属化结构与该上金属化结构之间。
20.根据权利要求14所述的半导体结构，其中，还包括至少一底部金属化结构及垂直设置在该下金属化结构与该底部金属化结构之间的至少一导电插塞。
CN202110802419.9A 2020-07-16 2021-07-15 半导体结构及其制造方法 Pending CN113948450A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/930,328 2020-07-16
US16/930,328 US11456353B2 (en) 2020-07-16 2020-07-16 Semiconductor structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN113948450A true CN113948450A (zh) 2022-01-18

Family

ID=79292829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110802419.9A Pending CN113948450A (zh) 2020-07-16 2021-07-15 半导体结构及其制造方法

Country Status (3)

Country Link
US (2) US11456353B2 (zh)
CN (1) CN113948450A (zh)
TW (1) TWI802932B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697493B2 (en) * 2011-07-18 2014-04-15 Soitec Bonding surfaces for direct bonding of semiconductor structures
US20140175655A1 (en) * 2012-12-22 2014-06-26 Industrial Technology Research Institute Chip bonding structure and manufacturing method thereof
US9087821B2 (en) 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US10840227B2 (en) * 2017-11-02 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device
US10784219B2 (en) * 2017-11-30 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
KR102593085B1 (ko) * 2018-11-21 2023-10-24 삼성전자주식회사 반도체 장치, 반도체 패키지 및 이의 제조 방법
KR102307844B1 (ko) * 2018-12-14 2021-10-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 임베디드 전압 조정기 구조물 및 그 형성 방법
KR102626314B1 (ko) * 2019-01-28 2024-01-17 삼성전자주식회사 접합 패드를 갖는 반도체 소자
US11011486B1 (en) * 2019-11-05 2021-05-18 United Microelectronics Corp. Bonded semiconductor structure and method for forming the same

Also Published As

Publication number Publication date
US20220020847A1 (en) 2022-01-20
US11967612B2 (en) 2024-04-23
TW202205583A (zh) 2022-02-01
TWI802932B (zh) 2023-05-21
US20220102490A1 (en) 2022-03-31
US11456353B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
US7871925B2 (en) Stack package and method for manufacturing the same
US9698080B2 (en) Conductor structure for three-dimensional semiconductor device
KR100656218B1 (ko) 반도체 또는 유전체 웨이퍼 상에 제조된 패키지 상의 시스템
US8309402B2 (en) Method of fabricating oxide material layer with openings attached to device layers
EP2436031B1 (en) Method of forming through-substrate vias
CN109390305B (zh) 一种键合晶圆及其制备方法
KR20130053338A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자
JP2012501077A (ja) チップ・パッケージ相互作用安定性を高めるための応力緩和ギャップを含む半導体デバイス。
KR102501675B1 (ko) 반도체 장치 및 그 제조 방법
US20200075457A1 (en) Semiconductor device and fabrication method thereof
CN110690202A (zh) 集成电路装置及其制备方法
US20130140688A1 (en) Through Silicon Via and Method of Manufacturing the Same
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
US20220059468A1 (en) Method for manufacturing semiconductor package with air gap
CN114388472A (zh) 半导体元件、半导体组件及其制备方法
CN113948450A (zh) 半导体结构及其制造方法
CN104733326A (zh) 半导体基板及其制法
CN218918835U (zh) 半导体封装装置
US20240038686A1 (en) Semiconductor packages and methods of manufacturing thereof
CN110767605B (zh) 一种金属衬垫的形成方法
CN117727721A (zh) 基于晶片的模制倒装芯片式可路由ic封装件
TW202410378A (zh) 具有電感器的半導體裝置及其製造方法
KR20240022207A (ko) 반도체 패키지 및 그 제조 방법
CN114649225A (zh) 半导体器件及其制造方法
CN110739396A (zh) 一种芯片结构、圆晶结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination