CN110739396A - 一种芯片结构、圆晶结构及其制造方法 - Google Patents
一种芯片结构、圆晶结构及其制造方法 Download PDFInfo
- Publication number
- CN110739396A CN110739396A CN201911095178.8A CN201911095178A CN110739396A CN 110739396 A CN110739396 A CN 110739396A CN 201911095178 A CN201911095178 A CN 201911095178A CN 110739396 A CN110739396 A CN 110739396A
- Authority
- CN
- China
- Prior art keywords
- layer
- bonding layer
- chip
- hole
- metal bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000013078 crystal Substances 0.000 title abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 170
- 239000002184 metal Substances 0.000 claims abstract description 170
- 239000003990 capacitor Substances 0.000 claims abstract description 56
- 239000003989 dielectric material Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 54
- 230000008569 process Effects 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 360
- 235000012431 wafers Nutrition 0.000 description 57
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- JEZZOKXIXNSKQD-UHFFFAOYSA-N 1,3-bis(4-nitrophenyl)urea Chemical compound C1=CC([N+](=O)[O-])=CC=C1NC(=O)NC1=CC=C([N+]([O-])=O)C=C1 JEZZOKXIXNSKQD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种芯片结构、圆晶结构及其制造方法，在第一芯片上形成第一金属键和层和第二金属键和层，在第二芯片上形成第三金属键和层和第四金属键和层，两个芯片通过金属键合层键合在一起，两片芯片键合时，第一芯片的第一金属键和层和第二芯片的第四金属键和层键合构成第一电容极板，第一芯片的第二金属键和层和第二芯片的第三金属键和层键合构成第二电容极板，第一电容极板、第二电容极板以及器件的介质材料构成电容结构，占用较小的芯片面积，有效利用芯片的面积，提高了产品的良率。
Description
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种芯片结构、圆晶结构及其制造方法。
背景技术
随着半导体技术的不断发展，集成电路已成为现代电子电路中的核心器件，广泛应用于各种电子设备中。现有的集成电路生产中，电容是振荡、滤波、相移、旁路、耦合等电路的主要元件，目前集成电路制作电感电容会占用较多芯片面积，电容占用芯片面积较大时会导致芯片尺寸较大，尺寸越大成本越高，良品率也会越低。
发明内容
有鉴于此，本发明的目的在于提供一种芯片结构、圆晶结构及其制造方法，有效利用芯片的面积，提高器件的性能。
为实现上述目的，本发明有如下技术方案：
一种芯片结构，包括：
第一芯片，所述第一芯片包括第一衬底、第一衬底正面上介质材料的第一覆盖层、形成于所述第一覆盖层中的第一极板连接层以及形成于所述第一覆盖层之上的第一介质键合层，所述第一介质键合层中形成有相对设置的第一金属键合层和第二金属键合层，所述第一金属键合层贯通至所述第一极板连接层，所述第二金属键合层设置于第一介质键合层的第一凹槽中；
第二芯片，所述第二芯片包括第二衬底、第二衬底正面上介质材料的第二覆盖层、形成于所述第二覆盖层中的第二极板连接层以及形成于所述第二覆盖层之上的第二介质键合层，所述第二介质键合层中形成有相对设置的第三金属键合层和第四金属键合层，所述第三金属键合层贯通至所述第二极板连接层，所述第四金属键合层设置于第二介质键合层的第二凹槽中；
其中，所述第一芯片和第二芯片正面键合，所述第一金属键合层与所述第四金属键合层键合且构成第一电容极板，所述第二金属键合层与所述第三金属键合层键合且构成第二电容极板。
可选的，所述第一极板连接层为所述第一芯片中的顶层连线层，所述第二极板连接层为所述第二芯片中的顶层连线层。
可选的，所述第一介质键合层中还形成有第一键合孔，所述第一键合孔包括第一连接孔和其上的第一过孔，所述第一金属键合层和所述第二金属键合层分别形成于第一接线孔、第二接线孔中，所述第一接线孔在所述第一连接孔工艺中形成，所述第二接线孔在所述第一过孔工艺中形成；所述第二介质键合层中还形成有第二键合孔，第二键合孔包括第二连接孔和其上的第二过孔，所述第三金属键合层和所述第四金属键合层分别形成于第三接线孔、第四接线孔中，所述第三接线孔在所述第二连接孔工艺中形成，所述第四接线孔在所述第二过孔工艺中形成。可选的，所述相对设置的第一金属键合层和第二金属键合层以及所述相对设置的第三金属键合层和第四金属键合层为多对。
可选的，所述相对设置的第一金属键合层和第二金属键合层以及所述相对设置的第三金属键合层和第四金属键合层呈阵列排布。
一种晶圆结构，包括晶圆键合结构，所述晶圆键合结构包括层叠的第一晶圆和第二晶圆，所述晶圆键合结构上阵列排布有如上述任一项所述的芯片结构。
一种晶圆结构的制造方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆上阵列排布有第一芯片，所述第一芯片包括第一衬底、第一衬底正面上介质材料的第一覆盖层、形成于所述第一覆盖层中的第一极板连接层以及形成于所述第一覆盖层之上的第一介质键合层，所述第一介质键合层中形成有相对设置的第一金属键合层和第二金属键合层，所述第一金属键合层贯通至所述第一极板连接层，所述第二金属键合层设置于第一介质键合层的第一凹槽中；
提供第二晶圆，所述第二晶圆上阵列排布有第二芯片，所述第二芯片包括第二衬底、第二衬底正面上介质材料的第二覆盖层、形成于所述第二覆盖层中的第二极板连接层以及形成于所述第二覆盖层之上的第二介质键合层，所述第二介质键合层中形成有相对设置的第三金属键合层和第四金属键合层，所述第三金属键合层贯通至所述第二极板连接层，所述第四金属键合层设置于第二介质键合层的第二凹槽中；
进行第一晶圆和第二晶圆的正面键合，其中，所述第一金属键合层与所述第四金属键合层键合且构成第一电容极板，所述第二金属键合层与所述第三金属键合层键合且构成第二电容极板。
可选的，所述第一极板连接层为所述第一芯片中的顶层连线层，所述第二极板连接层为所述第二芯片中的顶层连线层。
可选的，所述第一介质键合层中还形成有第一键合孔，所述第一键合孔包括第一连接孔和其上的第一过孔，所述第一金属键合层和所述第二金属键合层分别形成于第一接线孔、第二接线孔中，所述第一接线孔在所述第一连接孔工艺中形成，所述第二接线孔在所述第一过孔工艺中形成；所述第二介质键合层中还形成有第二键合孔，第二键合孔包括第二连接孔和其上的第二过孔，所述第三金属键合层和所述第四金属键合层分别形成于第三接线孔、第四接线孔中，所述第三接线孔在所述第二连接孔工艺中形成，所述第四接线孔在所述第二过孔工艺中形成。可选的，还包括：
进行所述晶圆键合结构的切割，以获得独立的芯片结构。
本发明实施例提供的芯片结构、圆晶结构及其制造方法，在第一芯片上形成第一介质键合层，第一介质键合层中形成有相对设置的第一金属键合层和第二金属键合层，在第二芯片上形成第二介质键合层，第二介质键合层中形成有相对设置的第三金属键合层和第四金属键合层，将两个芯片正面键合，第一芯片的第一金属键合层与第二芯片的第四金属键合层键合构成第一电容极板，第一芯片的第二金属键合层与第二芯片的第三金属键合层键合构成第二电容极板，，这样，实现在芯片键合的同时形成第一电容极板和第二电容极板，第一电容极板和第二电容极板沿垂直于芯片方向形成并与其间的介质材料构成电容结构，这样形成的电容结构占用较小的芯片面积，提高了器件的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明一实施例的芯片结构的剖面结构示意图；
图2示出了根据本发明实施例的晶圆结构中晶圆的俯视结构示意图；
图3-4示出了根据本发明实施例的制造方法形成晶圆结构过程中的局部剖面结构示意图；
图5示出了根据本发明实施例的制造方法形成晶圆结构过程中的芯片的局部俯视结构示意图；
图6-9示出了根据本发明实施例的制造方法形成晶圆结构过程中的局部剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1，本申请提供了一种芯片结构，包括：
第一芯片100，所述第一芯片100包括第一衬底101、第一衬底101正面上介质材料的第一覆盖层102、形成于所述第一覆盖层102中的第一极板连接层103以及形成于所述第一覆盖层102之上的第一介质键合层104，所述第一介质键合层104中形成有相对设置的第一金属键合层114和第二金属键合层124，所述第一金属键合层114贯通至所述第一极板连接层103，所述第二金属键合层124设置于第一介质键合层114的第一凹槽中；
第二芯片200，所述第二芯片200包括第二衬底201、第二衬底201正面上介质材料的第二覆盖层202、形成于所述第二覆盖层202中的第二极板连接层203以及形成于所述第二覆盖层202之上的第二介质键合层204，所述第二介质键合层204中形成有相对设置的第三金属键合层214和第四金属键合层224，所述第三金属键合层214贯通至所述第二极板连接层203，所述第四金属键合层224设置于第二介质键合层204的第二凹槽中；
其中，所述第一芯片100和第二芯片200正面键合，所述第一金属键合层114与所述第四金属键合层224键合且构成第一电容极板110，所述第二金属键合层124与所述第三金属键合层214键合且构成第二电容极板210。
在本申请实施例中，第一芯片100和第二芯片200中还可以形成有器件结构以及与器件结构电连接的互连结构，器件结构形成于衬底上，其中，器件结构可以包括MOS器件、传感器件或存储器件或电容以外其他无源器件等，存储器件可以包括非易失性存储器或随机存储器等，非易失性存储器例如可以包括NOR型闪存、NAND型闪存等浮栅效应晶体管或者铁电存储器。相变存储器等，器件结构可以为平面型器件或立体器件，立体器件例如可以为FIN-FET(鳍式场效应晶体管)、三维存储器等，传感器件例如可以为感光器件等，其他无源器件包括电阻或电感等。
器件结构可以由介质材料的覆盖层102、202覆盖，该覆盖层102、202可以为叠层结构，可以包括层间介质层、金属间介质层等，器件结构的互连结构以及电容极板的极板互连结构都可以形成于该覆盖层102、202中，器件结构的互连结构可以包括接触塞、过孔及连线层，连线层可以包括一层或多层，互连结构可以为金属材料，例如可以为钨、铝、铜等，电容极板的互连结构可以与器件的互连结构不同的结构，可以仅包括器件的互连结构中的一层或几层，或者与其具有完全不同的结构。衬底可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。
在本申请实施例中，参考图1所示，第一芯片100可以包括第一衬底101以及第一衬底101上形成的第一器件、第一互连结构，第一器件由介质材料的第一覆盖层102覆盖，第一互连结构形成于第一覆盖层102中，以及第一覆盖层102中的第一极板连接层103。
第二芯片200可以包括第二衬底201以及第二衬底201上形成的第二器件、第二互连结构，第二器件由介质材料的第二覆盖层202覆盖，第二互连结构形成于第二覆盖层202中，以及第二覆盖层202中的第二极板连接层203。
在本申请实施例中，各芯片上可以包括一种或多种不同的器件结构，各芯片上可以具有相同或不同的器件结构，不同的器件结构可以是不同类型的器件或者具有不同操作电压的同一类型的器件。在一个示例中，第一器件结构可以包括存储器件，第二器件结构可以包括MOS器件。在另一示例中，第一器件结构可以包括MOS器件，第二器件结构可以包括传感器件。
需要说明的是，在本申请实施例对应的附图中，仅作为示意，在各芯片中并未示出具体的器件结构、互连结构以及电连接关系。此外，为了便于描述，将芯片的两个表面分别描述为芯片正面和芯片背面，芯片正面为衬底上形成器件及互连结构的一侧，芯片背面则为该侧的相对侧，也即衬底的背面，而形成于或位于某一结构之上或之下的描述，是相对于该芯片的正面而言的。
在本实施例中，第一芯片100和第二芯片200的正面上还分别形成有第一介质键合层104和第二介质键合层204，第一芯片100和第二芯片200通过这两个介质键合层键合在一起，第一介质键合层104和第二介质键合层204之间形成键合界面。第一介质键合层104和第二介质键合层204的材料为键合(bonding)介质材料，可以为单层或叠层结构，可以采用相同或不同的材料形成，例如可以包括氧化硅、氮化硅或DNC(Nitrogen doped SiliconCarbide，氮掺碳化硅)等键合材料中的一种或多种。在一个示例中，第一介质键合层104和第二介质键合层204的材料可以包括氧化硅及其上的DNC。
在本实施例中，第一介质键合层104中形成相对设置的第一金属键合层114和第二金属键合层124，第一金属键合层114和第二金属键合层124平行设置于第一介质键合层104中，且在沿垂直于第一芯片100方向上具有相对应的部分，可以具有一条或多条，每一条可以具有相同或不同的尺寸，在第一介质键合层104的所在平面内依次排列。其中，第一金属键合层114与第一极板连接层103电连接，第二金属键合层124设置于第一介质键合层104的第一凹槽内，该第一凹槽在第一介质键合层104的顶部形成，并未贯通至第一极板连接层103。第一金属键合层114和第二金属键合层124的材料为金属的键合材料，可以为单层或叠层结构，可以采用相同的或不同的材料形成，例如可以为铜。
在本实施例中，第二介质键合层204中形成相对设置的第三金属键合层214和第四金属键合层224，第三金属键合层214和第四金属键合层224平行设置于第二介质键合层204中，且在沿垂直于第二芯片200方向上具有相对应的部分，可以具有一条或多条，每一条可以具有相同或不同的尺寸，在第二介质键合层204所在平面内依次排列。其中，第三金属键合层214与第二极板连接层203电连接，第四金属键合层224设置于第二介质键合层204的第二凹槽内，在第二介质键合层204的顶部形成，并未贯通至第二极板连接层203。第三金属键合层214和第四金属键合层224的材料为金属的键合材料，可以为单层或叠层结构，可以采用相同的或不同的材料形成，例如可以为铜。
在本申请实施例中，第一芯片100和第二芯片200正面键合，第一芯片100中的第一金属键合层114和第二芯片200中的第四金属键合层224键合在一起，构成第一电容极板110，第一芯片100中的第二金属键合层124和第二芯片200中的第三金属键合层214键合在一起，构成第二电容极板210，金属键合层是在介质键合层中形成的，键合之后相邻的金属键合层形成垂直于芯片的第一电容极板110和第二电容极板210，这样，在第一电容极板110和第二电容极板210之间仅设置有介质材料，从而，由第一电容极板110和第二电容极板210以及他们之间的介质材料构成电容结构1121。
在一些实施例中，第一极板连接层103可以为第一芯片100中的顶层连线层，即其上的第一芯片100区域不再存在其他的连线层，这样，第一极板连接层103之上的介质材料仅包括第一介质键合层104；第二极板连接层203可以为第二芯片200中的顶层连线层，即其上的第二芯片200区域不再存在其他的连线层，这样，第二极板连接层203之上的介质材料仅包括第二介质键合层204。
在另一些实施例中，第一极板连接层103和/或第二极板连接层203还可以为第一芯片100和/或第二芯片200中的顶层连线层之下的其他连线层，这样，第一极板连接层103之上的介质层包括部分厚度的第一覆盖层102以及第一介质键合层104，第二极板连接层203之上的介质层包括部分厚度的第二覆盖层202以及第二介质键合层204。
在本申请实施例中，在第一芯片100中的第一介质键合层104中还形成第一键合孔134，第一键合孔134的材料为键合导电材料，例如可以为铜，第一键合孔134包括第一连接孔135以及第一连接孔135上的第一过孔136，第一过孔136较第一连接孔135具有更大的孔径，以便于进行键合。第一连接孔135为接线孔，可以与第一芯片100中的器件结构的互连结构电连接，用于器件结构的电引出；也可以与第一极板连接层103电连接，用于电容结构的引出。
第一介质键合层104中形成的第一金属键合层114形成于第一接线孔114’中，第一接线孔114’可以在第一连接孔135工艺中一并形成，即第一接线孔114’与第一键合孔134的第一连接孔135同时形成，不需要额外增加其他工艺，第一连接孔135工艺可以为干法蚀刻工艺，第一介质键合层104中形成的第二金属键合层124形成于第二接线孔124’中，第二接线孔124’可以在第一过孔136工艺中一并形成，即第二接线孔124’与第一键合孔134的第一过孔136同时形成，第一过孔136工艺可以为干法蚀刻工艺。
在第二芯片200中的第二介质键合层204中形成第二键合孔234，第二键合孔234的材料为键合导电材料，例如可以为铜，第二键合孔234包括第二连接孔235和第二连接孔上的第二过孔236，第二过孔236较第二连接孔235具有更大的孔径，以便于进行键合。第二连接孔235为接线孔，可以与第二芯片200中的器件结构的互连结构电连接，用于器件结构的电引出；也可以与第二极板连接层203电连接，用于电容结构的引出。
第二介质键合层204中形成的第三金属键合层214形成于第三接线孔214’中，第三接线孔214’可以在第二连接孔235工艺中一并形成，即第三接线孔214’与第二键合孔234的第二连接孔235同时形成，不需要额外增加其他工艺，第二连接孔235工艺可以为干法蚀刻工艺，第二介质键合层204中形成的第四金属键合层224形成于第四接线孔224’中，第四接线孔224’可以在第二过孔236工艺中一并形成，即第四接线孔224’与第二键合孔234的第二过孔236同时形成，第二过孔236工艺可以为干法蚀刻工艺。
在一些实施例中，第一介质键合层104中形成的相对设置的第一金属键合层114和第二金属键合层124以及第二介质键合层204中形成的相对设置的第三金属键合层214和第四金属键合层224可以为多对，这样，在第一芯片100和第二芯片200键合时，第一芯片100中的第一金属键合层114和第二芯片200中的第四金属键合层224键合在一起，构成第一电容极板110，第一芯片100中的第二金属键合层124和第二芯片200中的第三金属键合层214键合在一起，构成第二电容极板210，多对键合层形成多个第一电容极板110和多个第二电容极板210，第一电容极板110和第二电容极板210以及他们之间的介质材料构成电容结构1121，在介质键合层中设置多对金属键合层时，可以在介质键合层中形成多个依次排布的电容极板，从而形成多个电容，电容越多，存储电容量越大。并且，第一介质键合层104中形成的相对设置的第一金属键合层114和第二金属键合层124以及第二介质键合层204中形成的相对设置的第三金属键合层214和第四金属键合层224呈阵列排布。这样,可以通过控制介质键合层中的金属键合层的对数，从而控制电容极板的数量，进而实现不同容量的电容，具有较高的设计灵活性。
以上对本申请实施例的芯片结构进行了详细的描述，此外，本申请实施例还提供了一种晶圆结构，该晶圆包括晶圆键合结构，该晶圆键合结构包括依次层叠的第一晶圆1000、第二晶圆2000，该晶圆键合结构上阵列排布有上述的芯片结构10。参考图1和图2所示，图2为晶圆键合结构中各晶圆的俯视结构示意图，在第一晶圆1000上阵列排布有第一芯片100，在第二晶圆2000上阵列排布有第二芯片200，各晶圆1000/2000键合之后形成的晶圆键合结构中，芯片结构10也呈阵列排布。
此外，本申请还提供了上述圆晶结构以及芯片结构的制造方法，以下结合附图进行详细的描述。
在步骤S01，提供第一晶圆1000，所述第一晶圆1000包括阵列排布的第一芯片100，所述第一芯片100包括第一衬底101、第一衬底101正面上介质材料的第一覆盖层102、形成于所述第一覆盖层102中的第一极板连接层103以及形成于所述第一覆盖层102之上的第一介质键合层104，所述第一介质键合层104中形成有相对设置的第一金属键合层114和第二金属键合层124，参考图2和图5所示，图5为第一芯片局部的俯视结构示意图。
在本实施例中，第一圆晶1000已经完成形成键合层之前的器件加工工艺，第一圆晶1000的第一衬底101上已经形成有第一器件，第一器件上覆盖有第一覆盖层102，第一覆盖层102中还形成有第一极板连接层103，以及在第一覆盖层102之上形成的第一介质键合层104，第一介质键合层104中形成有相对设置的第一金属键合层114和第二金属键合层124，第一金属键合层114贯通至第一极板连接层103，第二金属键合层124设置于第一介质键合层104的第一凹槽中。在本申请实施例中，第一极板连接层103可以为顶层连线层。
第一介质键合层104，用于圆晶的键合，第一介质键合层104中还形成有第一键合孔134，第一键合孔134包括第一连接孔135和第一连接孔135上的第一过孔136，第一连接孔135与第一极板连接层103接触连接，第一介质键合层104中形成的第一金属键合层114形成于第一接线孔114’中，第一接线孔114’在第一连接孔135工艺中形成，即第一接线孔114’与第一键合孔134的第一连接孔135同时形成，第一介质键合层104中形成的第二金属键合层124形成于第二接线孔124’中，第二接线孔124’在第一过孔136工艺中形成，即第二接线孔124’与第一键合孔134的第一过孔136同时形成，参考图6所示，图6为芯片100沿AA方向的剖视截面图。
可以在形成第一键合孔134的工艺中同时形成第一金属键合层114和第二金属键合层124，具体的，参考图3所示，首先，利用光刻和刻蚀技术，在第一介质键合层104中形成第一连接孔135和第一接线孔114’，此时第一连接孔135和第一接线孔114’并未贯通第一介质键合层104；而后，参考图4所示，可以再次利用光刻和刻蚀技术，在第一连接孔135上形成第一过孔136，同时，在第一接线孔114’旁侧的第一介质键合层104中形成第二接线孔124’，第二接线孔124’为盲孔，并不贯穿第一介质键合层103，在该步骤之前，还可以在第一连接孔135和第一接线孔114’中形成填充层，填充层的材料可以为BARC(底部抗反射涂层)，避免第一连接孔135和第一接线孔114’底部被过刻蚀；而后，可以继续第一连接孔135和第一接线孔114’的刻蚀，直至贯穿第一介质键合层104；最后，可以进行金属键合材料的填充，从而，在第一连接孔135及第一过孔136中形成第一键合孔134，在所述第一接线孔114’、第二接线孔124’中分别形成第一金属键合层114和第二金属键合层124，参考图5、6所示，图5为晶圆进行键合前芯片局部的俯视结构示意图，图6为图5中芯片100沿AA方向的剖视截面图。
在步骤S02中，提供第二晶圆2000，所述第二晶圆2000包括阵列排布的第二芯片200，所述第二芯片200包括第二衬底201、第二衬底201正面上介质材料的第二覆盖层202、形成于所述第二覆盖层202中的第二极板连接层203以及形成于所述第二覆盖层202之上的第二介质键合层204，所述第二介质键合层204中形成有相对设置的第三金属键合层214和第四金属键合层224，参考图2和图9所示。
在本实施例中，第二圆晶2000已经完成形成键合层之前的器件加工工艺，第二圆晶2000的第二衬底201上已经形成有第二器件，第二器件上覆盖有第二覆盖层202，第二覆盖层202中还形成有第二极板连接层203，以及在第二覆盖层202之上形成的第二介质键合层204，第二介质键合层204中形成有相对设置的第三金属键合层214和第四金属键合层224，第三金属键合层214贯通至第二极板连接层203，第四金属键合层224设置于第二介质键合层204的第二凹槽中。在本申请实施例中，第二极板连接层203可以为顶层连线层。
第二介质键合层204，用于圆晶的键合，第二介质键合层204中还形成有第二键合孔234，第二键合孔234包括第二连接孔235和第二连接孔235上的第二过孔236，第二连接孔235与第二极板连接层203接触连接，第二介质键合层204中形成的第三金属键合层214形成于第三接线孔214’中，第三接线孔214’在第二连接孔235工艺中形成，即第三接线孔214’与第二键合孔234的第二连接孔235同时形成，第二介质键合层204中形成的第四金属键合层224形成于第四接线孔224’中，第四接线孔224’在第二过孔236工艺中形成，即第四接线孔224’与第二键合孔234的第二过孔236同时形成。
具体的，可以在形成第二键合孔234的工艺中同时形成第三金属键合层214和第四金属键合层224，参考图7所示，首先，利用光刻和刻蚀技术，在第二介质键合层204中形成第二连接孔235和第三接线孔214’，此时第二连接孔135和第三接线孔214’并未贯通至第二极板连接层203；而后，参考图8所示，再次利用光刻和刻蚀技术，在第二连接孔235上形成第二过孔236，同时，在第三接线孔214’旁侧的第二介质键合层204中形成第四接线孔224’，第四接线孔224’为盲孔，并不贯穿第二介质键合层204，在该步骤之前，还可以在第二连接孔235和第三接线孔214’中形成填充层，填充层的材料可以为BARC(底部抗反射涂层)，避免第二连接孔235和第三接线孔214’底部被过刻蚀；而后，可以继续第二连接孔235和第三接线孔214’的刻蚀，直至贯穿第二介质键合层204；最后，可以进行金属键合层材料的填充，从而，在第二连接孔235及第二过孔236中形成第二键合孔234，在所述第三接线孔214’、第四接线孔224’中分别形成第三金属键合层214和第四金属键合层224，参考图5、9所示，图9为图5中芯片200沿AA方向的剖视截面图。
在步骤S03中，利用第一介质键合层104中的第一金属键合层114和第二金属键合层124以及第二介质键合层204中的第三金属键合层214和第四金属键合层224进行键合，以获得所述第一晶圆1000和第二晶圆2000正面相对层叠的晶圆键合结构，参考图1所示。
具体的，第一圆晶1000中的第一芯片100包括第一介质键合层104，第二圆晶2000中的第二芯片200包括第二介质键合层204，第一介质键合层中形成有相对设置的第一金属键合层114和第二金属键合层124，第二介质键合层中形成有相对设置的第三金属键合层214和第四金属键合层224，圆晶键合时，第一介质键合层104中的第一金属键合层114与第二介质键合层204中的第四金属键合层224键合形成第一电容极板110，第一介质键合层204中的第二金属键合层124与第二介质键合层204中的第三金属键合层214键合形成第二电容极板210，第一电容极板110和第二电容极板120相对应地形成于介质键合层104、204中且沿垂直于芯片的方向排列，第一电容极板110和第二电容极板120以及介质键合层104、204中的介质材料构成电容结构1121，参考图1所示。
在具体的实施例中，可以将第二晶圆2000的第二介质键合层204朝向第一晶圆1000的第一介质键合层104并进行两片晶圆的对准，而后利用键合设备，实现第一晶圆1000和第二晶圆2000的正面键合，键合后在第一介质键合层104和第二介质键合层204之间形成俩晶圆的键合界面。在键合之后，键合层中还形成有金属键合层以及键合垫，则形成具有介质材料和导电材料的混合键合界面。
而后，可以完成其他必要的加工工艺，例如可以从第一晶圆或第二晶圆的背面进行减薄，并进行进一步的互连工艺，如在布线工艺、硅通孔工艺和/或引出衬垫的形成工艺等。
至此形成了本申请实施例的晶圆结构，而后，参考图2所示，还可以沿切割道对该晶圆键合结构进行切割，从而，获得独立的芯片结构。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于存储器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种芯片结构，其特征在于，包括：
第一芯片，所述第一芯片包括第一衬底、第一衬底正面上介质材料的第一覆盖层、形成于所述第一覆盖层中的第一极板连接层以及形成于所述第一覆盖层之上的第一介质键合层，所述第一介质键合层中形成有相对设置的第一金属键合层和第二金属键合层，所述第一金属键合层贯通至所述第一极板连接层，所述第二金属键合层设置于第一介质键合层的第一凹槽中；
第二芯片，所述第二芯片包括第二衬底、第二衬底正面上介质材料的第二覆盖层、形成于所述第二覆盖层中的第二极板连接层以及形成于所述第二覆盖层之上的第二介质键合层，所述第二介质键合层中形成有相对设置的第三金属键合层和第四金属键合层，所述第三金属键合层贯通至所述第二极板连接层，所述第四金属键合层设置于第二介质键合层的第二凹槽中；
其中，所述第一芯片和第二芯片正面键合，所述第一金属键合层与所述第四金属键合层键合且构成第一电容极板，所述第二金属键合层与所述第三金属键合层键合且构成第二电容极板。
2.根据权利要求1所述的芯片结构，其特征在于，所述第一极板连接层为所述第一芯片中的顶层连线层，所述第二极板连接层为所述第二芯片中的顶层连线层。
3.根据权利要求1所述的芯片结构，其特征在于，所述第一介质键合层中还形成有第一键合孔，所述第一键合孔包括第一连接孔和其上的第一过孔，所述第一金属键合层和所述第二金属键合层分别形成于第一接线孔、第二接线孔中，所述第一接线孔在所述第一连接孔工艺中形成，所述第二接线孔在所述第一过孔工艺中形成；所述第二介质键合层中还形成有第二键合孔，所述第二键合孔包括第二连接孔和其上的第二过孔，所述第三金属键合层和所述第四金属键合层分别形成于第三接线孔、第四接线孔中，所述第三接线孔在所述第二连接孔工艺中形成，所述第四接线孔在所述第二过孔工艺中形成。
4.根据权利要求1所述的芯片结构，其特征在于，所述相对设置的第一金属键合层和第二金属键合层以及所述相对设置的第三金属键合层和第四金属键合层为多对。
5.根据权利要求4所述的芯片结构，其特征在于，所述相对设置的第一金属键合层和第二金属键合层以及所述相对设置的第三金属键合层和第四金属键合层呈阵列排布。
6.一种晶圆结构，其特征在于，包括晶圆键合结构，所述晶圆键合结构包括层叠的第一晶圆和第二晶圆，所述晶圆键合结构上阵列排布有如权利要求1-5中任一项所述的芯片结构。
7.一种晶圆结构的制造方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆上阵列排布有第一芯片，所述第一芯片包括第一衬底、第一衬底正面上介质材料的第一覆盖层、形成于所述第一覆盖层中的第一极板连接层以及形成于所述第一覆盖层之上的第一介质键合层，所述第一介质键合层中形成有相对设置的第一金属键合层和第二金属键合层，所述第一金属键合层贯通至所述第一极板连接层，所述第二金属键合层设置于第一介质键合层的第一凹槽中；
提供第二晶圆，所述第二晶圆上阵列排布有第二芯片，所述第二芯片包括第二衬底、第二衬底正面上介质材料的第二覆盖层、形成于所述第二覆盖层中的第二极板连接层以及形成于所述第二覆盖层之上的第二介质键合层，所述第二介质键合层中形成有相对设置的第三金属键合层和第四金属键合层，所述第三金属键合层贯通至所述第二极板连接层，所述第四金属键合层设置于第二介质键合层的第二凹槽中；
进行第一晶圆和第二晶圆的正面键合，其中，所述第一金属键合层与所述第四金属键合层键合且构成第一电容极板，所述第二金属键合层与所述第三金属键合层键合且构成第二电容极板。
8.根据权利要求7所述的制造方法，其特征在于，所述第一极板连接层为所述第一芯片中的顶层连线层，所述第二极板连接层为所述第二芯片中的顶层连线层。
9.根据权利要求7所述的制造方法，其特征在于，所述第一介质键合层中还形成有第一键合孔，所述第一键合孔包括第一连接孔和其上的第一过孔，所述第一金属键合层和所述第二金属键合层分别形成于第一接线孔、第二接线孔中，所述第一接线孔在所述第一连接孔工艺中形成，所述第二接线孔在所述第一过孔工艺中形成；所述第二介质键合层中还形成有第二键合孔，所述第二键合孔包括第二连接孔和其上的第二过孔，所述第三金属键合层和所述第四金属键合层分别形成于第三接线孔、第四接线孔中，所述第三接线孔在所述第二连接孔工艺中形成，所述第四接线孔在所述第二过孔工艺中形成。
10.根据权利要求7所述的制造方法，其特征在于，还包括：
进行所述晶圆键合结构的切割，以获得独立的芯片结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911095178.8A CN110739396B (zh) | 2019-11-11 | 2019-11-11 | 一种芯片结构、晶圆结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911095178.8A CN110739396B (zh) | 2019-11-11 | 2019-11-11 | 一种芯片结构、晶圆结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110739396A true CN110739396A (zh) | 2020-01-31 |
| CN110739396B CN110739396B (zh) | 2023-08-08 |
Family
ID=69272615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911095178.8A Active CN110739396B (zh) | 2019-11-11 | 2019-11-11 | 一种芯片结构、晶圆结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110739396B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070205508A1 (en) * | 2006-03-03 | 2007-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad structure for wire bonding |
| CN103107128A (zh) * | 2013-01-14 | 2013-05-15 | 陆伟 | 一种三维芯片结构的金属键合的方法及键合结构 |
| WO2017113921A1 (zh) * | 2015-12-31 | 2017-07-06 | 深圳市中兴微电子技术有限公司 | 集成无源器件的框架封装结构及其制备方法 |
| CN107146765A (zh) * | 2017-05-09 | 2017-09-08 | 武汉新芯集成电路制造有限公司 | 测试结构及测试方法 |
| CN107195648A (zh) * | 2017-05-19 | 2017-09-22 | 上海集成电路研发中心有限公司 | 一种低噪声高灵敏度全局像素单元结构及其形成方法 |
| CN107240593A (zh) * | 2017-05-19 | 2017-10-10 | 上海集成电路研发中心有限公司 | 一种堆叠式全局曝光像素单元结构及其形成方法 |
| CN108336071A (zh) * | 2018-02-12 | 2018-07-27 | 崔金益 | 一种石墨烯电容及其制造方法 |
| US20180240859A1 (en) * | 2017-02-23 | 2018-08-23 | International Business Machines Corporation | Microstructure modulation for 3d bonded semiconductor containing an embedded resistor structure |
| CN110379790A (zh) * | 2019-07-25 | 2019-10-25 | 武汉新芯集成电路制造有限公司 | 一种晶圆结构及其制造方法、芯片结构 |
-
2019
- 2019-11-11 CN CN201911095178.8A patent/CN110739396B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070205508A1 (en) * | 2006-03-03 | 2007-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad structure for wire bonding |
| CN103107128A (zh) * | 2013-01-14 | 2013-05-15 | 陆伟 | 一种三维芯片结构的金属键合的方法及键合结构 |
| WO2017113921A1 (zh) * | 2015-12-31 | 2017-07-06 | 深圳市中兴微电子技术有限公司 | 集成无源器件的框架封装结构及其制备方法 |
| US20180240859A1 (en) * | 2017-02-23 | 2018-08-23 | International Business Machines Corporation | Microstructure modulation for 3d bonded semiconductor containing an embedded resistor structure |
| CN107146765A (zh) * | 2017-05-09 | 2017-09-08 | 武汉新芯集成电路制造有限公司 | 测试结构及测试方法 |
| CN107195648A (zh) * | 2017-05-19 | 2017-09-22 | 上海集成电路研发中心有限公司 | 一种低噪声高灵敏度全局像素单元结构及其形成方法 |
| CN107240593A (zh) * | 2017-05-19 | 2017-10-10 | 上海集成电路研发中心有限公司 | 一种堆叠式全局曝光像素单元结构及其形成方法 |
| CN108336071A (zh) * | 2018-02-12 | 2018-07-27 | 崔金益 | 一种石墨烯电容及其制造方法 |
| CN110379790A (zh) * | 2019-07-25 | 2019-10-25 | 武汉新芯集成电路制造有限公司 | 一种晶圆结构及其制造方法、芯片结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110739396B (zh) | 2023-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109417073B (zh) | 使用梳状路由结构以减少金属线装载的存储器件 | |
| US8970047B2 (en) | Method for creating a 3D stacked multichip module | |
| US11114414B2 (en) | Wafer structure with capacitive chip interconnection, method for manufacturing the same, and chip structure with capacitive chip interconnection | |
| US7741715B2 (en) | Crack stop and moisture barrier | |
| CN102569173B (zh) | 制造半导体装置的方法 | |
| CN110379799B (zh) | 一种芯片结构、晶圆结构及其制造方法 | |
| CN110047911B (zh) | 一种半导体晶圆、键合结构及其键合方法 | |
| CN215834519U (zh) | 半导体器件 | |
| CN111244057B (zh) | 一种键合结构及其制造方法 | |
| TWI550749B (zh) | 半導體晶圓、半導體晶片以及半導體裝置及其製造方法 | |
| CN110993518B (zh) | 一种键合结构及其制造方法 | |
| EP2672511B1 (en) | 3d stacked multichip module and method of fabrication | |
| WO2024065992A1 (zh) | 芯片封装方法及半导体封装结构 | |
| KR101585491B1 (ko) | 도전 패턴 구조물 및 그 제조 방법 | |
| US20220285208A1 (en) | Semiconductor chip structure | |
| CN110739396B (zh) | 一种芯片结构、晶圆结构及其制造方法 | |
| US20220068819A1 (en) | Front end of line interconnect structures and associated systems and methods | |
| CN109411407B (zh) | 一种半导体器件及其制作方法 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20240128198A1 (en) | Semiconductor wafer including alignment key pattern layer including contact pattern layer disposed thereon | |
| US11456353B2 (en) | Semiconductor structure and manufacturing method thereof | |
| US11652000B2 (en) | Semiconductor device, method of manufacturing semiconductor device, and method of recycling substrate | |
| US20220045084A1 (en) | Semiconductor devices and data storage systems including the same | |
| US9171897B1 (en) | Area efficient series MIM capacitor | |
| US20240145399A1 (en) | Semiconductor wafer including monitoring pattern structure with cover pattern layer and contact patterns disposed over monitoring pattern structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |