CN110379790A - 一种晶圆结构及其制造方法、芯片结构 - Google Patents

一种晶圆结构及其制造方法、芯片结构 Download PDF

Info

Publication number
CN110379790A
CN110379790A CN201910677112.3A CN201910677112A CN110379790A CN 110379790 A CN110379790 A CN 110379790A CN 201910677112 A CN201910677112 A CN 201910677112A CN 110379790 A CN110379790 A CN 110379790A
Authority
CN
China
Prior art keywords
chip
capacitor
pole plate
layer
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910677112.3A
Other languages
English (en)
Inventor
李漾
胡胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910677112.3A priority Critical patent/CN110379790A/zh
Priority to US16/582,620 priority patent/US11114414B2/en
Publication of CN110379790A publication Critical patent/CN110379790A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/045—Carbides composed of metals from groups of the periodic table
    • H01L2924/0464—14th Group
    • H01L2924/04642—SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种晶圆结构及其制造方法、芯片结构，在第一芯片上形成第一电容极板，并在第二芯片上形成第二电容极板，且两个芯片的正面通过介质材料的键合层正面层叠在一起，这样，实现两片芯片的键合的同时，形成了由第一电容极板、第二电容极板以及器件的介质材料构成的电容结构，电容极板及介质材料可以在芯片中器件的互连结构形成过程中一并形成，无需额外的工艺，提高器件及工艺集成度。

Description

一种晶圆结构及其制造方法、芯片结构
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种晶圆结构及其制造方法、芯片结构。
背景技术
随着半导体技术的不断发展，集成电路已经应用于诸多电子设备中，在一些应用中，集成电路同时包括晶体管等有源器件以及电容等无源器件，而随着对集成度要求的不断提高，对芯片设计及制造工艺都提出了更高的要求。
发明内容
有鉴于此，本发明的目的在于提供一种晶圆结构及其制造方法、芯片结构，提高器件及工艺集成度。
为实现上述目的，本发明有如下技术方案：
一种芯片结构，包括：
第一芯片，所述第一芯片包括第一衬底、第一衬底正面上介质材料的第一覆盖层、形成于所述第一覆盖层中的第一电容极板以及与所述第一电容极板电连接的第一极板互连结构，以及形成于所述第一覆盖层之上的介质材料的第一键合层；
第二芯片，所述第二芯片包括第二衬底、第二衬底正面上介质材料的第二覆盖层、形成于所述第二覆盖层中的第二电容极板以及与所述第二电容极板电连接的第二极板互连结构，以及形成于所述第二覆盖层之上的介质材料的第二键合层；
其中，所述第一芯片和所述第二芯片通过所述第一键合层和所述第二键合层正面相对层叠，且所述第一电容极板与所述第二电容极板相对设置，所述第一电容极板与所述第二电容极板之间仅设置有介质材料。
可选地，所述第一电容极板为所述第一芯片中的顶层连线层，所述第二电容极板为所述第二芯片中的顶层连线层。
可选地，所述第一极板互连结构包括第一衬底上的第一接触塞，所述第一接触塞与所述第一电容极板下表面连接；或者，所述第一极板互连结构包括与所述第一电容极板下表面连接的互连层。
可选地，所述第二极板互连结构包括第二衬底上的第二接触塞，所述第二接触塞与所述第二电容极板下表面连接；或者，所述第二极板互连结构包括与所述第二电容极板下表面连接的互连层。
可选地，所述第一键合层和所述第二键合层中还形成有对准的键合垫，通过所述键合垫实现互连层的电连接。
一种晶圆结构，包括晶圆键合结构，所述晶圆键合结构包括正面层叠的第一晶圆和第二晶圆，所述晶圆键合结构上阵列排布有上述任一项所述的芯片结构。
一种晶圆结构的制造方法，包括：
提供第一晶圆，所述第一晶圆上阵列排布有第一芯片，所述第一芯片包括第一衬底、第一衬底正面上介质材料的第一覆盖层、形成于所述第一覆盖层中的第一电容极板以及与所述第一电容极板电连接的第一极板互连结构，以及形成于所述第一覆盖层之上的介质材料的第一键合层；
提供第二晶圆，所述第二晶圆上阵列排布有第二芯片，所述第二芯片包括第二衬底、第二衬底正面上介质材料的第二覆盖层、形成于所述第二覆盖层中的第二电容极板以及与所述第二电容极板电连接的第二极板互连结构，以及形成于所述第二覆盖层之上的介质材料的第二键合层；
利用所述第一键合层和所述第二键合层进行键合，以获得所述第一晶圆和第二晶圆正面相对层叠的晶圆键合结构，其中，所述第一电容极板与所述第二电容极板相对设置，所述第一电容极板与所述第二电容极板之间仅设置有介质材料。
可选地，所述第一电容极板为所述第一芯片中的顶层连线层，所述第二电容极板为所述第二芯片中的顶层连线层。
可选地，还包括：
进行所述晶圆键合结构的切割，以获得独立的芯片结构。
本发明实施例提供的晶圆结构及其制造方法、芯片结构，在第一芯片上形成第一电容极板，并在第二芯片上形成第二电容极板，且两个芯片的正面通过介质材料的键合层正面层叠在一起，这样，实现两片芯片的键合的同时，形成了由第一电容极板、第二电容极板以及器件的介质材料构成的电容结构，电容极板及介质材料可以在芯片中器件的互连结构形成过程中一并形成，无需额外的工艺，提高器件及工艺集成度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明一实施例的芯片结构的剖面结构示意图；
图2示出了根据本发明另一实施例的芯片结构的剖面结构示意图；
图3示出了根据本发明又一实施例的芯片结构的剖面结构示意图；
图4示出了根据本发明实施例的晶圆结构中晶圆的俯视结构示意图；
图5-7示出了根据本发明实施例的制造方法形成晶圆结构过程中的局部剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1-3所示，本申请提供了一种芯片结构，包括：
第一芯片100，所述第一芯片100包括第一衬底102、第一衬底102正面上介质材料的第一覆盖层104、形成于所述第一覆盖层104中的第一电容极板114以及与所述第一电容极板114电连接的第一极板互连结构130，以及形成于所述第一覆盖层104之上的介质材料的第一键合层120；
第二芯片200，所述第二芯片200包括第二衬底202、第二衬底正面204上介质材料的第二覆盖层204、形成于所述第二覆盖层204中的第二电容极板214以及与所述第二电容极板214电连接的第二极板互连结构230，以及形成于所述第二覆盖层204之上的介质材料的第二键合层220；
其中，所述第一芯片100和所述第二芯片200通过所述第一键合层120和所述第二键合层220正面相对层叠，且所述第一电容极板114与所述第二电容极板214相对设置，所述第一电容极板114与所述第二电容极板214之间仅设置有介质材料。
在本申请实施例中，第一芯片100和第二芯片200中还可以形成有器件结构以及与器件结构电连接的互连结构，器件结构形成于衬底上，其中，器件结构可以包括MOS器件、传感器件或存储器件或电容以外其他无源器件等，存储器件可以包括非易失性存储器或随机存储器等，非易失性存储器例如可以包括NOR型闪存、NAND型闪存等浮栅场效应晶体管或者铁电存储器、相变存储器等，器件结构可以为平面型器件或立体器件，立体器件例如可以为FIN-FET(鳍式场效应晶体管)、三维存储器等，传感器件例如可以为感光器件等，其他无源器件包括电阻或电感等。
器件结构可以由介质材料的覆盖层覆盖，该覆盖层可以为叠层结构，可以包括层间介质层、金属间介质层等，器件结构的互连结构以及电容极板的极板互连结构都可以形成于该覆盖层中，器件结构的互连结构可以包括接触塞、过孔及连线层，连线层可以包括一层或多层，互连结构可以为金属材料，例如可以为钨、铝、铜等，电容极板的互连结构可以与器件的互连结构不同的结构，可以仅包括器件的互连结构中的一层或几层，或者与其具有完全不同的结构。衬底可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。
在一些实施例中，参考图1所示，第一芯片100可以包括第一衬底102、第一衬底102上的第一覆盖层104、第一覆盖层104中的第一器件结构110以及与第一器件结构110电连接的第一器件互连结构112，以及第一覆盖层104中的第一电容极板114以及与第一电容极板114电连接的第一极板互连结构130。
第二芯片200可以包括第二衬底202、第二衬底202上的第二覆盖层204、第二覆盖层204中的第二器件结构210以及与第二器件结构210电连接的第二器件互连结构212，以及第二覆盖层204中的第二电容极板214以及与第二电容极板214电连接的第二极板互连结构230。
在本申请实施例中，各芯片上可以包括一种或多种不同的器件结构，各芯片上可以具有相同或不同的器件结构，不同的器件结构可以是不同类型的器件或者具有不同操作电压的同一类型的器件。在一个示例中，第一器件结构可以包括存储器件，第二器件结构可以包括MOS器件。在另一示例中，第一器件结构可以包括MOS器件，第二器件结构可以包括传感器件。
需要说明的是，在本申请实施例对应的附图中，仅作为示意，在各芯片中并未示出具体的器件结构、互连结构以及电连接关系。此外，为了便于描述，将芯片的两个表面分别描述为芯片正面和芯片背面，芯片正面为衬底上形成器件及互连结构的一侧，芯片背面则为该侧的相对侧，也即衬底的背面，而形成于或位于某一结构之上或之下的描述，是相对于该芯片的正面而言的。
第一芯片100和第二芯片200的正面上还分别形成有第一键合层120和第二键合层220，第一芯片100和第二芯片200通过这两个键合层键合在一起，第一键合层120和第二键合层220之间形成键合界面。第一键合层120和第二键合层220的材料为键合(bonding)介质材料，可以为单层或叠层结构，可以采用相同或不同的材料形成，例如可以包括氧化硅、氮化硅或NDC(Nitrogen doped Silicon Carbide，掺氮碳化硅)等键合介质材料中的一种或多种。
在本申请实施例中，在第一芯片100中，第一电容极板114之上仅设置有介质材料，以及在第二芯片200中，第二电容极板214之上仅设置有介质材料，这样，在第一芯片100和第二芯片200通过第一键合层120和第二键合层220键合之后，使得第一电容极板114和第二电容极板214之间仅设置有介质材料，从而，由第一电容极板114、第二电容极板214以及他们之间的介质材料构成电容结构。
在本申请实施例中，第一电容极板114和第二电容极板214可以分别与第一芯片100中的第一器件结构110和第二芯片200中的第二器件结构210中的一个连线层一并形成，可以具有与连线层相同的材料，例如可以为铜、铝等金属材料。
在一些实施例中，第一电容极板114可以为第一芯片100中的顶层连线层，即其上的第一芯片区域上并不再存在其他的连线层，其可以与第一器件结构110的第一器件互连结构112的顶层连线层一并形成，这样，第一电容极板114之上的介质材料仅包括第一键合层120；第二电容极板214可以为第二芯片200中的顶层连线层，即其上的第二芯片区域上并不再存在其他的连线层，其可以与第二器件结构210的第二器件互连结构212的顶层连线层一并形成，这样，第二电容极板214之上的介质材料仅包括第二键合层220。在该实施例中，可以通过控制第一键合层120和第二键合层220的材料以及厚度，以形成所需大小的电容。
上述实施例的一些应用中，可以仅通过第一键合层120和第二键合层220实现第一芯片和第二芯片的键合。在另一些应用中，第一键合层120和第二键合层220还可以分别形成有第一键合垫122和第二键合垫222，键合垫采用键合用导电材料，例如可以为铜，其贯穿至芯片中互连结构的顶层连线层上，将互连结构引出，进而在键合过程中，将第一键合垫122和第二键合垫222进行对准，实现介质材料与金属材料的混合键合，在这些应用中，将第一电容极板114和第二电容极板214设置于顶层时，可以将电容结构形成于键合垫之外的空白区域，可以无需占用额外的芯片面积，提高器件集成度的同时，还有利于形成更大面积的电容结构。
在另一些实施例中，第一电容极板114和/或第二电容极板214还可以为第一芯片中的顶层连线层之下的其他连线层，第一电容极板114可以与第一器件结构110的第一器件互连结构212的非顶层连线层一并形成，这样，第一电容极板114之上的介质材料包括部分厚度的第一覆盖层104以及第一键合层120；第二电容极板214可以与第二器件结构210的第二器件互连结构212的非顶层连线层一并形成，这样，第二电容极板214之上的介质材料包括部分厚度的第二覆盖层204以及第二键合层220。
在本申请实施例中，第一电容极板114与第一极板互连结构130电连接，第二电容极板214与第二极板互连结构230电连接，该第一极板互连结构130和/或第二极板互连结构230可以用于直接将极板的引出，也可以用于进一步与其他的互连结构连接，例如可以与器件结构的互连结构连接。
在一些实施例中，参见图1所示，第一极板互连结构130可以包括第一衬底102上的第一接触塞130，该第一接触塞130与第一电容极板114下表面连接，根据具体的需要，该第一接触塞130可以直接连接至第一电容极板114的下表面，也可以通过互连层进一步连接至第一电容极板114下表面。可以从第一衬底102的背面形成通孔，从而通过第一接触塞130将第一电容极板114引出，也可以直接以第一衬底102作为第一电容极板114的电引出结构。
在一些实施例中，参考图1和图2所示，第二极板互连结构230也可以包括第二衬底202上的第二接触塞230，该第二接触塞230与第二电容极板214下表面连接，根据具体的需要，该第二接触塞230可以直接连接至第二电容极板214的下表面，也可以通过互连层进一步连接至第二电容极板214的下表面。可以从第二衬底202的背面形成通孔，从而通过第二接触塞230将第二电容极板214引出，也可以直接以第二衬底202作为第二电容极板214的电引出结构。
在另一些实施例中，参考图2和图3所示，第一极板互连结构130可以包括与第一电容极板114下表面连接的第一互连层，该第一互连层可以包括多层结构，可以包括连线层以及与其连接的过孔。
在一些应用中，参考图2所示，该第一互连层可以直接用于第一极板互连结构130的引出，该第一互连层可以包括连接于第一电容极板114下表面的互连层以及与其连接的顶层连线层1301，通过该顶层连线层1301可以实现第一电容极板114的引出。第二互连层也可以直接用于第二极板互连结构230的引出，该第二互连层可以包括连接于第二电容极板214下表面的互连层以及与其连接的顶层连线层，通过该顶层连线层可以实现第二电容极板的引出。
在具体的实施例中，可以在第一键合层120和第二键合层220中形成键合垫122、222，通过键合垫实现第一互连层和/或第二互连层的引出。
在一个具体的应用中，可以在第一键合层120中设置与该顶层连线层1301接触连接的第一键合垫122，而在第二芯片200中对应设置有另一引出用互连结构212’，该引出用互连结构212’设置有与其接触连接的第二键合垫222，该第二键合垫222形成于第二键合层220中，在通过第一键合垫122和第二键合垫222对准键合之后，可以在第二衬底202的背面形成与引出用互连结构212’接触的通孔，进而，将第一电容极板114引出。
在另一些应用中，参考图3所示，该第一互连层可以包括连接于第一电容极板114下表面的互连层，该互连层可以与第一器件互连结构相互连接(图未示出)，在具体的示例中，该互连层可以包括连接于第一电容极板114下表面的互连层以及与其连接的顶层连线层1301。此外，第二互连结构也可以包括连接于第二电容极板214下表面的互连层，该互连层可以与第二器件互连结构相互连接(图未示出)，在具体的示例中，该互连层可以包括连接于第二电容极板214下表面的互连层以及与其连接的顶层连线层2301。在具体的应用中，与电容极板连接的第一器件互连结构和第二器件互连结构可以通过从衬底背面形成的通孔引出，通孔可以形成于器件结构的互连层上，也可以形成于极板互连层上。
以上对本申请实施例的芯片结构进行了详细的描述，此外，本申请实施例还提供了一种晶圆结构，该晶圆结构包括晶圆键合结构，该晶圆键合结构包括正面层叠的第一晶圆和第二晶圆，该晶圆键合结构上阵列排布有上述的芯片结构，参考图4以及图1-3所示，图4为晶圆键合结构中各晶圆的俯视结构示意图，在第一晶圆1000上阵列排布有第一芯片100，在第二晶圆2000上阵列排布有第二芯片200，在第一晶圆1000和第二晶圆2000键合之后形成晶圆键合结构中，在晶圆键合结构上也阵列排布有芯片结构。
此外，本申请还提供了上述晶圆结构以及芯片结构的制造方法，以下将结合附图进行详细的描述。
在步骤S01，提供第一晶圆1000，所述第一晶圆1000包括阵列排布的第一芯片100，所述第一芯片100包括第一衬底102、第一衬底102正面上介质材料的第一覆盖层104、形成于所述第一覆盖层104中的第一电容极板114以及与所述第一电容极板114电连接的第一极板互连结构130，以及形成于所述第一覆盖层104之上的介质材料的第一键合层120，参考图4和图5所示。
在本实施例中，第一晶圆1000已经完成形成键合层之前的器件加工工艺，参考图5所示，第一晶圆1000的第一衬底102上可以已经形成有第一器件结构110、第一器件结构110的第一器件互连结构112，以及第一电容极板114和第一电容极板114的第一极板互连结构130，这些结构由介质材料的第一覆盖层104覆盖，第一器件互连结构112与第一极板互连结构130可以电连接在一起或并不电连接在一起。第一极板互连结构130可以与第一器件互连结构112一并形成，可以具有第一器件互连结构112具有部分或全部相同的结构，第一电容极板114可以同第一器件互连结构112中的一层连线层一并形成，第一电容极板114之上不再形成有互连结构。在该示例中，第一电容极板114可以为顶层连线层，一并与第一器件互连结构112中的顶层连线层一并形成。
第一覆盖层104之上的介质材料的第一键合层120，用于晶圆间的键合，根据具体的需要，第一键合层120中还可以进一步形成有键合垫122，该键合垫122与顶层连线层电连接，可以进一步与另一晶圆中的键合垫对准，从而，构成混合键合的晶圆结构。
在步骤S02，提供第二晶圆2000，所述第二晶圆2000包括阵列排布的第二芯片200，所述第二芯片200包括第二衬底202、第二衬底202正面上介质材料的第二覆盖层204、形成于所述第二覆盖层204中的第二电容极板214以及与所述第二电容极板214电连接的第二极板互连结构230，以及形成于所述第二覆盖层204之上的介质材料的第二键合层220，参考图6所示。
在本实施例中，第二晶圆2000已经完成形成键合层之前的器件加工工艺，参考图6所示，第二晶圆2000的第二衬底202上可以已经形成有第二器件结构210、第二器件结构210的第二器件互连结构212，以及第二电容极板214和第二电容极板214的第二极板互连结构230，这些结构由介质材料的第二覆盖层204覆盖，第二器件互连结构212与第二极板互连结构230可以电连接在一起或并不电连接在一起。第二极板互连结构230可以与第二器件互连结构212一并形成，可以与第二器件互连结构212具有部分或全部相同的结构，第二电容极板214可以同第二器件互连结构212中的一层连线层一并形成，第二电容极板214之上不再形成有互连结构。在该示例中，第二电容极板214可以为顶层连线层，一并与第二器件互连结构212中的顶层连线层一并形成。
第二覆盖层204之上的介质材料的第二键合层220，用于晶圆间的键合，根据具体的需要，第二键合层220中还可以进一步形成有键合垫222，该键合垫222与顶层连线层电连接，可以进一步与另一晶圆中的键合垫对准，从而，构成混合键合的晶圆结构。
在步骤S03，利用所述第一键合层120和所述第二键合层220进行键合，以获得所述第一晶圆1000和第二晶圆2000正面相对层叠的晶圆键合结构，其中，所述第一电容极板114与所述第二电容极板214相对设置，所述第一电容极板114与所述第二电容极板214之间仅设置有介质材料，参考图7所示。
在具体的实施例中，可以将第二晶圆2000的第二键合层220朝向第一晶圆1000的第一键合层120并进行两片晶圆的对准，而后利用键合设备，实现第一晶圆1000和第二晶圆2000的正面键合，键合后在第一键合层120和第二键合层220之间形成俩晶圆的键合界面。在一些应用中，仅具有第一键合层120和第二键合层220，在键合之后，仅形成具有介质材料的键合界面。在另一些应用中，键合层中还形成有键合垫，则形成具有介质材料和导电材料的混合键合界面。
在键合之后，由相对的第一电容极板114与第二电容极板214以及他们之间的介质材料构成电容结构。
而后，可以完成其他必要的加工工艺，例如可以从第一晶圆或第二晶圆的背面进行减薄，并进行进一步的互连工艺，如在布线工艺、硅通孔工艺和/或引出衬垫的形成工艺等。
至此形成了本申请实施例的晶圆结构，而后，参考图4所示，还可以沿切割道对该晶圆键合结构进行切割，从而，获得独立的芯片结构。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于制造方法实施例而言，由于其具有与芯片结构相似的实施例，所以描述得比较简单，相关之处参见结构实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种芯片结构，其特征在于，包括：
第一芯片，所述第一芯片包括第一衬底、第一衬底正面上介质材料的第一覆盖层、形成于所述第一覆盖层中的第一电容极板以及与所述第一电容极板电连接的第一极板互连结构，以及形成于所述第一覆盖层之上的介质材料的第一键合层；
第二芯片，所述第二芯片包括第二衬底、第二衬底正面上介质材料的第二覆盖层、形成于所述第二覆盖层中的第二电容极板以及与所述第二电容极板电连接的第二极板互连结构，以及形成于所述第二覆盖层之上的介质材料的第二键合层；
其中，所述第一芯片和所述第二芯片通过所述第一键合层和所述第二键合层正面相对层叠，且所述第一电容极板与所述第二电容极板相对设置，所述第一电容极板与所述第二电容极板之间仅设置有介质材料。
2.根据权利要求1所述的芯片结构，其特征在于，所述第一电容极板为所述第一芯片中的顶层连线层，所述第二电容极板为所述第二芯片中的顶层连线层。
3.根据权利要求1所述的芯片结构，其特征在于，所述第一极板互连结构包括第一衬底上的第一接触塞，所述第一接触塞与所述第一电容极板下表面连接；或者，所述第一极板互连结构包括与所述第一电容极板下表面连接的互连层。
4.根据权利要求1所述的芯片结构，其特征在于，所述第二极板互连结构包括第二衬底上的第二接触塞，所述第二接触塞与所述第二电容极板下表面连接；或者，所述第二极板互连结构包括与所述第二电容极板下表面连接的互连层。
5.根据权利要求3或4所述的芯片结构，其特征在于，所述第一键合层和所述第二键合层中还形成有对准的键合垫，通过所述键合垫实现互连层的电连接。
6.一种晶圆结构，其特征在于，包括晶圆键合结构，所述晶圆键合结构包括正面层叠的第一晶圆和第二晶圆，所述晶圆键合结构上阵列排布有如权利要求1-5中任一项所述的芯片结构。
7.一种晶圆结构的制造方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆上阵列排布有第一芯片，所述第一芯片包括第一衬底、第一衬底正面上介质材料的第一覆盖层、形成于所述第一覆盖层中的第一电容极板以及与所述第一电容极板电连接的第一极板互连结构，以及形成于所述第一覆盖层之上的介质材料的第一键合层；
提供第二晶圆，所述第二晶圆上阵列排布有第二芯片，所述第二芯片包括第二衬底、第二衬底正面上介质材料的第二覆盖层、形成于所述第二覆盖层中的第二电容极板以及与所述第二电容极板电连接的第二极板互连结构，以及形成于所述第二覆盖层之上的介质材料的第二键合层；
利用所述第一键合层和所述第二键合层进行键合，以获得所述第一晶圆和第二晶圆正面相对层叠的晶圆键合结构，其中，所述第一电容极板与所述第二电容极板相对设置，所述第一电容极板与所述第二电容极板之间仅设置有介质材料。
8.根据权利要求7所述的制造方法，其特征在于，所述第一电容极板为所述第一芯片中的顶层连线层，所述第二电容极板为所述第二芯片中的顶层连线层。
9.根据权利要求7所述的制造方法，其特征在于，还包括：
进行所述晶圆键合结构的切割，以获得独立的芯片结构。
CN201910677112.3A 2019-07-25 2019-07-25 一种晶圆结构及其制造方法、芯片结构 Pending CN110379790A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910677112.3A CN110379790A (zh) 2019-07-25 2019-07-25 一种晶圆结构及其制造方法、芯片结构
US16/582,620 US11114414B2 (en) 2019-07-25 2019-09-25 Wafer structure with capacitive chip interconnection, method for manufacturing the same, and chip structure with capacitive chip interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910677112.3A CN110379790A (zh) 2019-07-25 2019-07-25 一种晶圆结构及其制造方法、芯片结构

Publications (1)

Publication Number Publication Date
CN110379790A true CN110379790A (zh) 2019-10-25

Family

ID=68255927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910677112.3A Pending CN110379790A (zh) 2019-07-25 2019-07-25 一种晶圆结构及其制造方法、芯片结构

Country Status (2)

Country Link
US (1) US11114414B2 (zh)
CN (1) CN110379790A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739396A (zh) * 2019-11-11 2020-01-31 武汉新芯集成电路制造有限公司 一种芯片结构、圆晶结构及其制造方法
CN111180415A (zh) * 2020-01-02 2020-05-19 长江存储科技有限责任公司 半导体集成装置及其制造方法
CN111968959A (zh) * 2020-08-06 2020-11-20 长江存储科技有限责任公司 半导体器件及其制作方法
WO2021159588A1 (zh) * 2020-02-12 2021-08-19 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
WO2022116280A1 (zh) * 2020-12-01 2022-06-09 武汉新芯集成电路制造有限公司 半导体器件的制作方法及半导体器件
WO2023070860A1 (zh) * 2021-10-29 2023-05-04 长鑫存储技术有限公司 一种半导体结构及其形成方法、晶圆键合方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
JP2021048204A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及びその製造方法
CN114628370A (zh) * 2020-12-11 2022-06-14 联华电子股份有限公司 半导体结构
US11756920B2 (en) * 2021-04-09 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100238334A1 (en) * 2009-03-17 2010-09-23 Sony Corporation Solid-state imaging device, method of manufacturing the same, method of driving the same, and electronic apparatus
CN107240593A (zh) * 2017-05-19 2017-10-10 上海集成电路研发中心有限公司 一种堆叠式全局曝光像素单元结构及其形成方法
CN108336071A (zh) * 2018-02-12 2018-07-27 崔金益 一种石墨烯电容及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605458B1 (en) * 2007-02-01 2009-10-20 Xilinx, Inc. Method and apparatus for integrating capacitors in stacked integrated circuits
US10811388B2 (en) * 2015-09-28 2020-10-20 Invensas Corporation Capacitive coupling in a direct-bonded interface for microelectronic devices
US10431565B1 (en) * 2018-02-27 2019-10-01 Xilinx, Inc. Wafer edge partial die engineered for stacked die yield

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100238334A1 (en) * 2009-03-17 2010-09-23 Sony Corporation Solid-state imaging device, method of manufacturing the same, method of driving the same, and electronic apparatus
CN107240593A (zh) * 2017-05-19 2017-10-10 上海集成电路研发中心有限公司 一种堆叠式全局曝光像素单元结构及其形成方法
CN108336071A (zh) * 2018-02-12 2018-07-27 崔金益 一种石墨烯电容及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739396A (zh) * 2019-11-11 2020-01-31 武汉新芯集成电路制造有限公司 一种芯片结构、圆晶结构及其制造方法
CN110739396B (zh) * 2019-11-11 2023-08-08 武汉新芯集成电路制造有限公司 一种芯片结构、晶圆结构及其制造方法
CN111180415A (zh) * 2020-01-02 2020-05-19 长江存储科技有限责任公司 半导体集成装置及其制造方法
WO2021159588A1 (zh) * 2020-02-12 2021-08-19 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
CN111968959A (zh) * 2020-08-06 2020-11-20 长江存储科技有限责任公司 半导体器件及其制作方法
WO2022116280A1 (zh) * 2020-12-01 2022-06-09 武汉新芯集成电路制造有限公司 半导体器件的制作方法及半导体器件
WO2023070860A1 (zh) * 2021-10-29 2023-05-04 长鑫存储技术有限公司 一种半导体结构及其形成方法、晶圆键合方法

Also Published As

Publication number Publication date
US11114414B2 (en) 2021-09-07
US20210028151A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
CN110379790A (zh) 一种晶圆结构及其制造方法、芯片结构
KR102587642B1 (ko) 적층된 삼차원 이종 메모리 디바이스 및 그 형성 방법
JP7335309B2 (ja) ３次元メモリデバイスのハイブリッドボンディングコンタクト構造
KR102477908B1 (ko) 3차원 메모리 장치 및 그 형성 방법
US11462496B2 (en) Semiconductor device
CN103579096B (zh) 半导体器件及其制造方法
US8274165B2 (en) Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
JP2022521981A (ja) メモリデバイス及び方法
KR20090043896A (ko) 칩 적층 패키지
US20060226491A1 (en) Inverted multilayer semiconductor device assembly
CN110137096A (zh) 一种键合结构及其制造方法
CN110379799A (zh) 一种芯片结构、晶圆结构及其制造方法
CN110416078A (zh) 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法
TW202121625A (zh) 晶片封裝結構及其製造方法
KR20140147781A (ko) 기계적으로 자율적인 미소전자 장치의 제조 방법
JP2023515450A (ja) バックサイド相互接続構造を備える３次元メモリデバイス
TW202215630A (zh) 使用混合接合之影像感測器中的金屬佈線
CN114520219A (zh) 半导体封装
CN112530916B (zh) 半导体装置及其制造方法
JP2022521464A (ja) 三次元メモリデバイス及び三次元メモリシステム
WO2024065992A1 (zh) 芯片封装方法及半导体封装结构
CN116110868A (zh) 半导体封装件
CN110739396B (zh) 一种芯片结构、晶圆结构及其制造方法
TW202414621A (zh) 晶片封裝方法及半導體封裝結構
JP2023034974A (ja) 半導体装置および基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191025

RJ01 Rejection of invention patent application after publication