TW202215630A - 使用混合接合之影像感測器中的金屬佈線 - Google Patents

使用混合接合之影像感測器中的金屬佈線 Download PDF

Info

Publication number
TW202215630A
TW202215630A TW110121331A TW110121331A TW202215630A TW 202215630 A TW202215630 A TW 202215630A TW 110121331 A TW110121331 A TW 110121331A TW 110121331 A TW110121331 A TW 110121331A TW 202215630 A TW202215630 A TW 202215630A
Authority
TW
Taiwan
Prior art keywords
wafer
metal
metal bond
bond pads
pads
Prior art date
Application number
TW110121331A
Other languages
English (en)
Other versions
TWI817137B (zh
Inventor
剛 陳
孫世宇
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202215630A publication Critical patent/TW202215630A/zh
Application granted granted Critical
Publication of TWI817137B publication Critical patent/TWI817137B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08123—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting directly to at least two bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Facsimile Heads (AREA)

Abstract

一種為一晶圓上晶圓結構中之電連接佈線之方法包括：將一第一晶圓之一金屬接合墊接合至一第二晶圓之一金屬接合墊；使用不同於該等金屬接合墊之一材料將該第一晶圓接合至該第二晶圓；形成將該第一晶圓之該金屬接合墊連接至安置於該第一晶圓之一第一側及第二側內之一第一裝置之金屬互連結構；及形成將該第二晶圓之該金屬接合墊連接至安置於該第二晶圓內之一第二及第三裝置，以透過該等金屬接合墊將該第一裝置連接至該等第二及第三裝置之金屬互連結構，其中該等第一與第二晶圓之該等裝置之間的該等電連接不具有完全穿過該第一或該第二晶圓之一貫穿通路。

Description

使用混合接合之影像感測器中的金屬佈線
本發明係關於3D積體電路，特定而言係關於具有金屬佈線之影像感測器之混合接合。
晶圓上晶圓堆疊係垂直地封裝兩個或更多個晶圓之一程序，其中各晶圓可具有執行一不同功能之不同積體電路。已創建在晶圓之間進行接合之一特定方法，該方法通常被稱為「混合接合」。混合接合如此被命名係因為該方法利用不止一種材料之間的接合。例如，混合接合可包含兩個相異晶圓之金屬之間的接合以及兩個相異晶圓之間的氧化矽之接合。混合接合可藉由熱壓、使用黏著劑及其他程序來達成。
實例係關於影像感測器，且本文中揭示用於製造影像感測器之裝置及方法。在以下描述中，闡述眾多特定細節以提供對該等實例之一透徹理解。然而，相關技術技術者將認知，本文中所描述之技術可在沒有一或多個特定細節之情況下或利用其他方法、組件、材料等實踐。在其他例項中，未詳細地展示或描述熟知結構、材料或操作以便避免混淆特定態樣。
遍及本說明書對「一項實例」或「一項實施例」之引用意謂結合該實例所描述之一特定特徵、結構或特性被包含於本發明之至少一項實例中。因此，本說明書通篇出現之片語「在一項實例中」或「在一項實施例中」不一定全部指代同一實例。此外，在一或多項實例中可以任何合適方式組合該等特定特徵、結構或特性。
為了便於描述，在本文中可使用空間相對術語，諸如「在...下面」、「在...下方」、「下」、「在...下」、「在...上方」、「上」及類似者來描述一個元件或特徵與另一(些)元件或特徵之關係，如附圖中所繪示。將理解，除附圖中所描繪之定向以外，空間相對術語亦意欲於涵蓋裝置在使用或操作中之不同定向。例如，若附圖中之裝置被翻轉，則被描述為「在其他元件或特徵下方」、「在其他元件或特徵下面」或「在其他元件或特徵下」之元件將被定向為「在其他元件或特徵上方」。因此，實例性術語「在...下方」及「在...下」可涵蓋在...上方及在...下方兩個定向。裝置可以其他方式定向(旋轉90度或按其他定向)且相應地解釋本文中所使用之空間相對描述詞。另外，亦將理解，當一層被稱為「在兩個層之間」時，其可為兩個層之間的唯一層，或亦可存在一或多個中介層。
遍及本說明書，使用若干技術術語。此等術語應具有其等所屬技術之普通含義，除非本文中明確地定義或其等使用脈絡將另有清楚地指示。應注意，遍及本文獻，元素名稱及符號可互換地使用(例如，Si與矽)；然而，兩者具有相同含義。
IC之堆疊晶圓提供更高整合密度、更大速度及頻寬，此係因為經堆疊晶圓之間的互連件之長度減小。可製成垂直堆疊之晶圓系統，使得各晶圓能夠執行一或多個特定功能。在一種用於將晶圓彼此上下垂直地堆疊之方法中，可透過圖案化、微影術、金屬化及類似程序在待接合之兩個晶圓之各個並列側上製造金屬接合墊。除由金屬接合墊產生之金屬至金屬接合以外，兩個晶圓之各者之經暴露非金屬區域(例如，介電質)亦用於接合經堆疊晶圓。混合接合可表示使用一個以上接合介面來達成晶圓上晶圓封裝之程序。混合接合可使用黏著劑，諸如聚醯亞胺、熱壓、擴散接合、壓力連結及類似者，來產生金屬至金屬、絕緣體至絕緣體及金屬至絕緣體接合以達成垂直堆疊之晶圓。與其他互連方法相反，已提出混合接合來替代穿矽通路或穿基板通路(TSV)形成用於垂直堆疊之晶圓之電連接。在本發明中，一「貫穿通路」可用於共同指代一穿矽通路或一穿基板通路或指代兩者。
在實例中，一種為一晶圓上晶圓結構內之電連接佈線之方法包括：將一第一晶圓之一第一側上之一金屬接合墊接合至一第二晶圓之一第二側上之一金屬接合墊；使用不同於該等金屬接合墊之一材料將該第一晶圓之該第一側接合至該第二晶圓之該第二側，例如介電質至介電質接合；形成連接至該第一晶圓上之該金屬接合墊之一或多個金屬互連結構，其中該一或多個金屬互連結構經連接至安置於該第一晶圓之該第一側及一第二側內之多個裝置；及形成連接至該第二晶圓上之該金屬接合墊之一或多個金屬互連結構，其中該一或多個金屬互連結構經連接至安置於該第二晶圓之一第一側及該第二側內之一或多個裝置，以透過該等金屬接合墊將該第一晶圓之該多個裝置連接至該第二晶圓之該一或多個裝置，其中該等第一與第二晶圓之間的該等裝置之該等電連接不具有完全穿過該第一或該第二晶圓之一貫穿通路，即，該等第一及第二晶圓不具有穿透半導體基板及/或多層間介電質以在單個晶圓內或在經堆疊晶圓之間形成連接之一垂直連接結構。
在實例中，一種混合接合之晶圓上晶圓半導體結構包含：一第一晶圓，其在該第一晶圓之一第一側上具有一金屬接合墊；一第二晶圓，其在該第二晶圓之一第二側上具有一金屬接合墊，其中該第一晶圓之該金屬接合墊經接合至該第二晶圓之該金屬接合墊，該第一晶圓之該第一側使用不同於該等金屬接合墊之一材料進一步接合至該第二晶圓之該第二側，例如介電質至介電質接合，該第一晶圓之該金屬接合墊經連接至與安置於該第一晶圓之該第一側及一第二側內之一或多個裝置(例如，一第一裝置)電連接之一或多個金屬互連結構。該第二晶圓之該金屬接合墊經連接至與安置於該第二晶圓之一第一側及該第二側內之一或多個裝置(例如，一第二裝置)連接之一或多個金屬互連結構，且安置於該第一晶圓之該等第一及第二側內之該一或多個裝置透過該等金屬接合墊連接至安置於該第二晶圓之該等第一及第二側內之該一或多個裝置。在該等實例中，使用該等金屬接合墊以在安置於一第一與一第二晶圓內之裝置之間進行連接可導致節省一或多個佈線層。此外，該等金屬接合墊之厚度允許攜載大電流。除了該等金屬接合墊之該電連接功能外，亦可添加其他功能，諸如影像感測器之光阻擋、熱敏電路之熱重布。
在本發明中，一晶圓指代可在製造微電子裝置(包含但不限於積體電路、光電二極體、影像感測器及類似者)中使用之任何半導體基板(諸如矽)，以及形成於該半導體基板上之一或多個材料層及/或結構。通常，可將晶圓自單個較大半導體晶體切成薄碟(即，晶圓)。在本發明中，「半導體晶圓」或簡稱為「晶圓」可指代用於在其上形成半導體裝置之任何類型及形狀之基板。例如，基板可包含單晶基板、絕緣體上半導體(SOI)基板、摻雜矽塊狀基板及半導體上磊晶膜(EPI)基板及類似者。此外，儘管可主要關於與基於矽之半導體材料(例如，矽及矽與鍺及/或碳之合金)相容之材料及程序來描述各項實施例，但本發明在此方面不受限制。實情係，可使用任何類型之半導體材料來實施各項實施例。
用於製造裝置、金屬接合墊、類似材料及不同材料之混合接合與晶圓內之所有類型之互連結構之廣泛可用程序可用於本發明中。由於本發明與特定結構有關，因此不需要完全描述此等程序。裝置可指代電晶體、電阻器、光電二極體、摻雜區及類似者。互連結構可指代電連接一晶圓內之一裝置或另一結構從而導致至一金屬接合墊之一連接之通路、金屬化結構、中間金屬佈線跡線及類似者。如遍及本發明所使用，一第一晶圓至一第二晶圓之一混合接合至少包含金屬至金屬接合及除金屬以外之材料之另一不同接合，諸如介電質至介電質或絕緣體至絕緣體及類似者。此外，一混合接合可包含不同材料之接合，諸如金屬至金屬、金屬至絕緣體或絕緣體至絕緣體。
為了繪示，圖1展示一垂直堆疊之晶圓上晶圓結構之一部分，其包括使用混合接合來接合至一第二200晶圓之一第一100晶圓。第一晶圓100具有一第一側128及與第一側128相對之一第二側136。第二晶圓200具有一第一側236及與第一側236相對之一第二側228。第一晶圓100之第一側128經接合至第二晶圓200之第二側228。第一晶圓100包含一基板108及形成於基板108上之一多層間介電質結構150，該多層間介電質結構150由其中可形成金屬特徵之複數個介電質層組成。第二晶圓200包含一基板208及形成於基板208上之一多層間介電質結構250，該多層間介電質結構250由其中可形成金屬特徵之複數個介電質層組成。第一晶圓100包含嵌入於多層間介電質結構150之一介電質材料層中之金屬接合墊102、104及106之一層109，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊102、104、106及一或多個金屬互連結構。第二晶圓200包含嵌入於多層間介電質結構250之一介電質材料層中之金屬接合墊202、204及206之一層209，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊202、204、206及一或多個金屬互連結構。
金屬接合墊102、104及106之各者具有形成於第一晶圓100之第一側128上之一第一表面及與其第一表面相對之一第二表面。金屬接合墊202、204及206之各者具有形成於第二晶圓208之第二側228上之一第一表面(例如，頂部金屬表面)，及與其第一表面相對之一第二表面。第一晶圓100之金屬接合墊102之第一表面(例如，頂部金屬表面)與金屬接合墊202之第一表面(例如，頂部金屬表面)接合且將金屬接合墊102電連接至金屬接合墊202。第一晶圓100之金屬接合墊104之第一表面與金屬接合墊204之第一表面接合且將金屬接合墊104電連接至金屬接合墊204。第一晶圓100之金屬接合墊106之第一表面與金屬接合墊206之第一表面接合且將金屬接合墊106電連接至金屬接合墊206。
在一些實施例中，使用一鑲嵌技術來形成金屬接合墊102、104、202、204、206。例如，介電質材料作為一層沈積於第一晶圓100上(例如，在第一晶圓100之第一側128上)，使用微影術進行圖案化，且經蝕刻以形成開口或凹部。接著，用例如一鋁、銅之導電材料填充介電質材料層中之開口，其中例如藉由化學機械拋光(CMP)、一蝕刻程序或其等組合自介電質材料之頂表面上移除導電材料之多餘部分。
介電質材料層之不包含金屬接合墊之區域可透過介電質至介電質接合彼此進一步接合。據此，晶圓100透過利用金屬至金屬接合及介電質至介電質接合之一混合接合方法接合至晶圓200。該接合方法可包含但不限於黏著劑，諸如聚醯亞胺、熱壓、擴散接合、壓力連結及類似者。
在一項實例中，金屬接合墊104及204進一步經連接至將金屬接合墊104及204分別連接至晶圓100及200中之至少一個裝置之一或多個金屬結構。據此，金屬接合墊104及204提供一接合功能且另外用作形成於一個晶圓100中之一或若干裝置至形成於一第二晶圓200中之一或多個裝置之間的一電連接。
在一項實例中，一對金屬接合墊104及204具有類似尺寸，例如，實質上具有相同寬度及長度。一對金屬接合墊104及204彼此完全疊置。在一項實例中，金屬接合墊104及204之寬度大於或等於1 μm。在一項實例中，金屬接合墊104及204之寬度係約1 μm至約3 μm。成對金屬接合墊106、206及102、202被提供為「虛設」墊，以提供一平整或平坦接合表面以減輕接合應力且改良可靠性。在所繪示實例中，虛設墊，諸如金屬接合墊106、206及102、202係經安置以提供接合強度且進一步用於阻擋雜散光之接合墊。虛設墊未經組態以在晶圓100、200之間提供電連接。用作虛設墊之成對金屬接合墊106、206及102、202可與功能墊(例如，金屬接合墊104及102)具有相同寬度，自約1 μm至約3 μm。在一些實施例中，虛設墊與功能墊可具有不同長度或寬度。
在一項實例中，第一晶圓100及第二晶圓200各包含分別形成多層間介電質結構150、250之複數個介電質層。此等介電質層具有形成於其中之用作在第一晶圓100中之裝置至第二晶圓200中之裝置之間透過金屬接合墊104、204之電佈線之互連導電金屬結構。例如，第一晶圓100包含通路層110、114及118中之垂直互連結構(例如，通路)，及嵌入於形成於第一晶圓基板上之多層間介電質層中且安置於一頂部通路與一底部通路層之間的水平金屬互連層112及116。通路層110、114及118之各者包含形成於一層間介電質層中之垂直互連結構(例如，通路)，例如垂直互連結構(例如，通路)，諸如通路層110中之通路130、132使用鑲嵌技術形成於一層間介電質層中。水平金屬互連層112及116之各者包含使用鑲嵌技術形成於一層間介電質材料層中之金屬互連件或金屬佈線跡線，例如水平互連結構(或金屬跡線)，諸如水平金屬互連層112中之金屬互連件138使用鑲嵌技術形成於一層間介電質材料層中。在一些實施例中，層間介電質材料層之各者由氧化矽形成。在一些實施例中，層間介電質層由低氧化物材料形成。通路層110、114、118中之垂直互連結構之各者經組態以在水平金屬互連層112與116之間電連接水平金屬互連結構(例如，金屬佈線跡線)從而在水平金屬互連層112與116之間建立電連接。類似地，第二晶圓200包含由具有互連結構之複數個層間介電質層形成之一多層互連結構250。第二晶圓200包含具有垂直互連結構之通路層210、214及218，該等垂直互連結構經形成於第二晶圓基板208上之多層間介電質結構250之層間介電質層中。水平金屬互連層212及216經形成於第二晶圓基板208上之多層間介電質結構250之層間介電質層中，經安置於一頂部通路層與一底部通路層之間。通路層210、214、218中之垂直互連結構之各者經組態以在水平金屬互連層212與216之間電連接水平金屬互連結構(例如，金屬佈線跡線)從而在水平金屬互連層212與216之間建立電連接。通路及金屬層之數目係代表性的且不受限制，此係因為可提供更少或更多通路及金屬層。
在一項實例中，通路層118中之複數個垂直互連結構(例如，通路)分別經連接至裝置122、124、126或引線接合墊120，且通路層218中之一個通路經連接至引線接合墊220。在一項實例中，裝置122、124及126可為電晶體。在一項實例中，裝置122、124及126係電晶體裝置，例如像素電晶體，且晶圓100係具有光電二極體之一像素晶圓，且晶圓200係具有邏輯電路之一邏輯晶圓。然而，一像素晶圓及一邏輯晶圓意謂為代表性的，且本發明不受其限制。
為了繪示金屬接合墊104及204在信號傳輸路徑中之使用，第二晶圓200中之通路246、242、238及金屬佈線跡線244、240自第二晶圓200中之引線接合墊220通向金屬接合墊204，而通路130、140、144及金屬佈線跡線138、142自第一晶圓100中之金屬接合墊104通向裝置122。由此，建立自第二晶圓200中之佈線接合墊220透過金屬接合墊104、204至第一晶圓100中之裝置122之一信號傳輸路徑。
因此，根據一項實例，一混合接合之第一100及第二200晶圓之金屬接合墊104及204提供全部在晶圓100之第一128及第二136側與晶圓200之第一236及第二228側內之裝置之電連接。此與穿矽通路(即，自一個矽基板晶圓至一經接合晶圓完全穿過之垂直連接結構)之使用不同。類似地針對半導體裝置結構，應進一步明白，在一個晶圓內使用穿基板通路來建立電連接亦需要分配特定量之可用晶圓及金屬互連區域，其中出於可靠性考量，不可安置任何線跡線或電路元件(例如，電晶體)以便形成此等穿基板垂直連接結構。換言之，本發明使用金屬接合墊、金屬互連結構及通路在晶圓之間形成電連接而無需使用穿矽或基板通路，因此可增加晶圓上之用於電路系統形成或信號路由之可用面積。在所繪示實例中，第一晶圓100及第二晶圓200透過混合接合而接合使得第二晶圓200中之一引線接合墊220可透過單個金屬接合墊104連接至多個裝置(例如，裝置122、124、126)。替代地，本發明提供一種可為安置於一個晶圓中之一裝置或一引線接合墊至另一晶圓中之多個裝置之間的電連接佈線之混合接合方案。
在一項實例中，通路層110中之一個以上垂直互連結構(例如，通路)，例如通路130、132，電耦合至第一晶圓100之金屬接合墊104，且通路層218中之一個通路電耦合至第二晶圓200之金屬接合墊204。第一晶圓100之金屬接合墊104之寬度經組態以允許連接至其之多個垂直互連結構或通路。在一項實例中，通路130之邊緣至通路132之相鄰邊緣之間的最小臨界尺寸148係例如約100 nm，且通路132之一外邊緣146與金屬接合墊104之一邊緣134之間的最小容限152係例如50 nm。因此，金屬接合墊104可容納一個以上通路以提供多個電連接路徑。
在圖2中，一第一晶圓300使用混合接合來接合至一第二晶圓400，該混合接合包含金屬至金屬接合及至少一種其他不同材料接合，諸如絕緣體至絕緣體接合(例如，介電質至介電質接合)或類似者。圖2之結構在若干方面類似於圖1之結構，但具有以下差異。為了簡單起見，本文中可省略對類似於圖1之元件及結構之描述。
在圖2中，與第一晶圓300之金屬接合墊302、304及306之長度或寬度相較，第二晶圓400之金屬接合墊402、404、406、408及410之長度或寬度可具有不同長度或寬度。在一項實例中，第二晶圓400之一金屬接合墊406可具有一更小長度或寬度且可與該第一晶圓之一金屬接合墊304完全重疊地接合。在一項實例中，第二晶圓400之一金屬接合墊408可與該第一晶圓300之一金屬接合墊306部分重疊地接合且接合部分小於寬度之大部分。在一項實例中，第二晶圓400之一金屬接合墊410可與第一晶圓300之金屬接合墊306部分重疊地接合且接合部分大於寬度之大部分。在一些施實例中，第一晶圓300之一金屬接合墊可與第二晶圓400之一或多個金屬接合墊重疊地接合及接合。例如，金屬接合墊306與形成於第二晶圓400上之兩個金屬接合墊408及410重疊且與接觸地接合。例如，第二晶圓400之金屬接合墊406之整個頂表面與第一晶圓300之金屬接合墊304之一部分重疊且接觸地接合以在第一與第二晶圓300、400之間形成電連接。針對另一實例，第二晶圓400之金屬接合墊408與金屬接合墊306部分地重疊且與介電質材料部分地重疊。在一項實例中，寬度較小且與第一晶圓300之金屬接合墊304完全重疊之第二晶圓400之金屬接合墊406經連接至一個通路412，而金屬接合墊304經連接至多個通路308、310及312。在一些實施例中，第一晶圓300之金屬接合墊302及306與第二晶圓400之金屬接合墊402、404及410係虛設墊以在晶圓上提供更多金屬覆蓋且提供一平整或平坦表面以提供接合支援並減輕在混合接合程序期間引發之接合應力。因此，除用於經堆疊晶圓之間的混合接合以外，混合接合之第一300及第二400晶圓透過使用金屬接合墊304及406具有全部在該等晶圓內之電連接，從而最大化晶圓及金屬互連層之面積使用。
在圖3中，一第一晶圓500使用混合接合來接合至一第二晶圓600，該混合接合包含金屬至金屬接合及至少一種其他不同材料接合，諸如絕緣體至絕緣體接合(例如，介電質至介電質接合)或類似者。圖3之結構在若干方面類似於圖1之結構，但具有以下差異。
在圖3中，第二晶圓600之金屬接合墊602、604及606之寬度相同於第一晶圓500之金屬接合墊502、504及506之寬度。然而，雖然第二晶圓600之金屬接合墊602、604及606與第一晶圓500之金屬接合墊502、504及506相較具有類似長度或寬度，但相對於第一晶圓500之金屬接合墊502、504及506移位，以便部分重疊地接合，此意謂金屬接合墊602、604及606在對應金屬接合墊502、504及506上部分地接合，且亦在第一晶圓500之多層間介電質結構550之一接合表面上延伸。類似地，金屬接合墊502、505及506在第二晶圓600之多層間介電質結構650上延伸。在一項實例中，金屬接合墊504及604之最小重疊可基於程序設計規則來組態，例如約200 nm。在一項實例中，第二晶圓600之金屬接合墊604經連接至一個通路608，而金屬接合墊504經連接至一個以上通路508、510及512以建立單個至多個電連接使得來自第二晶圓600之單個裝置或單個引線接合墊之一信號可經傳輸至多個裝置及/或引線接合墊。第一晶圓500之金屬接合墊502及506與金屬接合墊602及606係虛設墊以提供金屬覆蓋及一平整或平坦表面且減輕接合應力。應明白，安置於第一及第二晶圓500、600上之虛設墊之實際數目可基於提供一平整或平坦表面以減輕接合應力所需之金屬覆蓋量來配置。因此，除用於混合接合以外，混合接合之第一500及第二600晶圓透過使用金屬接合墊504及606具有全部在該等晶圓內之電連接。
圖4展示包括一第一晶圓700之一第一及第二垂直堆疊之晶圓上晶圓結構之一部分，第一晶圓700使用混合接合來接合至一第二晶圓800從而在第一700與第二晶圓800上之多個裝置之間形成電連接。第一晶圓700具有一第一側704及與第一側704相對之一第二側732。第二晶圓800具有一第一側832及與第一側832相對之一第二側804。第一晶圓700之第一側704經接合至第二晶圓800之第二側804。第一晶圓700包含一基板706及形成於基板706上之一多層間介電質結構750，該多層間介電質結構750由其中可形成金屬特徵之複數個介電質層組成。第二晶圓800由一基板806及形成於基板806上之一多層間介電質結構850形成，該多層間介電質結構850由其中可形成金屬特徵之複數個介電質層組成。金屬接合墊702經嵌入於多層間介電質結構750之一介電質材料層709中，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊750及一或多個金屬互連結構。金屬接合墊802經嵌入於多層間介電質結構850之一介電質材料層809中，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊802及一或多個金屬互連結構。
多層間介電質結構750及850之不包含金屬接合墊之區域可透過介電質至介電質接合彼此進一步接合。據此，第一晶圓700透過利用金屬至金屬接合及絕緣體至絕緣體(例如，介電質至介電質)接合之一混合接合方法接合至第二晶圓800。該接合方法可包含但不限於黏著劑，諸如聚醯亞胺、熱壓、擴散接合、壓力連結及類似者。
在一項實例中，金屬接合墊702及802藉由將金屬接合墊702及802連接至晶圓700及800中之至少一個裝置之一或多個金屬互連結構進一步連接。據此，金屬接合墊702及802提供一接合功能且另外用作一個晶圓700中之一裝置至一第二晶圓800中之一裝置之一電連接。
一對金屬接合墊702及802具有類似寬度且彼此完全疊置。在一項實例中，金屬接合墊702及802之寬度大於或等於1 μm。在一項實例中，金屬接合墊702及802之寬度係約1 μm至約3 μm。儘管繪示單個金屬接合墊對，但在任何所繪示實例中包含複數個金屬接合墊對係在本發明之範疇內。
在一項實例中，第一晶圓700及第二晶圓800各包含包括複數個介電質層之一多層間介電質結構，該複數個介電質層具有形成於其中之用作在第一晶圓700中之裝置至第二晶圓800中之裝置之間透過金屬接合墊702、802之電佈線之互連導電金屬結構。例如，第一晶圓700包含多層互連結構750，該多層互連結構750包括通路層708、712及716中之垂直互連結構或通路，及形成於一頂部通路與一底部通路層之間的水平金屬互連層710及714。通路層708、712及716之各者包含垂直互連結構或通路及一層間介電質材料層，其中垂直互連結構經嵌入於層間介電質材料層中。類似地，水平金屬互連層710及714之各者包含水平金屬互連結構或金屬跡線及層間介電質材料層，其中水平金屬互連結構或金屬跡線經嵌入於層間介電質材料層中。通路層708、712及716中之垂直互連結構或通路經組態以在水平金屬互連層之對應金屬接合墊之間建立連接。類似地，第二晶圓800包含具有互連結構之複數個層。第二晶圓800包含一多層互連結構850，該多層互連結構850包括通路層808、812及816，及安置於一頂部通路與一底部通路層之間的水平金屬互連層808及814。通路及金屬層之數目係代表性的且不受限制，此係因為可提供更少或更多通路及金屬層。
在一項實例中，通路層716中之垂直互連結構(或通路)之各者經連接至多個裝置718、720、722及724，且通路層816中之通路經連接至多個裝置818、820、822。在一項實例中，裝置718、720及722可為電晶體。在一項實例中，裝置718、720及722係像素電晶體，且晶圓700係具有光電二極體之一像素晶圓，且晶圓800係具有邏輯電路之一邏輯晶圓，該等邏輯電路經組態以控制光電二極體之操作且處理自光電二極體接收之信號。然而，一像素晶圓及一邏輯晶圓意謂為代表性的，且本發明不受其限制。
在一些實施例中，金屬接合墊702可操作以在第二晶圓800上之多個裝置至第一晶圓700上之多個裝置之間形成連接。在一項實例中，通路層708中之一個以上通路電連接至第一晶圓700之金屬接合墊702，且通路層808中之一個以上通路經連接至第二晶圓800之金屬接合墊802。因此，根據一項實例，一混合接合之第一晶圓700及第二晶圓800之金屬接合墊702及802用於在形成於第一晶圓700之第二732側與第二晶圓800之第一側832上之裝置當中形成電連接及路由信號而無需使用TSV，由此增加晶圓上之可用面積之量。
第一700及第二800晶圓之金屬接合墊702、802之寬度允許連接至其等之多個通路。在一項實例中，通路726之邊緣至通路728之相鄰邊緣之間的最小臨界尺寸係例如約100 nm，且通路728之外邊緣與金屬接合墊702之邊緣730之間的最小容限係例如50 nm。因此，金屬接合墊702、802可容納一個以上通路。
在圖5中，一第一晶圓900使用混合接合來接合至一第二晶圓1000，該混合接合包含金屬至金屬接合及至少一種其他不同材料接合，諸如介電質至介電質接合、絕緣體至絕緣體接合或類似者。圖5之結構在若干方面類似於圖4之結構，但具有以下差異。
在圖5中，晶圓900之一金屬接合墊906經接合至晶圓1000之金屬接合墊1006。除提供晶圓至晶圓接合以外，金屬接合墊906及1006亦可在晶圓900及1000之各者內提供一個以上電連接。第一晶圓900包含額外虛設金屬接合墊902、904、908及910，且第二晶圓1000包含額外虛設金屬接合墊1002、1004、1008及1010以與該等金屬接合墊902、904、908及910接合。虛設金屬接合墊902、904、908、910及虛設金屬接合墊1002、1004、1008、1010之寬度可與用於電連接功能之金屬接合墊906及1006具有相同寬度。在一項實例中，提供一電連接功能之一金屬接合墊906或1006之一邊緣至諸如908及1006之一虛設金屬接合墊之一相鄰邊緣之間的最小間隔係例如約100 nm。
圖6展示包括一第一晶圓1100之一第一及第二垂直堆疊之晶圓上晶圓結構之一部分，第一晶圓1100使用混合接合來接合至一第二晶圓1200從而在第一1100與第二晶圓1200上之多個裝置之間形成電連接。第一晶圓1100具有一第一側1104及與第一側1104相對之一第二側1138。第二晶圓1200具有一第一側1238及與第一側1238相對之一第二側1204。第一晶圓1100之第一側1104經接合至第二晶圓1200之第二側1204。第一晶圓1100包含一基板1106及形成於基板1106上之一多層間介電質結構1160，該多層間介電質結構1160由其中可形成金屬特徵之複數個介電質層組成。該第二晶圓包含一基板1206及形成於基板1206上之一多層間介電質結構1260，該多層間介電質結構1260由其中可形成金屬特徵之複數個介電質層組成。金屬接合墊1102經嵌入於多層間介電質結構1160之一介電質材料層1109中，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊1136及1102與一或多個金屬互連結構。金屬接合墊1202經嵌入於多層間介電質結構1260之一介電質材料層1209中，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊1202及一或多個金屬互連結構。
多層間介電質結構1160及1260之不包含金屬接合墊之區域可透過介電質至介電質接合彼此進一步接合。據此，晶圓1100透過利用金屬至金屬接合及絕緣體至絕緣體(例如，介電質至介電質)接合之一混合接合方法接合至晶圓1200。該接合方法可包含但不限於黏著劑，諸如聚醯亞胺、熱壓、擴散接合、壓力連結及類似者。
金屬接合墊1102及1202藉由將金屬接合墊1102及1202連接至晶圓1100及1200中之至少一個裝置之一或多個金屬結構進一步連接。據此，金屬接合墊1102及1202提供一接合功能且另外用作一個晶圓1100中之一裝置至一第二晶圓1200中之至少一裝置之一電連接。
一對金屬接合墊1102及1202可具有類似或不同寬度。在該實例中，金屬接合墊1102及1202相對於彼此移位以部分地重疊至相對晶圓之多層間介電質結構上。使金屬接合墊1102及1202相對於彼此移位可擴展將在水平方向上空間上隔開之電路彼此連接之可能性。在一項實例中，金屬接合墊1102及1202之寬度大於或等於1 μm。在一項實例中，金屬接合墊1102及1202之寬度係約1 μm至約3 μm。儘管繪示單個金屬接合墊對，但在任何所繪示實例中包含複數個金屬接合墊對係在本發明之範疇內。
在一項實例中，第一晶圓1100及第二晶圓1200各包含形成多層間介電質之複數個介電質層，該複數個介電質層具有形成於其中之用作在第一晶圓1100中之裝置至第二晶圓1200中之裝置之間透過金屬接合墊1102、1202之電佈線之互連導電金屬結構(或金屬互連結構)。例如，多層間介電質結構1160包含通路層1108、1112及1116中之垂直互連結構(例如，通路)，及安置於一頂部通路與一底部通路層之間的水平金屬互連層1110及1114。類似地，第二晶圓1200包含具有互連結構之複數個層。第二多層間介電質結構1260包含通路層1208、1212及1216，及安置於一頂部通路與一底部通路層之間的水平金屬互連層1208及1214。通路及金屬層之數目係代表性的且不受限制，此係因為可提供更少或更多通路及金屬層。
在一項實例中，通路層1116中之通路經連接至一個以上裝置1118、1120、1122及1124或引線接合墊1126，且通路層1216中之通路經連接至一個以上裝置1218、1220、1222及1224。在一項實例中，裝置1118、1120、1122及1124可為電晶體。在一項實例中，裝置1118、1120、1122及1124係像素電晶體，且晶圓1100係具有光電二極體之一晶圓，且晶圓1200係具有邏輯電路之一晶圓。然而，一像素晶圓及一邏輯晶圓意謂為代表性的，且本發明不受其限制。
在一項實例中，通路層1108中之一個以上通路電連接至第一晶圓1100之金屬接合墊1102，且通路層1208中之一個以上通路經連接至第二晶圓1200之金屬接合墊1202。為了繪示金屬接合墊1102及1202在信號傳輸路徑中之使用，第二晶圓1200中之通路1252、1254、1244、1246、1240及金屬佈線跡線1220、1222、1242經連接以自第二晶圓1200中之裝置1222、1224通向金屬接合墊1202，而通路1128、1142、1146、1148及金屬佈線跡線1140、1144經連接以自第一晶圓1100中之金屬接合墊1102通向裝置1122、1124。由此，建立自第二晶圓1200中之裝置1222、1224透過金屬接合墊1102、1202至第一晶圓1100中之裝置1122、1124之一信號傳輸路徑。
因此，根據一項實例，一混合接合之第一1100及第二1200晶圓之金屬接合墊1102及1202用於形成全部在晶圓1100之第一1104及第二1138側與晶圓1200之第一1238及第二1204側內之裝置之電連接。此不同於使用穿矽或穿基板通路結構來建立電連接，其中足夠的晶圓基板面積及多層互連面積係需要的而非經分配用於電路元件形成或多信號路由，由此對半導體裝置之縮放施加進一步約束。
第一1100及第二1200晶圓之金屬接合墊1102、1202之寬度允許連接至其等之多個通路。在一項實例中，通路1128之邊緣至通路1130之相鄰邊緣之間的最小臨界尺寸係例如約100 nm，且通路1130之一外邊緣與金屬接合墊1102之一邊緣1132之間的最小容限可基於最小設計規則(例如約50 nm)來組態。因此，金屬接合墊1102、1102可容納一個以上通路。
在一項實例中，為提供至更遠離金屬接合墊1102之裝置之連接或當該金屬接合墊本身無法容納額外通路時，可在水平方向上延伸金屬接合墊1102之電連接。例如，金屬接合墊1102電連接至形成於晶圓1100之第一側1104上方之通路層1110中之金屬結構1134。金屬結構1134可為無法適配至金屬接合墊1102上之通路連接提供更多面積從而為佈線靈活性提供連接延伸。金屬結構1134又連接至層1110、1112、1114及1116中之垂直互連結構或通路及額外金屬結構；因此，提供自金屬接合墊1102至裝置1126之一電連接。類似地，為提供至更遠離金屬接合墊1202之裝置(例如裝置1218)之連接，或當金屬接合墊1202本身無法容納額外垂直互連結構或通路時，可在水平方向或縱向方向上延伸金屬接合墊1202。例如，金屬接合墊1202電連接至形成於晶圓1200之第二側1204下方之通路層1208中之金屬結構1134。金屬結構1226可為無法適配至金屬接合墊1202上之通路連接提供更多面積。金屬結構1226又連接至層1210、1212、1214及1216中之垂直互連結構或通路及額外金屬結構；因此，提供自金屬接合墊1102至裝置1218之一電連接。金屬特徵1134及1226之尺寸在寬度、深度及長度上可相同或不同於金屬接合墊1102及1202。
在圖7A中，一第一晶圓1300使用混合接合來接合至一第二晶圓1400，該混合接合包含金屬至金屬接合及至少一種其他不同材料接合，諸如介電質至介電質接合、絕緣體至絕緣體接合或類似者。圖7A之結構在若干方面類似於圖6之結構，但具有以下差異。
在圖7A中，藉由在第一側1308上且在相同於第一晶圓1300之金屬接合墊1302之層處提供一金屬特徵1304 (例如，中間金屬佈線跡線)，水平地延伸用於至第一晶圓1300之一混合接合墊1302之通路連接之區域。金屬特徵1304將第一晶圓1300之金屬接合墊1302將連接至同一晶圓1300上之一第二金屬接合墊或金屬特徵1306以橫向地延伸電連接從而使得能夠添加用於透過金屬接合墊1302連接裝置之額外垂直互連結構或通路以增加佈線靈活性，其中此等裝置可遠離金屬接合墊1302或此時金屬接合墊1302無法容納更多垂直互連結構或通路。類似地，藉由提供形成於第二側1408上且在相同於第二晶圓1400之金屬接合墊1402之層處之一金屬特徵(或中間金屬佈線跡線) 1404，水平地延伸用於至第二晶圓1400之一金屬接合墊1402之通路連接之區域。金屬特徵1404將第二晶圓1400之金屬接合墊1402連接至一第二金屬接合墊或金屬特徵1406從而橫向地延伸電連接以添加用於透過金屬接合墊1402連接裝置之額外垂直互連結構或通路，其中此等裝置可遠離金屬接合墊1402或此時金屬接合墊1402無法容納額外通路。
參考圖7B，自一俯視圖展示繪示第一晶圓1300之接合墊1302及1306，其中金屬特徵1304 (中間金屬佈線跡線)電連接形成於同一層間介電質層(其中形成接合墊1302及1306)內之接合墊1302及1306。類似地，自一俯視圖展示繪示第二晶圓1400之接合墊1402及1406，其中金屬特徵1404 (中間金屬佈線跡線)電連接形成於同一層間介電質層(其中定位接合墊1402及1406)內之接合墊1402及1406。金屬佈線跡線1304遵循不同於金屬特徵1404之一路徑。接合墊1402在俯視圖中被部分地隱藏，此係因為接合墊1402之大部分位於接合墊1302下面，如圖7A中所繪示。
據此，金屬接合墊1302及1402用於晶圓1300至1400之混合接合且另外可用於一電連接以將晶圓1300內之裝置連接至晶圓1400內之裝置。金屬特徵1304及1404之尺寸可在寬度、深度及長度上相同或不同於金屬接合墊1302及1402。
圖8展示包括一第一晶圓1500之一第一及第二垂直堆疊之晶圓上晶圓結構之一部分，第一晶圓1500使用混合接合來接合至一第二晶圓1600從而在第一晶圓1500與第二晶圓1600上之多個裝置之間形成電連接。第一晶圓1500具有一第一側1510及與第一側1510相對之一第二側1534。第二晶圓1600具有一第一側1634及與第一側1634相對之一第二側1610。第一晶圓1500之第一側1510經接合至第二晶圓1600之第二側1610。第一晶圓1500包含一基板1508及形成於基板1508上之一多層間介電質結構1550，該多層間介電質結構1550由其中可形成金屬特徵之複數個介電質層組成。第二晶圓1600包含一基板1608及形成於基板1608上之一多層間介電質結構1650，該多層間介電質結構1650由其中可形成金屬特徵之複數個介電質層組成。第一晶圓1500包含嵌入於多層間介電質結構1550之一介電質材料層中之金屬接合墊1502、1504、1506之一層1509，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊1502、1504、1506及一或多個金屬互連結構。第二晶圓1600包含嵌入於多層間介電質結構1650之一介電質材料層中之金屬接合墊1602、1604、1606之一層1609，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊1602、1604、1606及一或多個金屬互連結構。
多層間介電質結構1550及1650之不包含金屬接合墊之區域可透過介電質至介電質接合彼此進一步接合。據此，晶圓1500透過利用金屬至金屬接合及絕緣體至絕緣體(例如，介電質至介電質)接合之一混合接合方法接合至晶圓1600。該接合方法可包含但不限於黏著劑，諸如聚醯亞胺、熱壓、擴散接合、壓力連結及類似者。
在一項實例中，金屬接合墊1502及1602藉由將金屬接合墊1502及1602連接至晶圓1500及1600中之至少一個裝置之一或多個金屬結構進一步連接從而在經接合晶圓1500、1600之間形成電連接。據此，金屬接合墊1502及1602提供一接合功能且另外用作一個晶圓1500中之一裝置至一第二晶圓1600中之一裝置之一電連接。
一對金屬接合墊1502及1602具有類似寬度且彼此完全疊置。在一項實例中，金屬接合墊1502及1602之寬度大於或等於1 μm。在一項實例中，金屬接合墊1502及1602之寬度係約1 μm至約3 μm。成對金屬接合墊1504、1604及1506、1606被提供為「虛設」墊，以提供金屬覆蓋及一平整或平坦表面以減輕接合應力，從而改良接合可靠性。成對金屬接合墊1504、1604及1506、1606可與金屬接合墊1502及1602具有一不同寬度。
在一項實例中，第一晶圓1500及第二晶圓1600各包含形成多層間介電質之複數個介電質層，該複數個介電質層具有形成於其中之用作在第一晶圓1500中之裝置至第二晶圓1600中之裝置之間透過金屬接合墊1502、1602之電佈線之互連導電金屬結構。例如，多層間介電質結構1550包含通路層1516、1520及1524中之垂直互連結構(或通路)，及安置於一頂部通路與一底部通路層之間的水平金屬互連層1518及1522。類似地，第二晶圓1600包含具有互連結構之複數個層。第二多層間介電質結構1650包含通路層1616、1620及1624，及安置於一頂部通路與一底部通路層之間的水平金屬互連層1618及1622。通路及金屬層之數目係代表性的且不受限制，此係因為可提供更少或更多通路及金屬層。
在一項實例中，通路層1524中之垂直互連結構(或通路)，例如垂直互連結構1512經連接至一個以上裝置1526、1528、1530或引線接合墊1532，且通路層1624中之垂直互連結構(或通路)經連接至一個以上裝置1626、1628或1630。在一項實例中，裝置1526、1528及1530可為電晶體。在一項實例中，裝置1526、1528及1530係像素電晶體，且晶圓1500係具有光電二極體之一晶圓，且晶圓1600係具有邏輯電路之一晶圓。然而，一像素晶圓及一邏輯晶圓意謂為代表性的，且本發明不受其限制。
在一項實例中，通路層1516中之一個以上垂直互連結構(或通路)，例如垂直互連結構1512、1514，電連接至第一晶圓1500之金屬接合墊1502，且通路層1616中之一個以上垂直互連結構(或通路)經連接至第二晶圓1600之金屬接合墊1602。因此，根據一項實例，一混合接合之第一晶圓1500及第二晶圓1600之金屬接合墊1502及1602用於形成全部在晶圓1500之第一1510及第二1534側與晶圓1600之第一1634及第二1610側內之裝置之電連接。因此，晶圓空間可更有效地用於電路及信號路由。因而，可在晶圓上實施相同或更複雜電路系統而無需增加晶圓之大小。
第一晶圓1500之金屬接合墊1502之寬度可經組態以允許連接至其之多個通路。在一項實例中，基於最小設計規則，通路1512之邊緣至一垂直互連結構(或通路) 1514之相鄰邊緣之間的最小臨界尺寸1536係例如約100 nm，且垂直互連結構(或通路) 1514之外邊緣與金屬接合墊1502之邊緣之間的最小容限1538係50 nm。因此，金屬接合墊1502及1602可容納一個以上通路。
圖9展示包括一第一晶圓1700之一第一及第二垂直堆疊之晶圓上晶圓結構之一部分，第一晶圓1700使用混合接合來接合至一第二晶圓1800從而在第一1700與第二晶圓1800上之多個裝置之間形成電連接。第一晶圓1700具有一第一側1710及與第一側1710相對之一第二側1744。第二晶圓1800具有一第一側1844及與第一側1844相對之一第二側1810。第一晶圓1700之第一側1710經接合至第二晶圓1800之第二側1810。第一晶圓1700包含一基板1712及形成於基板1712上之一多層間介電質結構1750，該多層間介電質結構1750由其中可形成金屬特徵之複數個介電質層組成。第二晶圓1800包含一基板1812及形成於基板1812上之一多層間介電質結構1850，該多層間介電質結構1850由其中可形成金屬特徵之複數個介電質層組成。第一晶圓1700包含嵌入於多層間介電質結構1750之一介電質材料層中之金屬接合墊1702、1704、1706及1708之一層1709，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊1702、1704、1706及1708與一或多個金屬互連結構。金屬接合墊1802、1804、1806及1808經嵌入於多層間介電質結構1850之一介電質材料層1809中，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊1802、1804、1806及1808與一或多個金屬互連結構。
多層間介電質結構1750及1850之不包含金屬接合墊之區域可透過介電質至介電質接合彼此進一步接合。據此，晶圓1700透過利用金屬至金屬接合及絕緣體至絕緣體(例如，介電質至介電質)接合之一混合接合方法接合至晶圓1800。該接合方法可包含但不限於黏著劑，諸如聚醯亞胺、熱壓、擴散接合、壓力連結及類似者。
在一項實例中，成對金屬接合墊1702、1802及1708、1808藉由將各自金屬接合墊1702、1802及1708、1808連接至晶圓1700及1800中之至少一個裝置之一或多個金屬互連結構進一步連接，由此在晶圓1700、1800之間建立電連接而無需使用TSV結構，因此可增加晶圓上之用於電路系統形成及信號路由之可用面積之量。據此，金屬接合墊1702、1802及1708、1808提供一接合功能且另外用作一個晶圓1700中之一裝置至第二晶圓1800中之一裝置之一電連接。在一項實施例中，金屬接合墊1702及1802可提供一第一連接路徑以傳輸控制裝置1726、1728、1730、1824、1826、1828之操作之一第一信號。金屬接合墊1708及1808可提供一第二連接路徑以傳輸控制裝置1732、1734、1736、1738、1830、1832、1834之操作之一第二信號。
成對金屬接合墊1702、1802及1708、1808具有類似寬度且彼此疊置。在一項實例中，金屬接合墊1702、1802及1708、1808之寬度大於或等於1 μm。在一項實例中，金屬接合墊1702、1802及1708、1808之寬度係約1 μm至約3 μm。成對金屬接合墊1704、1804及1706、1806被提供為「虛設」墊，以提供金屬覆蓋及一平整或平坦表面以增強接合強度以減輕接合應力，且與金屬接合墊1702、1802及1708、1808相較可具有相同或一不同寬度。
在一項實例中，第一晶圓1700及第二晶圓1800各包含複數個介電質層，該複數個介電質層具有形成於其中之用作在第一晶圓1700中之裝置至第二晶圓1800中之裝置之間透過金屬接合墊對1702、1802及1708、1808之電佈線之互連導電金屬結構。例如，多層間介電質結構1750包含通路層1714、1718及1722中之垂直互連結構(或通路)，及安置於一頂部通路與一底部通路層之間的水平金屬互連層1716及1720。類似地，第二晶圓1800包含具有互連結構之複數個層。第二多層間介電質結構1850包含通路層1814、1818及1822，及安置於一頂部通路與一底部通路層之間的水平金屬互連層1816及1820。通路及金屬層之數目係代表性的且不受限制，此係因為可提供更少或更多通路及金屬層。
在一項實例中，通路層1714中之一個以上垂直互連結構(或通路)電連接至第一晶圓1700之金屬接合墊1702及1708，且通路層1814中之一個以上垂直互連結構(或通路)經連接至第二晶圓1800之金屬接合墊1802及1808。
在一項實例中，連接至金屬接合墊1702之垂直互連結構或(通路)經連接至一個以上裝置1726、1728、1730或引線接合墊1724，且連接至金屬接合墊1802之通路經連接至一個以上裝置1824、1826或引線接合墊1828。另外，連接至金屬接合墊1708之通路經連接至一個以上裝置1732、1734、1736、1738，且連接至金屬接合墊1808之通路經連接至一個以上裝置1830、1832及1824。在一項實例中，裝置1726、1728、1730、1824、1826、1828、1732、1734、1736、1738、1830、1832及1824可為電晶體。在一項實例中，裝置1726、1728、1730、1824、1826、1732、1734、1736、1738係像素電晶體，且晶圓1700係具有光電二極體之一像素晶圓。在一項實例中，裝置1824、1826、1828、1830、1832、1834係邏輯電路系統中之電晶體。晶圓1800係具有邏輯電路之一邏輯晶圓，該等邏輯電路透過對應金屬接合墊耦合至像素晶圓以電連接至裝置(例如，像素電晶體)以控制裝置(例如，像素電晶體)之操作。然而，一像素晶圓及一邏輯晶圓意謂為代表性的，且本發明不受其限制。
因此，根據一項實例，一混合接合之第一1700及第二1800晶圓之一對以上金屬接合墊1702、1802及1708、1808用於形成全部在晶圓1700之第一1710及第二1744側與晶圓1800之第一1844及第二1810側內之裝置之電連接。此不同於穿基板或穿矽通路結構之使用，其中需要大量可用晶圓面積來形成此穿基板或穿矽通路結構。換言之，形成於第一1700及第二1800晶圓之各者內且在第一1700與第二1800晶圓之間的信號連接係透過金屬接合墊及多層金屬互連結構形成而無需使用完全穿過或穿透晶圓基板及/或多層金屬互連結構之任何貫穿通路結構，由此增加晶圓面積之使用及信號路由之靈活性。
第一晶圓1700之金屬接合墊1702及1708之寬度允許連接至其等之多個垂直互連結構(或通路)。在一項實例中，一垂直互連結構(或通路) 1740之邊緣至通路1742之相鄰邊緣之間的最小臨界尺寸係例如約100 nm，且垂直互連結構(或通路) 1742之一外邊緣與金屬接合墊1708之邊緣之間的最小容限係50 nm。因此，金屬接合墊1702、1708、1802及1808可容納一個以上垂直互連結構(或通路)。
圖10展示包括一第一晶圓1900之一第一及第二垂直堆疊之晶圓上晶圓結構之一部分，第一晶圓1900使用混合接合來接合至一第二晶圓2000從而在第一晶圓1900與第二晶圓2000上之多個裝置之間形成電連接。第一晶圓1900具有一第一側1904及與第一側1904相對之一第二側1934。第二晶圓2000具有一第一側2034及與第一側2034相對之一第二側2004。第一晶圓1900之第一側1904經接合至第二晶圓2000之第二側2004。第一晶圓1900包含一基板1906及形成於基板1906上之一多層間介電質結構1950，該多層結構介電質結構1950由其中可形成金屬特徵之複數個介電質層組成。第二晶圓2000包含一基板2006及形成於基板2006上之一多層間介電質結構2050，該多層結構介電質結構2050由其中可形成金屬特徵之複數個介電質層組成。金屬接合墊1902經嵌入於多層間介電質結構1950之一介電質材料層1909中，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊1902及一或多個金屬互連結構。金屬接合墊2002經嵌入於多層間介電質結構2050之一介電質材料層2009中，其中介電質材料，諸如氧化矽、氮化矽包圍金屬接合墊2002及一或多個金屬互連結構。
多層間介電質結構1950及2050之不包含金屬接合墊之區域可透過介電質至介電質接合彼此進一步接合。據此，晶圓1900透過利用金屬至金屬接合及絕緣體至絕緣體(例如，介電質至介電質)接合之一混合接合方法接合至晶圓2000。該接合方法可包含但不限於黏著劑，諸如聚醯亞胺、熱壓、擴散接合、壓力連結及類似者。
在一項實例中，金屬接合墊1902及2002藉由將金屬接合墊1902及2002連接至晶圓1900及2000中之至少一個裝置之一或多個金屬結構進一步連接。據此，金屬接合墊1902及2002提供一接合功能且另外用作一個晶圓1900中之一裝置至第二晶圓2000中之一裝置之一電連接。
一對金屬接合墊1902及2002具有類似寬度且彼此疊置。在一項實例中，金屬接合墊1902及2002之寬度大於或等於1 μm。在一項實例中，金屬接合墊1902及2002之寬度係約1 μm至約3 μm。
在一項實例中，第一晶圓1900及第二晶圓2000各包含形成多層間介電質結構1950、2050之複數個介電質層，該複數個介電質層具有形成於其中之用作在第一晶圓1900中之裝置至第二晶圓2000中之裝置之間透過金屬接合墊1902、2002之互連導電金屬結構。例如，多層間絕緣結構1950包含通路層1920、1924及1928中之垂直互連結構，及安置於一頂部通路與一底部通路層之間的水平金屬互連層1922及1926。類似地，第二晶圓2000包含具有互連結構之複數個層。第二多層間介電質結構2050包含通路層2014、2018及2022，及安置於一頂部通路與一底部通路層之間的水平金屬互連層2016及2020。通路及金屬層之數目係代表性的且不受限制，此係因為可提供更少或更多通路及金屬層。
在一項實例中，第一晶圓1900係一像素晶圓，且第二晶圓2000係具有邏輯電路之一邏輯晶圓。在一項實例中，通路層1928中之垂直互連結構(或通路)經連接至一個以上電晶體1936、1938、1940或引線接合墊1908，且通路層2022中之垂直互連結構(或通路)經連接至一個以上裝置2008、2010或引線接合墊2012。在一項實例中，電晶體1936、1938及1940係像素電晶體使得各電晶體經連接至對應光電二極體1910、1912及1914。光電二極體1910、1912、1914及電晶體1936、1938及1940之源極/汲極經形成於半導體基板1906中且電晶體1936、1938、1940之閘極經形成於半導體基板1906上。電晶體1936、1938及1940進一步經嵌入於多層間介電質結構1950之一層間介電質層中。光電二極體1910、1912及1914包括晶圓1900之一作用區1918。信號可回應於影像感測器之操作而透過金屬接合墊1902、2002路由至電晶體1936、1938及1940之閘極。在一項實例中，引線接合墊1908經安置於像素晶圓1900之一周邊區1916 (例如，背側劃線區)中。一像素晶圓及一邏輯晶圓意謂為代表性的，且本發明不受其限制。
在一項實例中，通路層1920中之一個以上垂直互連結構(或通路)電連接至第一晶圓1900之金屬接合墊1902，且通路層2014中之一個以上通路經連接至第二晶圓2000之金屬接合墊2002。因此，根據一項實例，一混合接合之第一晶圓1700及第二晶圓2000之金屬接合墊1900及2000用於形成全部在晶圓1900之第一1904及第二1934側與晶圓2000之第一2034及第二2004側內之裝置之電連接。此不同於使用穿矽或穿基板通路結構來在晶圓之間形成電連接。
第一晶圓1900之金屬接合墊1902之寬度允許連接至等之多個通路。在一項實例中，一垂直互連結構(或通路) 1930之邊緣至垂直互連結構(或通路) 1930之相鄰邊緣之間的最小臨界尺寸係例如約100 nm，且垂直互連結構(或通路) 1930之一外邊緣與金屬接合墊1902之邊緣之間的最小容限係50 nm。相同的最小尺寸可應用於金屬接合墊2002。因此，金屬接合墊1900及2000可容納一個以上垂直互連結構(或通路)。
在圖11中，一第一晶圓2100使用混合接合來接合至一第二晶圓2200，該混合接合包含金屬至金屬接合及至少一種其他不同材料接合，諸如絕緣體至絕緣體接合(例如，介電質至介電質接合)或類似者。圖11之結構在若干方面類似於圖10之結構，但具有以下差異。
在圖11中，可將一或多對虛設金屬接合墊添加至圖10之結構。第一晶圓2100之第一側2104上之一虛設墊2102經接合至第二晶圓2200之第二側2204上之一虛設墊2202。虛設墊2102、2202可與具有連接至其等之通路之金屬接合墊2102、2202具有相同或一不同寬度。第一晶圓2100之虛設金屬接合墊2102及第二晶圓2200之虛設金屬接合墊2202係虛設墊以為一平整或平坦表面提供更多金屬覆蓋以改良接合強度且減輕接合應力。
本發明之所繪示實例之以上描述，包含摘要中所描述之內容並非意欲為詳盡性的或為對所揭示之精確形式之一限制。雖然本文中出於闡釋性目的而描述本發明之特定實施例及實例，但在不背離本發明之更廣泛精神及範疇之情況下可進行各種等效修改。實際上，應明白，出於解釋目的而提供電壓、電流、頻率、功率範圍值、時間、厚度等之任何特定實例且根據本發明之教示，在其他實施例及實例中亦可採用其他值。
鑑於以上詳細描述，可對本發明之實例進行此等修改。以下發明申請專利範圍中所使用之術語不應被解釋為將本發明限於說明書及發明申請專利範圍中所揭示之特定實施例。而是，該範疇將完全由以下發明申請專利範圍判定，以下發明申請專利範圍將根據請求項解釋之既定原則來解釋。因此，本說明書及附圖被認為係闡釋性的而非限制性的。
100:第一晶圓 102:金屬接合墊 104:金屬接合墊 106:金屬接合墊 108:基板 109:層 110:通路層 112:水平金屬互連層 114:通路層 116:水平金屬互連層 118:通路層 120:引線接合墊 122:裝置 124:裝置 126:裝置 128:第一側 130:通路 132:通路 134:邊緣 136:第二側 138:金屬互連件/金屬佈線跡線 140:通路 142:金屬佈線跡線 144:通路 146:外邊緣 148:最小臨界尺寸 150:多層間介電質結構 152:最小容限 200:第二晶圓 202:金屬接合墊 204:金屬接合墊 206:金屬接合墊 208:基板/第二晶圓基板 209:層 210:通路層 212:水平金屬互連層 214:通路層 216:水平金屬互連層 218:通路層 220:引線接合墊 228:第二側 236:第一側 238:通路 240:金屬佈線跡線 242:通路 244:金屬佈線跡線 246:通路 250:多層間介電質結構/多層互連結構 300:第一晶圓 302:金屬接合墊 304:金屬接合墊 306:金屬接合墊 308:通路 310:通路 312:通路 400:第二晶圓 402:金屬接合墊 404:金屬接合墊 406:金屬接合墊 408:金屬接合墊 410:金屬接合墊 412:通路 500:第一晶圓 502:金屬接合墊 504:金屬接合墊 506:金屬接合墊 508:通路 510:通路 512:通路 550:多層間介電質結構 600:第二晶圓 602:金屬接合墊 604:金屬接合墊 606:金屬接合墊 608:通路 650:多層間介電質結構 700:第一晶圓 702:金屬接合墊 704:第一側 706:基板 708:通路層 709:介電質材料層 710:水平金屬互連層 712:通路層 714:水平金屬互連層 716:通路層 718:裝置 720:裝置 722:裝置 724:裝置 726:通路 728:通路 732:第二側 750:多層間介電質結構 800:第二晶圓 802:金屬接合墊 804:第二側 806:基板 808:通路層/水平金屬互連層 809:介電質材料層 812:通路層 814:水平金屬互連層 816:通路層 818:裝置 820:裝置 822:裝置 832:第一側 850:多層間介電質結構 900:第一晶圓 902:額外虛設金屬接合墊 904:額外虛設金屬接合墊 908:額外虛設金屬接合墊 906:金屬接合墊 910:額外虛設金屬接合墊 1000:第二晶圓 1002:額外虛設金屬接合墊 1004:額外虛設金屬接合墊 1006:金屬接合墊 1008:額外虛設金屬接合墊 1010:額外虛設金屬接合墊 1100:第一晶圓 1102:金屬接合墊 1104:第一側 1106:基板 1108:通路層 1109:介電質材料層 1110:水平金屬互連層 1112:通路層 1114:水平金屬互連層 1116:通路層 1118:裝置 1120:裝置 1122:裝置 1124:裝置 1126:引線接合墊 1128:通路 1130:通路 1132:邊緣 1134:金屬結構/金屬特徵 1136:金屬接合墊 1138:第二側 1140:金屬佈線跡線 1142:通路 1144:金屬佈線跡線 1146:通路 1148:通路 1160:多層間介電質結構 1200:第二晶圓 1202:金屬接合墊 1204:第二側 1206:基板 1208:通路層/水平金屬互連層 1209:介電質材料層 1210:層 1212:通路層 1214:水平金屬互連層 1216:通路層 1218:裝置 1220:裝置/金屬佈線跡線 1222:裝置/金屬佈線跡線 1226:金屬結構 1224:裝置 1226:金屬特徵 1238:第一側 1240:通路 1242:金屬佈線跡線 1244:通路 1246:通路 1252:通路 1254:通路 1260:第二多層間介電質結構 1300:第一晶圓 1302:金屬接合墊 1304:金屬特徵/金屬佈線跡線 1306:第二金屬接合墊或金屬特徵 1308:第一側 1400:第二晶圓 1402:金屬接合墊 1404:金屬特徵(或中間金屬佈線跡線) 1406:第二金屬接合墊或金屬特徵 1408:第二側 1500:第一晶圓 1502:金屬接合墊 1504:金屬接合墊 1506:金屬接合墊 1508:基板 1509:層 1510:第一側 1512:垂直互連結構 1514:垂直互連結構(或通路) 1516:通路層 1518:水平金屬互連層 1520:通路層 1522:水平金屬互連層 1524:通路層 1526:裝置 1528:裝置 1530:裝置 1532:引線接合墊 1534:第二側 1536:最小臨界尺寸 1538:最小容限 1550:多層間介電質結構 1600:第二晶圓 1602:金屬接合墊 1604:金屬接合墊 1606:金屬接合墊 1608:基板 1609:層 1610:第二側 1616:通路層 1618:水平金屬互連層 1620:通路層 1622:水平金屬互連層 1624:通路層 1626:裝置 1628:裝置 1630:裝置 1634:第一側 1650:多層間介電質結構 1700:第一晶圓 1702:金屬接合墊 1704:金屬接合墊 1706:金屬接合墊 1708:金屬接合墊 1709:層 1710:第一側 1712:基板 1714:通路層 1716:水平金屬互連層 1718:通路層 1720:水平金屬互連層 1722:通路層 1724:引線接合墊 1726:裝置 1728:裝置 1730:裝置 1732:裝置 1734:裝置 1736:裝置 1738:裝置 1740:垂直互連結構(或通路) 1742:通路 1744:第二側 1750:多層間介電質結構 1800:第二晶圓 1802:金屬接合墊 1804:金屬接合墊 1806:金屬接合墊 1808:金屬接合墊 1809:介電質材料層 1810:第二側 1812:基板 1814:通路層 1816:水平金屬互連層 1818:通路層 1820:水平金屬互連層 1822:通路層 1824:裝置 1826:裝置 1828:裝置/引線接合墊 1830:裝置 1832:裝置 1834:裝置 1844:第一側 1850:第二多層間介電質結構 1900:第一晶圓 1902:金屬接合墊 1904:第一側 1906:基板 1908:引線接合墊 1909:介電質材料層 1910:光電二極體 1912:光電二極體 1914:光電二極體 1916:周邊區 1918:作用區 1920:通路層 1922:水平金屬互連層 1924:通路層 1926:水平金屬互連層 1928:通路層 1930:垂直互連結構(或通路) 1934:第二側 1936:電晶體 1938:電晶體 1940:電晶體 1950:多層間介電質結構 2000:第二晶圓 2002:金屬接合墊 2004:第二側 2006:基板 2008:裝置 2009:介電質材料層 2010:裝置 2012:引線接合墊 2014:通路層 2016:水平金屬互連層 2018:通路層 2020:水平金屬互連層 2022:通路層 2034:第一側 2050:第二多層間介電質結構 2100:第一晶圓 2102:虛設墊 2104:第一側 2200:第二晶圓 2202:虛設墊 2204:第二側
參考以下附圖描述本發明之非限制性及非詳盡性實施例，其中除非另有指定，否則遍及各種視圖，類似元件符號指代類似部件。
圖1係根據本發明之一晶圓上晶圓結構之一實例。
圖2係根據本發明之一晶圓上晶圓結構之一實例。
圖3係根據本發明之一晶圓上晶圓結構之一實例。
圖4係根據本發明之一晶圓上晶圓結構之一實例。
圖5係根據本發明之一晶圓上晶圓結構之一實例。
圖6係根據本發明之一晶圓上晶圓結構之一實例。
圖7A係根據本發明之一晶圓上晶圓結構之一實例。
圖7B係根據本發明之圖7A之晶圓上晶圓結構之金屬接合墊之一俯視圖。
圖8係根據本發明之一晶圓上晶圓結構之一實例。
圖9係根據本發明之一晶圓上晶圓結構之一實例。
圖10係根據本發明之一晶圓上晶圓結構之一實例。
圖11係根據本發明之一晶圓上晶圓結構之一實例。
100:第一晶圓
102:金屬接合墊
104:金屬接合墊
106:金屬接合墊
108:基板
109:層
110:通路層
112:水平金屬互連層
114:通路層
116:水平金屬互連層
118:通路層
120:引線接合墊
122:裝置
124:裝置
126:裝置
128:第一側
130:通路
132:通路
134:邊緣
136:第二側
138:金屬互連件/金屬佈線跡線
140:通路
142:金屬佈線跡線
144:通路
146:外邊緣
148:最小臨界尺寸
150:多層間介電質結構
152:最小容限
200:第二晶圓
202:金屬接合墊
204:金屬接合墊
206:金屬接合墊
208:基板/第二晶圓基板
209:層
210:通路層
212:水平金屬互連層
214:通路層
216:水平金屬互連層
218:通路層
220:引線接合墊
228:第二側
236:第一側
238:通路
240:金屬佈線跡線
242:通路
244:金屬佈線跡線
246:通路
250:多層間介電質結構/多層互連結構

Claims (23)

  1. 一種為一晶圓上晶圓結構中之電連接佈線之方法，其包括： 將一第一晶圓之一第一側上之一金屬接合墊接合至一第二晶圓之一第二側上之一金屬接合墊； 使用不同於該等金屬接合墊之一材料將該第一晶圓之該第一側接合至該第二晶圓之該第二側； 形成將該第一晶圓上之該金屬接合墊連接至安置於該第一晶圓之該第一側及一第二側內之一第一裝置之一或多個金屬互連結構；及 形成將該第二晶圓上之該金屬接合墊連接至安置於該第二晶圓之一第一側及該第二側內之一第二及一第三裝置，以透過該等金屬接合墊將該第一晶圓之該第一裝置連接至該第二晶圓之該等第二及第三裝置之一或多個金屬互連結構，其中該第一與該第二晶圓之該等裝置之間的該電連接不具有完全穿過該第一或該第二晶圓之一貫穿通路。
  2. 如請求項1之方法，其進一步包括將該第一晶圓之一第一金屬接合墊接合至該第二晶圓之一第二金屬接合墊之一步驟，其中該第二晶圓之該第二金屬接合墊相對於該第一晶圓之該第一金屬接合墊移位，且該第二晶圓之該第二金屬接合墊與安置於該第一晶圓上之一介電質材料部分地重疊。
  3. 如請求項1之方法，其進一步包括將該第一晶圓之一第一金屬接合墊接合至該第二晶圓之一第二金屬接合墊之一步驟，其中該第一金屬接合墊之一長度及一寬度之至少一者不同於該第二金屬接合墊。
  4. 如請求項1之方法，其進一步包括將該第一晶圓之一第一金屬接合墊接合至該第二晶圓之一第二及一第三金屬接合墊之一步驟，其中該等第二及第三金屬接合墊與該第一金屬接合墊部分地重疊。
  5. 如請求項1之方法，其進一步包括連接一第一及第二金屬接合墊與其中形成該等第一及第二金屬接合墊之同一層上之一中間金屬佈線跡線之一步驟。
  6. 如請求項1之方法，其進一步包括將該第一晶圓之複數個金屬接合墊接合至該第二晶圓之複數個金屬接合墊。
  7. 如請求項6之方法，其中形成於該第一晶圓或該第二晶圓上之至少一個金屬接合墊未經連接至該一或多個金屬互連結構以在該第一晶圓與該第二晶圓之間形成電連接。
  8. 如請求項6之方法，其中連接至該第一晶圓之該等金屬互連結構之一第一金屬接合墊經接合至連接至該第二晶圓之該等金屬互連結構之一第二金屬接合墊，且該第一晶圓之一第三金屬接合墊經接合至該第二晶圓之一第四金屬接合墊，其中該第三及該第四金屬接合墊未經連接至該等金屬互連結構以在該第一晶圓與該第二晶圓之間形成電連接。
  9. 一種晶圓上晶圓半導體結構，其包括： 一第一晶圓，其在該第一晶圓之一第一側上具有一金屬接合墊；及 一第二晶圓，其在該第二晶圓之一第二側上具有一金屬接合墊，其中該第一晶圓之該金屬接合墊經接合至該第二晶圓之該金屬接合墊， 其中該第一晶圓之該第一側使用不同於該等金屬接合墊之一材料進一步接合至該第二晶圓之該第二側， 其中該第一晶圓之該金屬接合墊經連接至與安置於該第一晶圓之該第一側及一第二側內之一第一裝置連接之至少兩個金屬互連結構， 其中該第二晶圓之該金屬接合墊經連接至與安置於該第二晶圓之一第一側及該第二側內之一第二及一第三裝置連接之一或多個金屬互連結構，且 其中安置於該第一晶圓之該等第一及第二側內之該第一裝置透過該等經接合金屬接合墊連接至安置於該第二晶圓之該等第一及第二側內之該第二及該第三裝置，其中該第一裝置至該第二及該第三裝置之該等連接不具有完全穿過該第一或該第二晶圓之一貫穿通路。
  10. 如請求項9之晶圓上晶圓半導體結構，其中該第一晶圓之該金屬接合墊之至少一長度及一寬度不同於該第二晶圓之該金屬接合墊。
  11. 如請求項9之晶圓上晶圓半導體結構，其中該第一晶圓之該金屬接合墊之一寬度實質上相同於該第二晶圓之該金屬接合墊之一寬度。
  12. 如請求項9之晶圓上晶圓半導體結構，其中該第一晶圓之該金屬接合墊在該第二晶圓之該金屬接合墊上部分地重疊且在形成於該第二晶圓上之一介電質材料上部分地重疊。
  13. 如請求項9之晶圓上晶圓半導體結構，其包括該第一晶圓上之第一複數個金屬接合墊，該第一複數個金屬接合墊各經接合至該第二晶圓上之一金屬接合墊，其中該第一晶圓上之該第一複數個接合墊經連接至與安置於該第一晶圓之該第一側及該第二側內之該第一裝置連接之一或多個金屬互連結構，且該第二晶圓上之該等金屬接合墊經連接至與安置於該第二晶圓之該第一側及該第二側內之該第二及該第三裝置連接之一或多個金屬互連結構。
  14. 如請求項9之晶圓上晶圓半導體結構，其包括該第一晶圓之該第一側上之一或多個虛設金屬接合墊，該一或多個虛設金屬接合墊經接合至該第二晶圓之該第二側上之一或多個虛設金屬接合墊，其中該等虛設金屬接合墊未經連接至該等互連結構。
  15. 如請求項14之晶圓上晶圓半導體結構，其中與該第一晶圓之該金屬接合墊及該等虛設金屬接合墊相較，該第二晶圓之該金屬接合墊及該等虛設金屬接合墊具有一更小寬度。
  16. 如請求項9之晶圓上晶圓半導體結構，其中該第一晶圓之該金屬接合墊相對於該第二晶圓之該金屬接合墊移位，且該第一晶圓之該金屬墊在安置於該第二晶圓上之一介電質材料上部分地重疊。
  17. 如請求項9之晶圓上晶圓半導體結構，其中該第一晶圓之該金屬接合墊及該第二晶圓之該金屬接合墊之一寬度係自約1 μm至約3 μm。
  18. 如請求項9之晶圓上晶圓半導體結構，其中在該第一或第二晶圓之該金屬接合墊上之一第一通路之一邊緣至一第二通路之相鄰邊緣之間的一最小臨界尺寸係約100 nm。
  19. 如請求項9之晶圓上晶圓半導體結構，其中在該第一或第二晶圓之該金屬接合墊上之一通路之一外邊緣與該金屬接合墊之邊緣之間的一最小容限係約50 nm。
  20. 如請求項9之晶圓上晶圓半導體結構，其中該第一裝置、該第二裝置及該第三裝置包括一電晶體及一佈線接合墊之至少一者。
  21. 如請求項9之晶圓上晶圓半導體結構，其中該第一晶圓係一像素晶圓且該第二晶圓係一邏輯晶圓。
  22. 如請求項9之晶圓上晶圓半導體結構，其包括同一層間介電質層上之一第一金屬接合墊及一第二金屬接合墊，且安置於該同一層間介電質層上之一中間金屬佈線跡線連接該等第一及第二金屬接合墊。
  23. 如請求項9之晶圓上晶圓半導體結構，其包括接合至該第二晶圓之一第二金屬接合墊及一第三金屬接合墊之第一晶圓之一第一金屬接合墊，其中該等第二及第三金屬接合墊與該第一金屬接合墊部分地重疊。
TW110121331A 2020-06-12 2021-06-11 使用混和接合之影像感測器中的金屬佈線 TWI817137B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/900,722 2020-06-12
US16/900,722 US11233088B2 (en) 2020-06-12 2020-06-12 Metal routing in image sensor using hybrid bonding

Publications (2)

Publication Number Publication Date
TW202215630A true TW202215630A (zh) 2022-04-16
TWI817137B TWI817137B (zh) 2023-10-01

Family

ID=78826584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121331A TWI817137B (zh) 2020-06-12 2021-06-11 使用混和接合之影像感測器中的金屬佈線

Country Status (3)

Country Link
US (1) US11233088B2 (zh)
CN (1) CN113809043A (zh)
TW (1) TWI817137B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020088205A1 (en) * 2018-11-01 2020-05-07 Changxin Memory Technologies, Inc. Wafer stacking method and wafer stacking structure
US11621248B2 (en) * 2021-03-31 2023-04-04 Taiwan Semiconductor Manufacturing Company Limited Bonded wafer device structure and methods for making the same
US20220416026A1 (en) * 2021-06-29 2022-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
US8241995B2 (en) 2006-09-18 2012-08-14 International Business Machines Corporation Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
US8970043B2 (en) * 2011-02-01 2015-03-03 Maxim Integrated Products, Inc. Bonded stacked wafers and methods of electroplating bonded stacked wafers
JP5696513B2 (ja) 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
US8766387B2 (en) 2012-05-18 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically integrated image sensor chips and methods for forming the same
CN202855741U (zh) * 2012-05-18 2013-04-03 上海丽恒光微电子科技有限公司 晶圆与晶圆、晶圆与芯片、芯片与芯片键合的结构
US9165968B2 (en) * 2012-09-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D-stacked backside illuminated image sensor and method of making the same
US9087821B2 (en) 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9299736B2 (en) * 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US9343369B2 (en) * 2014-05-19 2016-05-17 Qualcomm Incorporated Three dimensional (3D) integrated circuits (ICs) (3DICs) and related systems
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
KR102505856B1 (ko) * 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
CN109935593B (zh) * 2017-03-08 2021-09-28 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN107256852B (zh) * 2017-06-20 2019-09-13 上海集成电路研发中心有限公司 改进排布方式的金属键合点阵列和具该阵列的半导体器件
JP7353729B2 (ja) * 2018-02-09 2023-10-02 キヤノン株式会社 半導体装置、半導体装置の製造方法
US11393779B2 (en) * 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11424205B2 (en) * 2018-06-29 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure and method
CN109417075B (zh) * 2018-09-20 2020-06-26 长江存储科技有限责任公司 多堆叠层三维存储器件
US10867891B2 (en) * 2018-10-24 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Ion through-substrate via
CN113838823B (zh) * 2019-03-29 2024-08-02 长江存储科技有限责任公司 晶片键合结构及其制作方法
CN111727503B (zh) * 2019-04-15 2021-04-16 长江存储科技有限责任公司 具有可编程逻辑器件和异构存储器的统一半导体器件及其形成方法
US11302736B2 (en) * 2019-08-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device

Also Published As

Publication number Publication date
US20210391376A1 (en) 2021-12-16
CN113809043A (zh) 2021-12-17
US11233088B2 (en) 2022-01-25
TWI817137B (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
US11063038B2 (en) Through silicon via design for stacking integrated circuits
TWI817137B (zh) 使用混和接合之影像感測器中的金屬佈線
US8378462B2 (en) Semiconductor device having through substrate vias
TWI399827B (zh) 堆疊晶粒的形成方法
US10930619B2 (en) Multi-wafer bonding structure and bonding method
CN112490235A (zh) 集成电路与其堆叠及其制法
US11996368B2 (en) Pad structure for enhanced bondability
US20110298097A1 (en) Semiconductor device and method for manufacturing the same
JP2013021001A (ja) 半導体装置及び半導体装置の製造方法
TW202143426A (zh) 具有氣隙的半導體封裝體及其製造方法
CN110610923A (zh) 半导体器件、半导体封装件和制造半导体器件的方法
US20240105619A1 (en) Semiconductor device and method of manufacture
JP2010087273A (ja) 電子デバイス及びその製造方法
TW202111765A (zh) 半導體裝置
TW202335213A (zh) 半導體封裝
US20240030187A1 (en) Semiconductor package and method of manufacturing semiconductor package
TW202410373A (zh) 半導體封裝及其製造方法
KR20230053148A (ko) 반도체 칩 및 반도체 패키지
CN117936502A (zh) 半导体封装件
TW202306092A (zh) 半導體封裝