TW202410373A - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TW202410373A
TW202410373A TW112105909A TW112105909A TW202410373A TW 202410373 A TW202410373 A TW 202410373A TW 112105909 A TW112105909 A TW 112105909A TW 112105909 A TW112105909 A TW 112105909A TW 202410373 A TW202410373 A TW 202410373A
Authority
TW
Taiwan
Prior art keywords
interconnect structure
semiconductor
interconnect
dielectric layer
semiconductor die
Prior art date
Application number
TW112105909A
Other languages
English (en)
Inventor
盧致昕
蔡仲豪
王垂堂
余振華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202410373A publication Critical patent/TW202410373A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1011—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一種半導體封裝結構及其製造方法。所述半導體封裝包括：第一半導體晶粒，包括半導體基底及設置於半導體基底上的第一內連線結構；第二半導體晶粒，設置於第一半導體晶粒上並電性連接至第一半導體晶粒，所述第二半導體晶粒包括：第二半導體基底及第二內連線結構；第三內連線結構，其中第二內連線結構與第三內連線結構設置於第二半導體基底的相對側上，並且第二內連線結構位於第一內連線結構與第三內連線結構之間。

Description

半導體封裝及其製造方法
對多種類型的裝置或組件進行整合是構建積體電路及封裝的持續目標。當對相關的佈線及熱設計進行最佳化時，積體電路及封裝中的每一組件與其他組件很好地結合。通常，藉由直接金屬化結構形成或金屬對金屬接合來提供組件之間的電性連接。如此一來，組件之間的電性連接的設計可成為系統最佳化的關鍵考量因素。
以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
應理解，本揭露的以下實施例提供了可在各種各樣的具體背景環境中實施的適用的概念。所述實施例旨在提供進一步的解釋，但並非用於限制本揭露的範圍。
圖1A至圖1D是根據本發明第一實施例的形成晶粒堆疊結構的方法的剖視圖。
參照圖1A，提供第一半導體晶圓101a。第一半導體晶圓101a可包括應用專用積體電路（application-specific integrated circuit，ASIC）晶片、類比晶片、感測器晶片、無線射頻晶片、電壓調節器晶片或記憶體晶片。第一半導體晶圓101a包括第一半導體基底103a、第一裝置區121a以及第一內連線結構104a，第一內連線結構104a具有第一介電層112a以及嵌於第一介電層112a中的第一內連配線122a。第一內連配線122a可包括第一導通孔125a以及第一導電接墊126a。第一導電接墊126a藉由第一內連線結構104a的第一內連配線122a電性連接至第一半導體基底103a。在一些實施例中，第一內連配線122a的材料可為銅（Cu）或其他合適的金屬材料，而第一介電層112a的材料可為氧化矽（SiO x，其中x＞0）、氮化矽（SiN x，其中x＞0）、氮氧化矽（SiO xN y，其中x＞0且y＞0）或其他合適的介電材料。
在一些實施例中，第一半導體基底103a包括用以定義出至少一個主動區域的隔離結構，並且第一裝置區121a設置於所述主動區域上/中。第一裝置區121a包括各種裝置。在一些實施例中，所述各種裝置包括主動元件、被動元件或其組合。所述裝置例如為電晶體、電容器、電阻器、二極體、光電二極體、熔絲裝置或其他類似裝置。所述裝置的功能可包括記憶體、處理器、感測器、放大器、電力分配、輸入/輸出電路系統或類似功能。在一些實施例中，第一裝置區121a包括閘極結構、源極/汲極區、間隔件及類似結構。
在一些實施例中，半導體基底103a可包含矽或其他半導體材料。在其他實施例中，第一半導體基底103a可包含其他元素半導體材料，例如矽鍺、碳化矽、鎵砷、砷化銦、氮化鎵或磷化銦等化合物。在一些實施例中，第一半導體基底103a由例如矽鍺、矽鍺碳化物、磷化鎵砷或磷化鎵銦等合金半導體製成。在一些實施例中，第一半導體基底103a包括磊晶層。舉例而言，第一半導體基底103a具有上覆於塊狀半導體之上的磊晶層。在一些實施例中，第一半導體基底103a為絕緣體上半導體（semiconductor-on-insulator，SOI）基底。在各種實施例中，第一半導體基底103a可採取平面基底、具有多個鰭的基底、具有奈米線形式的基底，或者此項技術中具有通常知識者已知的其他形式的基底。依據設計的要求，第一半導體基底103a可為P型基底或N型基底，並且其中可具有摻雜區。可針對N型裝置或P型裝置來配置摻雜區。
參照圖1A，在第一半導體基底103a之上形成第一內連線結構104a。詳細而言，第一內連線結構104a包括第一介電層112a及第一內連配線122a。第一內連配線122a形成於第一介電層112a中。在一些實施例中，第一介電層112a包含氧化矽、氮氧化矽、氮化矽、低介電常數（低k）材料、前述材料的組合或其他類似材料。在一些實施例中，第一內連配線122a包括接觸通孔、金屬線及/或金屬接墊。在一些實施例中，第一內連配線122a藉由雙鑲嵌製程形成。在替代實施例中，第一內連配線122a藉由多個單鑲嵌製程形成。在又一些替代實施例中，第一內連配線122a藉由電鍍製程形成。第一內連配線122a可由鎢（W）、銅（Cu）、銅合金、鋁（Al）、鋁合金或其組合製成。在一些替代實施例中，可於第一內連配線122a與第一介電層112a之間形成障壁層（圖中未示出），以防止第一內連配線122a的材料遷移至第一介電層112a中或遷移至第一裝置區121a中。障壁層的材料例如包括鉭、氮化鉭、鈦、氮化鈦、鈷鎢（CoW）或其組合。
參照圖1B及圖1C，提供第二半導體晶圓101b。第二半導體晶圓101b可包括應用專用積體電路（ASIC）晶片、類比晶片、感測器晶片、無線射頻晶片、電壓調節器晶片或記憶體晶片或類似晶片。在一些實施例中，第二半導體晶圓101b以類似於二級（L2）快取記憶體或類似結構的方式工作，以輔助第一半導體晶圓101a，但第二半導體晶圓101b位於單獨的晶圓內，而非位在第一半導體晶圓101a內。第二半導體晶圓101b包括第二半導體基底103b、第二裝置區121b以及第二內連線結構104b，且第二內連線結構104b具有第二介電層112b以及嵌於第二介電層112b中的第二內連配線122b。第二內連配線122b可包括第二導通孔125b及第二導電接墊126b。第二半導體晶圓101b可更包括第三內連線結構105，且第三內連線結構105具有第三介電層113以及嵌於第三介電層113中的第三內連配線124。形成第二半導體晶圓101b的第二內連線結構104b及第三內連線結構105的材料及方法可類似於第一半導體晶圓101a的第一內連線結構104a，或者藉由其他合適的材料及製程來達成。
此外，在一些實施例中，第二半導體晶圓101b更包括導電穿孔123，如圖1B及圖1C所示。導電穿孔123電性連接至第二內連配線122b及第三內連線結構124。導電穿孔123穿透第二半導體基底103b，且導電穿孔123包括第一端及與第一端相對的第二端。應注意，導電穿孔123的第一端與第二內連線結構104b接觸，而導電穿孔123的第二端與第三內連線結構105接觸，且導電穿孔123的第二端較導電穿孔123的第一端寬。導電穿孔123可由銅、銅合金、鋁、鋁合金或其組合製成。在一些其他實施例中，導電穿孔123更包括圍繞導通孔的擴散障壁層（圖中未示出）。所述擴散障壁層可由Ta、TaN、Ti、TiN、CoW或其組合製成，且可藉由例如電化學電鍍製程、化學氣相沈積（chemical vapor deposition，CVD）、原子層沈積（atomic layer deposition，ALD）、物理氣相沈積（physical vapor deposition，PVD）或類似製程等合適的製程形成。
在一些實施例中，為使第一裝置區121a與第二裝置區121b之間的距離最小化，如圖1D所示，第一內連線結構104a的厚度T3及第二內連線結構104b的厚度T4被限制在約0.5微米至約2微米或者約0.5微米至約3微米的範圍內，從而可減少第一裝置區121a與第二裝置區121b中裝置之間的訊號交互延遲及能量損失。此外，為便於自外部系統進行電力輸送，第二半導體晶圓101b背面上的第三內連線結構124可設計成具有電力分配網路（power distribution network，PDN）電路系統功能。電力分配網路（PDN）電路系統被配置成對第一半導體晶圓101a及第二半導體晶圓101b中的裝置傳輸電源及接地訊號。在一些實施例中，饋送至第二裝置區121b及/或第一裝置區121a的電源及接地訊號是從第二半導體基底103b的背面提供的，所述背面與第二半導體基底103b的上面設置有第二裝置區121b的正面相對。相較於從第二內連配線122b的堆疊上方來對第二裝置區121b提供電源及接地訊號，根據本揭露的實施例，電源及接地訊號可從基底103b的背面沿較短的路徑被提供至第二裝置區121b。此外，由於電力分配網路設置於第二半導體基底103b的背面及第二裝置區121b處，因此可顯著地釋放第二裝置區121b上方的佈線區域。
在一些其他實施例中，第二半導體基底103b的厚度T2可被減小至小於約0.5微米或0.1微米，其較在一些實施例中的第二內連線結構104b薄。除了第一裝置區121a與第二裝置區121b之間的垂直距離減小之外，第一內連線結構104a及第二內連線結構104b的水平間距及臨界尺寸亦可減小至具有小於約3微米或5微米的節距P1（間距加上臨界尺寸），且因此可提高設計的自由度及靈活性。第二裝置區121b中的組件可具有小的厚度及/或可具有位於矽基底上方的部分，因此第二半導體基底103b可更薄。舉例而言，由於全環繞閘極（Gate-All-Around，GAA）電晶體的通道位於矽基底上方而非嵌於矽基底中，因此矽基底可更薄。
參照圖1B，於第一半導體晶圓101a的正面之上形成第一導電接墊126a，且於第二半導體晶圓101b的正面之上形成第二導電接墊126b。詳細而言，如圖1B所示，例如，第一介電層112a（或稱為第一接合介電材料）的一部分設置於第一半導體晶圓101a的正面上，並且第一導電接墊126a嵌於第一介電層112a中。在一些實施例中，第一導電接墊126a及第二導電接墊126b的材料可為銅（Cu）或其他合適的金屬材料，而第一介電層112a及第二介電層112b的材料可為氧化矽（SiO x，其中x＞0）、氮化矽（SiN x，其中x＞0）、氮氧化矽（SiO xN y，其中x＞0且y＞0）或其他合適的介電材料。第一導電接墊126a可藉由沈積以及隨後進行的化學機械研磨（chemical mechanical polishing，CMP）製程來形成。類似地，第二導電接墊126b可藉由另一沈積以及隨後進行的化學機械研磨製程來形成。第一導電接墊126a及第二導電接墊126b有助於調整導體密度，使得腐蝕及/或凹陷（dishing）問題可被最小化。
在於第一半導體晶圓101a上設置第二半導體晶圓101b之前，作為第一內連配線122a的一部分的第一導電接墊126a被第一接合介電材料暴露出。此外，第二導電接墊126b被第二介電層112b暴露出。在一些實施例中，第二導電接墊126b藉由利用介電質對介電質接合以及金屬對金屬接合（例如，接墊對接墊接合）的方法而電性連接至第一導電接墊126a。在進行接合製程之前，對第一半導體晶圓101a及第二半導體晶圓101b進行清潔製程及預接合製程。換言之，第一半導體晶圓101a上的第一導電接墊126a與第二半導體晶圓101b上的第二導電接墊126b在接合之前預先對齊。
在一些實施例中，為便於接合，進行對第一半導體晶圓101a與第二半導體晶圓101b的接合表面進行的表面準備。舉例而言，所述表面準備可包括表面清潔及活化。可對第一半導體晶圓101a與第二半導體晶圓101b的接合表面進行表面清潔，以移除第一導電接墊126a的頂表面、第一接合介電材料的頂表面、第二導電接墊126b的頂表面及第二接合介電材料的頂表面上的顆粒。可藉由濕式清潔來對第一半導體晶圓101a與第二半導體晶圓101b的接合表面進行清潔。不僅顆粒被移除，而且形成於第一導電接墊126a的頂表面及第二導電接墊126b的頂表面上的自然氧化物也可被移除。形成於第一導電接墊126a的頂表面及第二導電接墊126b的頂表面上的自然氧化物可藉由在濕式清潔中所使用的化學物質被移除。
在對第一半導體晶圓101a與第二半導體晶圓101b的接合表面進行清潔之後，可進行對第一接合介電材料的頂表面及第二接合介電材料的頂表面的活化，以形成高接合強度。在一些實施例中，進行電漿活化以對第一接合介電材料的頂表面及第二接合介電材料的頂表面進行處理。
參照圖1B，將第一半導體晶圓101a與第二半導體晶圓101b對齊，並且可達成次微米級的對齊精度。第一半導體晶圓101a與第二半導體晶圓101b一經精確對齊後，便將第二半導體晶圓101b放置於第一半導體晶圓101a上並與第一半導體晶圓101a接觸。當第一接合介電材料的經活化的頂表面與第二接合介電材料的經活化的頂表面接觸時，第一半導體晶圓101a的第一接合介電材料與第二半導體晶圓101b的第二接合介電材料被預接合。換言之，藉由對第一接合介電材料與第二接合介電材料進行預接合，第一半導體晶圓101a與第二半導體晶圓101b被預接合。在第一接合介電材料與第二接合介電材料的預接合之後，第一導電接墊126a與第二導電接墊126b接觸。
在將第二半導體晶圓101b預接合至第一半導體晶圓101a上之後，進行第一半導體晶圓101a與第二半導體晶圓101b的介電質對介電質接合以及金屬對金屬接合。第一半導體晶圓101a及第二半導體晶圓101b的介電質對介電質接合以及金屬對金屬接合可包括用於介電質接合的處理以及用於導體接合的熱退火。在一些實施例中，進行用於介電質接合的處理以加強第一接合介電材料與第二接合介電材料之間的接合。舉例而言，在介於約100攝氏度至約150攝氏度的溫度下進行用於介電質接合的處理。在進行用於介電質接合的處理之後，進行用於導體接合的熱退火，以便於第一導電接墊126a與第二導電接墊126b之間的接合。舉例而言，可在介於約300攝氏度至約400攝氏度的溫度下進行用於導體接合的熱退火。用於導體接合的熱退火的製程溫度高於用於介電質接合處理的製程溫度。由於用於導體接合的熱退火是在相對較高的溫度下進行的，因此在第一導電接墊126a與第二導電接墊126b之間的接合介面處可能會發生金屬擴散及晶粒（grain）生長。另一方面，當進行用於導體接合的熱退火時，第一導電接墊126a及第二導電接墊126b可能遭受由導體（即第一導電接墊126a與第二導電接墊126b）與介電層（即第一介電層112a及第二介電層112b）之間的熱膨脹係數（coefficient of thermal expansion，CTE）失配而導致的壓力。在進行用於導體接合的熱退火之後，第一介電層112a被接合至第二介電層112b，且第一導電接墊126a被接合至第二導電接墊126b。在一些實施例中，第一導電接墊126a包括導電接墊（例如，銅接墊）、導通孔（例如，銅通孔）或其組合，同時第二導電接墊126b包括導電接墊（例如，銅接墊）、導通孔（例如，銅通孔）或其組合。第一半導體晶圓101a與第二半導體晶圓101b之間的導體對導體接合可為通孔對通孔接合、接墊對接墊接合或通孔對接墊接合。
在進行第一半導體晶圓101a與第二半導體晶圓101b的接合之後，第一內連線結構104a與第二內連線結構104b藉由第一內連配線122a及第二內連配線122b彼此電性連接。應注意，為簡化附圖，在本文中描述的第一半導體晶圓101a及/或其他元件在每一側處水平地利用虛線示出，如可在圖1A至圖1C中所示以表示其為晶圓形成製程。相反，圖1D所示的結構在每一水平側處利用直線示出，乃因已對所述結構進行了單體化製程。
參照圖1D，在第一半導體晶圓101a與第二半導體晶圓101b接合之後，在第二半導體晶圓101b的背面上形成內連線結構106。內連線結構106包括交替地堆疊的介電層114與內連配線127，且內連配線127電性連接至第二半導體晶圓101b的內連配線122b及導電穿孔123。在一些實施例中，內連配線127的最頂部導電層包括用於安裝稍後形成的導電連接件102（例如，金屬柱、微凸塊、焊料凸塊或其組合）的金屬接墊，並且在進一步的製程中可進行可能的單體化。作為此單體化製程的結果，內連線結構104a、104b、105、106及半導體基底103a、103b按照設計沿著晶粒區的邊界（即，切割道）被切割。因此，如圖1D所示，內連線結構104a、104b、105、106的側壁可實質上與半導體基底103a、103b的側壁對齊。
在一些實施例中，參照圖2所示的封裝結構200，第二半導體晶粒101b更包括穿透第二半導體基底103b及第二內連線結構104b的第二導電穿孔221，且第二導電穿孔221電性連接至第一內連線結構104a及內連線結構106。
結合圖3A至圖3D描述形成封裝結構300的方法。在圖3A中，設置包括第一半導體基底103a及第一內連線結構104a的第一半導體晶圓101a，其中第一內連線結構包括第一導電接墊126a及第一導通孔125a。在一些實施例中，第一導電接墊126a可具有各種臨界尺寸或者甚至可具有各種形狀，用於進一步電性連接至將在隨後步驟中形成的結構。
參照圖3B，拾取第二半導體晶粒101b並將其放置於第一半導體晶圓101a上。詳細而言，將第一半導體晶圓101a與第二半導體晶粒101b經由第一導電接墊126a及第二導電接墊126b面對面地接合在一起。在一些實施例中，在進行第一半導體晶圓101a與第二半導體晶粒101b的接合之前，第一導電接墊126a與第二導電接墊126b實質上對齊，並且可如先前所述達成次微米級的對齊精度。第一導電接墊126a可接合至第二導電接墊126b，並且第一接合介電材料可接合至第二接合介電材料。第一導電接墊126a與第二導電接墊126b的對齊可使用光學識別方法來達成。在達成對齊之後，在一些實施例中，藉由施加壓力及/或熱量將第一導電接墊126a與第二導電接墊126b接合在一起。在一些實施例中，接合結構包括金屬對金屬接合及介電質對介電質接合。在一些其他實施例中，接合結構包括熔融接合結構。
如圖3C所示，在第一半導體晶圓101a與第二半導體晶粒101b接合之後，形成包括嵌於介電層114中的內連配線321的內連線結構106。在一些實施例中，介電層114包含氧化矽、氮化矽、聚合物或其組合。介電層114可藉由利用例如旋轉塗佈、CVD或類似製程等合適的製程來沈積介電材料來形成，且然後可藉由進行平坦化製程來部分地移除所沈積的介電材料。在一些實施例中，平坦化製程包括CMP製程、回蝕製程或其組合。在一些實施例中，在平坦化製程期間，介電材料的一部分被移除，並且內連配線321的最頂部部分及/或第二半導體晶粒101b的最頂部部分（即，包括介電層113以及第三內連配線124的內連線結構105的一部分）亦被移除。在一些其他實施例中，在平坦化製程期間，內連配線321及第三內連配線124上方的介電材料的一部分未被移除，因此內連配線321及第三內連配線124在後續製程之前仍然被介電材料覆蓋。
參照圖3D，在先前形成的介電層114及第二半導體晶粒101b上形成附加介電層114’，其中附加介電層114’包括嵌於其中的內連配線321’。內連配線321’電性連接至第一內連配線122a。內連配線321’可藉由第一內連配線122a、第三內連配線124、導電穿孔123及/或導電穿孔221（若存在於第二半導體晶粒101b中）的各種組合而電性連接至第二半導體晶粒101b的第二內連配線122b。在一些實施例中，內連配線321’的最頂部導電層包括用於安裝導電連接件102的金屬接墊（例如，金屬柱、微凸塊、焊料凸塊、受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊、球格陣列（ball-grid array，BGA）球或類似結構）。在進一步的製程中可進行可能的單體化。作為此單體化製程的結果，內連線結構104a、106及半導體基底103a按照設計沿著晶粒區的邊界（例如，切割道）被切割。因此，在圖3D所示的封裝結構300中，內連線結構104a的側壁、內連線結構106的側壁及半導體基底103a的側壁可實質上彼此對齊。
如圖3D所示，在單體化製程之後形成封裝結構300。第一半導體晶粒101a包括第一半導體基底103a及第一內連線結構104a。第一內連線結構104a包括堆疊於第一半導體基底103a上的第一介電層112a，其中第一內連配線122a嵌於第一介電層112a中，且第二介電層114及114’堆疊於第一介電層上，其中內連配線321及321’嵌於第二介電層114及114’中。在此封裝結構300中，第二半導體晶粒101b設置於第一介電層112a上並嵌於第二介電層114及114’中，其中內連線結構104b電性連接至第一內連配線122a，且第三內連線結構105藉由通孔123及/或藉由第二內連配線321而電性連接至內連配線122b。
藉由圖4A至圖4D描述了形成封裝結構400的方法。在圖4A中，以與圖3A類似的方式形成包括第一半導體基底103a以及具有第一導電接墊126a的第一內連線結構104a的第一半導體晶圓101a。在一些實施例中，舉例而言，導電接墊126a可具有各種臨界尺寸或者甚至可具有不同的形狀，用於進一步電性連接至將在隨後步驟中形成的結構，例如圖4A所示的內連配線結構321。在第一內連線結構104a上方，形成包括介電層114的第二內連線結構106，其中內連配線321嵌於介電層114中。然後，進行圖案化製程以在介電層114中產生空腔，以便放置第二半導體晶粒101b。圖案化製程可為微影製程、蝕刻製程及/或其他合適製程的組合。微影圖案化製程可包括光阻塗佈（例如，旋塗）、軟烘烤、罩幕對齊、曝光、曝光後烘烤、對光阻進行顯影、沖洗、乾燥（例如，硬烘烤）、其他合適的製程或其組合。在其他實施例中，微影曝光製程由例如無罩幕微影、電子束寫入或離子束寫入等其他方法輔助、實施或替代。蝕刻製程可包括乾式蝕刻製程、濕式蝕刻製程、其他蝕刻製程或其組合。作為示例性實施例，在圖4A至圖4B中示出了層PL，以輔助內連線結構106的圖案化製程。舉例而言，層PL可為硬罩幕、光阻或類似結構。
參照圖4B，在介電層114中形成空腔311，使得第二半導體晶粒101b可放置於內連線結構104a上方，如圖4C所示。空腔311的開口大小應為第二半導體晶粒101b的大小加上製程變化，而不觸碰相鄰的內連配線321，使得在第二半導體晶粒101b及介電層114之間仍然可存在有空隙，如圖4C所示。如圖4D所示，在放置第二半導體晶粒101b之後，可在第二半導體晶粒101b與介電層114之間的空隙中填充包封體411。包封體411可實體地接觸第二半導體晶粒101b的側壁。包封體411可藉由化學氣相沈積（CVD）製程以及隨後的化學機械研磨（CMP）製程或其他合適的製程來形成。在一些實施例中，包封體411可為單層結構，並且包封體411的材料可包括氧化矽、氮化矽、四乙氧基矽烷（tetraethoxysilane，TEOS）所形成的氧化物及/或一些其他合適的材料。
如圖4D所示，在形成包封體411及平坦化之後，在先前形成的介電層114、包封體411的頂表面及第二半導體晶粒101b的後表面上形成附加介電層114’，且附加介電層114’包括嵌於其中的內連配線321’。內連線結構106可電性連接至第一內連配線122a，並且亦可藉由第一內連配線122a、內連線結構124、導電穿孔123及/或導電穿孔221（若存在於第二半導體晶粒101b中）的組合而電性連接至第二半導體晶粒101b的第二內連配線122b。在一些實施例中，內連線結構106的最頂部導電層包括用於安裝導電連接件102的金屬接墊（例如，金屬柱、微凸塊、焊料凸塊、受控塌陷晶片連接（C4）凸塊、球格陣列（BGA）球或類似結構）。在進一步的製程中可進行可能的單體化。作為此單體化製程的結果，內連線結構104a、106及半導體基底103a按照設計沿著晶粒區的邊界（例如，切割道）被切割。因此，在圖4D所示的封裝結構400中，內連線結構104a的側壁、內連線結構106的側壁及半導體基底103a的側壁可實質上彼此對齊。
換言之，如圖4D所示的封裝結構400，第一半導體晶粒101a包括第一半導體基底103a及第一內連線結構104a。第一內連線結構104a包括堆疊於第一半導體基底103a上的第一介電層112a（其中第一內連配線122a嵌於第一介電層112a中）以及堆疊於第一介電層112A上的第二介電層114及114’，且第二介電層114及114’中嵌置有第二內連配線321及321’。在此封裝結構400中，第二半導體晶粒101b設置於第一介電層112a上並嵌於第二介電層114及114’中，其中第二內連線結構104b電性連接至第一內連配線122a，且第三內連線結構105電性連接至第二內連配線122b。在介電層114內，介電材料411在側向上包封第二半導體晶粒101b。
參照圖5，圖5繪示了封裝結構500。類似於圖3D，第二半導體晶粒101b包括第二半導體基底103b、第二裝置區121b、具有第二介電層112b的第二內連線結構104b以及嵌於第二介電層112b中的第二內連配線122b。第二內連配線122b可包括第二導通孔125b及第二導電接墊126b。第二半導體晶粒101b更包括具有第三介電層113的第三內連線結構105以及嵌於第三介電層113中的第三內連配線124。此外，在一些實施例中，第二半導體晶粒101b更包括導電穿孔123，第二內連配線122b及第三內連配線124可與導電穿孔123電性連接。第二半導體晶粒101b可為應用專用積體電路（ASIC）晶片、類比晶片、感測器晶片、無線射頻晶片、電壓調節器晶片或者可以類似於二級（L2）快取記憶體或類似結構的方式工作的記憶體晶片。相較於封裝結構300，應注意，第二半導體晶粒101b部分地嵌於第一內連線結構104a中，且部分地嵌於內連線結構106中，而非設置在內連線結構104a上方並且僅嵌於內連線結構106中。
此外，內連配線321被形成為嵌於第二半導體晶粒101b上方的介電層114中。內連配線321可與第一內連配線122a電性連接。內連配線321亦可藉由第一內連配線122a、第三內連線結構124、導電穿孔123及/或導電穿孔221（若存在於第二半導體晶粒101b中）的組合而電性連接至第二半導體晶粒101b的第二內連配線122b。應注意，在第一內連配線122a中，可能存在一層導線或導通孔，或者在鑲嵌製程中形成的一組導線及導通孔與第二半導體晶粒101b具有相同的厚度。在一些實施例中，內連配線321的最頂部導電層包括用於安裝導電連接件102的金屬接墊（例如，金屬柱、微凸塊、焊料凸塊、受控塌陷晶片連接（C4）凸塊、球格陣列（BGA）球或類似結構），金屬接墊可包含金屬材料，例如鋁、銅、鎳、金、銀、焊料、錫、鉛或其組合。在圖5中示出了具有上述堆疊結構的封裝結構500。
如圖6所示，圖6繪示了另一封裝結構600，封裝結構600具有第一半導體晶粒101a、第二半導體晶粒101b、內連線結構106及導電連接件102的類似組合。相較於封裝結構500，其不同之處在於包封體611被形成為在側向上包封第二半導體晶粒101b。包封體611可實體地接觸第二半導體晶粒101b的側壁，並且可以與圖4D的封裝結構400中所示的包封體411類似的方式及/或類似的材料形成。
參照圖7，除了由導電穿孔721代替導電穿孔123之外，封裝結構700類似於封裝結構300。如圖所示，導電穿孔721可穿過第二半導體基底103b並可電性連接至在第二半導體晶粒101b背面處的第三內連配線124，但嵌於內連線結構104b中而非由在第二半導體晶粒101b正面處的內連線結構104b暴露出。內連配線321可電性連接至第一內連配線122a、內連配線122b、第三內連配線124及/或導電穿孔721。
在圖8中，圖8繪示了封裝結構800。封裝結構800類似於封裝結構700，但不具有第三內連線結構105及位於第二半導體晶粒101b的背面上的嵌置式內連配線124。在此封裝結構800中，內連配線321可直接與導電穿孔721接觸，以與第二內連配線122b電性連接。應注意，可能存在覆蓋半導體結構103b的背面並在側向上對內連配線321之下的導電穿孔721的端部進行包封的介電材料（圖中未示出）以作為絕緣結構。
參照圖9，圖9所繪示的封裝結構900具有第一半導體晶粒101a、第二半導體晶粒101b、內連線結構106及導電連接件102的組合。相較於封裝結構800，其不同之處在於在第二半導體晶粒101b中不存在導電穿孔。內連配線321可藉由首先連接至第一半導體晶粒101a中的第一內連配線122a而電性連接至第二半導體晶粒101b。
在圖10中，繪示出了封裝結構1000。類似於圖3D中的封裝結構300，第二半導體晶粒101b配置在第一半導體晶粒101a上，且第二半導體晶粒101b位在內連線結構104a上方以嵌於內連線結構106中。第一半導體晶粒101a更包括導電穿孔1021、具有介電層1011的內連線結構1001以及嵌於在半導體基底103a背面處的介電層1011中的內連配線1022。在一些實施例中，在第一半導體晶粒101a的背面上的導電穿孔1021以及內連配線1022可被設計成具有電力分配網路電路系統功能，以便於自外部系統進行電力輸送。此外，載體結構1002貼合至內連線結構1001，且因此內連線結構1001位於半導體基底103a與載體結構1002之間。形成內連線結構1001的材料及方法可類似於形成內連線結構104a、104b、105及106的材料及方法。此外，形成導電穿孔1021的材料及方法可類似於形成導電穿孔123的材料及方法。若可行，則亦可利用其他合適的材料或製程。至於載體1002結構，材料可為玻璃載體、矽基底或用於承載半導體晶圓或用於半導體封裝的製造方法的重組晶圓的任何合適的載體。內連線結構1001與載體1002之間的貼合可藉由熔融接合、膠黏層、貼合膜（在1002上未示出貼合層）或任何其他合適的方法來形成。
參照圖11，繪示出了封裝結構1100。類似於封裝結構1000，第一半導體晶粒101a包括位於第一半導體基底103a正面處的第一內連線結構104a及位於第一半導體基底103a背面處的另一內連線結構1001。封裝結構1100與結構1000的不同之處在於，形成了與內連配線1022的最外層電性接觸的一組連接端子1101。連接端子1101可為金屬柱、微凸塊、焊料凸塊、受控塌陷晶片連接（C4）凸塊、球格陣列（BGA）球或類似結構，其可包含金屬材料，例如鋁、銅、鎳、金、銀、焊料、錫、鉛或其組合。在一些實施例中，內連線結構1001連同導電穿孔1021一起可被設計為具有電源軌的電力分配網路（PDN）電路系統，所述PDN電路系統可被配置為向第一半導體晶粒101a及/或第二半導體晶粒101b中的裝置傳輸電源及接地訊號。在一些實施例中，饋送至第一裝置區121a及/或第二裝置區121b的電源及接地訊號自第一半導體基底103a的背面提供。相較於自第一內連配線122a的堆疊上方向第一裝置區121a提供電源及接地訊號，根據本揭露的實施例，電源及接地訊號可自第一半導體基底103a的背面沿較短的路徑被提供至第一裝置區121a。此外，由於電力分配網路設置於第一半導體基底103a的背面及第一裝置區121a處，因此可顯著地釋放第一裝置區121a上方的佈線區域。
根據一些實施例，一種半導體封裝結構包括：第一半導體晶粒，包括第一半導體基底及設置於第一半導體基底上的第一內連線結構；第二半導體晶粒，設置於第一半導體晶粒上並電性連接至第一半導體晶粒，所述第二半導體晶粒包括：第二半導體基底及第二內連線結構；以及第三內連線結構，其中第二內連線結構與第三內連線結構設置於第二半導體基底的相對側上，並且其中第二內連線結構位於第一內連線結構與第三內連線結構之間。
根據一些實施例，一種半導體封裝結構包括：第一半導體晶粒，包括半導體基底及設置於半導體基底上的第一內連線結構；第二半導體晶粒，嵌於第一內連線結構中並電性連接至第一內連線結構。
根據一些實施例，一種形成半導體封裝結構的方法包括：在第一半導體基底上形成內連線結構的第一部分；將第二半導體晶粒放置於內連線結構的第一部分上；在內連線結構的第一部分及第二半導體晶粒上形成內連線結構的第二部分，其中內連線結構電性連接至第二半導體晶粒。
上文概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、取代及變更。
101a、101b:半導體晶圓/半導體晶粒 102:導電連接件 103a、103b:半導體基底 104a、104b、105、106、1001:內連線結構 112a、102b、113、114、114’、1011:介電層 121a、121b:裝置區 122a、122b、124、321、321’、1022:內連配線 123、721、1021:導電穿孔 125a:第一導通孔 125b:第二導通孔 126a:第一導電接墊 126b:第二導電接墊 127:內連配線 200、300、400、500、600、700、800、900、1000、1100:封裝結構 221:導電穿孔 311:空腔 411、611:包封體 1002:載體 1101:連接端子 P1:節距 PL:層 T2、T3、T4:厚度
藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1A至圖1D是根據本發明第一實施例的形成封裝結構的方法的剖視圖。 圖2是根據本發明第二實施例的封裝結構的剖視圖。 圖3A至圖3D是根據本發明第三實施例的形成封裝結構的方法的剖視圖。 圖4A至圖4D是根據本發明另一實施例的形成封裝結構的方法的剖視圖。 圖5是根據本發明實施例的封裝結構的剖視圖。 圖6是根據本發明實施例的封裝結構的剖視圖。 圖7是根據實施例的封裝結構的剖視圖。 圖8是根據本發明實施例的封裝結構的剖視圖。 圖9是根據本發明實施例的封裝結構的剖視圖。 圖10是根據本發明實施例的封裝結構的剖視圖。 圖11是根據本發明實施例的封裝結構的剖視圖。
101a、101b:半導體晶圓/半導體晶粒
102:導電連接件
103a、103b:半導體基底
104a、104b、105、106:內連線結構
112a、112b、113、114、114’:介電層
121a、121b:裝置區
122a、122b、124、321、321’:內連配線
123:導電穿孔
300:封裝結構
P1:節距
T2、T3、T4:厚度

Claims (20)

  1. 一種半導體封裝，包括： 第一半導體晶粒，包括第一半導體基底及設置於所述第一半導體基底上的第一內連線結構； 第二半導體晶粒，設置於所述第一半導體晶粒上並電性連接至所述第一半導體晶粒，所述第二半導體晶粒包括： 第二半導體基底； 第二內連線結構；以及 第三內連線結構，其中所述第二內連線結構與所述第三內連線結構設置於所述第二半導體基底的相對側上，並且其中所述第二內連線結構位於所述第一內連線結構與所述第三內連線結構之間。
  2. 如請求項1所述的半導體封裝，其中所述第二半導體晶粒包括電力分配網路電路系統。
  3. 如請求項1所述的半導體封裝，其中所述第二內連線結構的厚度大於所述第二半導體基底的厚度。
  4. 如請求項1所述的半導體封裝，其中所述第二半導體晶粒更包括穿透所述第二半導體基底的第一導電穿孔，所述第一導電穿孔包括第一端及與所述第一端相對的第二端，所述第一端與所述第二內連線結構接觸，所述第二端與所述第三內連線結構接觸，並且所述第二端較所述第一端寬。
  5. 如請求項1所述的半導體封裝，其中所述第二半導體晶粒更包括穿透所述第二半導體基底及所述第二內連線結構的第二導電穿孔，並且所述第二導電穿孔電性連接至所述第一內連線結構。
  6. 一種半導體封裝，包括： 第一半導體晶粒，包括第一半導體基底及設置於所述第一半導體基底上的第一內連線結構； 第二半導體晶粒，嵌於所述第一內連線結構中並電性連接至所述第一內連線結構。
  7. 如請求項6所述的半導體封裝，其中 所述第二半導體晶粒包括第二半導體基底、第二內連線結構及第三內連線結構，所述第二內連線結構與所述第三內連線結構設置於所述第二半導體基底的相對側上，所述第二內連線結構位於所述第一內連線結構與所述第三內連線結構之間， 所述第一內連線結構包括堆疊於所述第一半導體基底上的第一介電層、嵌於所述第一介電層中的第一內連配線、堆疊於所述第一介電層上的第二介電層以及嵌於所述第二介電層中的第二內連配線， 所述第二半導體晶粒設置於所述第一介電層上並嵌於所述第二介電層中， 所述第二內連線結構電性連接至所述第一內連配線，且所述第三內連線結構電性連接至所述第二內連配線。
  8. 如請求項7所述的半導體封裝，其中所述第二半導體晶粒更包括穿透所述半導體基底及所述第二內連線結構的導電穿孔。
  9. 如請求項7所述的半導體封裝，更包括： 介電材料，在側向上包封所述第二半導體晶粒。
  10. 如請求項6所述的半導體封裝，其中 所述第二半導體晶粒包括第二半導體基底、第二內連線結構及第三內連線結構，所述第二內連線結構與所述第三內連線結構設置於所述第二半導體基底的相對側上，所述第二內連線結構位於所述第一內連線結構與所述第三內連線結構之間， 所述第一內連線結構包括堆疊於所述第一半導體基底上的第一介電層、嵌於所述第一介電層中的第一內連配線、堆疊於所述第一介電層上的第二介電層以及嵌於所述第二介電層中的第二內連配線， 所述第二半導體晶粒嵌於所述第一介電層及所述第二介電層中， 所述第二內連線結構電性連接至所述第一內連配線，並且所述第三內連線結構電性連接至所述第二內連配線。
  11. 如請求項10所述的半導體封裝，更包括： 介電材料，在側向上包封所述第二半導體晶粒。
  12. 如請求項6所述的半導體封裝，其中 所述第二半導體晶粒包括第二半導體基底及設置於所述第二半導體基底上的第二內連線結構，所述第二內連線結構位於所述第一內連線結構與所述第二半導體基底之間， 所述第一內連線結構包括堆疊於所述第一半導體基底上的第一介電層、嵌於所述第一介電層中的第一內連配線、堆疊於所述第一介電層上的第二介電層以及嵌於所述第二介電層中的第二內連配線， 所述第二半導體晶粒設置於所述第一介電層上並嵌於所述第二介電層中， 所述第二內連線結構電性連接至所述第一內連配線及所述第二內連配線。
  13. 如請求項12所述的半導體封裝，其中所述第二半導體晶粒更包括穿透所述半導體基底及所述第二內連線結構的導電穿孔。
  14. 如請求項6所述的半導體封裝，其中所述第一半導體晶粒更包括貫穿基底導電結構及背面配線，並且所述背面配線藉由所述貫穿基底導電結構電性連接至所述第一內連線結構。
  15. 如請求項14所述的半導體封裝，更包括貼合至所述第一半導體晶粒的載體。
  16. 如請求項14所述的半導體封裝，更包括電性連接至所述背面配線的導電端子。
  17. 一種半導體封裝的製造方法，包括： 在第一半導體基底上形成內連線結構的第一部分； 將第二半導體晶粒放置於所述內連線結構的所述第一部分上；以及 在所述內連線結構的所述第一部分及所述第二半導體晶粒上形成所述內連線結構的第二部分，其中所述內連線結構電性連接至所述第二半導體晶粒。
  18. 如請求項17所述的半導體封裝的製造方法，更包括： 在所述內連線結構的所述第一部分中形成空腔，其中所述第二半導體晶粒放置於所述空腔中。
  19. 如請求項18所述的半導體封裝的製造方法，更包括： 在形成所述內連線結構的所述第二部分之前，在所述空腔中形成介電材料，其中所述介電材料在側向上包封所述第二半導體晶粒。
  20. 如請求項17所述的半導體封裝的製造方法，更包括： 在形成所述內連線結構的所述第二部分之後，將載體貼合至所述第一半導體晶粒。
TW112105909A 2022-08-21 2023-02-18 半導體封裝及其製造方法 TW202410373A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/892,102 US20240063160A1 (en) 2022-08-21 2022-08-21 Semiconductor package and manufacturing method thereof
US17/892,102 2022-08-21

Publications (1)

Publication Number Publication Date
TW202410373A true TW202410373A (zh) 2024-03-01

Family

ID=89906049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112105909A TW202410373A (zh) 2022-08-21 2023-02-18 半導體封裝及其製造方法

Country Status (3)

Country Link
US (1) US20240063160A1 (zh)
CN (1) CN220934070U (zh)
TW (1) TW202410373A (zh)

Also Published As

Publication number Publication date
CN220934070U (zh) 2024-05-10
US20240063160A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
KR102285215B1 (ko) 멀티-티어 3d 집적용 다이 적층
TWI681466B (zh) 半導體結構及積體電路封裝的形成方法
KR102033865B1 (ko) 독립적인 3d 적층
TWI780293B (zh) 半導體裝置及其製造方法
CN111211102A (zh) 半导体装置及半导体封装
TW202044436A (zh) 半導體結構及其製造方法
KR102309989B1 (ko) 집적 회로 패키지 및 이의 형성 방법
TW202002214A (zh) 半導體裝置及其形成方法
TW202002095A (zh) 半導體內連線結構及方法
US7897509B2 (en) Semiconductor wafer and method of manufacturing the same and method of manufacturing semiconductor device
US20220293540A1 (en) Semiconductor structure and method of fabricating the same
US11362069B2 (en) Three-dimensional stacking structure and manufacturing method thereof
TWI812168B (zh) 三維元件結構及其形成方法
US20220139880A1 (en) Semiconductor package
CN112447681A (zh) 封装
US11658069B2 (en) Method for manufacturing a semiconductor device having an interconnect structure over a substrate
US20230178533A1 (en) Semiconductor device
TW202310186A (zh) 三維裝置結構
US20220375793A1 (en) Semiconductor Device and Method
TW202234536A (zh) 半導體封裝及封裝組件及製造方法
US20230141447A1 (en) Semiconductor package, and method of manufacturing the same
CN114864545A (zh) 半导体装置的制造方法
CN220934070U (zh) 半导体封装
CN112530899A (zh) 半导体器件及其制造方法
KR102628146B1 (ko) 반도체 패키지 및 이를 형성하는 방법