KR101645825B1 - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR101645825B1
KR101645825B1 KR1020140186821A KR20140186821A KR101645825B1 KR 101645825 B1 KR101645825 B1 KR 101645825B1 KR 1020140186821 A KR1020140186821 A KR 1020140186821A KR 20140186821 A KR20140186821 A KR 20140186821A KR 101645825 B1 KR101645825 B1 KR 101645825B1
Authority
KR
South Korea
Prior art keywords
conductive
conductive feature
semiconductor chip
width
substrate
Prior art date
Application number
KR1020140186821A
Other languages
English (en)
Other versions
KR20150076098A (ko
Inventor
둔-니안 야웅
젠-쳉 리우
슈-팅 차이
스-이잉 첸
유-팅 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150076098A publication Critical patent/KR20150076098A/ko
Application granted granted Critical
Publication of KR101645825B1 publication Critical patent/KR101645825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/8293—Reshaping
    • H01L2224/82931—Reshaping by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/8293—Reshaping
    • H01L2224/82947—Reshaping by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

반도체 디바이스와 그 제조 방법이 개시되어 있다. 몇몇 실시예에서, 반도체 디바이스는 제1 기판과, 이 기판 위에 형성되는 제1 도전성 피쳐(feature)를 포함하는 제1 반도체 칩과, 제1 반도체 칩에 접합되는 제2 반도체 칩을 포함한다. 제2 반도체 칩은 제2 기판과, 제2 기판 위에 형성되는 제2 도전성 피쳐를 포함한다. 도전성 플러그가 제1 도전성 피쳐를 통해 배치되고, 제2 도전성 피쳐에 커플링된다. 도전성 플러그는 제1 도전성 피쳐 위에 배치되고 제1 폭을 갖는 제1 부분과, 제1 도전성 피쳐 아래에 또는 제1 도전성 피쳐 내에 배치되는 제2 부분을 포함한다. 제2 부분은 제2 폭을 갖는다. 제1 폭은 제2 폭보다 크다.

Description

반도체 디바이스 및 그 제조 방법{SEMICONDUCTOR DEIVICES AND METHODS OF MANUFACTURE THEREOF}
관련출원에 대한 교차참조
본 출원은 공동 계류 중이고 공동으로 양도된, 발명의 명칭이 "상호접속 구조 및 방법"이고 2013년 3월 15일자로 출원된 미국 특허 출원 제13/839,860호 - 전체 내용이 참고에 의해 본 명세서에 포함됨 - 에 관한 것이다.
기술분야
본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것이다.
반도체 디바이스는, 예컨대 개인 컴퓨터, 휴대폰, 디지털 카메라 및 다른 장비와 같은 다양한 전자기기 어플리케이션에서 사용된다. 반도체 디바이스는 반도체 기판 위에 절연층 또는 유전체층, 도전층 및 반도전성 재료층을 순차적으로 성막하는 것과, 회로 부품과 소자를 형성하기 위해 리소그래피를 사용하여 다양한 재료층을 패터닝하는 것에 의해 통상적으로 제조된다. 반도체 업계는, 더 많은 부품들이 주어진 영역에 집적되도록 하는 최소 피쳐(feature) 크기에 있어서의 계속적인 감소에 의해 다양한 전자소자(예컨대, 트랜지스터, 다이오드, 레지스터, 커패시터 등)의 집적 밀도를 계속해서 향상시켜왔다.
반도체 기술이 더욱 진보함에 따라, 스택형 반도체 디바이스가 반도체 디바이스의 물리적 크기를 더욱 감소시키는 효과적인 대안으로서 부상하였다. 스택형 반도체 디바이스에서, 로직, 메모리와 같은 능동 회로, 프로세서 회로 등이 상이한 반도체 웨이퍼에 제조된다. 반도체 디바이스의 폼팩터(form factor)를 더 줄이기 위해 2개 이상의 반도체 웨이퍼가 차곡차곡 설치될 수 있다.
2개의 반도체 웨이퍼가 적절한 접합 기술을 통해 함께 접합될 수 있다. 반도체 웨이퍼에 대해 통상적으로 사용되는 몇몇 접합 기술은 직접 접합, 화학적 활성화 접합, 플라즈마 활성 접합, 애노드 접합, 공융점 접합, 글래스 프릿 접합, 접작체 접합, 열압착 접합, 반응 접합 및/또는 기타를 포함한다. 2개의 반도체 웨이퍼가 함께 접합된 후, 몇몇 어플리케이션에서는 2개의 반도체 웨이퍼들 사이의 인터페이스가 스택형 반도체 웨이퍼들 사이에 전기 도전성 경로를 제공할 수 있다.
스택형 반도체 디바이스의 한가지 유리한 피쳐는 스택형 반도체 디바이스를 채용하는 것에 의해 훨씬 더 높은 밀도가 달성될 수 있다는 점이다. 더욱이, 스택형 반도체 디바이스는 보다 작은 폼팩터, 향상된 비용 효율, 증가된 성능 및 보다 낮은 전력 소비를 달성할 수 있다.
미국 특허공보 US7453150 (2008.11.18. 등록)
본 개시의 몇몇 실시예에 따르면, 반도체 디바이스는 제1 기판과, 제1 기판 위에 형성되는 제1 도전성 피쳐를 포함하는 제1 반도체 칩과, 제1 반도체 칩에 접합되는 제2 반도체 칩을 포함한다. 제2 반도체 칩은 제2 기판과, 제2 기판 위에 형성되는 제2 도전성 피쳐를 포함한다. 도전성 플러그는 제1 도전성 피쳐를 통해 배치되고, 제2 도전성 피쳐에 커플링된다. 도전성 플러그는 제1 도전성 피쳐 위에 배치되고 제1 폭을 갖는 제1 부분과, 제1 도전성 피쳐 아래에 또는 제1 도전성 피쳐 내에 배치되는 제2 부분을 포함한다. 제2 부분은 제2 폭을 갖는다. 제1 폭은 제2 폭보다 크다.
다른 실시예에 따르면, 반도체 디바이스는 제1 기판과, 제1 기판 위에 형성되는 제1 도전성 피쳐를 포함하는 제1 반도체 칩을 포함한다. 제1 도전성 피쳐는 제1 반도체 칩의 접촉층, 도전성 라인층 또는 RDL에 배치된다. 반도체 디바이스는 제1 반도체 칩에 접합되는 제2 반도체 칩을 포함하고, 제2 반도체 칩은 제2 기판과, 제2 기판 위에 형성되는 제2 도전성 피쳐를 포함한다. 제2 도전성 피쳐는 제2 반도체 칩의 접촉층, 도전성 라인층 또는 RDL에 배치된다. 도전성 플러그는 제1 도전성 피쳐를 통해 배치되고, 제2 도전성 피쳐에 커플링된다. 도전성 플러그는 제1 도전성 피쳐 위에 배치되고 제1 폭을 포함하는 제1 부분과, 제1 도전성 피쳐 아래에 또는 제1 도전성 피쳐 내에 배치되고 제2 폭을 포함하는 제2 부분을 포함한다. 제1 폭은 제2 폭보다 크다. 도전성 플러그는 제1 부분과 제1 도전성 피쳐 사이에 배치되고 제3 폭을 포함하는 제3 부분을 포함한다. 제3 폭은 제2 폭보다 크고, 제1 폭보다 작다.
다른 실시예에 따르면, 반도체 디바이스의 제조 방법은 제1 반도체 칩과, 제1 반도체 칩에 접합되는 제2 반도체 칩을 마련하는 것을 포함한다. 제1 반도체 칩은 제1 기판과, 제1 기판 위에 형성되는 제1 도전성 피쳐를 포함한다. 제2 반도체 칩은 제2 기판과, 제2 기판 위에 형성되는 제2 도전성 피쳐를 포함한다. 상기 방법은, 제1 도전성 피쳐를 통해 배치되고 제2 도전성 피쳐에 접속되는 도전성 플러그를 형성하는 것을 포함한다. 도전성 플러그는 제1 도전성 피쳐 위에 배치되고 제1 폭을 포함하는 제1 부분을 포함한다. 도전성 플러그는 제1 도전성 피쳐 아래에 또는 제1 도전성 피쳐 내에 배치되고 제2 폭을 갖는 제2 부분을 더 포함한다. 제1 폭은 제2 폭보다 크다.
본 개시의 보다 완벽한 이해를 위해, 이제 첨부도면과 함께 아래의 설명을 참고한다.
도 1a 내지 도 1f는 본 개시의 몇몇 실시예에 따른 다양한 제조 단계에서의 반도체 디바이스의 단면도.
도 2 내지 도 6은 몇몇 실시예에 따른 반도체 디바이스의 단면도.
도 7 내지 도 9는 다른 실시예에 따른 반도체 디바이스의 단면도.
도 10 내지 도 12는 다른 실시예에 따른 반도체 디바이스의 단면도.
도 13 내지 도 15는 다른 실시예에 따른 반도체 디바이스의 단면도.
도 16 내지 도 18은 다른 실시예에 따른 반도체 디바이스의 단면도.
도 19 내지 도 21은 다른 실시예에 따른 반도체 디바이스의 단면도.
도 22는 본 개시의 몇몇 실시예에 따른 반도체 디바이스의 제조 방법의 흐름도.
상이한 도면들에서 상응하는 도면부호와 기호는 달리 나타내지 않는 한, 일반적으로 상응하는 부분을 나타낸다. 도면은 실시예의 관련 양태를 명확하게 예시하도록 도시되어 있으며, 반드시 축척에 맞게 도시된 것은 아니다.
아래에서, 본 개시의 몇몇 실시예를 구성하고 사용하는 것을 상세히 설명한다. 그러나, 본 개시는 매우 다양한 특정 구성으로 구현될 수 있는 다수의 적용 가능한 본 발명의 개념을 제공한다. 설명되는 특정 실시예는 단지 본 개시를 구성하고 사용하는 고유한 방식을 예시하는 것이며, 본 개시의 범위를 제한하지는 않는다.
본 개시의 몇몇 실시예는 함께 접합되는 반도체 웨이퍼의 도전성 피쳐들 사이에 도전성 플러그를 형성하는 신규한 방법 및 그 구조를 개시한다.
도 1a 내지 도 1f는 본 개시의 몇몇 실시예에 따른 다양한 제조 단계에서의 반도체 디바이스(100)의 단면도를 보여준다. 도전성 플러그(120)(도 1f 참고)는, 발명의 명칭이 "상호접속 구조 및 방법"이고 2013년 3월 15일자로 출원된 관련 미국 특허 출원 제13/839,860호 - 참고에 의해 본 명세서에 포함됨 - 에 설명된 방법을 사용하여, 도전성 피쳐(106a)를 하드 마스크 재료로서 사용하여 반도체 디바이스(100)의 하부 재료층을 패터닝하는 것에 의해 형성된다.
우선 도 1a를 참고하면, 접합 공정 이전의 스택형 반도체 디바이스의 단면도가 도시되어 있다. 몇몇 실시예에서는, 제1 반도체 칩(110a)이 뒤집힌 다음, 제2 반도체 칩(110b)에 접합된다. 제1 반도체 칩(110a)은 제1 기판(102a)과, 제1 기판(102a) 위에 형성되는 제1 도전성 피쳐(106a)를 포함한다. 제1 도전성 피쳐(106a)는 제1 기판(102a) 위에 배치되는 제1 금속간 절연막(Inter-Metal Dielectic; IMD)(104a)에 형성된다. 몇몇 실시예에서, 제1 도전성 피쳐(106a)는 제1 IMD(104a)의 접촉층(122a)에 형성된다. 제1 도전성 피쳐(106a)는 내부에 개구(107)를 포함한다. 몇몇 실시예에서, 제1 반도체 칩(110a)은 복수 개의 제1 도전성 피쳐(106a)를 포함할 수 있다.
제2 도전성 칩(110b)은 제2 기판(102b)과 제2 기판(102b) 위에 형성되는 제2 도전성 피쳐(106b)를 포함한다. 제2 도전성 피쳐(106b)는 제2 기판(102b) 위에 배치된 제2 IMD(104b)에 형성된다. 몇몇 실시예에서, 제1 도전성 피쳐(106a)는 제2 IMD(104b)의 재분배층(ReDistribution Layer; RDL)(132b)에 형성된다. 몇몇 실시예에서, 제2 반도체 칩(110b)은 복수 개의 제2 도전성 피쳐(106b)를 포함할 수 있다.
제1 반도체 칩(110a) 및 제2 반도체 칩(110b)의 제1 IMD(104a) 및 제2 IMD(104b)는, 예컨대 다마신 또는 서브트랙티브 에칭(subtractive etching) 기술을 사용하여 제1 IMD(104a) 및 제2 IMD(104b)의 복수 개의 절연재층에 형성된 도전성 라인(108a, 108b) 및 비아(도시하지 않음)와 같은 복수 개의 도전성 피쳐를 포함할 수 있다.
제1 반도체 칩(110a)과 제2 반도체 칩(110b)의 제1 기판(102a)과 제2 기판(102b) 각각은 실리콘 또는 다른 반도체 재료를 포함하는 반도체 기판을 각각 포함할 수 있고, 예컨대 절연층에 의해 덮일 수 있는 공작물을 포함한다. 공작물은 또한, 도시하지 않은 다른 능동 소자 또는 회로를 포함할 수 있다. 공작물은, 예컨대 단결정 실리콘 위에 실리콘 산화물을 포함할 수 있다. 공작물은 다른 도전성층 또는 다른 반도체 소자, 예컨대 트랜지스터, 다이오드 등을 포함할 수 있다. 화합물 반도체, 예컨대 GaAs, InP, Si/Ge 또는 SiC가 실리콘의 위치에서 사용될 수 있다. 공작물은, 예컨대 SOI(Silicon On Insulator) 또는 GOI(Germanium-On-Insulator) 기판을 포함할 수 있다.
도 1b에는, 몇몇 실시예에 따른 제1 반도체 칩(110a)과 제2 반도체 칩(110b)의 접합 공정 후의 반도체 디바이스(100)의 단면도가 도시되어 있다. 반도체 디바이스(100)는 제2 반도체 칩(110b)에 접합되는 제1 반도체 칩(110a)을 포함한다. 몇몇 실시예에서, 제1 반도체 칩(110a)과 제2 반도체 칩(110b) 상에 또는 이들 반도체 칩 내에 접합 패드가 형성된다. 제2 반도체 칩(110b)의 접합 패드는 제1 반도체 칩(110a)의 대응하는 접촉 패드와 면대면으로 정렬될 수 있다. 제1 반도체 웨이퍼(110)와 제2 반도체 웨이퍼(210)는 직접 접합과 같은 적절한 접합 기술을 통해 함께 접합되며, 상기 접합 기술은 금속간 접합(예컨대 구리간 접합), 유전체간 접합(예컨대, 산화물간 접합), 금속 대 유전체 접합(예컨대, 산화물 대 구리 접합), 이들의 조합 및/또는 기타를 사용하여 구현될 수 있다.
몇몇 실시예에 따라, 도 1b에도 도시되어 있는 저부 반사 방지 코팅(Bottom Anti-Refelction Coating; BARC)층(112)은 제1 반도체 칩(110a) 위에 형성되고, 제1 반도체 칩(110a)의 제1 기판(102a)에 패터닝 공정이 실시된다. BARC층(112)은 제1 기판(102a)의 배면 상에 형성된다. BARC층(112)은 질화물 재료, 유기 재료, 산화물 재료 등으로 형성될 수 있다. BARC층(112)은 화학적 기상 증착(CVD) 및/또는 기타와 같은 적절한 기술을 사용하여 형성될 수 있다. BARC층(112)은, 예컨대 약 200 옹스트롬 내지 약 6,000 옹스트롬의 두께를 가질 수 있다. 대안으로서, BARC층(112)은 다른 재료, 치수 및 형성 방법으로 이루어질 수 있다.
BARC층(112) 위에는, 적절한 성막 및 포토리소그래피 기술을 사용하여 포토레지스트 마스크 및/또는 기타와 같은 패터닝된 마스크(도시하지 않음)가 형성될 수 있다. 반응성 이온 에칭(Reactive Ion Etching; RIE)이나 다른 건식 에칭, 이방성 습식 에칭이나 임의의 다른 적절한 이방성 에칭과 같은 적절한 에칭 프로세스 또는 패터닝 프로세스가 제1 반도체 칩(110a)의 제1 기판(102a)에 실시될 수 있다. 그 결과, 도 1b에 도시한 바와 같이 BARC층(112)과 제1 기판(102a)에 복수 개의 개구가 형성된다. BARC층(112)과 제1 기판(102a)에 있는 개구는 제1 도전성 피쳐(106a) 위에 형성된다. 제1 도전성 피쳐(106a)가 접촉층(122a)에 배치되는 실시예에서는, 제1 도전성 피쳐(106a)의 적어도 일부가 개구를 통해 노출된다. 다른 실시예에서는 도 2 내지 도 6에 도시한 실시예와 같이, 제1 IMD(104a)의 일부가 제1 기판(102a)의 개구와 제1 도전성 피쳐(106a) 사이에 배치될 수 있다.
도 1c는 몇몇 실시예에 따라 유전체층(114)이 반도체 디바이스(100) 위에 성막된 후의 도 1b에 도시한 반도체 디바이스(100)의 단면도를 예시한다. 유전체층(114)은 제1 기판(102a)에 있는 개구의 저부와 측벽 위에 그리고 BARC층(112) 위에 형성된다. 유전체층(114)은 집적 회로 제조에 통상적으로 사용되는 다양한 유전 재료로 형성될 수 있다. 예컨대, 유전체층(114)은 실리콘 이산화물, 실리콘 질화물 또는 보론 실리케이트 글래스 등과 같은 도핑된 글래스층으로 형성될 수 있다. 대안으로서, 유전체층(114)은 실리콘 질화물층, 실리콘 산질화물층, 폴리아미드층, 저유전상수 절연체 또는 기타일 수 있다. 또한, 전술한 다수의 유전 재료층의 조합이 유전체층(114)을 형성하기 위해 사용될 수 있다. 몇몇 실시예에 따르면, 유전체층(114)은 스퍼터링, 산화, CVD 및/또는 기타와 같은 적절한 기술을 사용하여 형성될 수 있다. 유전체층(114)은, 예컨대 약 200 옹스트롬 내지 약 8,000 옹스트롬의 두께를 가질 수 있다. 대안으로서, 유전체층(114)은 다른 재료, 치수 및 형성 방법으로 이루어질 수 있다.
도 1d는, 몇몇 실시예에 따라 반도체 디바이스(100) 위에 마스크(116)가 형성된 후의, 도 1c에 도시한 반도체 디바이스(100)의 단면도를 예시한다. 제1 기판(102a)에 있는 개구의 측벽 위 그리고 유전체층(114) 위에 패터닝된 마스크(116)가 형성된다. 예컨대, 도 1c에 도시한 개구의 측벽을 따라 패터닝된 마스크(116)가 형성된 후에 2개의 신규한 개구가 형성된다. 패터닝된 마스크(116)는, 예컨대 리소그래피 프로세스를 사용하여 패터닝되는 포토레지스트층 또는 다른 감광성 재료일 수 있다. 패터닝된 마스크(116)는 적절한 성막 기술 및 포토리소그래피 기술을 사용하여 반도체 디바이스의 상부면 상에 형성된다.
도 1e는, 몇몇 실시예에 따라 반도체 디바이스(100)에 에칭 프로세스가 실시된 후에 도 1d에 도시한 반도체 디바이스(100)의 단면도를 예시한다. 유전체층(114)과 제1 IMD(104a)에 개구를 형성하기 위해, 건식 에칭, 이방성 습식 에칭이나 임의의 적절한 이방성 에칭과 같은 적절한 에칭 프로세스나 패터닝 프로세스가 수행될 수 있다. 제1 IMD(104a)에 있는 개구는, 예컨대 제1 도전성 피쳐(106a)를 하드 마스크로서 사용하여 제1 IMD(104a)에 있는 제1 도전성 피쳐(106a)를 통해 형성된다. 개구는, 예컨대 도 1b, 도 1c 및 도 1d에 도시한 제1 도전성 피쳐(106a) 위에 있는 개구의 각각의 연장부이다. 특히, 개구는 2개의 스택형 반도체 칩(110a, 110b)의 접합 인터페이스뿐만 아니라 제1 IMD를 통해 연장된다. (도 7 내지 도 21에 도시한 바와 같이) 제2 도전성 피쳐(106b)가 제2 IMD(104b) 내의 하부층에 형성되는 실시예에서, 개구는 또한 제2 IMD(104b)의 일부를 통해 연장된다. 도 1e에 도시한 바와 같이, 개구가 형성된 후에 제1 도전성 피쳐(106a)와 제2 도전성 피쳐(106b)의 일부가 노출된다.
제1 도전성 피쳐(106a)와 제2 도전성 피쳐(106b)는 몇몇 실시예에서, 기판(102a) 및 제1 IMD(104a)와 제2 IMD(104b)의 절연재층과 상이한 에칭률(선택도)를 갖는 구리와 같은 적절한 금속 재료로 이루어질 수 있다. 이와 같이, 제1 도전성 피쳐(106a)는 제1 IMD(104a)와 제2 IMD(104b)의 에칭 프로세스를 위한 하드 마스크층으로서 기능할 수 있다. 제1 도전성 피쳐(106a)의 일부 또는 무시할만한 양만을 에칭하면서, 제1 IMD(104a)와 제2 IMD(104b)를 신속히 에칭하기 위해 선택적 에칭 프로세스가 채용될 수 있다. 도 1e에 도시한 바와 같이, 몇몇 실시예에서는 하드 마스크층의 노출 부분[예컨대, 제1 도전성 피쳐(106a)]이 부분적으로 에칭되고, 이에 따라 제1 도전성 피쳐(106a)의 상부면에 리세스를 형성한다. 리세스의 깊이는 상이한 어플리케이션 및 설계 요건에 따라 변할 수 있다. 다른 실시예에서, 도시하지는 않았지만 제1 도전성 피쳐(106a)에 리세스가 형성되지 않을 수도 있다.
화학 용매 세척, 플라즈마 애싱(ashing), 건식 스트리핑 및/또는 기타와 같은 적절한 포토레지스트 스트리핑 기술을 사용하여 도 1e에도 도시한 바와 같이 잔류 마스크(116)(도 1d 참고)가 제거된다.
다음으로 도 1f를 참고하면, 본 개시의 다양한 실시예에 따라 개구에 도전성 재료가 충전된다. 몇몇 실시예에서는, 도금 프로세스 이전에 배리어층 및/또는 시드층(도시하지 않음)이 성막될 수 있고, 도금 프로세스를 통해, 예컨대 전기도금 프로세스를 사용하여 개구에 도전성 재료를 충전할 수 있다. 도전성 재료는 대안으로서 성막 프로세스나 다른 방법을 사용하여 형성될 수 있다. 반도체 디바이스(100)의 상부면[예컨대, 유전체층(114) 위]로부터 도전성 재료의 노출 부분을 제거하기 위해 반도체 디바이스(100)의 상부면에 화학적 기계적 연마(CMP) 프로세스 및/또는 에칭 프로세스가 실시되어, 도 1e에 도시한 바와 같은 개구 내에 형성된 도전성 재료로 이루어지는 도전성 플러그(120)를 남겨놓는다.
몇몇 실시예에서, 각각의 도전성 플러그(120)는 3개 부분으로 이루어질 수 있다. 제1 부분은 제2 도전성 피쳐(106b)로부터 제1 도전성 피쳐(106a)에 의해 형성된 하드 마스크층으로 연장된다. 제1 부분은 도 1f에 도시한 바와 같이 소정 폭 W1의 것이다. 제2 부분은 하드 마스크층으로부터 제1 기판(102a)의 정면측, 예컨대 제1 기판(102a)이 제1 IMD(104a)와 접하는 부위를 향해 연장된다. 제2 부분은 소정 폭 W2의 것이다. 제3 부분은 제1 기판(102a)의 정면측으로부터 제1 기판(102a)의 배면측으로, 예컨대 BARC층(112)과 유전체층(114)에 근접하게 연장된다. 제3 부분은 소정 폭 W3의 것이다. 몇몇 실시예에서, W2는 W1보다 크거나 W1과 거의 동일하며, W3는 W2보다 크다. 도전성 플러그(120)의 다양한 부분은 여기에서, 예컨대 명세서의 다수의 부분 그리고 또한 청구범위에서 이들을 소개하는 순서에 따라 제1 부분, 제2 부분 및/또는 제3 부분으로 칭한다. 예컨대 명세서의 다른 단락 그리고 청구범위에서, W3를 포함하는 도전성 플러그(120)의 제3 부분이 첫번째로 언급되면 이 제3 부분을 제1 부분으로 칭하고, 폭 W1를 포함하는 도전성 플러그(120)의 제1 부분이 두번째로 언급되면 이 제1 부분을 제2 부분으로 칭한다.
제1 도전성 피쳐(106a)의 상부 부분이 도 1e에 관하여 설명한 에칭 프로세스 중에 제거되는 실시예에서, 폭 W2를 갖는 도전성 플러그(120)의 제2 부분은 도 1f에 도시한 바와 같이 제1 도전성 피쳐(106a) 내에 부분적으로 형성된다. 폭 W2를갖는 도전성 플러그(120)의 제2 부분은 또한 제1 도전성 피쳐(106a) 위에 있는 유전체층(114)의 개구 내에 형성된다. 대안으로서, 제1 도전성 피쳐(106a)의 상부 부분이 제거되지 않는 실시예(도시하지 않음)에서, 폭 W2를 갖는 도전성 플러그(120)의 제2 부분은 다른 예와 같이 제1 도전성 피쳐(106a) 위에 있는 유전체층(114) 내의 개구 내에만 형성된다.
도전성 플러그(120)의 형성 후, 도 1f에도 또한 도시한 본 개시의 몇몇 실시예에 따라 반도체 디바이스(100) 상에 유전체층(118)이 형성된다. 유전체층(118)은 실리콘 질화물, 실리콘 산질화물, 실리콘 옥시카바이드, 실리콘 탄화물, 이들의 조합 및/또는 이들로 이루어진 다층과 같은 통상적으로 사용되는 유전체 재료로 이루어질 수 있다. 유전체층(118)은 스퍼터링, CVD 등과 같은 적절한 성막 기술을 사용하여 반도체 디바이스 위에 성막될 수 있다. 유전체층(118)은, 예컨대 약 수백 또는 수천 옹스트롬 정도의 두께로 이루어질 수 있다. 대안으로서, 유전체층(118)은 다른 재료, 치수 및 형성 방법으로 이루어질 수 있다. 몇몇 실시예에서는 유전체층(118)이 포함되지 않는다.
도 1f에 도시한 도전성 플러그(120)를 갖는 스택형 웨이퍼를 포함하는 반도체 디바이스(100)의 유리한 피쳐는 반도체 칩(110a, 110b)들 모두의 능동 회로가 도전성 플러그(120)를 통해 서로 연결될 수 있고, 이는 폼팩터를 줄이고, 전력 소비를 절감하며, 몇몇 어플리케이션에서 반도체 디바이스(100)의 기생 간섭(parasitic interference)을 방지한다는 것이다.
몇몇 실시예에서, 반도체 디바이스(100)는 제1 도전성 피쳐(106a)와 제2 도전성 피쳐(106b) 사이에 커플링되는 도전성 플러그(120)를 포함한다. 도전성 플러그(120)는 몇몇 실시예에서 제1 도전성 피쳐(106a)를 통해 배치되고, 제2 도전성 피쳐(106b)에 커플링된다. 예컨대, 도전성 플러그(120)는 몇몇 실시예에서 제1 도전성 피쳐(106a)를 통과하여 제2 도전성 피쳐(106b)에서 종결된다.
몇몇 실시예에서, 도전성 플러그(120)는 제1 도전성 피쳐(106a) 위에 배치되는 제1 부분을 포함하며, 제1 부분은 치수가 W3인 제1 폭을 포함한다. 도전성 플러그(120)는 제1 도전성 피쳐(106a) 아래에 또는 제1 도전성 피쳐(106a) 내에 배치되는 제2 부분을 포함하고, 제2 부분은 치수가 W1인 제2 폭을 포함한다. 치수가 W3인 제1 폭은 치수가 W1인 제2 폭보다 크다. 치수가 W3인 제1 폭을 갖는 도전성 플러그(120)의 제1 부분은 몇몇 실시예에서는 제1 반도체 칩(110a)의 제1 기판(102a) 내에 배치된다. 몇몇 실시예에서, 도전성 플러그(120)는 치수가 W3인 제1 폭을 갖는 제1 부분과 제1 도전성 피쳐(106a) 사이에 배치되는 제3 부분을 더 포함한다. 도전성 플러그(120)의 제3 부분은 치수가 W2인 제3 폭을 갖고, 치수가 W2인 제3 폭은 치수가 W1인 도전성 플러그(120)의 제2 폭보다 크며, 치수가 W2인 제3 폭은 치수가 W3인 도전성 플러그(120)의 제1 폭보다 작다.
도면에는 2개의 도전성 플러그(120)가 도시되어 있지만, 반도체 디바이스(100) 내에는 단지 하나의 도전성 플러그(120)만 형성될 수도 있고, 복수 개의 도전성 플러그(120)(예컨대, 3개나 4개)가 형성될 수도 있다. 도전성 플러그(120)는 제1 도전성 피쳐(106a)와 제2 도전성 피쳐(106b) 사이에 반도체 디바이스(100)의 수직 접속부를 형성한다. 이와 마찬가지로 2개의 반도체 칩(110a, 110b)만이 도시되어 있지만, 대안으로서 본 개시의 몇몇 실시예에 따르면 도전성 플러그(120)를 사용하여 3개 이상의 반도체 칩들이 함께 접합되고 접속될 수 있다.
제1 도전성 피쳐(106a)는 몇몇 실시예에서 치수가 W1인 제2 폭을 갖는 도전성 플러그(120)의 제2 부분을 형성하기 위한 하드 마스크를 포함한다. 제1 도전성 피쳐(106a)는 내부에 개구를 포함하며, 치수가 W1인 제2 폭을 갖는 도전성 플러그(120)의 제2 부분은 몇몇 실시예에서 제1 도전성 피쳐(106a)의 개구 아래에 배치된다. 제1 도전성 피쳐(106a)는 몇몇 실시예의 평면도에서, 관련 특허 출원에 기술되어 있는 바와 같이 원형, 타원형, 정사각형, 직사각형 또는 다른 형상으로 이루어진다.
본 개시의 몇몇 실시예에서, 제1 도전성 피쳐(106a), 제2 도전성 피쳐(106b) 및 도전성 플러그(120)는, 예컨대 W, Cu, AlCu, 폴리실리콘, 다른 도전성 재료 또는 이들의 조합이나 이들로 이루어진 다층과 같은 도전성 재료를 포함한다. 대안으로서, 제1 도전성 피쳐(106a), 제2 도전성 피쳐(106b) 및 도전성 플러그(120)는 다른 재료로 이루어질 수 있다.
몇몇 실시예에서, 도전성 플러그(120)의 일부는 제1 도전성 피쳐(106a) 또는 제2 도전성 피쳐(106b) 내에 배치된다. 예컨대 도 1f에서는, 도전성 플러그(120)의 일부가 제1 도전성 피쳐(106a) 내에 배치되고 제1 도전성 피쳐를 통해 제1 도전성 피쳐(106a) 각각에 있는 개구[도 1a의 개구(107) 참고] 내에 이른다. 몇몇 실시예에서는, 도전성 플러그(120)를 위한 에칭 프로세스 중에 제2 도전성 피쳐(106b)의 상부 부분이 제거되며, 도전성 플러그(120)의 도전성 재료가 제2 도전성 피쳐(106b)의 상부 부분을 충전하고, 이에 따라 도전성 플러그(120)의 일부가 제2 도전성 피쳐(106b)에 커플링되고, 제2 도전성 피쳐 내에 배치된다(도면에는 도시되어 있지 않음).
도 1a 내지 도 1f에 도시한 실시예에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 접촉층(122a)에 형성되고, 제2 도전성 피쳐(106b)는 제2 반도체 칩(110b)의 재분배층(RLD)(132b)에 형성된다. 도전성 플러그(120)는 제1 반도체 칩(110a)의 접촉층(122a)과 제2 반도체 칩(110b)의 RLD(132b) 간의 전기적 링크를 제공한다. 그러나 본 개시의 몇몇 실시예에 따르면, 제1 도전성 피쳐(106a)와 제2 도전성 피쳐(106b)는 본 명세서에서 더욱 설명되는, 제1 반도체 칩(110a)과 제2 반도체 칩(110b)의 제1 및 제2 IMD(104a, 104b)의 다른 도전성 재료층들 중 임의의 층에 각각 형성될 수 있다.
도 2 내지 도 6은 몇몇 실시예에 따른 반도체 디바이스(100)의 단면도를 예시한다. 도 2는, 제1 도전성 피쳐(106a)가 제1 반도체 칩(110a)의 저부 도전성 라인층(124a) 또는 M1층에 형성되고, 제2 도전성 피쳐(106b)가 제2 반도체 칩(110b)의 RDL(132b)에 형성된 실시예를 예시한다. 제1 반도체 칩(110a)이 접합 프로세스 이전에 뒤집혔기 때문에, 저부 도전성 라인층(124a)은 도시한 도면에서 제1 IMD(104a)의 상부 부분에 근접한 것으로 보인다. 저부 도전성 라인층(124a)은 몇몇 실시예에서, 예컨대 제1 반도체 칩(110a)의 저부 금속화층을 포함한다. 도전성 플러그(120)는 치수가 W1, W2 및 W3인 폭들을 갖는 3개의 부분으로 이루어진다. 제1 도전성 피쳐(106a)는 제1 기판(102a)에 근접하게 IMD(104a)의 표면 아래에 있는 층에 형성되기 때문에, 치수가 W2인 도전성 플러그(120)의 부분도 또한 제1 IMD(104a) 내에서, 예컨대 제1 도전성 피쳐(106a) 위에 형성된다.
도 3은 제1 도전성 피쳐(106a)가 제1 반도체 칩(110a)의 도전성 라인층(126a) 또는 M2층에 형성되고, 제2 도전성 피쳐(106b)가 제2 반도체 칩(110b)의 RDL(132b)에 형성되는 실시예를 예시한다. 도전성 라인층(126a)은 몇몇 실시예에서는, 예컨대 제1 반도체 칩(110a)의 저부 금속화층과 상부 금속화층 사이에 배치된다. 도전성 플러그(120)는 치수가 W1, W2 및 W3의 폭을 갖는 3개의 부분을 포함한다.
도 4는, 제1 도전성 피쳐(106a)가 제1 반도체 칩(110a)의 도전성 라인층(128a) 또는 Mx층에 형성되고, 제2 도전성 피쳐(106b)가 제2 반도체 칩(110b)의 RDL(132b)에 형성되는 실시예를 예시한다. 도전성 라인층(128a)은 몇몇 실시예에서, 예컨대 제1 반도체 칩(110a)의 저부 금속화층과 상부 금속화층 사이에 배치되는 상부 금속화층을 포함한다. 도전성 플러그(120)는 치수가 W1, W2 및 W3의 폭을 갖는 3개의 부분을 포함한다.
도 5는, 제1 도전성 피쳐(106a)가 제1 반도체 칩(110a)의 상부 도전성 라인층(130a)에 형성되고, 제2 도전성 피쳐(106b)가 제2 반도체 칩(110b)의 RDL(132b)에 형성되는 실시예를 예시한다. 상부 도전성 라인층(130a)은 몇몇 실시예에서, 예컨대 제1 반도체 칩(110a)의 상부 금속화층을 포함한다. 상부 도전성 라인층(130a)의 피쳐들은 몇몇 실시예에서는, 예컨대 도 4에 도시한 Mx층에 있는 피쳐들보다 넓거나 두꺼울 수 있다. 다른 실시예에서, 상부 도전성 라인층(130a)의 피쳐들은 Mx층에 있는 피쳐들보다 넓거나 두껍지 않을 수 있다. 도전성 플러그(120)는 치수가 W1, W2 및 W3의 폭을 갖는 3개의 부분을 포함한다.
도 6은, 제1 도전성 피쳐(106a)가 제1 반도체 칩(110a)의 RDL(132a)에 형성되고, 제2 도전성 피쳐(106b)가 제2 반도체 칩(110b)의 RDL(132b)에 형성되는 실시예를 예시한다. RDL(132a)은 몇몇 실시예에서, 예컨대 제1 반도체 칩(110a)의 IMD(104a)의 표면에 근접하게 배치된다. 도전성 플러그(120)는 치수가 W1, W2 및 W3의 폭을 갖는 3개의 부분을 포함한다. 제1 도전성 피쳐(106a) 내에 배치되는 도전성 플러그(120)의 부분은 치수가 W1인 폭을 갖는다. 제1 반도체 칩(110a)의 IMD(104a) 내에 그리고 유전체층(114)에 있는 개구 내에 배치되는 도전성 플러그(120)의 일부는 치수가 W2인 폭을 포함한다. 제1 반도체 칩(110a)의 제1 기판(102a) 내에 배치되는 도전성 플러그(120)의 부분은 치수가 W3인 폭을 갖는다.
도 1 내지 도 6에 도시한 실시예에서, 제2 도전성 피쳐(106b)는 제2 반도체 칩(110b)의 RDL(132b)에 형성된다. 도전성 플러그(120)는 제1 반도체 칩(110a)의 다양한 도전성 재료층들, 예컨대 층(122a, 124a, 126a, 128a, 130a 및 132a)들과 제2 반도체 칩(110b)의 RDL(132b) 사이에 전기적 링크를 제공한다. 다른 실시예에서, 제2 도전성 피쳐(106b)는 제2 반도체 칩(110b)의 IMD(104b)의 다른 도전성 재료층에 형성된다.
예컨대, 도 7 내지 도 9는 다른 실시예에 따른 반도체 디바이스(100)의 단면도를 예시한다. 도 7에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 접촉층(122a)에 형성되고, 제2 도전성 피쳐(106b)는 제2 반도체 칩(110b)의 상부 전도성 라인층(130b)에 형성된다. 도 8에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 도전성 라인층(124a, 126a, 128a 또는 130a)에 형성되고, 제2 도전성 피쳐(106b)는 제2 반도체 칩(110b)의 상부 도전성 라인층(130b)에 형성된다. 도 9에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 RDL에 형성되고, 제2 도전성 피쳐(106b)는 제2 반도체 칩(110b)의 상부 도전성 라인층(130b)에 형성된다. 도전성 플러그(120)는 제1 반도체 칩(110a)의 다양한 도전성 재료층(122a, 124a, 126a, 128a, 130a, 132a)과 제2 반도체 칩(110b)의 상부 도전성 라인층(130b) 사이에 전기적 링크를 제공한다. 치수가 W1인 폭을 갖는 도전성 플러그(120)의 부분은 제1 도전성 피쳐(106a)를 통해 제2 반도체 칩(110b)의 IMD(104b)로 연장되어 제2 도전성 피쳐(106b)에 접속된다.
도 10 내지 도 12는, 제2 도전성 피쳐(106b)가 제2 반도체 칩(110b)의 도전성 라인층(128b) 또는 Mx층에 형성되는 다른 실시예에 따른 반도체 디바이스(100)의 단면도를 예시한다. 도 10에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 접촉층(122a)에 형성된다. 도 11에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 도전성 라인층(124a, 126a, 128a 또는 130a)에 형성된다. 도 12에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 RDL(132a)에 형성된다. 도전성 플러그(120)는 제1 반도체 칩(110a)의 다양한 도전성 재료층(122a, 124a, 126a, 128a, 130a, 132a)과 제2 반도체 칩(110b)의 도전성 라인층(128b) 또는 Mx층 사이에 전기적 링크를 제공한다. 치수가 W1인 폭을 갖는 도전성 플러그(120)의 부분은 제1 도전성 피쳐(106a)를 통해 제2 반도체 칩(110b)의 IMD(104b)로 연장되어 제2 도전성 피쳐(106b)에 접속된다.
도 13 내지 도 15는, 제2 도전성 피쳐(106b)가 제2 반도체 칩(110b)의 도전성 라인층(126b) 또는 M2층에 형성된 다른 실시예에 따른 반도체 디바이스(100)의 단면도를 예시한다. 도 13에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 접촉층(122a)에 형성된다. 도 14에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 도전성 라인층(124a, 126a, 128a 또는 130a)에 형성된다. 도 15에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 RDL(132a)에 형성된다. 도전성 플러그(120)는 제1 반도체 칩(110a)의 다양한 도전성 재료층(122a, 124a, 126a, 128a, 130a, 132a)과 제2 반도체 칩(110b)의 도전성 라인층(126b) 또는 M2층 사이에 전기적 링크를 제공한다. 치수가 W1인 폭을 갖는 도전성 플러그(120)의 일부는 제1 도전성 피쳐(106a)를 통해 제2 반도체 칩(110b)의 IMD(104b)로 연장되어 제2 도전성 피쳐(106b)에 접속된다.
도 16 내지 도 18은, 제2 도전성 피쳐(106b)가 제2 반도체 칩(110b)의 저부 도전성 라인층(124b) 또는 M1층에 형성되는 다른 실시예에 따른 반도체 디바이스(100)의 단면도를 예시한다. 도 16에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 접촉층(122a)에 형성된다. 도 17에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 도전성 라인층(124a, 126a, 128a 또는 130a)에 형성된다. 도 18에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 RDL(132a)에 형성된다. 도전성 플러그(120)는 제1 반도체 칩(110a)의 다양한 도전성 재료층(122a, 124a, 126a, 128a, 130a, 132a)과 제2 반도체 칩(110b)의 도전성 라인층(124b) 사이에 전기적 링크를 제공한다. 치수가 W1인 폭을 갖는 도전성 플러그(120)의 일부는 제1 도전성 피쳐(106a)를 통해 제2 반도체 칩(110b)의 IMD(104b)로 연장되어 제2 도전성 피쳐(106b)에 접속된다.
도 19 내지 도 21은, 제2 도전성 피쳐(106b)가 제2 반도체 칩(110b)의 접촉층(122b)에 형성되는 다른 실시예에 따른 반도체 디바이스(100)의 단면도를 예시한다. 도 19에서, 제1 도전성 피쳐(106)는 제1 반도체 칩(110a)의 접촉층(122a)에 형성된다. 도 20에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 도전성 라인층(124a, 126a, 128a 또는 130a)에 형성된다. 도 21에서, 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 RDL(132a)에 형성된다. 도전성 플러그(120)는 제1 반도체 칩(110a)의 다양한 도전성 재료층(122a, 124a, 126a, 128a, 130a, 132a)과 제2 반도체 칩(110b)의 접촉층(122b) 사이에 전기적 링크를 제공한다. 치수가 W1인 폭을 갖는 도전성 플러그(120)의 부분은 제1 도전성 피쳐(106a)를 통해 제2 반도체 칩(110b)의 IMD(104b)로 연장되어 제2 도전성 피쳐(106b)에 접속된다.
이에 따라 본 개시의 몇몇 실시예에 따르면, 제1 도전성 피쳐(106a) 및/또는 제2 도전성 피쳐(106b)는 제1 반도체 칩(110a) 또는 제2 반도체 칩(110b)의, 접촉층에 접점, 도전성 라인층에 도전성 라인 또는 RDL층에 RDL의 일부를 각각 포함할 수 있다. 제1 도전성 피쳐(106a)는 제1 반도체 칩(110a)의 저부 금속화층, 제1 반도체 칩(110a)의 상부 금속화층, 또는 제1 반도체 칩(110a)의 저부 금속화층과 상부 금속화층 사이의 금속화층에 도전성 라인을 포함함 수 있다. 이와 마찬가지로, 제2 도전성 피쳐(106b)는 제2 반도체 칩(110b)의 저부 금속화층, 제2 반도체 칩(110b)의 상부 금속화층 또는 제2 반도체 칩(110b)의 저부 금속화층과 상부 금속화층 사이에 배치되는 금속화층에 도전성 라인을 포함할 수 있다.
도전성 플러그(120)는 몇몇 실시예에 따르면 제1 반도체 칩(110a) 및/또는 제2 반도체 칩(110b)의 IMD(104a 또는 104b) 내에 배치된다. 예컨대 도 1f 및 도 2 내지 도 6에서, 도전성 플러그(120)는 제1 반도체 칩(110a)의 IMD(104a) 내에 배치된다. 도 7 내지 도 18에서, 도전성 플러그(120)는 제1 반도체 칩(110a)의 IMD(104a) 내에 그리고 제2 반도체 칩(110b)의 IMD(104b)의 일부 내에 배치된다. 도 19 내지 도 21에서, 도전성 플러그(120)는 제1 반도체 칩(110a)의 IMD(104a) 내에 그리고 제2 반도체 칩(110b)의 IMD(104b) 내에 배치된다.
제1 반도체 칩(110a) 또는 제2 반도체 칩(110b)은 몇몇 실시예에서 특정 용도용 집적 회로(Application Specific Integrated Circuit; ASIC) 디바이스 또는 시스템온칩(System-On-a-Chip)을 포함한다. 대안으로서, 제1 반도체 칩(110a) 또는 제2 반도체 칩(110b)은 다른 타입의 디바이스를 포함할 수 있고, 다른 기능을 수행하도록 구성될 수 있다. 몇몇 실시예에서, 반도체 디바이스(100)는 상보성 금속 산화물 반도체(Complementary Metal Oxide Semiconductor; CMOS) 이미지 센서 디바이스를 포함한다. 몇몇 실시예에서 다른 예로서, 반도체 디바이스(100)는 ASIC 디바이스를 포함하는 반도체 칩(110b)과 센서 디바이스 및/또는 SOC를 포함하는 반도체 칩(110a)을 포함하는 배면 조사 이미징 센서(backside illuminated imaging sensor)를 포함한다. 대안으로서, 반도체 디바이스는 다른 타입의 디바이스를 포함할 수 있다.
도 22는 본 개시의 몇몇 실시예에 따른 반도체 디바이스(100)의 제조 방법의 흐름도(170)이다. 단계 172에서, 제1 반도체 칩(110a)과, 제1 반도체 칩(110a)에 접합되는 제2 반도체 칩(110b)이 마련된다. 제1 반도체 칩(110a)은 제1 기판(102a)과, 제1 기판(102a) 위에 형성된 제1 도전성 피쳐(106a)를 포함하고, 제2 반도체 칩(110b)은 제2 기판(102b)과, 제2 기판(102b) 위에 형성되는 제2 도전성 피쳐(106b)를 포함한다. 단계 174에서, 제1 도전성 피쳐(106a)를 통해 배치되고, 제2 도전성 피쳐(106b)에 커플링되는 도전성 플러그(120)가 형성된다. 도전성 플러그(120)는 제2 도전성 피쳐(106b) 위에 배치되는 제1 부분을 포함하고, 제1 부분은 제1 폭(예컨대, 치수 W3으로 이루어짐)을 포함한다. 도전성 플러그(120)는 제1 도전성 피쳐(106a) 아래에 또는 제1 도전성 피쳐 내에 배치되는 제2 부분을 더 포함하고, 제2 부분은 제2 폭(예컨대, 치수 W1으로 이루어짐)을 포함한다. 제1 폭은 제2 폭보다 크다. 도전성 플러그(120)의 제2 부분을 형성하는 것은, 예컨대 몇몇 실시예에서 도전성 플러그(120)를 위한 패턴을 형성하는 데 사용되는 에칭 프로세스 중에 제1 도전성 피쳐(106a)를 하드 마스크로서 사용하는 것을 포함한다.
본 개시의 몇몇 실시예는, 도전성 플러그(120)를 포함하는 반도체 디바이스(100)의 제조 방법을 포함하고, 여기에서 설명하는 신규한 도전성 플러그(120)를 포함하는 반도체 디바이스(100)도 또한 포함한다.
본 개시의 몇몇 실시예의 장점은 함께 접합되는 2개 이상의 반도체 웨이퍼 또는 칩을 위한 상호 접속부를 형성하는 신규한 방법을 제공하는 것을 포함한다. 도전성 플러그(120)가 유리하게는 반도체 칩의 임의의 도전성 재료층들을 상호 접속시키는 데 사용될 수 있다. 도전성 플러그(120)는 반도체 디바이스(100)를 위한 수직 전기 접속부를 제공하는 스루 비아(through-via)를 포함한다. 도전성 플러그(120) 그리고 또한 도전성 피쳐(106a, 106b)는 다양한 도전성 재료로 이루어질 수 있다. 더욱이, 신규한 반도체 디바이스(100) 구조 및 설계는 제조 프로세스 흐름에서 용이하게 구현된다.
본 개시의 몇몇 실시예에 따르면, 반도체 디바이스는 제1 기판과, 제1 기판 위에 형성되는 제1 도전성 피쳐를 포함하는 제1 반도체 칩과, 제1 반도체 칩에 접합되는 제2 반도체 칩을 포함한다. 제2 반도체 칩은 제2 기판과, 제2 기판 위에 형성되는 제2 도전성 피쳐를 포함한다. 도전성 플러그는 제1 도전성 피쳐를 통해 배치되고, 제2 도전성 피쳐에 커플링된다. 도전성 플러그는 제1 도전성 피쳐 위에 배치되고 제1 폭을 갖는 제1 부분과, 제1 도전성 피쳐 아래에 또는 제1 도전성 피쳐 내에 배치되는 제2 부분을 포함한다. 제2 부분은 제2 폭을 갖는다. 제1 폭은 제2 폭보다 크다.
다른 실시예에 따르면, 반도체 디바이스는 제1 기판과, 제1 기판 위에 형성되는 제1 도전성 피쳐를 포함하는 제1 반도체 칩을 포함한다. 제1 도전성 피쳐는 제1 반도체 칩의 접촉층, 도전성 라인층 또는 RDL에 배치된다. 반도체 디바이스는 제1 반도체 칩에 접합되는 제2 반도체 칩을 포함하고, 제2 반도체 칩은 제2 기판과, 제2 기판 위에 형성되는 제2 도전성 피쳐를 포함한다. 제2 도전성 피쳐는 제2 반도체 칩의 접촉층, 도전성 라인층 또는 RDL에 배치된다. 도전성 플러그는 제1 도전성 피쳐를 통해 배치되고, 제2 도전성 피쳐에 커플링된다. 도전성 플러그는 제1 도전성 피쳐 위에 배치되고 제1 폭을 포함하는 제1 부분과, 제1 도전성 피쳐 아래에 또는 제1 도전성 피쳐 내에 배치되고 제2 폭을 포함하는 제2 부분을 포함한다. 제1 폭은 제2 폭보다 크다. 도전성 플러그는 제1 부분과 제1 도전성 피쳐 사이에 배치되고 제3 폭을 포함하는 제3 부분을 포함한다. 제3 폭은 제2 폭보다 크고, 제1 폭보다 작다.
다른 실시예에 따르면, 반도체 디바이스의 제조 방법은 제1 반도체 칩과, 제1 반도체 칩에 접합되는 제2 반도체 칩을 마련하는 것을 포함한다. 제1 반도체 칩은 제1 기판과, 제1 기판 위에 형성되는 제1 도전성 피쳐를 포함한다. 제2 반도체 칩은 제2 기판과, 제2 기판 위에 형성되는 제2 도전성 피쳐를 포함한다. 상기 방법은, 제1 도전성 피쳐를 통해 배치되고 제2 도전성 피쳐에 접속되는 도전성 플러그를 형성하는 것을 포함한다. 도전성 플러그는 제1 도전성 피쳐 위에 배치되고 제1 폭을 포함하는 제1 부분을 포함한다. 도전성 플러그는 제1 도전성 피쳐 아래에 또는 제1 도전성 피쳐 내에 배치되고 제2 폭을 갖는 제2 부분을 더 포함한다. 제1 폭은 제2 폭보다 크다.
본 개시의 몇몇 실시예와 그 장점을 상세히 설명하였지만, 첨부된 청구범위에 의해 규정되는 것과 같은 본 개시의 사상과 범위로부터 벗어나는 일 없이 여기에서는 다양한 변경, 대체 및 수정이 이루어질 수 있다는 점을 이해해야만 한다. 예컨대, 당업자라면, 여기에서 설명한 다수의 피쳐, 기능, 프로세스 및 재료는 본 개시의 범위 내로 유지되면서 변경될 수 있다는 점을 쉽게 이해할 것이다. 더욱이, 본 출원의 범위는 본 명세서에서 설명한 프로세스, 기계류, 제조, 물질의 성분, 수단, 방법 및 단계의 특정 실시예로 제한되는 것으로 의도되지 않는다. 당업자라면, 본 개시로부터 본 명세서에 설명된 대응하는 실시예와 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는 기존의 또는 차후 개발될 프로세스, 기계류, 제조, 물질의 성분, 수단, 방법 또는 단계가 본 개시에 따라 활용될 수 있다는 것을 용이하게 이해할 것이다. 따라서, 첨부된 청구범위는 그 범위 내에 상기한 프로세스, 기계류, 제조, 물질의 성분, 수단, 방법 또는 단계를 포함하는 것으로 의도된다.

Claims (20)

  1. 반도체 디바이스에 있어서,
    제1 기판과, 상기 제1 기판 위에 형성되는 제1 도전성 피쳐(feature)를 포함하는 제1 반도체 칩;
    상기 제1 반도체 칩에 접합되고, 제2 기판과, 상기 제2 기판 위에 형성되는 제2 도전성 피쳐를 포함하는 제2 반도체 칩;
    상기 제1 도전성 피쳐를 통해 배치되고 상기 제2 도전성 피쳐에 커플링되는 도전성 플러그로서, 상기 도전성 플러그는,
    상기 제1 도전성 피쳐 위에 배치되고 제1 폭을 포함하는 제1 부분; 및
    상기 제1 도전성 피쳐 아래에 또는 상기 제1 도전성 피쳐 내에 배치되고, 제2 폭을 포함하는 제2 부분
    을 포함하고, 상기 제1 폭은 상기 제2 폭보다 큰 것인, 상기 도전성 플러그; 및
    상기 도전성 플러그의 제1 부분의 측벽들을 따라 상기 제1 도전성 피쳐까지 연장하는 연속적인 유전체층으로서, 상기 연속적인 유전체층은 상기 도전성 플러그의 제2 부분의 측벽들을 따라서는 연장하지 않는 것인, 상기 연속적인 유전체층
    을 포함하는 반도체 디바이스.
  2. 제1항에 있어서, 상기 도전성 플러그는 상기 제1 부분과 상기 제1 도전성 피쳐 사이에 배치되고 제3 폭을 포함하는 제3 부분을 더 포함하고, 상기 제3 폭은 상기 제2 폭보다는 크고 상기 제1 폭보다는 작은 것인 반도체 디바이스.
  3. 제1항에 있어서, 상기 제1 도전성 피쳐는 상기 도전성 플러그의 제2 부분의 형성을 위한 하드 마스크를 포함하는 것인 반도체 디바이스.
  4. 제1항에 있어서, 상기 제1 도전성 피쳐 또는 상기 제2 도전성 피쳐는 접점, 도전성 라인 또는 재분배층(ReDistribution Layer; RDL)의 일부를 포함하는 것인 반도체 디바이스.
  5. 제1항에 있어서, 상기 제1 도전성 피쳐는 내부에 개구를 포함하고, 상기 도전성 플러그의 제2 부분은 상기 제1 도전성 피쳐 내의 상기 개구 아래에 배치되는 것인 반도체 디바이스.
  6. 제1항에 있어서, 상기 제1 도전성 피쳐는, 상기 제1 반도체 칩의 저부 금속화층, 상기 제1 반도체 칩의 상부 금속화층, 또는 상기 제1 반도체 칩의 저부 금속화층과 상부 금속화층 사이에 배치되는 금속화층 내에 도전성 라인을 포함하는 것과,
    상기 제2 도전성 피쳐는, 상기 제2 반도체 칩의 저부 금속화층, 상기 제2 반도체 칩의 상부 금속화층, 또는 상기 제2 반도체 칩의 저부 금속화층과 상부 금속화층 사이에 배치되는 금속화층 내에 도전성 라인을 포함하는 것
    중 적어도 하나인 것인 반도체 디바이스.
  7. 반도체 디바이스에 있어서,
    제1 기판과, 상기 제1 기판 위에 형성되고 제1 반도체 칩의 접촉층, 도전성 라인층 또는 재분배층(RDL) 내에 배치되는 제1 도전성 피쳐를 포함하는 상기 제1 반도체 칩;
    상기 제1 반도체 칩에 접합되고, 제2 기판과, 상기 제2 기판 위에 형성되고 제2 반도체 칩의 접촉층, 도전성 라인층 또는 RDL 내에 배치되는 제2 도전성 피쳐를 포함하는 상기 제2 반도체 칩;
    상기 제1 도전성 피쳐를 통해 배치되고 상기 제2 도전성 피쳐에 커플링되는 도전성 플러그로서, 상기 도전성 플러그는,
    상기 제1 도전성 피쳐 위에 배치되고 제1 폭을 포함하는 제1 부분;
    상기 제1 도전성 피쳐 아래에 또는 상기 제1 도전성 피쳐 내에 배치되고, 제2 폭을 포함하는 제2 부분; 및
    상기 제1 부분과 상기 제1 도전성 피쳐 사이에 배치되고, 제3 폭을 포함하는 제3 부분
    을 포함하고, 상기 제1 폭은 상기 제2 폭보다 크고, 상기 제3 폭은 상기 제2 폭보다 크고 상기 제1 폭보다 작은 것인, 상기 도전성 플러그; 및
    상기 제1 기판의 표면 위에 있고, 상기 제1 기판을 통해 연장하고, 상기 도전성 플러그의 제1 부분의 측벽들을 따라 상기 제1 도전성 피쳐까지 연장하는 연속적인 유전체층
    을 포함하는 반도체 디바이스.
  8. 제7항에 있어서, 상기 제1 도전성 피쳐, 상기 제2 도전성 피쳐 또는 상기 도전성 플러그는 W, Cu, AlCu, 폴리실리콘 및 이들의 조합으로 이루어진 그룹으로부터 선택된 재료를 포함하는 것인 반도체 디바이스.
  9. 제7항에 있어서, 상기 도전성 플러그의 제1 부분은 상기 제1 반도체 칩의 상기 제1 기판 내에 배치되는 것인 반도체 디바이스.
  10. 반도체 디바이스의 제조 방법에 있어서,
    제1 기판과 상기 제1 기판 위에 형성된 제1 도전성 피쳐를 포함하는 제1 반도체 칩과, 제2 기판과 상기 제2 기판 위에 형성된 제2 도전성 피쳐를 포함하고 상기 제1 반도체 칩에 접합되는 제2 반도체 칩을 마련하는 단계;
    상기 제1 도전성 피쳐를 통해 배치되고 상기 제2 도전성 피쳐에 커플링되는 도전성 플러그를 형성하는 단계로서, 상기 도전성 플러그는 상기 제1 도전성 피쳐 위에 배치되고 제1 폭을 포함하는 제1 부분을 포함하며, 상기 도전성 플러그는 상기 제1 도전성 피쳐 아래에 또는 상기 제1 도전성 피쳐 내에 배치되고 제2 폭을 포함하는 제2 부분을 더 포함하고, 상기 제1 폭은 상기 제2 폭보다 큰 것인, 상기 도전성 플러그 형성 단계; 및
    상기 도전성 플러그의 제1 부분의 측벽들을 따라 상기 제1 도전성 피쳐까지 연장하는 연속적인 유전체층을 형성하는 단계로서, 상기 연속적인 유전체층은 상기 도전성 플러그의 제2 부분의 측벽들을 따라서는 연장하지 않는 것인, 상기 연속적인 유전체층 형성 단계
    를 포함하는 반도체 디바이스의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140186821A 2013-12-26 2014-12-23 반도체 디바이스 및 그 제조 방법 KR101645825B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/141,000 US20150187701A1 (en) 2013-03-12 2013-12-26 Semiconductor Devices and Methods of Manufacture Thereof
US14/141,000 2013-12-26

Publications (2)

Publication Number Publication Date
KR20150076098A KR20150076098A (ko) 2015-07-06
KR101645825B1 true KR101645825B1 (ko) 2016-08-04

Family

ID=53372137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140186821A KR101645825B1 (ko) 2013-12-26 2014-12-23 반도체 디바이스 및 그 제조 방법

Country Status (4)

Country Link
US (4) US20150187701A1 (ko)
KR (1) KR101645825B1 (ko)
CN (1) CN104752378B (ko)
DE (1) DE102014100564A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US11107808B1 (en) * 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
KR102177702B1 (ko) * 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US10541204B2 (en) 2015-10-20 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and method of forming the same
US10163859B2 (en) * 2015-10-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
CN107492533B (zh) * 2016-06-12 2020-03-10 中芯国际集成电路制造(上海)有限公司 封装结构及其封装方法
US11004733B2 (en) * 2018-06-29 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structures for bonded wafers
KR20200128315A (ko) * 2019-05-03 2020-11-12 삼성전자주식회사 반도체 소자
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
US20090134432A1 (en) * 2007-11-22 2009-05-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US20100193964A1 (en) 2009-02-03 2010-08-05 International Business Machines Corporation method of making 3d integrated circuits and structures formed thereby
US20110171582A1 (en) 2010-01-14 2011-07-14 International Business Machines Corporation Three Dimensional Integration With Through Silicon Vias Having Multiple Diameters

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2219434A (en) 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
US6207494B1 (en) 1994-12-29 2001-03-27 Infineon Technologies Corporation Isolation collar nitride liner for DRAM process improvement
US6111319A (en) 1995-12-19 2000-08-29 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit
TW587306B (en) 2001-03-02 2004-05-11 Macronix Int Co Ltd Manufacturing method of low-resistance dual damascene via
WO2004006107A2 (en) 2002-07-08 2004-01-15 Globespanvirata Incorporated Method and system for optimizing utopia clav polling arbitration
US7560375B2 (en) 2004-09-30 2009-07-14 International Business Machines Corporation Gas dielectric structure forming methods
US7253083B2 (en) 2005-06-17 2007-08-07 Northrop Grumman Corporation Method of thinning a semiconductor structure
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
WO2007023416A1 (en) 2005-08-26 2007-03-01 Philips Intellectual Property & Standards Gmbh Electrically shielded through-wafer interconnect
US7410884B2 (en) * 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US8125052B2 (en) 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US20080284041A1 (en) 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP4937842B2 (ja) 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7867895B2 (en) * 2007-09-20 2011-01-11 International Business Machines Corporation Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
KR101465948B1 (ko) 2007-12-27 2014-12-10 삼성전자주식회사 웨이퍼 레벨 스택 패키지 및 웨이퍼 레벨 스택 패키지 제조방법
US7939449B2 (en) 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
US7928577B2 (en) 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
US8097955B2 (en) 2008-10-15 2012-01-17 Qimonda Ag Interconnect structures and methods
US7875948B2 (en) * 2008-10-21 2011-01-25 Jaroslav Hynecek Backside illuminated image sensor
JP2010114165A (ja) * 2008-11-04 2010-05-20 Nikon Corp 半導体装置、積層半導体装置および積層半導体装置の製造方法
KR101022580B1 (ko) 2009-02-19 2011-03-16 이상윤 대용량 반도체 메모리 장치 및 그 제조 방법
US8299583B2 (en) 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5395542B2 (ja) 2009-07-13 2014-01-22 株式会社東芝 半導体装置
US8048790B2 (en) 2009-09-17 2011-11-01 Globalfoundries Inc. Method for self-aligning a stop layer to a replacement gate for self-aligned contact integration
JP5518879B2 (ja) 2009-09-21 2014-06-11 株式会社東芝 ３次元集積回路製造方法、及び装置
TWI402941B (zh) * 2009-12-03 2013-07-21 Advanced Semiconductor Eng 半導體結構及其製造方法
US8415238B2 (en) 2010-01-14 2013-04-09 International Business Machines Corporation Three dimensional integration and methods of through silicon via creation
US8859390B2 (en) 2010-02-05 2014-10-14 International Business Machines Corporation Structure and method for making crack stop for 3D integrated circuits
JP5412316B2 (ja) 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
TWI505428B (zh) 2010-03-11 2015-10-21 Xintec Inc 晶片封裝體及其形成方法
US8692382B2 (en) 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
CN102299133B (zh) 2010-06-22 2014-02-19 中国科学院微电子研究所 半导体结构及其制造方法
CN102339813A (zh) 2010-07-14 2012-02-01 中国科学院微电子研究所 半导体结构及其制造方法
US8283754B2 (en) 2010-08-13 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with metal pad
US8338917B2 (en) 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
KR101677507B1 (ko) 2010-09-07 2016-11-21 삼성전자주식회사 반도체 장치의 제조 방법
US8421193B2 (en) 2010-11-18 2013-04-16 Nanya Technology Corporation Integrated circuit device having through via and method for preparing the same
JP5799235B2 (ja) 2010-11-19 2015-10-21 パナソニックＩｐマネジメント株式会社 半導体装置
KR101697573B1 (ko) 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US8754507B2 (en) 2011-01-18 2014-06-17 Hong Kong Applied Science and Technology Research Institute Company Limited Forming through-silicon-vias for multi-wafer integrated circuits
US20120193785A1 (en) 2011-02-01 2012-08-02 Megica Corporation Multichip Packages
US8487410B2 (en) 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
JP2012227328A (ja) 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US8872345B2 (en) 2011-07-07 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Forming grounded through-silicon vias in a semiconductor substrate
US8803322B2 (en) * 2011-10-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through substrate via structures and methods of forming the same
TWI529939B (zh) 2012-02-08 2016-04-11 Sony Corp High frequency semiconductor device and its manufacturing method
US20130264688A1 (en) 2012-04-06 2013-10-10 Omnivision Technologies, Inc. Method and apparatus providing integrated circuit system with interconnected stacked device wafers
KR20130116607A (ko) 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8643074B2 (en) 2012-05-02 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
JP6175701B2 (ja) 2012-06-04 2017-08-09 マクロニックス インターナショナル カンパニー リミテッド ３ｄ積層マルチチップモジュールの製造方法
US8933544B2 (en) * 2012-07-12 2015-01-13 Omnivision Technologies, Inc. Integrated circuit stack with integrated electromagnetic interference shielding
KR101932660B1 (ko) 2012-09-12 2018-12-26 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US9159753B2 (en) 2013-03-01 2015-10-13 Semiconductor Components Industries, Llc Image sensor pixels with self-aligned lateral anti-blooming structures
CN104051414B (zh) * 2013-03-12 2018-03-23 台湾积体电路制造股份有限公司 互连结构和方法
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9041206B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9536777B2 (en) 2013-03-13 2017-01-03 Taiwan Semiconductor Manufacutring Company, Ltd. Interconnect apparatus and method
US9287197B2 (en) 2013-03-15 2016-03-15 Globalfoundries Singapore Pte. Ltd. Through silicon vias
US9006804B2 (en) 2013-06-06 2015-04-14 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US8921901B1 (en) 2013-06-10 2014-12-30 United Microelectronics Corp. Stacked CMOS image sensor and signal processor wafer structure
US9059696B1 (en) 2013-08-01 2015-06-16 Altera Corporation Interposer with programmable power gating granularity
US9054106B2 (en) 2013-11-13 2015-06-09 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
KR102177702B1 (ko) 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
US9425150B2 (en) 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9659840B2 (en) 2014-02-21 2017-05-23 Globalfoundries Inc. Process flow for a combined CA and TSV oxide deposition
US20150348874A1 (en) 2014-05-29 2015-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Interconnect Devices and Methods of Forming Same
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
US20090134432A1 (en) * 2007-11-22 2009-05-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US20100193964A1 (en) 2009-02-03 2010-08-05 International Business Machines Corporation method of making 3d integrated circuits and structures formed thereby
US20110171582A1 (en) 2010-01-14 2011-07-14 International Business Machines Corporation Three Dimensional Integration With Through Silicon Vias Having Multiple Diameters

Also Published As

Publication number Publication date
US20220208749A1 (en) 2022-06-30
CN104752378A (zh) 2015-07-01
US20180102351A1 (en) 2018-04-12
CN104752378B (zh) 2018-09-25
US20150187701A1 (en) 2015-07-02
US10304818B2 (en) 2019-05-28
KR20150076098A (ko) 2015-07-06
US20190279974A1 (en) 2019-09-12
DE102014100564A1 (de) 2015-07-02

Similar Documents

Publication Publication Date Title
KR101645825B1 (ko) 반도체 디바이스 및 그 제조 방법
US11004832B2 (en) System, structure, and method of manufacturing a semiconductor substrate stack
US10840287B2 (en) 3DIC interconnect apparatus and method
KR101137624B1 (ko) 비아 구조 및 그것을 형성하는 비아에칭 방법
CN102820280B (zh) 用于集成电路的非分层式金属层
US10636698B2 (en) Skip via structures
KR101331250B1 (ko) 쓰루 콘택을 가지는 반도체 디바이스 및 그 제조 방법
CN108511386B (zh) 分段式防护环及芯片边缘密封件
TWI646643B (zh) 用於著陸在不同接觸區階層的接觸方案
US9716035B2 (en) Combination interconnect structure and methods of forming same
US20230053721A1 (en) Bonding structure and manufacturing method therefor
CN113363202A (zh) 半导体结构及其形成方法
US20190311948A1 (en) Fully aligned via in ground rule region
US9761481B2 (en) Integrated circuits and methods of forming the same with metal layer connection to through-semiconductor via
CN117438393A (zh) 一种半导体结构及其形成方法
CN113035880A (zh) 存储器及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190712

Year of fee payment: 4