JP5799235B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5799235B2
JP5799235B2 JP2012544079A JP2012544079A JP5799235B2 JP 5799235 B2 JP5799235 B2 JP 5799235B2 JP 2012544079 A JP2012544079 A JP 2012544079A JP 2012544079 A JP2012544079 A JP 2012544079A JP 5799235 B2 JP5799235 B2 JP 5799235B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
stress
stress buffer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012544079A
Other languages
English (en)
Other versions
JPWO2012066703A1 (ja
Inventor
佳尚 原田
佳尚 原田
青井　信雄
信雄 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2012544079A priority Critical patent/JP5799235B2/ja
Publication of JPWO2012066703A1 publication Critical patent/JPWO2012066703A1/ja
Application granted granted Critical
Publication of JP5799235B2 publication Critical patent/JP5799235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置及びその製造方法に関し、特に、半導体基板を貫通する貫通電極を有する半導体装置及びその製造方法に関する。
近年、半導体装置の高機能化及び高集積化を目的として、複数の半導体チップを積み重ねた積層型半導体装置の開発が行われている。従来の積層型半導体装置の多くは、インターポーザ等の中継基板を介して半導体チップ同士を積層すると共にワイヤボンディングにより半導体チップ同士を電気的に接続している。その結果、配線の長さが長くなることにより配線の抵抗が大きくなるため、半導体装置の高速動作には限界がある。さらに、ワイヤの引き回しを行うことにより、半導体装置の全体の大きさが増大するため、半導体装置の小型化にも限界がある。
このような問題を解決するために、半導体チップに金属又は導電性樹脂からなる貫通電極を形成し、形成した貫通電極により、半導体チップ同士を接続する方法が例えば特許文献１に提示されている。
特許文献１に提示されている方法では、まず、基板にその主面から所望の深さにまで延びる分離溝を形成した後に、分離溝に絶縁膜を埋め込むことにより分離部を形成する。続いて、基板の上部（主面側）にＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）を形成した後に、基板の上に層間絶縁膜を形成する。その後、分離部に囲まれた領域に、層間絶縁膜の上面から基板の深さ方向の途中にまで延びる導通溝を形成する。続いて、導通溝に導体膜を埋め込むことにより配線部を形成する。その後、基板の裏面側を分離部及び配線部が露出しない程度にまで研削及び研磨し、分離部及び配線部の下部の一部が露出する程度までウエットエッチング処理をすることにより貫通分離部及び貫通配線部を形成する。
このようにすると、積層した半導体チップ同士を最短距離で接続することができるため、ワイヤボンディングによる接続と比較して、配線の長さを短縮できる。その結果、配線抵抗を低減することが可能となるため、高速動作が可能となる。また、ワイヤを引き回す領域を削減できるため、半導体チップの大きさのみによって積層型半導体装置の全体の大きさが決まる。さらに、積層する各半導体チップを薄くすることによって積層型半導体装置の全体を薄膜化することもできる。このため、従来と比べて、積層型半導体装置の全体の大きさを縮小することが可能となる。
特開２００７−５９７６９号公報
しかしながら、例えば、シリコンからなる半導体基板に、該半導体基板を貫通し、銅からなるシリコン貫通電極（Through Silicon Via：ＴＳＶ）を形成する場合、半導体基板の熱膨張係数は２．３ｐｐｍ／℃であり、銅からなるＴＳＶの熱膨張係数は１６．７ｐｐｍ／℃であるため、それぞれの熱膨張係数は大きく異なる。このため、特許文献１に提示されたような構成において、ＴＳＶと電気回路を構成するトランジスタ等のデバイスとが接近すると、ＴＳＶの応力が基板を伝播してＴＳＶの近傍に設けられたトランジスタ等のデバイスの特性変動が無視できないほど大きくなり、高速動作に限界が生じる。
本発明は、前記の問題に鑑み、その目的は、トランジスタ等のデバイスに影響を与える貫通電極に起因する応力を抑制し、デバイスの電気的特性を安定化することにある。
前記の目的を達成するために、本発明は半導体装置を、半導体基板の上部における貫通電極と活性領域との間に応力緩衝部を備えている構成とする。
具体的に、本発明に係る半導体装置は、半導体基板の上部に形成された活性領域と、半導体基板を貫通するように形成され、半導体基板の材料よりも熱膨張係数が大きい導電体からなる貫通電極と、半導体基板の上部で且つ貫通電極と活性領域との間に形成された応力緩衝領域とを備え、応力緩衝領域は、半導体基板の上部に該半導体基板を貫通しないように形成され、半導体基板の材料よりも熱膨張係数が大きい材料からなる応力緩衝部と、該応力緩衝部が形成されていない未処理領域とを有し、応力緩衝部は、半導体基板の基板面と垂直で且つ貫通電極及び活性領域を通る断面において、未処理領域を挟んで少なくとも２箇所に形成されている。
本発明に係る半導体装置によると、半導体基板の上部で且つ貫通電極と活性領域との間に形成された応力緩衝領域を備え、応力緩衝領域は、半導体基板の上部に該半導体基板を貫通しないように形成され、半導体基板の材料よりも熱膨張係数が大きい材料からなる応力緩衝部と、該応力緩衝部が形成されていない未処理領域とを有する。その結果、半導体基板の上部では、貫通電極からの引っ張り応力と応力緩衝部からの圧縮応力とが互いに相殺されるため、貫通電極に起因する応力がデバイスに影響することを防ぎ、活性領域に形成されたトランジスタ等であるデバイスの電気的特性を安定にすることができる。
本発明に係る半導体装置において、応力緩衝部は、酸化シリコン、窒素含有酸化シリコン及び窒化シリコンのうちの少なくとも１つを含む絶縁性材料からなることが好ましい。
本発明に係る半導体装置において、応力緩衝部は、高密度プラズマ膜又は高利得アバランシェラッシング非結晶光導電体膜を含む材料からなることが好ましい。
本発明に係る半導体装置において、応力緩衝部は、応力緩衝領域に少なくとも２つ形成されていることが好ましい。
本発明に係る半導体装置において、応力緩衝部の少なくとも１つ及び未処理領域は、貫通電極を中心とする円形であってもよい。
本発明に係る半導体装置において、応力緩衝部の少なくとも１つ及び未処理領域は、貫通電極を中心とする多角形であってもよい。
本発明に係る半導体装置において、未処理領域は、貫通電極を対称点として点対称となるように形成されていてもよい。
本発明に係る半導体装置において、応力緩衝部と未処理領域とは、貫通電極の周辺部にそれぞれ市松模様状に形成されていてもよい。
本発明に係る半導体装置において、未処理領域は、貫通電極の周辺部に不規則に設けられていてもよい。
本発明に係る半導体装置において、応力緩衝部は、内部に空孔を有していてもよい。
本発明に係る半導体装置において、応力緩衝部は、第１の応力緩衝部と該第１の応力緩衝部よりも貫通電極に近接している第２の応力緩衝部とを含み、第２の応力緩衝部の下端部は、第１の応力緩衝部よりも半導体基板に深く形成されていることが好ましい。
本発明に係る半導体装置は、半導体基板の上に形成された第１の絶縁膜をさらに備え、貫通電極は、第１の絶縁膜及び半導体基板を貫通し、応力緩衝部のうち少なくとも１つは、第１の絶縁膜を貫通していてもよい。
本発明に係る半導体装置は、貫通電極と半導体基板との間に形成された金属からなるバリア膜と、バリア膜と半導体基板との間に形成された第２の絶縁膜とをさらに備えていることが好ましい。
本発明に係る半導体装置において、半導体基板は、主面の面方位が｛１００｝であるシリコンからなり、デバイスは、チャネル長方向が結晶軸の＜１１０＞方向であるｎ型電界効果トランジスタ又はｐ型電界効果トランジスタであり、貫通電極は、チャネル長方向又はチャネル幅方向の延長線上に位置することが好ましい。
本発明に係る半導体装置において、半導体基板は、主面の面方位が｛１００｝であるシリコンからなり、デバイスは、チャネル長方向が結晶軸の＜１００＞方向であるｎ型電界効果トランジスタであり、貫通電極は、チャネル長方向又はチャネル幅方向の延長線上に位置することが好ましい。
本発明に係る半導体装置において、半導体基板は、主面の面方位が｛１００｝であるシリコンからなり、デバイスは、チャネル長方向が結晶軸の＜１００＞方向であるｐ型電界効果トランジスタであり、貫通電極は、チャネル長方向又はチャネル幅方向の延長線上に位置し、応力緩衝部はチャネル長方向が結晶軸の＜１００＞方向でない場合又はｎ型電界効果トランジスタの場合よりも少なく設けられていてもよい。
本発明に係る半導体装置において、半導体基板の上部における応力緩衝部と近接する側の端部は、丸みを帯びており、半導体基板と応力緩衝部との境界領域に溝部が形成されていることが好ましい。
本発明に係る半導体装置において、溝部の深さは、１３ｎｍ以上であることが好ましい。
本発明に係る半導体装置の製造方法は、半導体基板の上部に活性領域の両側に位置するように半導体基板の材料よりも熱膨張係数が大きい絶縁性材料からなる応力緩衝部を含む応力緩衝領域を形成する工程（ａ）と、半導体基板に該半導体基板を貫通するように、熱膨張係数が大きい導電体からなる貫通電極を形成する工程（ｂ）とを備え、応力緩衝領域は、活性領域と貫通電極との間に配置されており、工程（ａ）において、応力緩衝領域に応力緩衝部が形成されていない未処理領域を設け、応力緩衝部を、半導体基板の基板面と垂直で且つ貫通電極及び活性領域を通る断面において、未処理領域を挟んで少なくとも２箇所に形成する。
本発明に係る半導体装置の製造方法によると、半導体基板の材料よりも熱膨張係数が大きい絶縁性材料からなる応力緩衝部を含む応力緩衝領域を活性領域と貫通電極との間に配置するため、活性領域の応力を安定化することが可能であり、これに伴い、トランジスタ等のデバイスの電気的特性を安定にすることができる。
本発明に係る半導体装置の製造方法は、工程（ｂ）において、半導体基板の上部に電極用穴部を形成し、該電極用穴部に導電体を埋め込み、半導体基板の下面から導電体を露出することにより貫通電極を形成することが好ましい。
本発明に係る半導体装置の製造方法は、工程（ｂ）において、半導体基板を貫通する貫通孔を形成し、該貫通孔に導電体を埋め込むことにより貫通電極を形成してもよい。
本発明に係る半導体装置の製造方法において、工程（ｂ）を工程（ａ）よりも後に行ってもよい。
本発明に係る半導体装置の製造方法において、工程（ａ）を工程（ｂ）よりも後に行ってもよい。
本発明に係る半導体装置の製造方法は、工程（ｂ）において、応力緩衝部は、酸化シリコン、窒素含有酸化シリコン及び窒化シリコンのうちの少なくとも１つを含む絶縁性材料からなることが好ましい。
本発明に係る半導体装置の製造方法は、工程（ａ）において、応力緩衝部は、高密度プラズマ膜又は高利得アバランシェラッシング非結晶光導電体膜を含む材料からなることが好ましい。
本発明に係る半導体装置の製造方法は、工程（ａ）において、応力緩衝領域に応力緩衝部を少なくとも２つ以上形成することが好ましい。
本発明に係る半導体装置の製造方法は、工程（ａ）において、応力緩衝部のうちの少なくとも１つ及び未処理領域が貫通電極を中心とする円形となるように応力緩衝領域を形成してもよい。
本発明に係る半導体装置の製造方法は、工程（ａ）において、応力緩衝部のうちの少なくとも１つ及び未処理領域が貫通電極を中心とする多角形となるように応力緩衝領域を形成してもよい。
本発明に係る半導体装置の製造方法は、工程（ａ）において、未処理領域を、貫通電極を対称点として点対称となるように設けてもよい。
本発明に係る半導体装置の製造方法は、工程（ａ）において、貫通電極の周辺部に応力緩衝部と未処理領域とをそれぞれ市松模様状に形成してもよい。
本発明に係る半導体装置の製造方法は、工程（ａ）において、貫通電極の周辺部に未処理領域を不規則に点在するように設けてもよい。
本発明に係る半導体装置の製造方法は、応力緩衝部の内部に空孔を形成する工程（ｃ）をさらに備えていてもよい。
本発明に係る半導体装置の製造方法は、工程（ｂ）において、第１の応力緩衝部と該第１の応力緩衝部よりも貫通電極に近接している第２の応力緩衝部とを形成し、第２の応力緩衝部を第１の応力緩衝部の深さよりも深くなるように形成してもよい。
本発明に係る半導体装置の製造方法は、半導体基板の上に第１の絶縁膜を形成する工程（ｄ）をさらに備え、貫通電極を、前記第１の絶縁膜を貫通するように形成し、応力緩衝部のうち少なくとも１つを、第１の絶縁膜を貫通するように形成してもよい。
本発明に係る半導体装置の製造方法は、電極用穴部の側壁に第２の絶縁膜を形成する工程（ｅ）と、電極用穴部の側壁における第２の絶縁膜の上に金属からなるバリア膜を形成する工程（ｆ）とをさらに備えていることが好ましい。
本発明に係る半導体装置の製造方法において、工程（ａ）は、主面の面方位が｛１００｝であるシリコンからなる半導体基板の上部にチャネル長方向が結晶軸の＜１１０＞方向であるｎ型電界効果トランジスタ又はｐ型電界効果トランジスタを形成する工程であり、工程（ｂ）は、チャネル長方向又はチャネル幅方向の延長線上に貫通電極を形成する工程であってもよい。
本発明に係る半導体装置の製造方法において、工程（ａ）は、主面の面方位が｛１００｝であるシリコンからなる半導体基板の上部にチャネル長方向が結晶軸の＜１００＞方向であるｎ型電界効果トランジスタを形成する工程であり、工程（ｂ）は、チャネル長方向又はチャネル幅方向の延長線上に貫通電極を形成する工程であってもよい。
本発明に係る半導体装置の製造方法において、工程（ａ）は、主面の面方位が｛１００｝であるシリコンからなる半導体基板の上部に、チャネル長方向が結晶軸の＜１００＞方向であるｐ型電界効果トランジスタを形成する工程であり、工程（ｂ）は、チャネル長方向又はチャネル幅方向の延長線上に前記貫通電極を形成する工程であり、応力緩衝部を、チャネル長方向が結晶軸の＜１００＞方向でない場合又はｎ型電界効果トランジスタの場合よりも少なく設けてもよい。
本発明に係る半導体装置の製造方法は、半導体基板の上部における応力緩衝部と近接する側の端部に丸みを帯びさせる工程（ｇ）と、半導体基板と応力緩衝部との境界領域に溝部を形成する工程とをさらに備えていることが好ましい。
本発明に係る半導体装置の製造方法において、工程（ｇ）は、溝部を深さが１３ｎｍ以上となるように形成する工程であることが好ましい。
本発明に係る半導体装置及びその製造方法によると、貫通電極に起因する応力がデバイスに影響することを防ぎ、活性領域に形成されたトランジスタ等であるデバイスの電気的特性を安定にすることができる。
図１（ａ）〜図１（ｃ）は、本発明の第１の実施形態に係る半導体装置を示し、図１（ａ）は断面図であり、図１（ｂ）及び図１（ｃ）は図１（ａ）の一部における平面図である。 図２は本発明の第１の実施形態における半導体基板と応力緩衝部との間のディボットの深さと横方向ストレス分布との関係を示す図である。 図３（ａ）及び図３（ｂ）は、本発明の第１の実施形態に係る半導体装置の貫通電極の周辺部におけるマイクロラマン測定によるラマンシフト変動図である。 図４（ａ）〜図４（ｄ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 図５（ａ）〜図５（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順を示す断面図である。 図６（ａ）及び図６（ｂ）は、本発明の第１の実施形態の第１変形例に係る半導体装置の一部を示す平面図である。 図７（ａ）及び図７（ｂ）は、本発明の第１の実施形態の第２変形例に係る半導体装置の一部を示す平面図である。 図８（ａ）及び図８（ｂ）は、本発明の第１の実施形態の第３変形例に係る半導体装置の一部を示す平面図である。 図９（ａ）及び図９（ｂ）は、本発明の第１の実施形態の第４変形例に係る半導体装置の一部を示す平面図である。 図１０は本発明の第２の実施形態に係る半導体装置を示す断面図である。 図１１は本発明の第３の実施形態に係る半導体装置を示す断面図である。 図１２は本発明の第３の実施形態の一変形例に係る半導体装置の断面図である。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について、図１（ａ）を参照しながら説明する。
図１（ａ）に示すように、半導体基板１の上部（主面側）には、不純物領域２ａ及び素子分離領域２ｂが形成され、半導体基板１の上にはゲート絶縁膜４及びゲート電極５が順次形成され、これらにより、トランジスタ及びダイオード等のデバイスを含む活性領域６が形成されている。素子分離領域２ｂは各デバイスのそれぞれを電気的に絶縁するように形成されている。また、半導体基板の上部には、応力緩衝領域３が形成され、該応力緩衝領域３は、応力緩衝部３ａ及び該応力緩衝部３ａが形成されていない未処理領域３ｂを含む。応力緩衝部３ａは、半導体基板の材料よりも熱膨張係数が大きい材料からなる。応力緩衝部３ａは、例えば酸化シリコン（ＳｉＯ２）、窒素含有酸化シリコン（ＳｉＯＮ）及び窒化シリコン（Ｓｉ３Ｎ４）のうちの少なくとも１つを含む絶縁性材料からなる。また、応力緩衝部３ａは、高密度プラズマ化学気相成長（High Density Plasma Chemical Vapor Deposition：ＨＤＰ−ＣＶＤ）法により形成された膜である高密度プラズマ（ＨＤＰ）膜又は準常圧ＣＶＤ法により形成された準常圧ＣＶＤ酸化膜を含む膜により充填されていてもよい。なお、応力緩衝部３ａは、シャロートレンチ分離（Shallow Trench Isolation：ＳＴＩ）構造を含んでいてもよい。なお、応力緩衝部３ａ及び素子分離領域２ｂは同一の材料及び同一の方法により形成されていてもよく、同一の工程により形成されていてもよい。半導体基板１の上にはゲート電極５及びゲート絶縁膜４を覆うように、例えばＳｉＯ２からなる第１の絶縁膜である第１層間絶縁膜７が形成されている。第１層間絶縁膜７には、該第１層間絶縁膜７を貫通し且つ不純物領域２ａ又はゲート電極５と接続するコンタクトプラグ８が形成されている。また、半導体基板１及び第１層間絶縁膜７を貫通し、半導体基板１の下面（裏面側）に露出するように貫通電極９が形成され、貫通電極９の側面及び半導体基板１の下面を覆うように第２の絶縁膜である絶縁膜１０が形成されている。貫通電極９は半導体基板の材料よりも熱膨張係数が大きい導電体からなる。ここで、貫通電極９の径は、半導体基板１の上面（第１層間絶縁膜７の上面）側から半導体基板１の下面側に向かって小さくなっており、半導体基板１の下面に露出した部分が最小となっている。すなわち、貫通電極９の断面形状は逆テーパ形状である。但し、貫通電極９の断面形状は平行テーパ形状又は順テーパ形状であってもよい。第１層間絶縁膜７の上には、コンタクトプラグ８及び貫通電極９と接続される第１配線１１及び該第１配線１１を覆う第２層間絶縁膜１２が形成されている。第２層間絶縁膜１２の上部には、第１配線１１と接続される第１ビア１３が形成されている。第２層間絶縁膜１２の上には、第１ビア１３と接続される第２配線１４及び該第２配線１４を覆う第３層間絶縁膜１５が形成されている。第３層間絶縁膜１５の上部には、第２配線１４と接続される第２ビア１６が形成されている。第３層間絶縁膜１５の上には、第２ビア１６と接続される電極パッド１７が形成されている。
ここで、応力緩衝領域３により貫通電極９に起因する応力を減少させるメカニズムについて説明する。シリコンからなる半導体基板１に、銅からなる貫通電極９が形成されている場合、シリコンの熱膨張係数は２．３ｐｐｍ／℃であり、銅の熱膨張係数は１６．７ｐｐｍ／℃であるため、熱膨張係数の差により、半導体基板１の上部に引っ張り応力が貫通電極９に向かって発生する。半導体基板１の上部に、主にＳｉＯ２を含む応力緩衝部３ａを形成すると、ＳｉＯ２の熱膨張係数は８．０ｐｐｍ／℃であるため、応力緩衝部３ａの形成プロセスにおいて１０００℃以上の高温の処理を行った後では、応力緩衝部３ａから半導体基板１に圧縮応力が生じる。その結果、半導体基板１の上部では、貫通電極９からの引っ張り応力と、応力緩衝部３ａからの圧縮応力とが互いに相殺される。
次に、貫通電極９、応力緩衝領域３及び活性領域６の位置関係について図１（ｂ）及び（ｃ）を参照しながら説明する。なお、図１（ｂ）及び（ｃ）において、第１の層間絶縁膜７及び該第１層間絶縁膜７よりも上の層に形成されている部材は省略している。
図１（ｂ）に示すように、貫通電極９の周辺部に絶縁膜１０が絶縁性の確保のために形成され、絶縁膜１０の周辺部に未処理領域３ｂがあり、該未処理領域３ｂの周辺部に応力緩衝部３ａが形成されている。その応力緩衝部３ａの周辺部には、さらに未処理領域３ｂが設けられ、その外側にトランジスタ等を構成する不純物領域２ａを囲むように応力緩衝部３ａが形成されている。すなわち、貫通電極９に近接する不純物領域２ａ同士の間の応力緩衝領域３に、応力緩衝部３ａが２つ設けられている。さらに言い換えると、応力緩衝部３ａは、半導体基板１の基板面と垂直で且つ貫通電極９及び活性領域６を通る断面において、未処理領域３ｂを挟んで２箇所に形成されている。ここで、貫通電極９に近い方の応力緩衝部３ａは、貫通電極から１μｍ〜５μｍ程度の距離に形成されていることが好ましく、その幅は１μｍ〜３μｍ程度であることが好ましい。また、その外側に形成される応力緩衝部３ａは、内側の応力緩衝部３ａとは１μｍ〜５μｍ程度離して形成されていることが好ましく、外側の応力緩衝部３ａの幅は１μｍ〜３μｍ程度であることが好ましい。
なお、図１（ｃ）に示すように、貫通電極９と不純物領域２ａとの間の応力緩衝領域３に、応力緩衝部３ａ及び未処理領域３ｂをさらに１組増やしてもよい。また、形成される応力緩衝部３ａの数は２つ又は３つに限られず、貫通電極９と不純物領域２ａとの間の応力緩衝領域３に３つよりも多く形成されていてもよい。
また、本実施形態において、形成される応力緩衝部３ａのうち少なくとも１つ及び未処理領域３ｂは、貫通電極９を中心とする円形である。円形の応力緩衝部３ａを設けると、さまざまな面方位の半導体基板１に対して、すべての方位における応力の変動を均等に安定化することができる効果がある。すなわち、貫通電極９に対していかなる方向にデバイスがあっても、不要な応力の変動によるデバイスの特性の変動を効果的に抑制できる。
次に、シリコンからなる半導体基板１の上部の応力を相殺し、安定化できる構造について図２を参照しながら説明する。
図２に示すように、応力緩衝部３ａは、半導体基板１の上部における応力緩衝部３ａと近接する端部は、丸みを帯びており（ラウンディング部１８）、これにより、非常に効果的に半導体基板１の上部の局所的な応力を緩和できる。また、半導体基板１と応力緩衝部３ａとの境界領域には、溝部（ディボット：Ｄｉｖｏｔ）１９が形成されており、これにより、非常に効果的に半導体基板１の上部の局所的な応力を緩和できる。これについて証明するために、ディボット１９の深さが３ｎｍ、１３ｎｍ及び２０ｎｍの場合についてそれぞれ応力分布を計算した。ここで、応力分布の計算は、シリコンからなる半導体基板１の上面から下面までの厚みが０．２μｍであり、ＳｉＯ２からなる応力緩衝部３ａの深さが０．２５μｍであり、これらに対して瞬時熱アニール（rapid thermal anneal：ＲＴＡ）処理を行った後に室温まで冷却した状態で行っている。ディボット１９の深さが３ｎｍ、１３ｎｍ及び２０ｎｍと深くなるに従い、半導体基板１の端部のラウンディング部１８の周辺部における応力は、それぞれ約９００ＭＰａ、約５００ＭＰａ及び約３００ＭＰａと圧縮応力が減少していくことが分かる。なお、図示はしていないが、半導体基板１と応力緩衝部３ａとが平坦な場合の半導体基板１の上部には、約１０００ＭＰａの圧縮応力が生じている。従って、ディボット１９の深さは前記の通り、深い方が好ましく、より好ましくは１３ｎｍ以上であれば半導体基板１と応力緩衝部３ａとが平坦な場合の応力を半減できる。以上のように、ディボット１９とラウンディング部１８とにより、半導体基板１の上部の応力を緩和できることがわかる。ディボット１９が深くなったり、ラウンディング部１８がより顕著になったりすることにより、半導体基板１の上部の応力を緩和できる程度はより大きくなる。すなわち、貫通電極９を有する半導体基板１の外周部に、半導体基板１のラウンディング部１８とディボット１９とを組み合わせることにより、応力を安定化できると考えられる。これにより、半導体基板１の上部では、貫通電極９からの引っ張り応力と、応力緩衝部３ａからの圧縮応力とが互いに相殺した残りの応力に対しても、ラウンディング部１８とディボット１９との相乗効果によって、効果的に安定化することができる。
従って、貫通電極を有する半導体装置において、シリコンからなる半導体基板の上部の応力を相殺及び安定化できる前記のような構造を設けることにより、活性領域におけるトランジスタ等のデバイスの電気的特性を安定にすることができる。
トランジスタ等のデバイスは半導体基板１の上部に形成されているため、特に上面側の応力に対する対策が重要となる。ここで、半導体基板１の上部にデバイスを設け、トランジスタのチャネル幅（Ｗ）方向の延長方向に貫通電極９がある場合、ｎ型電界効果トランジスタ（n-field effect transistor：ｎＦＥＴ）において、チャネル長（Ｌｇ）方向の駆動電流は、貫通電極９とトランジスタとの距離が５μｍ程度に近づくと０．５％程度減少する。ｐ型電界効果トランジスタ（ｐ-field effect transistor：ｐＦＥＴ）においては、貫通電極９とトランジスタとの距離が５μｍ程度に近づくと４．５％程度増加する。また、Ｌｇ方向の延長方向に貫通電極９がある場合、駆動電流はｎＦＥＴにおいて、貫通電極９とトランジスタとの距離が５μｍ程度に近づくと０．６％程度増大し、ｐＦＥＴにおいては貫通電極９とトランジスタとの距離が５μｍ程度に近づくと２．７％程度減少する。すなわち、駆動電流はｎＦＥＴにおいて１．１％程度の変動幅をもち、ｐＦＥＴにおいて７．２％程度の変動幅をもつ。このため、このような貫通電極９に起因する応力の発生が重畳され、結果的に、貫通電極９とデバイスが形成されている活性領域６との間に、半径が２０μｍ以上の緩衝領域が必要となり、その結果、不要な面積を消費するという問題（エリアペナルティが生じるという問題）が生じる。さらに、トランジスタ等のデバイスの電気的特性がより不安定になるという問題が生じ、前記の通り、駆動電流が最大７％以上変動することが実測されている。
次に、銅からなる貫通電極９の周辺部のシリコンからなる半導体基板１の上部の近傍の応力に対してマイクロラマン測定を行った結果について、図３を参照しながら説明する。
図３（ａ）に示すように、貫通電極９の近傍のシリコンからなる半導体基板１の上部では、ラマンシフト量Δωは−０．１ｃｍ−１程度を示し、引っ張り応力が生じていることが分かっている。この引っ張り応力が完全に消失する緩衝領域として貫通電極９から半径が１２μｍ〜１３μｍ以上の領域が必要となる。図３（ｂ）に示すように、貫通電極９の周辺部に応力緩衝部３ａを３つ形成した場合は、単純に応力が積算されると仮定すると、ラマンシフトの増減が生じることが測定結果から推定され得る。２つ以上の応力緩衝部３ａが設けられた領域の周辺部の領域では、ラマンシフトΔωは＋０．３５ｃｍ−１程度を示し、圧縮応力が生じている。すなわち、通常、並列に並んだ応力緩衝部３ａが形成されている領域と形成されていない領域（未処理領域）との組み合わせにより、応力緩衝部３ａのそれぞれが発生させる圧縮応力が同程度に収束していることが、単純に応力が加算される仮定の上では推定され得る。
本発明の第１の実施形態に係る半導体装置によると、活性領域の応力を安定化することが可能であるため、トランジスタ等のデバイスの電気的特性を安定にすることができる。さらに、貫通電極の周辺部において、単純に距離を空ける緩衝領域のみを用いて応力を回避するという既存の概念とは大きく異なり、貫通電極を中心に半径が１２μｍ〜１３μｍ以上の領域が必要であった緩衝領域を半分以下に削減することができ、その緩衝領域を効果的に縮小化することもできる。これにより、半導体装置の縮小化が可能となる。
以下に、第１の実施形態に係る半導体装置の製造方法について図４及び図５を参照しながら説明する。
まず、図４（ａ）に示すように、半導体基板１の上部（表面側）に、例えばイオン注入法によりトランジスタ及びダイオード等のデバイスを形成するのに必要な不純物領域２ａを形成すると共に、例えばＳＴＩを形成する方法と同様の方法により素子分離領域２ｂを形成することによって活性領域６を形成する。また、素子分離領域２ｂを形成すると共に、同一の材料及び同一の方法により、半導体基板１の上部に応力緩衝部３ａを形成する。但し、応力緩衝部３ａを素子分離領域２ｂと別の材料及び別の方法により別途形成してもよい。応力緩衝部３ａを形成する際に１０００℃以上の熱処理を行うことが好ましい。ここで、応力緩衝部３ａを、後の工程において貫通電極を形成する領域と活性領域６との間にも形成し、応力緩衝部３ａと該応力緩衝部３ａを形成しない領域（未処理領域３ｂ）とを交互に配置することにより応力緩衝領域３を形成する。応力緩衝部３ａは半導体基板１の材料よりも熱膨張係数が大きい材料からなる。次に、半導体基板１の上にゲート絶縁膜４及びゲート電極５を順次形成し、半導体基板１の上にゲート電極５及びゲート絶縁膜４を覆うように第１層間絶縁膜７を形成する。その後、第１層間絶縁膜７に、例えばリソグラフィ法及びエッチング法等を用いて不純物領域２ａ又はゲート電極５と接続するコンタクトプラグ８を形成する。
次に、図４（ｂ）に示すように、第１層間絶縁膜７を貫通し且つ半導体基板１の途中にまで達する電極用穴部２０を形成する。ここで、電極用穴部２０を半導体基板１の下面（裏面）にまで到達する貫通孔を形成してもよいが、本実施形態では、最終的に必要な深さに応じて、電極用穴部２０の形成を半導体基板１の途中で止めている。また、電極用穴部２０は、活性領域６を避けて形成する。電極用穴部２０の形成には公知の方法を用いる。例えば、リソグラフィ法を用いてパターニングしたレジスト（図示せず）を形成した後に、形成したレジストをマスクとしてドライエッチング及びウェットエッチング等のエッチング法を用いて電極用穴部２０を形成してもよい。また、例えば、炭酸ガス（ＣＯ２）レーザ及びイットリウムアルミニウムガーネット（yttrium aluminum garnet：ＹＡＧ）レーザ等のレーザを用いて電極用穴部２０を形成してもよい。
なお、本実施形態において、電極用穴部２０の開口径は、半導体基板１の上面（第１層間絶縁膜７の上面）側から半導体基板１の下面側に向かって小さくなっており、第１層間絶縁膜７の上面において最大となり、半導体基板１の下面において最小となっている。具体的に、電極用穴部２０の開口径の最小値は、例えば０．１μｍ〜２０μｍ程度であり、好ましくは０．５μｍ〜５μｍ程度である。また、電極用穴部２０の開口径の最大値は、例えば１μｍ〜５０μｍ程度である。電極用穴部２０の深さは、例えば５μｍ〜５０μｍ程度である。
次に、図４（ｃ）に示すように、電極用穴部２０の底面及び側壁に、例えば準大気圧化学気相成長（sub atmospheric chemical vapor deposition：ＳＡＣＶＤ）法によるオゾン−テトラエトキシシラン（Ｏ３−ＴＥＯＳ）膜からなる絶縁膜１０を形成する。続いて、絶縁膜１０の上に電極用穴部２０を埋め込むように、半導体基板１の材料よりも熱膨張係数が大きい材料からなる導電体からなる導電部９Ａを形成する。ここで、電極用穴部２０における導電部９Ａと絶縁膜１０との間には、導電部９Ａの構成材料の拡散を防ぐためのバリア膜を形成することが好ましく、そのバリア膜の材料としては、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）又は窒化チタン（ＴｉＮ）等を用いることが好ましい。具体的に、導電部９Ａを形成する前に、絶縁膜１０の上に、例えば物理気相成長（physical vapor deposition：ＰＶＤ）法によって約８０ｎｍ程度のＴａを堆積することによりバリア膜を形成する。バリア膜を形成した後に、ＰＶＤ法により約３００ｎｍ程度の銅（Ｃｕ）によるシード層を形成し、電解めっき（Electrochemical deposition：ＥＣＤ）法により銅を電極用穴部２０に埋め込むことによって導電部９Ａを形成する。ここで、導電部９Ａの材料としては、例えば銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）又はポリシリコン等を用いることが好ましい。また、所定の条件で常圧アニール又は高圧アニールを実施してもよい。第１層間絶縁膜７よりも上に盛り上がった銅については、導電部９Ａの上面が平坦化されるまで化学機械研磨（chemical mechanical polish：ＣＭＰ）を行う。
次に、図４（ｄ）に示すように、公知の方法を用いて第１層間絶縁膜７の上に第２層間絶縁膜１２を形成し、形成した第２層間絶縁膜１２に、コンタクトプラグ８と接続する第１配線１１及び該第１配線１１と接続する第１ビア１３を形成する。ここで、第１配線１１は、導電部９Ａを覆うように形成される。続いて、第２層間絶縁膜１２の上に第３層間絶縁膜１５を形成し、形成した第３層間絶縁膜１５に、第１ビア１３と接続する第２配線１４及び該第２配線１４と接続する第２ビア１６を形成する。その後に、第３層間絶縁膜１５の上に、第２ビア１６と接続する電極パッド１７を形成する。
なお、図４（ｄ）では、２層配線の場合を示しているが、配線層の数は必要に応じて変えることができ、本発明は２層配線に限定されるものではない。
次に、図５（ａ）に示すように、半導体基板１の下面側から半導体基板１を薄化する。この際に用いる方法は、例えば機械的な研削及び研磨、又は化学的な研削及び研磨がある。本実施形態では、最終的な半導体基板１の厚さを例えば５μｍ〜１５０μｍ程度にまで薄化し、導電部９Ａを露出することにより貫通電極９を形成する。ここで、貫通電極９は半導体基板１から突出していても構わない。なお、半導体基板１は、その厚さが薄いほど脆弱になるため、割れ等の問題が生じやすくなる。これを避けるために、半導体装置の上面側を支持基板に貼り付けることによって半導体基板１を補強してもよい。
次に、図５（ｂ）に示すように、半導体基板１の下面及び貫通電極９を覆うように絶縁膜１０を形成する。ここで、絶縁膜１０の材料には、例えばＳｉＯ２及びＳｉＮ等を用いてもよい。また、絶縁膜１０を形成する前に、リソグラフィ法等の公知の方法を用いて、半導体基板１の下面において、最終的に絶縁膜１０を形成しない領域にレジストを形成し、絶縁膜１０を形成した後、その領域の絶縁膜１０をレジストと共に除去してもよい。電極用穴部２０の側壁に形成した絶縁膜１０と半導体基板１の下面を覆う絶縁膜１０とは、最終的に一体となる。
次に、図５（ｃ）に示すように、貫通電極９を半導体基板１の下面側から突出させるために、半導体基板１の下面側の絶縁膜１０を選択的にエッチングして、その膜厚を薄くする。ここで、エッチング法はドライエッチング法でもよいし、ウェットエッチング法でもよい。なお、貫通電極９を突出させない場合には、絶縁膜１０の下面と貫通電極９の底面とを平坦な面一にしてもよい。また、貫通電極９の突出部分と電気的に接合する裏面バンプを形成してもよい。
以上の工程により、本実施形態に係る半導体装置が形成される。
なお、本実施形態においては、貫通電極９は、その径が半導体基板１の上面（第１層間絶縁膜７の上面）側から半導体基板１の下面側に向かって小さくなる、いわゆる逆テーパ形状である。しかしながら、本実施形態において、貫通電極９の断面形状は特に限定されるものではなく、貫通電極９の形成の容易さ等を考慮して、貫通電極９が他の断面形状を有していてもよい。例えば、貫通電極９の断面形状が、半導体基板１の上面側から半導体基板１の途中までは逆テーパ形状であって、それよりも下側では半導体基板１の上面に対して垂直な側面をもつ形状となっていてもよい。また、貫通電極９の断面形状が、半導体基板１の上面側にアンダーカット形状を有した逆テーパ形状であってもよい。すなわち、半導体基板１の上面の近傍の貫通電極９の径のみが、貫通電極９の他の部分の径と比べて大きくなっていてもよい。また、本実施形態のように、貫通電極９が第１層間絶縁膜７にも形成されている場合には、第１層間絶縁膜７の上面の近傍の貫通電極９の径のみが、貫通電極９の他の部分と比べて大きくなっていてもよい。このようにすると、半導体基板１における貫通電極９の占有面積を増大させることなく、貫通電極９を効率良く設けることができると共に、貫通電極９と配線又は電極パッド等との接触抵抗を抑制することもできる。
また、本実施形態においては、第１配線１１と貫通電極９とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極９は第２配線１４等の他層の配線又は電極パッド１７と接続されていてもよい。また、半導体装置内の配線等には接続されていなくてもよい。なお、これらの場合に応じて製造方法は、本実施形態において示したものから適宜変更される。例えば、第２層間絶縁膜１２又は第３層間絶縁膜１５を形成してから、半導体基板１の下面側から電極用穴部２０を形成する等の変更を適宜加えてもよい。
本実施形態において、貫通電極９の間隔ピッチは、例えば２５μｍ〜５０μｍ程度であり、貫通電極の直径は５μｍ〜２０μｍ程度であり、場合により、０．５μｍ〜１００μｍ程度の範囲となる。また、半導体基板１の厚み又は貫通電極の深さは、３０μｍ〜５０μｍ程度であり、場合により、５μｍ〜４００μｍ程度の範囲となる。貫通電極のアスペクト比としては、０．５〜４０程度の範囲となる。貫通電極と電極層との抵抗は０．１Ω〜１０Ω程度であり、貫通電極と電極層との電気的な容量は、１００ｆＦ〜１５０ｆＦ程度である。
本実施形態においては、Ｖｉａ−Ｍｉｄｄｌｅと呼ばれる工程順として、ＭＯＳＦＥＴを形成した後に導電部９Ａを形成し、その後、多層配線を形成する場合を示した。これに代えて、本実施形態においては、Ｖｉａ−Ｆｉｒｓｔと呼ばれる工程順として、導電部９Ａを形成した後に、ＭＯＳＦＥＴを形成し、その後に多層配線を形成してもよい。また、本実施形態において、Ｖｉａ−ＬａｓｔのＦｒｏｎｔ−Ｓｉｄｅ−Ｖｉａと呼ばれる工程順として、ＭＯＳＦＥＴを形成した後に、半導体基板１の上面側から導電部９Ａを形成し、その後、多層配線を形成してそれぞれをつないでもよい。さらに、本実施形態において、Ｖｉａ−ＬａｓｔのＢａｃｋ−Ｓｉｄｅ−Ｖｉａと呼ばれる工程順として、ＭＯＳＦＥＴを形成した後に多層配線を形成し、その後、半導体基板１の裏面側から薄膜化を行い、半導体基板１の下面側から導電部９Ａを形成してもよい。
本発明の第１の実施形態に係る半導体装置の製造方法によると、活性領域の応力を安定化することが可能であり、これに伴い、トランジスタ等のデバイスの電気的特性を安定にすることができる。また、前述したように、本実施形態は、貫通電極の周辺部において、緩衝領域として単純に貫通電極から距離をおいて応力を回避するという既存の概念とは大きく異なり、貫通電極から１２μｍ〜１３μｍ以上の領域が必要であった緩衝領域を半分以下に削減することができる。その結果、緩衝領域を効果的に縮小化することができ、これにより、半導体装置の縮小化が可能となる。
（第１の実施形態の第１変形例）
本発明の第１の実施形態の第１変形例に係る半導体装置について図６を参照しながら説明する。本変形例において、第１の実施形態と同一の部分については説明を省略し、異なる部分についてのみ説明する。
図６（ａ）に示すように、本変形例は、第１の実施形態と比較して、貫通電極９を中心とする四角形の形状の応力緩衝部３ａが形成されている。なお、応力緩衝部３ａは、四角形以外の三角形を含む多角形の形状であってもよい。ここで、貫通電極９に近い方の応力緩衝部３ａは、貫通電極から１μｍ〜５μｍ程度の距離に形成されていることが好ましく、その幅は１μｍ〜３μｍ程度であることが好ましい。また、その外側に形成される応力緩衝部３ａは、内側の応力緩衝部３ａとは１μｍ〜５μｍ程度離して形成されていることが好ましく、外側の応力緩衝部３ａの幅は１μｍ〜３μｍ程度であることが好ましい。
また、図６（ｂ）に示すように、応力緩衝部３ａ及び未処理領域３ｂをさらに１組増やしてもよい。また、形成される応力緩衝部３ａの数は２つ又は３つに限られず、貫通電極９と不純物領域２ａとの間に３つよりも多く形成されていてもよい。応力緩衝部３ａをより多く設けることにより、デバイスの安定動作をより効果的にすることができる。
シリコンからなる半導体基板１は、一般に、一定の面方位を持ったものが用いられ、四角形の形状の応力緩衝部３ａの上下辺の方向及び左右辺の方向は、一般に結晶軸の＜１１０＞方向及び結晶軸の＜１００＞方向等の一定の結晶軸方向に延びている。また、外部の応力に対するトランジスタ等の特性の変動も一般に結晶軸の＜１１０＞方向及び＜１００＞方向等の一定の結晶軸方向に沿って対称的且つ特徴的な変化をすることが知られている。従って、応力緩衝部３ａが多角形の形状で且つ該多角形の辺が一定の結晶軸方向に延びている場合は、特徴的な結晶軸方向の応力をより効果的に抑制することができる。それに伴い、特徴的な結晶軸方向に位置するトランジスタ等のデバイスの特性の変動をより効果的に安定化することができる。
第１の実施形態の第１変形例に係る半導体装置によると、特徴的な結晶軸方向の位置するトランジスタ等のデバイスの特性の変動をより効果的に安定化することができ、これに伴い、トランジスタ及び抵抗等のデバイスの電気的特性をより安定にすることができる。
なお、本変形例に係る半導体装置の製造方法は、第１の実施形態と比較して応力緩衝部３ａの形状が異なるのみであり、部材の形成方法等は同一であるため、説明を省略する。
（第１の実施形態の第２変形例）
本発明の第１の実施形態の第２変形例に係る半導体装置について図７を参照しながら説明する。本変形例において、第１の実施形態及び第１実施形態の第１変形例と同一の部分については説明を省略し、異なる部分についてのみ説明する。
第１の実施形態の第１変形例では、貫通電極９の外側周辺に未処理領域３ｂが設けられていたが、第１の実施形態の第２変形例では、図７（ａ）に示すように、貫通電極９の外側周辺に応力緩衝部３ａが絶縁膜１０と接するように形成され、その外側周辺に未処理領域３ｂとして所定の間隔をおいて応力緩衝部３ａが形成されている。すなわち、貫通電極９から活性領域の不純物領域２ａまでに２つの応力緩衝部３ａが形成されている。さらに言い換えると、応力緩衝部３ａは、半導体基板１の基板面と垂直で且つ貫通電極９及び不純物領域２ａを含む活性領域を通る断面において、未処理領域３ｂを挟んで２箇所に形成されている。また、貫通電極９は、応力緩衝部３ａの中央近辺に位置することを特徴としている。このため、半導体基板１と貫通電極９との絶縁性がより確実に確保することが可能となる。ここで、貫通電極９に近い方の応力緩衝部３ａの幅は１μｍ〜５μｍ程度であることが好ましい。また、その外側に形成される応力緩衝部３ａは、内側の応力緩衝部３ａとは１μｍ〜５μｍ程度離して形成されていることが好ましく、外側の応力緩衝部３ａの幅は１μｍ〜３μｍ程度であることが好ましい。
また、図７（ｂ）に示すように、貫通電極９と不純物領域２ａとの間に応力緩衝部３ａをさらに１つ増やしてもよい。また、形成される応力緩衝部３ａの数は２つ又は３つに限られず、貫通電極９と不純物領域２ａとの間に３つよりも多く形成されていてもよい。
図７（ａ）及び（ｂ）においては、貫通電極９を中心とする四角形の形状の応力緩衝部３ａが形成されているが、四角形以外の三角形を含む多角形の形状であってもよく、円状であってもよい。
第１の実施形態の第２変形例によると、活性領域の応力を安定化することが可能であり、これに伴い、トランジスタ等のデバイスの電気的特性を安定にすることができる。さらに、半導体基板と貫通電極との絶縁性をより確実に確保することが可能となる。
なお、本変形例に係る半導体装置の製造方法は、第１の実施形態と比較して応力緩衝部３ａの形状及び位置が異なるのみであり、部材の形成方法等は同一であるため、説明を省略する。
（第１の実施形態の第３変形例）
本発明の第１の実施形態の第３変形例に係る半導体装置について図８を参照しながら説明する。本変形例において、第１の実施形態、第１の実施形態の第１変形例及び第１の実施形態の第２変形例と同一の部分については説明を省略し、異なる部分についてのみ説明する。
図８（ａ）に示すように、本変形例では、貫通電極９の周辺部において、応力緩衝部３ａが形成されていない領域である未処理領域３ｂが貫通電極９の全方位を囲む形状ではなく、例えば、デバイスの存在する左右の２方向を遮断するように長方形の形状で配置されている。ここで、応力緩衝部３ａは、半導体基板１の基板面と垂直で且つ貫通電極９及び不純物領域２ａを含む活性領域を通る断面において、未処理領域３ｂを挟んで２箇所に形成されている。なお、貫通電極９は、第１の実施形態の第２の変形例と同様に、応力緩衝部３ａの中央に位置することを特徴としている。ここで、貫通電極９と長方形の未処理領域３ｂとの距離は１μｍ〜３μｍ程度であることが好ましく、未処理領域３ｂの幅は１μｍ〜５μｍ程度であることが好ましい。
図８（ｂ）に示すように、貫通電極９と不純物領域２ａとの間に、未処理領域３ｂをさらに１つずつ増やしてもよい。
また、本変形例において、貫通電極９を対称点として、点対称に外側周辺に未処理領域３ｂが設けられている。なお、未処理領域３ｂの配置は点対称ではなく、複数の対称軸を有するような配置であってもよい。
また、半導体基板１の面方位、デバイスであるトランジスタの方向及びトランジスタの種類（ｎ型又はｐ型）による応力の応答の差等を考慮して、応力緩衝部３ａ及び未処理領域３ｂを設けることもできる。
例えば、主面の面方位が｛１００｝であるシリコンからなる半導体基板において、トランジスタのチャネル長（Ｌｇ）方向が結晶軸の＜１１０＞方向であり、且つ、ｎＦＥＴのＬｇ方向又はチャネル幅（Ｗ）方向の延長線上に貫通電極が位置する場合には、トランジスタと貫通電極９との間に、複数の応力緩衝部３ａを設けることが好ましい。同様に、主面の面方位が｛１００｝であるシリコンからなる半導体基板において、トランジスタのＬｇ方向が結晶軸の＜１１０＞方向であり、且つ、ｐＦＥＴのＬｇ方向とＷ方向の延長線上に貫通電極９が位置する場合、トランジスタと貫通電極９との間に、複数の応力緩衝部３ａを設けることが好ましい。
さらに、例えば、主面の面方位が｛１００｝であるシリコンからなる半導体基板において、トランジスタのＬｇ方向が結晶軸の＜１００＞方向であり、且つ、ｎＦＥＴのＬｇ方向又はＷ方向の延長線上に貫通電極９が位置する場合、トランジスタと貫通電極９との間に、複数の応力緩衝部３ａを設けることが好ましい。同様に、主面の面方位が｛１００｝であるシリコンからなる半導体基板において、トランジスタのＬｇ方向が結晶軸の＜１００＞方向であり、且つ、ｐＦＥＴのＬｇ方向又はＷ方向の延長線上に貫通電極が位置する場合、このような配置のｐＦＥＴは比較的応力に鈍感であるため、トランジスタと貫通電極との間に、複数の応力緩衝部３ａを設ける場合であっても、その個数を前記の他の場合よりも減らすことが好ましい。このようなｐＦＥＴの配置の場合は、変動量により、応力緩衝部３ａを設けなくてもよい。
第１の実施形態の第３変形例によると、活性領域の応力を安定化することが可能であり、これに伴い、トランジスタ等のデバイスの電気的特性を安定にすることができる。
なお、本変形例に係る半導体装置の製造方法は、第１の実施形態と比較して応力緩衝部３ａの形状及び位置が異なるのみであり、部材の形成方法等は同一であるため、説明を省略する。
（第１の実施形態の第４変形例）
本発明の第１の実施形態の第４変形例について図９を参照しながら説明する。本変形例において、第１の実施形態及び第１の実施形態の第１変形例〜第３変形例と同一の部分については説明を省略し、異なる部分についてのみ説明する。
図９（ａ）に示すように、本変形例では、貫通電極９の周辺部に複数の応力緩衝部３ａと未処理領域３ｂとが市松模様状に形成されている。これらの外側の周辺部に、不純物領域２ａが形成されている。
また、図９（ｂ）に示すように、応力緩衝部３ａと未処理領域３ｂとが市松模様状に設けられているのではなく、貫通電極９の周辺部に未処理領域３ｂが不規則に形成されていてもよい。ここで、これらの場合において、応力緩衝部３ａは、半導体基板１の基板面と垂直で且つ貫通電極９及び不純物領域２ａを含む活性領域を通る断面において、未処理領域３ｂを挟んで２箇所に形成されている。この不規則な配置は、貫通電極９とデバイスが位置する活性領域との配置において可能性のあるあらゆる配置に対して、半導体基板１の面方位、デバイスのＬｇ方向及びＷ方向並びに貫通電極９とデバイスとの配置方位等も考慮し、適宜、応力を計算した上で行う。
また、一例として、貫通電極９の周辺部に応力緩衝部３ａ及び未処理領域３ｂが形成されている構成を図示したが、その他、あらゆる不規則な配置も含み、複数の応力緩衝部３ａ及び未処理領域３ｂを配置しているあらゆる場合が本変形例に含まれる。
第１の実施形態の第４変形例に係る半導体装置によると、活性領域の応力を安定化することが可能であり、これに伴い、トランジスタ等のデバイスの電気的特性を安定にすることができる。
なお、本変形例に係る半導体装置の製造方法は、第１の実施形態と比較して応力緩衝部３ａの形状及び位置が異なるのみであり、部材の形成方法等は同一であるため、説明を省略する。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置について図１０を参照しながら説明する。本実施形態において、応力緩衝部３ａと貫通電極９との位置関係については第１の実施形態及び第１の実施形態の第１変形例〜第４変形例を適用することができ、第１の実施形態及び第１の実施形態の第１変形例〜第４変形例と同一の部分については説明を省略し、異なる部分についてのみ説明する。なお、図１０において、第１層間絶縁膜７よりも上に形成された部材は省略している。
図１０に示すように、第２の実施形態では、応力緩衝部３ａはＳｉＯ２、ＳｉＯＮ及びＳｉ３Ｎ４等の絶縁性材料により完全に埋め込まれた状態ではなく、空孔２１を有する構造である。空孔２１を有する構造の他に、エアギャップを有する構造又はスリットを有する構造等であってもよい。このような構造によると、貫通電極９に起因する応力をより緩和できる。なお、エアギャップ、スリット又は空孔２１は、応力緩衝部３ａの上面に露出しないように完全に絶縁性材料等により被覆されていることが、その上層における配線工程等の平坦性確保のためには好ましい。
第２の実施形態によると、活性領域の応力を安定化することが可能であり、これに伴い、トランジスタ等のデバイスの電気的特性を安定にすることができる。
本発明の第２の実施形態に係る半導体装置の製造方法において、空孔２１等は公知技術により形成でき、その他の工程は第１の実施形態と同一であるため説明を省略する。
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置について図１１を参照しながら説明する。本実施形態において、応力緩衝部３ａと貫通電極９との位置関係については第１の実施形態及び第１の実施形態の第１変形例〜第４変形例を適用することができ、これら及び第２の実施形態を第３の実施形態と組み合わせることもできる。第１の実施形態、第１の実施形態の第１変形例〜第３変形例及び第２の実施形態と同一の部分については説明を省略し、異なる部分についてのみ説明する。なお、図１１において、第１層間絶縁膜７よりも上に形成された部材は省略している。
図１１に示すように、第３の実施形態では、応力緩衝部として、通常の応力緩衝部（第１の応力緩衝部）３ａと第１の応力緩衝部３ａよりも貫通電極９に近接している応力緩衝部である第２の応力緩衝部３ｃとを含み、該第２の応力緩衝部３ｃの下端部は、第１の応力緩衝部３ａの下端部よりも深く形成されていることを特徴とする。なお、第１の応力緩衝部３ａ及び第２の応力緩衝部３ｃは、ＳｉＯ２、ＳｉＯＮ及びＳｉ３Ｎ４等の絶縁性材料により完全に埋め込まれている。第１の応力緩衝部３ａ及び第２の応力緩衝部３ｃの下端部は、半導体基板１の下面に露出していない。第２の応力緩衝部３ｃのような通常よりも下端部が深い応力緩衝部があると、貫通電極９に起因する応力は、半導体基板１の上部に向かうに従い、より効果的に緩和される。より深いという距離的な深さ方向の緩和を可能とすると共に、より深い応力緩衝部自体がより大きな圧縮応力を発生するため、貫通電極９からの引っ張り応力をより効果的に相殺することができる。
本発明の第３の実施形態に係る半導体装置によると、活性領域の応力を安定化することが可能であり、これに伴い、トランジスタ等のデバイスの電気的特性を安定にすることができる。
本実施形態に係る半導体装置の製造方法において、応力緩衝部は、通常の半導体基板１に深さの異なる２種類の応力緩衝部を形成するための溝部をレジストの形成、ハードマスク処理及びドライエッチング処理等により形成した後に、絶縁性材料等を埋め込むことにより形成してもよい。他の工程については、第１の実施形態と同一であるため説明を省略する。
（第３の実施形態の一変形例）
本発明の第３の実施形態の一変形例に係る半導体装置について図１２を参照しながら説明する。本変形例において、第１の実施形態〜第３の実施形態及び第１の実施形態の各変形例と同一の部分については説明を省略し、異なる部分についてのみ説明する。なお、図１２において、第１層間絶縁膜７よりも上に形成された部材は省略している。
図１２に示すように、本変形例は第３の実施形態と比較して、第２の応力緩衝部３ｃの上面が、第１層間絶縁膜７の上面に露出している点で異なる。
第１の応力緩衝部３ａよりも貫通電極９に近接している第２の応力緩衝部３ｃが、第１層間絶縁膜７の上面から形成されていることにより、半導体基板１の上面よりも下における応力を緩和することはもちろんのこと、半導体基板１よりも上の応力をより緩和することができる。なお、第２の応力緩衝部３には、第１の層間絶縁膜７の材料と熱膨張係数が大きい材料を用いることが好ましい。このようにすると、半導体基板１よりも上の応力を緩和する効果をより増大できる。
本発明第３の実施形態の一変形例に係る半導体装置によると、活性領域の応力を安定化することが可能であり、これに伴い、トランジスタ等のデバイスの電気的特性を安定にすることができる。
本変形例の半導体装置の製造方法としては、前記の図４（ｂ）に示す工程において、電極用穴部２０を形成する前に、レジストにより第１層間絶縁膜７の上面側の全面を覆い、リソグラフィ工程により応力緩衝部を形成するための所望の領域のみを開口する。ドライエッチング法等により、前記の所望の領域のうち、後に貫通電極９を形成する領域に近接している領域において、第１層間絶縁膜７の上面からエッチングを開始し、通常のＳＴＩの深さよりも深くまでエッチングを行い溝部を形成する。このとき、その溝部の底部は半導体基板１の裏面に到達しないようにする。その後、レジスト等をアッシング及び洗浄により除去した後、ＳｉＯ２、ＳｉＯＮ及びＳｉ３Ｎ４等の絶縁性材料により前記の溝部を完全に埋め込む。その後、ＣＭＰ等により平坦化してもよい。他の工程は、第１の実施形態と同一であるため説明を省略する。
なお、第１の実施形態〜第３の実施形態及びこれらの各変形例において、図面に示したトランジスタ等が形成された活性領域６、貫通電極９及び応力緩衝構造（応力緩衝部３ａ、ラウンディング部１８及びディボット１９）等の大きさは、それぞれの構造の概念を説明できるように記載しており、正確な寸法及び各比率等は図面と異なる場合も本発明に含まれる。
第１の実施形態〜第３の実施形態及びこれらの各変形例において、引っ張り応力の発生源である貫通電極において、銅めっきによる製法の工夫、銅の結晶性の違い、銅めっき後の熱処理の工夫及び貫通電極の周りのバリア膜の材料の工夫等により、応力の絶対値を減少することは可能である。銅自体の熱膨張係数を調整して応力の影響を抑制するために、銅に銅と異なる少なくとも１種類以上の添加金属等を加えることにより、半導体基板の上部の引っ張り応力をより抑制することも可能である。また、銅自体の熱膨張係数を調整して応力の影響を抑制するために、銅の結晶性及び結晶粒界径等を調整することも可能である。また、銅めっき後の熱処理温度を適正化することにより、結果的に発生する応力を低減することも可能である。
第１の実施形態〜第３の実施形態及びこれらの各変形例において、圧縮応力の発生源である応力緩衝部において、絶縁性材料を埋め込む方法の工夫、埋め込む絶縁性材料の種類、その組成及び結晶性の違い、絶縁性材料の埋め込み後の熱処理の工夫、応力緩衝部に近接する材料の種類の工夫、半導体基板のラウンディング量、ディボット量並びに応力緩衝部の深さ等により、応力の絶対値を低減させるように応用することは可能である。
なお、第１の実施形態〜第３の実施形態及びこれらの各変形例において、応力緩衝部は、半導体基板の上面側のみならず、下面側にも突き抜けた貫通構造であってもよい。この場合、半導体基板の上部にあるデバイスに対する応力の安定化及び特性の安定化をできると共に、半導体基板の上部から下部までの応力の安定化も可能となる。このため、デバイスとして深い抵抗デバイス、深いウェルを用いたジャンクション抵抗及びリーク成分のデバイス特性等も安定化することが可能となる。
なお、第１の実施形態〜第３の実施形態及びこれらの各変形例をそれぞれ組み合わせてもよく、例えば、第１の応力緩衝部３ａの下端部よりも深く形成されている第２の応力緩衝部３ｃが空孔２１を有していてもよい。
本発明に係る半導体装置及びその製造方法は、貫通電極に起因する応力がデバイスに影響することを防ぎ、活性領域に形成されたトランジスタ等のデバイスの電気的特性をより安定にすることができ、特に、貫通電極を有する半導体装置及びその製造方法等に有用である。
１ 半導体基板
２ａ 不純物領域
２ｂ 素子分離領域
３ 応力緩衝領域
３ａ 応力緩衝部（第１の応力緩衝部）
３ｂ 未処理領域
３ｃ 第２の応力緩衝部
４ ゲート絶縁膜
５ ゲート電極
６ 活性領域
７ 第１層間絶縁膜（第１の絶縁膜）
８ コンタクトプラグ
９Ａ 導電部
９ 貫通電極
１０ 絶縁膜（第２の絶縁膜）
１１ 第１配線
１２ 第２層間絶縁膜
１３ 第１ビア
１４ 第２配線
１５ 第３層間絶縁膜
１６ 第２ビア
１７ 電極パッド
１８ ラウンディング部
１９ ディボット部（溝部）
２０ 電極用穴部
２１ 空孔
１００ 半導体装置

Claims (15)

  1. 半導体基板の上部に形成された活性領域と、
    前記半導体基板を貫通するように形成され、前記半導体基板の材料よりも熱膨張係数が大きい導電体からなる貫通電極と、
    前記半導体基板の上部で且つ前記貫通電極と前記活性領域との間に形成された応力緩衝領域とを備え、
    前記応力緩衝領域は、前記半導体基板の上部に該半導体基板を貫通しないように形成され、前記半導体基板の材料よりも熱膨張係数が大きく、且つ、前記貫通電極の導電体よりも熱膨張係数が小さい材料からなる応力緩衝部と、該応力緩衝部が形成されていない未処理領域とを有し、
    前記半導体基板の上部における前記応力緩衝部と近接する側の端部は、丸みを帯びており、
    前記半導体基板の上部における前記応力緩衝部と近接する側の端部と前記応力緩衝部との境界領域には、前記丸みによる溝部が形成され、
    前記応力緩衝部は、前記半導体基板の基板面と垂直で且つ前記貫通電極及び活性領域を通る断面において、前記未処理領域を挟んで少なくとも２箇所に形成されている半導体装置。
  2. 請求項１において、
    前記応力緩衝部の少なくとも１つ及び前記未処理領域は、前記貫通電極を中心とする円形又は多角形である半導体装置。
  3. 請求項１又は２において、
    前記応力緩衝部は、高密度プラズマ膜又は準常圧ＣＶＤ酸化膜を含む材料からなる半導体装置。
  4. 請求項１〜３のいずれか１項において、
    前記応力緩衝部は、酸化シリコン、窒素含有酸化シリコン及び窒化シリコンのうちの少なくとも１つを含む絶縁性材料からなる半導体装置。
  5. 請求項１において、
    前記未処理領域は、前記貫通電極を対称点として点対称となるように形成されている半導体装置。
  6. 請求項１において、
    前記応力緩衝部と前記未処理領域とは、前記貫通電極の周辺部にそれぞれ市松模様状に形成されている半導体装置。
  7. 請求項１において、
    前記未処理領域は、前記貫通電極の周辺部に不規則に設けられている半導体装置。
  8. 請求項１〜７のいずれか１項において、
    前記応力緩衝部は、内部に空孔を有する半導体装置。
  9. 請求項１〜８のいずれか１項において、
    前記応力緩衝部は、第１の応力緩衝部と該第１の応力緩衝部よりも前記貫通電極に近接している第２の応力緩衝部とを含み、
    前記第２の応力緩衝部の下端部は、前記第１の応力緩衝部よりも前記半導体基板に深く形成されている半導体装置。
  10. 請求項１〜９のいずれか１項において、
    前記半導体基板の上に形成された第１の絶縁膜をさらに備え、
    前記貫通電極は、前記第１の絶縁膜及び半導体基板を貫通し、
    前記応力緩衝部のうち少なくとも１つは、前記第１の絶縁膜を貫通している半導体装置。
  11. 請求項１〜１０のいずれか１項において、
    前記貫通電極と前記半導体基板との間に形成された金属からなるバリア膜と、
    前記バリア膜と前記半導体基板との間に形成された第２の絶縁膜とをさらに備えている半導体装置。
  12. 請求項１〜１１のいずれか１項において、
    前記半導体基板は、主面の面方位が｛１００｝であるシリコンからなり、
    前記デバイスは、チャネル長方向が結晶軸の＜１１０＞方向であるｎ型電界効果トランジスタ又はｐ型電界効果トランジスタであり、
    前記貫通電極は、チャネル長方向又はチャネル幅方向の延長線上に位置する半導体装置。
  13. 請求項１〜１１のいずれか１項において、
    前記半導体基板は、主面の面方位が｛１００｝であるシリコンからなり、
    前記デバイスは、チャネル長方向が結晶軸の＜１００＞方向であるｎ型電界効果トランジスタであり、
    前記貫通電極は、チャネル長方向又はチャネル幅方向の延長線上に位置する半導体装置。
  14. 請求項１〜１１のいずれか１項において、
    前記半導体基板は、主面の面方位が｛１００｝であるシリコンからなり、
    前記デバイスは、チャネル長方向が結晶軸の＜１００＞方向であるｐ型電界効果トランジスタであり、
    前記貫通電極は、チャネル長方向又はチャネル幅方向の延長線上に位置し、
    前記応力緩衝部は、チャネル長方向が結晶軸の＜１００＞方向でない場合又はｎ型電界効果トランジスタの場合よりも少なく設けられている半導体装置。
  15. 請求項１において、
    前記溝部の深さは、１３ｎｍ以上である半導体装置。
JP2012544079A 2010-11-19 2011-07-25 半導体装置 Active JP5799235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012544079A JP5799235B2 (ja) 2010-11-19 2011-07-25 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010259419 2010-11-19
JP2010259419 2010-11-19
PCT/JP2011/004182 WO2012066703A1 (ja) 2010-11-19 2011-07-25 半導体装置及びその製造方法
JP2012544079A JP5799235B2 (ja) 2010-11-19 2011-07-25 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012066703A1 JPWO2012066703A1 (ja) 2014-05-12
JP5799235B2 true JP5799235B2 (ja) 2015-10-21

Family

ID=46083658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012544079A Active JP5799235B2 (ja) 2010-11-19 2011-07-25 半導体装置

Country Status (3)

Country Link
US (1) US8937368B2 (ja)
JP (1) JP5799235B2 (ja)
WO (1) WO2012066703A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
US9236301B2 (en) * 2013-07-11 2016-01-12 Globalfoundries Inc. Customized alleviation of stresses generated by through-substrate via(S)
JP6292049B2 (ja) * 2013-09-02 2018-03-14 ソニー株式会社 半導体装置およびその製造方法
WO2015037166A1 (ja) * 2013-09-11 2015-03-19 パナソニックＩｐマネジメント株式会社 半導体装置
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US20150228555A1 (en) * 2014-02-10 2015-08-13 Globalfoundries Inc. Structure and method of cancelling tsv-induced substrate stress
KR102192201B1 (ko) 2014-05-20 2020-12-17 삼성전자주식회사 보호 패턴을 갖는 반도체 소자 및 그 형성 방법
US9543257B2 (en) * 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
KR102211143B1 (ko) 2014-11-13 2021-02-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2016115715A (ja) * 2014-12-11 2016-06-23 富士通株式会社 半導体装置
US9859192B2 (en) * 2015-03-12 2018-01-02 Mediatek Inc. Semiconductor structure with through-silicon via
JP2019054199A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体装置
US11843020B2 (en) 2017-10-30 2023-12-12 Samsung Electronics Co., Ltd. Image sensor
KR102542614B1 (ko) * 2017-10-30 2023-06-15 삼성전자주식회사 이미지 센서
CN112447639A (zh) * 2019-08-28 2021-03-05 罗伯特·博世有限公司 半导体装置、制造半导体装置的方法及微电子器件封装
US11239238B2 (en) 2019-10-29 2022-02-01 Intel Corporation Thin film transistor based memory cells on both sides of a layer of logic devices
KR20220010852A (ko) 2020-07-20 2022-01-27 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
EP3996134B1 (en) * 2020-09-09 2024-06-05 Changxin Memory Technologies, Inc. Chip and memory
US11817442B2 (en) 2020-12-08 2023-11-14 Intel Corporation Hybrid manufacturing for integrated circuit devices and assemblies
US11756886B2 (en) * 2020-12-08 2023-09-12 Intel Corporation Hybrid manufacturing of microeletronic assemblies with first and second integrated circuit structures
JP2022126473A (ja) * 2021-02-18 2022-08-30 ソニーグループ株式会社 撮像装置およびその製造方法
US11967551B2 (en) * 2021-04-07 2024-04-23 Arm Limited Standard cell architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135720A (ja) * 1999-11-08 2001-05-18 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005353892A (ja) * 2004-06-11 2005-12-22 Seiko Epson Corp 半導体基板、半導体装置及びその製造方法
JP2007123681A (ja) * 2005-10-31 2007-05-17 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法および実装基板
JP2010114352A (ja) * 2008-11-10 2010-05-20 Hitachi Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181425A (ja) 1989-01-06 1990-07-16 Fujitsu Ltd 半導体装置
JPH04287972A (ja) 1991-03-06 1992-10-13 Mitsubishi Electric Corp 半導体装置
JPH0766384A (ja) 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4044112B2 (ja) 1995-11-17 2008-02-06 大日本印刷株式会社 多層配線基板、多層配線基板の製造方法および電子部品パッケージ
EP0805614B1 (en) 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP4165133B2 (ja) 2002-07-03 2008-10-15 富士通株式会社 回路基板およびその製造方法
JP2004335948A (ja) 2003-05-12 2004-11-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4869664B2 (ja) 2005-08-26 2012-02-08 本田技研工業株式会社 半導体装置の製造方法
JP2009054705A (ja) * 2007-08-24 2009-03-12 Toshiba Corp 半導体基板、半導体装置およびその製造方法
JP5568467B2 (ja) 2008-08-28 2014-08-06 パナソニック株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135720A (ja) * 1999-11-08 2001-05-18 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005353892A (ja) * 2004-06-11 2005-12-22 Seiko Epson Corp 半導体基板、半導体装置及びその製造方法
JP2007123681A (ja) * 2005-10-31 2007-05-17 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法および実装基板
JP2010114352A (ja) * 2008-11-10 2010-05-20 Hitachi Ltd 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
WO2012066703A1 (ja) 2012-05-24
JPWO2012066703A1 (ja) 2014-05-12
US20130140680A1 (en) 2013-06-06
US8937368B2 (en) 2015-01-20

Similar Documents

Publication Publication Date Title
JP5799235B2 (ja) 半導体装置
US11205598B2 (en) Double sided NMOS/PMOS structure and methods of forming the same
KR100858450B1 (ko) 반도체 장치 및 그 제조 방법
US9214398B2 (en) Backside contacts for integrated circuit devices
TWI540725B (zh) 半導體裝置及半導體裝置之製造方法
US20060145347A1 (en) Semiconductor device and method for fabricating the same
US8658529B2 (en) Method for manufacturing semiconductor device
KR20150012574A (ko) Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법
US10103098B2 (en) Semiconductor devices including a through via structure and methods of forming the same
JPWO2007023947A1 (ja) 半導体装置の製造方法および半導体装置
TW201743406A (zh) 製造半導體結構的方法
US9818842B2 (en) Dynamic threshold MOS and methods of forming the same
US9287355B2 (en) Semiconductor device
TW201342561A (zh) 半導體裝置及半導體裝置之製造方法
JP4683865B2 (ja) 半導体基板の製造方法
JP4609982B2 (ja) 半導体装置およびその製造方法
TW201814867A (zh) 導電結構、包含導電結構之佈局結構以及導電結構之製作方法
JP2019175922A (ja) 半導体装置及び半導体装置の製造方法
JP4601919B2 (ja) 半導体装置の製造方法
JP2014011165A (ja) 半導体装置の製造方法
JP2005150396A (ja) 半導体装置の製造方法及び半導体装置
JP2018148175A (ja) 半導体装置及びその製造方法
JP2006344707A (ja) 半導体装置及びその製造方法
JP2012151366A (ja) 半導体装置の製造方法
JP2011077556A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150327

R151 Written notification of patent or utility model registration

Ref document number: 5799235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250