CN112447639A - 半导体装置、制造半导体装置的方法及微电子器件封装 - Google Patents
半导体装置、制造半导体装置的方法及微电子器件封装 Download PDFInfo
- Publication number
- CN112447639A CN112447639A CN201910801247.6A CN201910801247A CN112447639A CN 112447639 A CN112447639 A CN 112447639A CN 201910801247 A CN201910801247 A CN 201910801247A CN 112447639 A CN112447639 A CN 112447639A
- Authority
- CN
- China
- Prior art keywords
- trench
- conductive via
- semiconductor device
- semiconductor
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000004377 microelectronic Methods 0.000 title claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 19
- 239000003989 dielectric material Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提出一种半导体装置，其包括：基板，其由半导体材料制成并具有相反的第一表面和第二表面，用于布置有源器件的有源器件区域位于基板的第一表面处；导电过孔，其从第一表面向第二表面延伸并至少部分地穿过基板，导电过孔与有源器件区域间隔开，导电过孔中填充有导电材料，其中，至少部分地围绕导电过孔的第一沟槽和第二沟槽彼此间隔开地设置在第一表面处，使得在第一表面上从导电过孔的中心向有源器件区域延伸的至少一条直线依次经过第一沟槽和第二沟槽，其中，与半导体材料相比刚性更大的材料填充在第一沟槽和第二沟槽中。本发明还涉及一种制造半导体装置的方法及一种微电子器件封装。借助于本发明，能够减少由导电过孔引入的应力的影响。
Description
技术领域
本发明涉及一种半导体装置、一种制造半导体装置的方法以及一种微电子器件封装。
背景技术
随着半导体技术的发展，由于电子器件小型化和多功能的需求，集成电路的集成度越来越高。为了突破集成电路发展的现有的物理局限和材料局限，三维集成技术成为重要的方向，它可以有效满足电子器件的高频高速、多功能、高性能、低功耗、小体积和高可靠性的要求。
导电过孔是通过在芯片或晶圆中制作垂直孔以实现导电连接的技术。导电过孔可提供短的垂直互连路径从而大幅度地降低全局互连路径的长度，提高信号传输的带宽与速度，降低电路延迟和功耗。
导电过孔的制造工艺较复杂，可包括刻蚀、绝缘层/阻挡层/种子层沉积、孔填充等。上述步骤例如刻蚀、孔填充以及后续的热处理等都可能使导电过孔的周围区域受到应力的影响而导致对导电过孔的使用寿命以及邻近导电过孔的器件的正常工作带来不利影响。
发明内容
本发明的目的在于提供一种改进的半导体装置，使得能够减少由制造导电过孔的过程引入的应力的影响。
根据本发明的第一方面，提供了一种半导体装置，其包括：基板，其由半导体材料制成并具有相反的第一表面和第二表面，其中，用于布置有源器件的有源器件区域位于基板的第一表面处；导电过孔，其从第一表面向第二表面延伸并至少部分地穿过基板，导电过孔与有源器件区域间隔开，其中，导电过孔中填充有导电材料，其中，至少部分地围绕导电过孔的第一沟槽和第二沟槽彼此间隔开地设置在第一表面处，使得在第一表面上从导电过孔的中心向有源器件区域延伸的至少一条直线依次经过第一沟槽和第二沟槽，其中，与半导体材料相比刚性更大的材料填充在第一沟槽和第二沟槽中。
根据本发明的一个可选实施例，填充在第一沟槽和/或第二沟槽中的材料为电介质材料。
根据本发明的一个可选实施例，在第一表面上从导电过孔的中心沿向有源器件区域延伸的任意方向均经过第一沟槽和第二沟槽。
根据本发明的一个可选实施例，第一沟槽和/或第二沟槽形成绕导电过孔闭合的形状。
根据本发明的一个可选实施例，第一沟槽至少部分地邻接导电过孔；和/或第二沟槽至少部分地邻接有源器件区域。
根据本发明的一个可选实施例，第一沟槽和第二沟槽的与第一表面共面的截面形状的形心可彼此重叠。
根据本发明的一个可选实施例，第一沟槽和/或第二沟槽的与第一表面共面的截面形状的形心可与导电过孔的与第一表面共面的截面形状的形心重叠。
根据本发明的一个可选实施例，基板由硅制成；和/或第一沟槽和/或第二沟槽中填充的材料为氧化物。
根据本发明的第二方面，提供了一种制造根据本发明的半导体装置的方法，其中，所述方法包括以下步骤：在第一表面处设置至少部分地围绕导电过孔的彼此间隔开的第一沟槽和第二沟槽，使得在第一表面上从导电过孔的中心向有源器件区域延伸的至少一条直线依次经过第一沟槽和第二沟槽；以及将与构成基板的半导体材料相比刚性更大的材料填充在第一沟槽和第二沟槽中。
根据本发明的一个可选实施例，第一沟槽和第二沟槽通过同一工艺步骤形成；和/或与半导体材料相比刚性更大的材料通过同一工艺步骤填充在第一沟槽和第二沟槽中。
根据本发明的第三方面，提供了一种微电子器件封装，其包括根据本发明的半导体装置。
本发明的积极效果在于：能够减少由导电过孔引入的应力的影响。由导电过孔引入的应力大部分被第一沟槽与第二沟槽之间的刚性较低的半导体材料吸收，而刚性较大的材料有利于阻挡由导电过孔引入的应力的传递。根据本发明，尤其可用于防止由导电过孔引入的应力影响有源器件区域。
附图说明
下面，通过参看附图更详细地描述本发明，可以更好地理解本发明的原理、特点和优点。附图中：
图1示意性示出了根据本发明的一个实施例的半导体装置的局部剖视图；
图2以俯视图示意性示出了根据本发明的一个实施例的半导体装置的局部示图；
图3示出了以俯视图示意性示出了根据本发明的一个实施例的半导体装置的局部示图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案以及有益的技术效果更加清楚明白，以下将结合附图以及多个示例性实施例对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用于解释本发明，而不是用于限定本发明的保护范围。
图1示意性示出了根据本发明的一个实施例的半导体装置的局部剖视图。
如图1所示，半导体装置包括：基板1，其由半导体材料制成并具有相反的第一表面11和第二表面12，其中，用于布置有源器件2的有源器件区域13位于基板1的第一表面11处；导电过孔3，其从第一表面11向第二表面12延伸并至少部分地穿过基板1，导电过孔3与有源器件区域13间隔开，其中，导电过孔3中填充有导电材料。
基板1可以是半导体芯片、晶圆等的至少一部分。在本实施例中，基板1主要由硅制成。在这种情况下，导电过孔也可称为穿硅过孔或硅通孔。基板1也可由其它半导体材料制成，例如锗、锗化硅、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或其组合等。基板1的厚度可小于500μm、小于130μm、小于70μm或甚至更小。
至少一个有源器件2可布置在有源器件区域13中。所述有源器件2例如是晶体管或二极管等。
导电过孔3可在基板1的厚度方向上完全穿过基板1。导电过孔3可具有垂直于第一表面11和/或第二表面12的内侧壁。导电过孔3的内侧壁也可相对于第一表面11和/或第二表面12倾斜，例如可使导电过孔3从第一表面11向第二表面12窄缩。
导电过孔3与有源器件区域13间隔开，即，有源器件区域13可位于环绕导电过孔3的保留区之外。
填充在导电过孔3中的导电材料可以是金属，例如铜、铝、钨等。该导电材料也可以是合金，例如包含铜、铝、钨等的合金。
根据本发明，至少部分地围绕导电过孔3的第一沟槽4和第二沟槽5彼此间隔开地设置在第一表面11处，使得在第一表面11上从导电过孔3的中心向有源器件区域13延伸的至少一条直线依次经过第一沟槽4和第二沟槽5，其中，与半导体材料相比刚性更大的材料填充在第一沟槽4和第二沟槽5中。
由于填充在第一沟槽4和第二沟槽5中的材料的刚性较大，因此，有源器件区域13不易受到由导电通孔引入的应力的影响。位于第一沟槽4与第二沟槽5之间的半导体材料对于应力的传递起到缓冲的作用，这减小了有源器件区域13受到的由应力引起的不利影响。
第一沟槽4和第二沟槽5在第一表面11处形成在导电过孔3与有源器件区域13之间。第一沟槽4和/或第二沟槽5可通过蚀刻工艺、激光加工工艺、机械去除工艺、淀积工艺等工艺或其组合形成。在一个实施例中，第一沟槽4和第二沟槽5可在同一工艺步骤中形成。在一个实施例中，第一沟槽4和第二沟槽5可通过同一蚀刻工艺步骤形成。
在一个实施例中，填充在第一沟槽4和/或第二沟槽5中的材料为电介质材料。填充有电介质材料的第一沟槽4和/或第二沟槽5可用于器件隔离。这使得无需额外增加加工步骤来形成器件隔离。
在一个实施例中，在第一表面11上从导电过孔3的中心沿向有源器件区域13延伸的任意方向，均经过第一沟槽4和第二沟槽5。
在一个实施例中，填充有电介质材料的第一沟槽4和/或第二沟槽5可形成用于器件隔离的沟槽隔离结构，特别是形成浅沟槽隔离结构。换句话说，第一沟槽4和/或第二沟槽5可通过浅沟槽隔离工艺形成。第一沟槽4和/或第二沟槽5也可通过其它合适的工艺形成。
填充在第一沟槽4和第二沟槽5中的电介质材料可以是氧化物，例如二氧化硅。显然，该电介质材料也可以是其它合适的材料。
在一个实施例中，电介质材料可在同一工艺步骤中填充在第一沟槽4和第二沟槽5中。在一个实施例中，电介质材料通过化学沉积工艺填充在第一沟槽4和第二沟槽5中。
第一沟槽4和第二沟槽5可具有大致梯形的横截面。第一沟槽4和第二沟槽5的底面与侧壁之间可形成圆角。第一沟槽4和第二沟槽5的横截面也可构造成其它形状，例如矩形、半圆形、三角形等。
第一沟槽4可布置成至少部分地邻接导电过孔3。第二沟槽5可布置成至少部分地邻接有源器件区域13。第二沟槽5可邻接至少一个有源器件2。这种布置可在不增大保留区的情况下，增大第一沟槽4与第二沟槽5之间的距离，从而使位于第一沟槽4与第二沟槽5之间的半导体材料能够提供更好的缓冲效果。
图2以俯视图示意性示出了根据本发明的一个实施例的半导体装置的局部示图。
如图2所示，第一沟槽4和第二沟槽5可形成绕导电过孔3闭合的形状。
第一沟槽4和/或第二沟槽5可构造成圆环形，也可构造成其它形状。
第一沟槽4和第二沟槽5的与第一表面11共面的截面形状的形心可彼此重叠。第一沟槽4和/或第二沟槽5的与第一表面11共面的截面形状的形心可与导电过孔3的与第一表面11共面的截面形状的形心重叠。
图3以俯视图示意性示出了根据本发明的一个实施例的半导体装置的局部示图。第一沟槽4和第二沟槽5可形成不闭合的形状。第二沟槽5大致构造成方形。
尽管这里详细描述了本发明的特定实施方式，但它们仅仅是为了解释的目的而给出的，而不应认为它们对本发明的范围构成限制。在不脱离本发明精神和范围的前提下，各种替换、变更和改造可被构想出来。
附图标记列表
1 基板
11 第一表面
12 第二表面
13 有源器件区域
2 有源器件
3 导电过孔
4 第一沟槽
5 第二沟槽
Claims (11)
1.一种半导体装置，其包括：
基板(1)，其由半导体材料制成并具有相反的第一表面(11)和第二表面(12)，其中，用于布置有源器件(2)的有源器件区域(13)位于基板(1)的第一表面(11)处；
导电过孔(3)，其从第一表面(11)向第二表面(12)延伸并至少部分地穿过基板(1)，导电过孔(3)与有源器件区域(13)分开，其中，导电过孔(3)中填充有导电材料，
其中，
至少部分地围绕导电过孔(3)的第一沟槽(4)和第二沟槽(5)彼此间隔开地设置在第一表面(11)处，使得在第一表面(11)上从导电过孔(3)的中心向有源器件区域(13)延伸的至少一条直线依次经过第一沟槽(4)和第二沟槽(5)，其中，与半导体材料相比刚性更大的材料填充在第一沟槽(4)和第二沟槽(5)中。
2.如权利要求1所述的半导体装置，其中，
填充在第一沟槽(4)和第二沟槽(5)中的材料为电介质材料。
3.如权利要求1或2所述的半导体装置，其中，
在第一表面(11)上从导电过孔(3)的中心沿向有源器件区域(13)延伸的任意方向均经过第一沟槽(4)和第二沟槽(5)。
4.如权利要求1-3中任一项所述的半导体装置，其中，
第一沟槽(4)和/或第二沟槽(5)形成绕导电过孔(3)闭合的形状。
5.如权利要求1-4中任一项所述的半导体装置，其中，
第一沟槽(4)至少部分地邻接导电过孔(3)；和/或
第二沟槽(5)至少部分地邻接有源器件区域(13)。
6.如权利要求1-5中任一项所述的半导体装置，其中，
第一沟槽(4)和第二沟槽(5)的与第一表面(11)共面的截面形状的形心可彼此重叠。
7.如权利要求1-6中任一项所述的半导体装置，其中，
第一沟槽(4)和/或第二沟槽(5)的与第一表面(11)共面的截面形状的形心可与导电过孔(3)的与第一表面(11)共面的截面形状的形心重叠。
8.如权利要求1-7中任一项所述的半导体装置，其中，
基板(1)由硅制成；和/或
第一沟槽(4)和/或第二沟槽(5)中填充的材料为氧化物。
9.一种制造如权利要求1-8中任一项所述的半导体装置的方法，其中，所述方法包括以下步骤：
在第一表面(11)处设置至少部分地围绕导电过孔(3)的彼此间隔开的第一沟槽(4)和第二沟槽(5)，使得在第一表面(11)上从导电过孔(3)的中心向有源器件区域(13)延伸的至少一条直线依次经过第一沟槽(4)和第二沟槽(5)；以及
将与构成基板(1)的半导体材料相比刚性更大的材料填充在第一沟槽(4)和第二沟槽(5)中。
10.如权利要求9所述的方法，其中，
第一沟槽(4)和第二沟槽(5)通过同一工艺步骤形成；和/或
与半导体材料相比刚性更大的材料通过同一工艺步骤填充在第一沟槽(4)和第二沟槽(5)中。
11.一种微电子器件封装，其包括如权利要求1-8中任一项所述的半导体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910801247.6A CN112447639A (zh) | 2019-08-28 | 2019-08-28 | 半导体装置、制造半导体装置的方法及微电子器件封装 |
| PCT/EP2020/073352 WO2021037670A1 (en) | 2019-08-28 | 2020-08-20 | Semiconductor apparatus, method for manufacturing semiconductor apparatus, and microelectronic device package |
| TW109129349A TW202114125A (zh) | 2019-08-28 | 2020-08-27 | 半導體裝置、製造半導體裝置的方法及微電子元件封裝件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910801247.6A CN112447639A (zh) | 2019-08-28 | 2019-08-28 | 半导体装置、制造半导体装置的方法及微电子器件封装 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112447639A true CN112447639A (zh) | 2021-03-05 |
Family
ID=72234826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910801247.6A Pending CN112447639A (zh) | 2019-08-28 | 2019-08-28 | 半导体装置、制造半导体装置的方法及微电子器件封装 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN112447639A (zh) |
| TW (1) | TW202114125A (zh) |
| WO (1) | WO2021037670A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012066703A1 (ja) * | 2010-11-19 | 2012-05-24 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8227840B2 (en) * | 2010-11-24 | 2012-07-24 | Nanya Technology Corp. | Integrated circuit device and method of forming the same |
| US9666521B2 (en) * | 2013-08-08 | 2017-05-30 | Invensas Corporation | Ultra high performance interposer |
| KR20150061161A (ko) * | 2013-11-26 | 2015-06-04 | 삼성전자주식회사 | 실리콘-관통 비아들을 갖는 반도체 칩, 이를 포함하는 반도체 패키지, 및 이들의 제조 방법 |
| US10056315B2 (en) * | 2016-09-02 | 2018-08-21 | Toshiba Memory Corporation | Semiconductor device |
-
2019
- 2019-08-28 CN CN201910801247.6A patent/CN112447639A/zh active Pending
-
2020
- 2020-08-20 WO PCT/EP2020/073352 patent/WO2021037670A1/en active Application Filing
- 2020-08-27 TW TW109129349A patent/TW202114125A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW202114125A (zh) | 2021-04-01 |
| WO2021037670A1 (en) | 2021-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190252354A1 (en) | Stacked Integrated Circuits with Redistribution Lines | |
| JP5682897B2 (ja) | 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体 | |
| US9059167B2 (en) | Structure and method for making crack stop for 3D integrated circuits | |
| KR100552551B1 (ko) | 플립 칩을 위한 고성능 실리콘 접점 | |
| US10297583B2 (en) | Semiconductor device package and methods of packaging thereof | |
| US9343362B2 (en) | Microelectronic devices with through-silicon vias and associated methods of manufacturing | |
| US9673095B2 (en) | Protected through semiconductor via (TSV) | |
| US20130140688A1 (en) | Through Silicon Via and Method of Manufacturing the Same | |
| KR20220001956A (ko) | 집적회로 소자 및 이를 포함하는 반도체 패키지 | |
| US9899314B2 (en) | Semiconductor substrate and fabrication method thereof | |
| CN112447639A (zh) | 半导体装置、制造半导体装置的方法及微电子器件封装 | |
| CN113594117B (zh) | 半导体器件及其制造方法 | |
| CN112470269B (zh) | 带有贯穿衬底通孔的半导体器件 | |
| CN113517205A (zh) | 半导体器件及其形成方法 | |
| US9875934B2 (en) | Semiconductor device and a method for forming a semiconductor device | |
| CN113241335B (zh) | 半导体结构及其制造方法、半导体器件 | |
| US20240038686A1 (en) | Semiconductor packages and methods of manufacturing thereof | |
| CN112219276A (zh) | 一种芯片以及芯片封装方法 | |
| US20240038695A1 (en) | Via formed in a wafer using a front-side and a back-side process | |
| US20240038694A1 (en) | Through-substrate via formed using a partial plug that stops before a substrate | |
| CN218918835U (zh) | 半导体封装装置 | |
| US10665538B2 (en) | Semiconductor device | |
| CN117174666A (zh) | 半导体封装及其制造方法 | |
| US8975730B2 (en) | Method for protection of a layer of a vertical stack and corresponding device | |
| KR20230002752A (ko) | 반도체 구조물 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210305 |