CN113241335B - 半导体结构及其制造方法、半导体器件 - Google Patents

半导体结构及其制造方法、半导体器件 Download PDF

Info

Publication number
CN113241335B
CN113241335B CN202110371706.9A CN202110371706A CN113241335B CN 113241335 B CN113241335 B CN 113241335B CN 202110371706 A CN202110371706 A CN 202110371706A CN 113241335 B CN113241335 B CN 113241335B
Authority
CN
China
Prior art keywords
air gap
semiconductor
semiconductor substrate
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110371706.9A
Other languages
English (en)
Other versions
CN113241335A (zh
Inventor
吴桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110371706.9A priority Critical patent/CN113241335B/zh
Publication of CN113241335A publication Critical patent/CN113241335A/zh
Application granted granted Critical
Publication of CN113241335B publication Critical patent/CN113241335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构及其制备方法、半导体器件，半导体结构包括：半导体基板，具有相对设置的第一表面及第二表面；硅通孔结构，贯穿半导体基板，硅通孔结构内填充有导电材料；第一空气间隙，设置在硅通孔结构的外围，且沿垂直半导体基板的方向延伸，第一空气间隙具有第一开口，第一开口位于第一表面；第二空气间隙，设置在硅通孔结构的外围，且沿垂直半导体基板的方向延伸，第二空气间隙具有第二开口，第二开口位于第二表面。本发明在硅通孔结构的外围设置两个空气间隙，降低了硅通孔变形及寄生效应对半导体结构的影响，且第一空气间隙及第二空气间隙的开口位于半导体基板的不同表面，制程简单，易于实现，且成本低。

Description

半导体结构及其制造方法、半导体器件
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法、半 导体器件。
背景技术
互连结构提供了一个或多个半导体结构的不同层之间的电连接。作为一个 示例，在芯片封装领域，为了提高器件集成密度，可以采用诸如3D堆叠的三 维集成技术，其包括通过互连结构实现芯片垂直连接。
硅通孔(TSV，Through-Silicon-Via)是一种重要的应用于集成电路垂直多 模组三维集成组件的互连方式。与传统的互连技术相比，硅通孔互连可以实现 更快的数据传输，更低的功耗，更好的电性能。由于这些优点，硅通孔的应用 已扩展到集成电路的许多领域。
在形成硅通孔的工艺中，通常需要在基底中形成的通孔中填充导电材料， 例如铜、铝、钨等，由于导电材料与基底的热膨胀系数相差较大，则会引起严 重的应力，从而可能会造成硅通孔与其周围的半导体结构产生裂缝，例如，退 火过程引起的硅通孔分层变形。
随着集成电路小型化的发展，晶体管和金属互连的尺寸通常在几百纳米甚 至更小。但是，硅通孔互连的尺寸通常为几微米甚至更大。这意味着硅通孔的 潜在变形会对硅通孔互连周围的晶体管和金属互连结构产生重大的影响，例 如，对于晶体管而言，硅通孔的潜在变形可能影响诸如迁移率、Vth,、Idsat等 参数，甚至会导致晶体管失效。
同时，硅通孔还引入了一些有害的寄生效应，例如寄生电容，这会降低芯 片的电性能以及整个系统的性能。
因此，如何降低硅通孔变形及寄生效应对半导体结构的影响，成为目前亟 需解决的问题。
发明内容
本发明的目的在于，提供一种半导体结构及其制造方法、半导体器件，其 能够降低硅通孔变形及寄生效应对半导体结构的影响，提高半导体结构的性 能。
为了实现上述目的，本发明提供了一种半导体结构，其包括：半导体基板， 具有相对设置的第一表面及第二表面；硅通孔结构，贯穿所述半导体基板，所 述硅通孔结构内填充有导电材料；第一空气间隙，设置在所述硅通孔结构的外 围，且沿垂直所述半导体基板的方向延伸，所述第一空气间隙具有第一开口， 所述第一开口位于所述第一表面；第二空气间隙，设置在所述硅通孔结构的外 围，且沿垂直所述半导体基板的方向延伸，所述第二空气间隙具有第二开口， 所述第二开口位于所述第二表面。
在一实施例中，在沿垂直所述半导体基板的方向上，所述第一空气间隙及 所述第二空气间隙在所述半导体基板第一表面上的投影间隔设置。
在一实施例中，在沿垂直所述半导体基板的方向上，所述第一空气间隙及 所述第二空气间隙在所述半导体基板第一表面上的投影的端部相接。
在一实施例中，在沿垂直所述半导体基板的方向上，所述第一空气间隙及 所述第二空气间隙在所述半导体基板第一表面上的投影，以所述硅通孔结构在 所述半导体基板第一表面上的投影所在的直线为轴对称设置。
在一实施例中，所述第一空气间隙为多个，在沿垂直所述半导体基板的方 向上，所述第一空气间隙在所述半导体基板第一表面的投影间隔设置。
在一实施例中，所述第二空气间隙为多个，在沿垂直所述半导体基板的方 向上，所述第二空气间隙在所述半导体基板第一表面的投影间隔设置。
在一实施例中，所述第一空气间隙和所述第二空气间隙为多个，在沿垂直 所述半导体基板的方向上，所述第一空气间隙在所述半导体基板第一表面的投 影与所述第二空气间隙在所述半导体基板第一表面的投影交替设置。
在一实施例中，在沿垂直所述半导体基板的方向上，所述第一空气间隙的 长度与所述第二空气间隙的长度相等。
在一实施例中，所述半导体基板包括：衬底，具有相对设置的第一表面及 第二表面；第一介质层，设置在所述衬底的第一表面，以作为所述半导体基板 的第一表面，所述第一开口设置在所述第一介质层上，所述第一空气间隙贯穿 所述第一介质层，并延伸至所述衬底；第二介质层，设置在所述衬底的第二表 面，以作为所述半导体基板的第二表面，所述第二开口设置在所述第二介质层 上，所述第二空气间隙组贯穿所述第二介质层，并延伸至所述衬底。
在一实施例中，所述第一空气间隙贯穿所述衬底。
在一实施例中，所述第二空气间隙贯穿所述衬底。
在一实施例中，所述半导体结构包括多个堆叠设置的半导体芯片，所述半 导体芯片之间设置有至少一连接垫，相邻所述半导体芯片的硅通孔结构通过所 述连接垫电连接。
本发明还提供一种半导体器件，其包括多个如上所述的半导体结构，且所 述多个半导体结构通过所述各半导体结构包含的硅通孔结构电连接。
本发明还提供一种半导体结构的制造方法，其包括：提供半导体基板，所 述半导体基板具有相对设置的第一表面及第二表面；形成至少一硅通孔结构， 所述硅通孔结构贯穿所述半导体基板，且所述硅通孔结构内填充有导电材料； 图案化所述半导体基板的第一表面及第二表面，形成位于所述第一表面的第一 开口及位于所述第二表面的第二开口；以所述第一开口及第二开口为窗口，刻 蚀所述半导体基板，形成位于所述硅通孔结构外围的第一空气间隙及第二空气 间隙，所述第一空气间隙及第二空气间隙沿垂直所述半导体基板的方向延伸。
在一实施例中，形成至少一硅通孔结构，所述硅通孔结构贯穿所述半导体 基板，且所述硅通孔结构内填充有导电材料的步骤进一步包括：形成至少一通 孔，所述通孔贯穿所述半导体基板；在所述通孔内填充导电材料，以形成所述 硅通孔结构。
在一实施例中，所述半导体芯片的制造方法进一步包括：在所述半导体基 板的第一表面形成连接垫，所述连接垫与所述硅通孔结构电连接。
在一实施例中，所述半导体结构的制造方法进一步包括如下步骤：以所述 连接垫为中间层，将多个所述半导体结构堆叠设置，形成具有堆叠结构的半导 体结构，其中，相邻所述半导体结构的硅通孔结构通过所述连接垫电连接。
本发明的优点在于，在硅通孔结构的外围设置两个空气间隙，分别是第一 空气间隙及第二空气间隙，降低了硅通孔变形及寄生效应对半导体结构的影 响，且第一空气间隙及第二空气间隙的开口位于半导体基板900的不同表面， 制程简单，易于实现，且成本低。
附图说明
图1是本发明第一实施例提供的半导体结构的俯视示意图；
图2是沿图1中A-A线的截面示意图；
图3是本发明第二实施例提供的半导体结构的俯视示意图；
图4是本发明第三实施例提供的半导体结构的俯视示意图；
图5是本发明第四实施例提供的半导体结构的俯视示意图；
图6是本发明第五实施例提供的半导体结构的俯视示意图；
图7是本发明第六实施例提供的半导体结构的截面示意图；
图8是本发明第七实施例提供的半导体器件的截面示意图；
图9是本发明第八实施例提供的半导体结构的制备方法的步骤示意图；
图10A～图10D是本发明第八实施例提供的制备方法形成的半导体结构的 截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其制造方法、半导体器件的具 体实施方式做详细说明。
图1是本发明第一实施例提供的半导体结构的俯视示意图，图2是沿图1 中A-A线的截面示意图，请参阅图1及图2，所述半导体结构包括半导体基板 100，硅通孔结构110、第一空气间隙120及第二空气间隙130。
所述半导体基板100具有相对设置的第一表面100A及第二表面100B。其 中，在本实施例中，所述第一表面100A为所述半导体基板100的上表面，所 述第二表面100B为所述半导体基板100的下表面。
进一步，在本实施例中，所述半导体基板100包括衬底101、第一介质层 102及第二介质层103。
所述衬底101可以包括硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬 底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等；所述衬底101还可以 为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅 等，所述衬底101还可以为叠层结构，例如硅/锗硅叠层等；另外，所述衬底101可以为进行离子掺杂后的衬底，可以进行P型掺杂，也可以进行N型掺杂； 所述衬底101中还可以形成有多个外围器件，如场效应晶体管、电容、电感和 /或pn结二极管等。本实施例中，所述衬底101为硅衬底，其还包括内部还包括其他器件结构，例如位线结构，晶体管结构等，但由于与本发明无关，所以 不绘示。
所述衬底101具有相对设置的第一表面及第二表面。其中，在本实施例中， 所述第一表面为所述衬底101的上表面，所述第二表面为所述衬底101的下表 面。
所述第一介质层102设置在所述衬底101的第一表面，以作为所述半导体 基板100的第一表面100A。所述第一介质层102可为氧化物层或者氮化物层， 在本实施例中，所述第一介质层102为二氧化硅层。
第二介质层103设置在所述衬底101的第二表面，以作为所述半导体基板 100的第二表面100B。所述第二介质层103可为氧化物层或者氮化物层，其可 与所述第一介质层102相同，也可不同。在本实施例中，所述第二介质层103 与所述第一介质层102相同，均为二氧化硅层。
所述硅通孔结构110贯穿所述半导体基板100，所述硅通孔结构110内填 充有导电材料。其中，在本实施例中，所述硅通孔结构110贯穿所述第一介质 层102、所述衬底101及所述第二介质层103。所述硅通孔结构110内填充的 导电材料可为金属及其合金导电材料，例如铜、钨及其合金，或者所述硅通孔 结构110内填充的导电材料可为半导体导电材料，例如多晶硅。进一步，所述 硅通孔结构110内形成的导电层可为多层结构，例如绝缘层、阻挡层、铜种子 层及铜层。
所述第一空气间隙120设置在所述硅通孔结构110的外围，且沿垂直所述 半导体基板100的方向(如图中Y方向)延伸，所述第一空气间隙120具有第 一开口120A，所述第一开口120A位于所述第一表面100A。
其中，所述第一空气间隙120的侧壁与所述硅通孔结构110之间具有设定 距离，该设定距离可根据半导体结构的需求而设计。
在该实施例中，所述第一空气间隙120贯穿所述第一介质层102及所述衬 底101，所述第一开口120A位于所述第一介质层102上。而在本发明其他实 施例中，例如，请参阅图3，其为本发明第二实施例提供的半导体结构的截面 示意图，在本发明第二实施例中，所述第一空气间隙120贯穿所述第一介质层 102，并延伸至所述衬底101，而并未贯穿所述衬底101。
在形成所述第一空气间隙120的工艺中，以所述第一开口120A作为窗口， 刻蚀，形成所述第一空气间隙120，因此，所述第一开口120A的形状与所述 第一空气间隙120沿垂直所述半导体基板100方向在所述半导体基板100上的 投影的形状相同。如图1所示，所述第一开口120A的形状为圆弧形，则所述 第一空气间隙120沿Y方向在所述半导体基板100上的投影也为圆弧形。在其 他实施例中第一开口120A及所述第二开口130A的形状还可以为扇形、孔型、 方形、三角形等。
所述第二空气间隙130设置在所述硅通孔结构110的外围，且沿垂直所述 半导体基板100的方向(如图中Y方向)延伸，所述第二空气间隙130具有第 二开口130A，所述第二开口130A位于所述第二表面100B。在图1中，所述 第二开口130被遮挡，因此，采用虚线绘示。
所述第二空气间隙130的侧壁与所述硅通孔结构110之间具有设定距离， 该设定距离可根据半导体结构的需求而设计。
在该实施例中，所述第二空气间隙130贯穿所述衬底101及所述第二介质 层103，所述第二开口130A位于所述第二介质层103上。而在本发明其他实 施例中，例如，请参阅图3，在本发明第二实施例中，所述第二空气间隙130 贯穿所述第二介质层103，并延伸至所述衬底101，而并未贯穿所述衬底101。 其中，在第二实施例中，在沿垂直所述半导体基板100的方向上，所述第一空 气间隙120的长度与所述第二空气间隙130的长度相等，即在沿垂直所述半导 体基板100的方向(如图中Y方向)上，所述第一空气间隙120及所述第二空 气间隙130延伸至所述衬底101内的长度相同。而在本发明其他实施例中，所 述第一空气间隙120及所述第二空气间隙130延伸至所述衬底101内的长度也 可不同。
在形成所述第二空气间隙130的工艺中，以所述第二开口130A作为窗口， 刻蚀，形成所述第二空气间隙130，因此，所述第二开口130A的形状与所述 第二空气间隙130沿垂直所述半导体基板100方向在所述半导体基板100上的 投影的形状相同。如图1所示，所述第二开口130A的形状为圆弧形，则所述 第二空气间隙130沿Y方向在所述半导体基板100上的投影也为圆弧形。在该 实施例中，所述第一开口120A及所述第二开口130A的形状相同，在本发明 其他实施例中，两者形状也可不同。
进一步，在第一实施例中，在沿垂直所述半导体基板100的方向上，所述 第一空气间隙120及所述第二空气间隙130在所述半导体基板100第一表面上 的投影的端部相接。也就是说，请参阅图1，在沿垂直所述半导体基板100的 方向(如图2中Y方向)上，所述第一开口120A与所述第二开口130A在所 述半导体基板100第一表面上的投影的端部相接，形成一个圆环形。通过在第 一表面和第二表面上分别开口，且第一开口120A与第二开口130A在所述半 导体基板100第一表面上的投影呈圆环形，使得能够最大化在硅通孔结构110 的外围形成的第一空气间隙120及所述第二空气间隙130，第一空气间隙120 及所述第二空气间隙130，可以在半导体基板100内连通。在其他实施例中， 第一开口120A与所述第二开口130A在所述半导体基板100第一表面上的投 影还可以有部分重合。
在本发明其他实施例中，在沿垂直所述半导体基板100的方向上，所述第 一空气间隙120及所述第二空气间隙130在所述半导体基板100第一表面100A 上的投影间隔设置。具体地说，请参阅图4，其为本发明第三实施例提供的半 导体结构的俯视示意图，在第三实施例中，在沿垂直所述半导体基板100的方 向(如图2中Y方向)上，所述第一空气间隙120及所述第二空气间隙130 在所述半导体基板100第一表面100A上的投影(即所述第一开口120A与所 述第二开口130A在所述半导体基板100第一表面上的投影)并非是端部相接 设置，而是端部不连接设置。其中，所述第一开口120A与所述第二开口130A 在所述半导体基板100第一表面上的投影的端部之间具有设定距离，所述设定 距离可根据半导体结构的需求为设计，其可根据实际情况调整。
进一步，在第三实施例中，在沿垂直所述半导体基板100的方向上，所述 第一空气间隙120及所述第二空气间隙130在所述半导体基板100第一表面 100A上的投影，以所述硅通孔结构110在所述半导体基板100第一表面100A 上的投影所在的直线O为轴对称设置。其中，所述硅通孔结构110在所述半导 体基板100第一表面100A上的投影所在的直线O为所述硅通孔结构110在所 述半导体基板100第一表面100A上的投影的中心线。
在第一实施例中，所述第一空气间隙120为一个，而在本发明其他实施例 中，所述第一空气间隙为多个。具体地说，请参阅图5，其为本发明第四实施 例提供的半导体结构的俯视示意图，在第四实施例中，所述第一空气间隙为三 个，分别为第一空隙间隙121、122及123，在沿垂直所述半导体基板100的方 向(如图2的Y方向)上，三个所述第一空气间隙121、122及123在所述半 导体基板100第一表面100A的投影间隔设置。也就是说，三个所述第一空气 间隙121、122及123之间并不连通，而是独立设置。在本发明其他实施例中， 三个所述第一空气间隙121、122及123也可在部分侧壁连通设置。
在第四实施例中，所述第二空气间隙也为多个，例如，所述第二空气间隙 为三个，分别为131、132及133。在沿垂直所述半导体基板100的方向(如图 2的Y方向)上，所述第二空气间隙131、132及133在所述半导体基板100 第一表面100A的投影间隔设置。在该实施例中，所述第一空气间隙的数量与 所述第二空气间隙的数量相同，且所述第一空气间隙与所述第二空气间隙在所 述半导体基板100第一表面100A的投影，以所述硅通孔结构110在所述半导 体基板100第一表面100A上的投影所在的直线O为轴对称设置。而在本发明 其他实施例中，所述第一空气间隙的数量与所述第二空气间隙的数量也可不相 同，且多个所述第一空气间隙与多个所述第二空气间隙也可不对称设置。
在第四实施例中，所述第一空气间隙和所述第二空气间隙均为多个，且两 者分别设置在所述硅通孔结构110的两侧，而在本发明其他实施例中，在沿垂 直所述半导体基板100的方向上，所述第一空气间隙在所述半导体基板第一表 面的投影与所述第二空气间隙在所述半导体基板第一表面的投影交替设置。具 体地说，请参阅图6，其为本发明第五实施例提供的半导体结构的俯视示意图， 在第五实施例中，所述第一空气间隙121、122、123在所述半导体基板100第 一表面100A的投影与所述第二空气间隙131、132、133在所述半导体基板100 第一表面100A的投影交替设置，即相邻两个第一空气间隙之间设置有一个第 二空气间隙。在本发明其他实施例中，相邻两个第一空气间隙之间设置有多个 第二空气间隙，或者相邻两个第二空气间隙之间设置有多个第一空气间隙。
进一步，本发明还提供一第六实施例，请参阅图7，其为本发明第六实施 例提供的半导体结构的截面示意图，所述半导体结构包括多个堆叠设置的半导 体芯片700，图中示意性地绘示三个半导体芯片700，所述半导体芯片700之 间设置有至少一连接垫701，相邻所述半导体芯片700的硅通孔结构110通过 所述连接垫701电连接。其中，所述连接垫701为导电结构。每一半导体芯片 700均具有所述硅通孔结构110，多个所述半导体芯片700的电连接通过所述 连接垫701及所述硅通孔结构110实现。
本发明半导体结构在硅通孔结构的外围设置两个空气间隙，能够降低硅通 孔变形及寄生效应对半导体结构的影响，且第一空气间隙120及第二空气间隙 130的开口位于半导体基板900的不同表面，制程简单，易于实现，且成本低。
本发明第七实施例还提供一种半导体器件，请参阅图8，其为本发明第七 实施例提供的半导体器件的截面示意图，所述半导体器件包括多个如上所述的 半导体结构800，且所述多个半导体结构800通过所述各半导体结构800包含 的硅通孔结构110电连接。多个所述半导体结构800的硅通孔结构110之间可 通过连接垫801作为过渡连接结构，实现电连接。在该实施例中，多个所述半 导体结构的硅通孔结构110均垂直对应设置，而在本发明其他实施例中，多个 所述半导体结构的硅通孔结构110也可垂直错位设置。
本发明第八实施例还提供一种上述半导体结构的制造方法。图9 是本发明第八实施例提供的半导体结构的制备方法的步骤示意图，图 10A～图10D是本发明第八实施例提供的制备方法形成的半导体结构 的截面示意图。请参阅图9，本发明半导体结构的制备方法包括：步 骤S90，提供半导体基板，所述半导体基板具有相对设置的第一表面 及第二表面；步骤S91，形成至少一硅通孔结构，所述硅通孔结构贯 穿所述半导体基板，且所述硅通孔结构内填充有导电材料；步骤S92， 图案化所述半导体基板的第一表面及第二表面，形成位于所述第一表 面的第一开口及位于所述第二表面的第二开口；步骤S93，以所述第 一开口及第二开口为窗口，刻蚀所述半导体基板，形成位于所述硅通 孔结构外围的第一空气间隙及第二空气间隙，所述第一空气间隙及第 二空气间隙沿垂直所述半导体基板的方向延伸。
请参阅步骤S90及图10A，提供半导体基板900，所述半导体基板900具 有相对设置的第一表面900A及第二表面900B。
在该实施例中，所述半导体基板900包括衬底901、第一介质层902及第 二介质层903。
所述衬底901可以包括硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬 底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等；所述衬底901还可以 为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅 等，所述衬底901还可以为叠层结构，例如硅/锗硅叠层等；另外，所述衬底 901可以为进行离子掺杂后的衬底，可以进行P型掺杂，也可以进行N型掺杂； 所述衬底901中还可以形成有多个外围器件，如场效应晶体管、电容、电感和 /或pn结二极管等。本实施例中，所述衬底901为硅衬底，其还包括内部还包 括其他器件结构，例如位线结构，晶体管结构等，但由于与本发明无关，所以 不绘示。所述第一介质层902可为氧化物层或者氮化物层，在本实施例中，所 述第一介质层902为二氧化硅层。
所述第一介质层902设置在所述衬底901的第一表面，以作为所述半导体 基板900的第一表面900A。所述第一介质层902可为氧化物层或者氮化物层， 在本实施例中，所述第一介质层902为二氧化硅层。
第二介质层903设置在所述衬底901的第二表面，以作为所述半导体基板 900的第二表面900B。所述第二介质层903可为氧化物层或者氮化物层，其可 与所述第一介质层902相同，也可不同。在本实施例中，所述第二介质层903 与所述第一介质层902相同，均为二氧化硅层。
请参阅步骤S91及图10B，形成至少一硅通孔结构910，所述硅通孔结构 910贯穿所述半导体基板900，且所述硅通孔结构910内填充有导电材料。
在本实施例中，所述硅通孔结构910贯穿所述第一介质层902、所述衬底901及所述第二介质层903。所述硅通孔结构910内填充的导电材料可为金属 及其合金导电材料，例如铜、钨及其合金，或者所述硅通孔结构910内填充的 导电材料可为半导体导电材料，例如多晶硅。进一步，所述硅通孔结构910内 形成的导电层可为多层结构，例如绝缘层、阻挡层、铜种子层及铜层。
在该步骤中，形成所述硅通孔结构910的方法包括：
形成至少一通孔，所述通孔贯穿所述半导体基板900。形成所述通孔的方 法可为光刻及刻蚀工艺。
在所述通孔内填充导电材料，形成导电层，以形成所述硅通孔结构910。 填充所述导电材料，形成导电层的方法可为化学气相沉积工艺、物理气相沉积 工艺、原子层沉积工艺等。
请步骤S92及图10C，图案化所述半导体基板900的第一表面900A及第 二表面900B，形成位于所述第一表面900A的第一开口920A及位于所述第二 表面900B的第二开口930A。
在该步骤中，采用双面图案化的工艺在所述第一表面900A及第二表面 900B分别形成第一开口920A及第二开口930A。进一步，在本实施例中，对 第一介质层902及第二介质层903进行刻蚀，获得所述第一开口920A及第二 开口930A。
请参阅步骤S93及图10D，以所述第一开口920A及第二开口930A为窗 口，刻蚀所述半导体基板900，形成位于所述硅通孔结构910外围的第一空气 间隙920及第二空气间隙930，所述第一空气间隙920及第二空气间隙930沿 垂直所述半导体基板900的方向(如图10D中Y方向)延伸。
在本实施例中，所述第一空气间隙920贯穿所述第一介质层902及所述衬 底901，所述第二空气间隙930贯穿所述衬底901及所述第二介质层903，而 在本发明其他实施例中，所述第一空气间隙920贯穿所述第一介质层902，并 延伸至所述衬底901，而并未贯穿所述衬底901，所述第二空气间隙930贯穿 所述第二介质层903，并延伸至所述衬底901，而并未贯穿所述衬底901。
进一步，为了实现半导体结构与其他部件或者半导体结构之间的电连接， 所述制造方法进一步包括：在所述半导体基板的第一表面900A形成连接垫701 (如图7所示)，所述连接垫与所述硅通孔结构910电连接，进而能够实现半 导体结构与其他部件或者半导体结构之间的电连接。所述连接垫为导电结构， 其可垂直设置在所述硅通孔结构910的上方，也可在所述硅通孔结构910的上 方向侧面延伸，形成扇出结构。
进一步，本发明制备方法还包括如下步骤：以所述连接垫701为中间层， 将多个所述半导体结构堆叠设置，形成具有堆叠结构的半导体结构，如图7所 示，其中，相邻所述半导体结构的硅通孔结构通过所述连接垫电连接，在该步 骤中，可通过金属热压或者共晶键合形成所述具有堆叠结构的半导体结构。
本发明半导体结构的制备方法能够在硅通孔结构的外围形成两个空气间 隙，降低了硅通孔变形及寄生效应对半导体结构的影响，且第一空气间隙及第 二空气间隙的开口位于半导体基板的不同表面，制程简单，易于实现，且成本 低。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通 技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些 改进和润饰也应视为本发明的保护范围。

Claims (17)

1.一种半导体结构，其特征在于，包括：
半导体基板，具有相对设置的第一表面及第二表面；
硅通孔结构，贯穿所述半导体基板，所述硅通孔结构内填充有导电材料；
第一空气间隙，设置在所述硅通孔结构的外围，且沿垂直所述半导体基板的方向延伸，所述第一空气间隙具有第一开口，所述第一开口位于所述第一表面；
第二空气间隙，设置在所述硅通孔结构的外围，且沿垂直所述半导体基板的方向延伸，所述第二空气间隙具有第二开口，所述第二开口位于所述第二表面，所述第一空气间隙和所述第二空气间隙不连通。
2.根据权利要求1所述的半导体结构，其特征在于，在沿垂直所述半导体基板的方向上，所述第一空气间隙及所述第二空气间隙在所述半导体基板第一表面上的投影间隔设置。
3.根据权利要求1所述的半导体结构，其特征在于，在沿垂直所述半导体基板的方向上，所述第一空气间隙及所述第二空气间隙在所述半导体基板第一表面上的投影的端部相接。
4.根据权利要求1所述的半导体结构，其特征在于，在沿垂直所述半导体基板的方向上，所述第一空气间隙及所述第二空气间隙在所述半导体基板第一表面上的投影，以所述硅通孔结构在所述半导体基板第一表面上的投影所在的直线为轴对称设置。
5.根据权利要求1所述的半导体结构，其特征在于，所述第一空气间隙为多个，在沿垂直所述半导体基板的方向上，所述第一空气间隙在所述半导体基板第一表面的投影间隔设置。
6.根据权利要求1所述的半导体结构，其特征在于，所述第二空气间隙为多个，在沿垂直所述半导体基板的方向上，所述第二空气间隙在所述半导体基板第一表面的投影间隔设置。
7.根据权利要求1所述的半导体结构，其特征在于，所述第一空气间隙和所述第二空气间隙为多个，在沿垂直所述半导体基板的方向上，所述第一空气间隙在所述半导体基板第一表面的投影与所述第二空气间隙在所述半导体基板第一表面的投影交替设置。
8.根据权利要求1所述的半导体结构，其特征在于，在沿垂直所述半导体基板的方向上，所述第一空气间隙的长度与所述第二空气间隙的长度相等。
9.根据权利要求1所述的半导体结构，其特征在于，所述半导体基板包括：衬底，具有相对设置的第一表面及第二表面；
第一介质层，设置在所述衬底的第一表面，以作为所述半导体基板的第一表面，所述第一开口设置在所述第一介质层上，所述第一空气间隙贯穿所述第一介质层，并延伸至所述衬底；
第二介质层，设置在所述衬底的第二表面，以作为所述半导体基板的第二表面，所述第二开口设置在所述第二介质层上，所述第二空气间隙贯穿所述第二介质层，并延伸至所述衬底。
10.根据权利要求9所述的半导体结构，其特征在于，所述第一空气间隙贯穿所述衬底。
11.根据权利要求9所述的半导体结构，其特征在于，所述第二空气间隙贯穿所述衬底。
12.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构包括多个堆叠设置的半导体芯片，所述半导体芯片之间设置有至少一连接垫，相邻所述半导体芯片的硅通孔结构通过所述连接垫电连接。
13.一种半导体器件，其特征在于，包括多个如权利要求1至12任一项所述的半导体结构，且所述多个半导体结构通过所述各半导体结构包含的硅通孔结构电连接。
14.一种半导体结构的制造方法，其特征在于，包括：
提供半导体基板，所述半导体基板具有相对设置的第一表面及第二表面；
形成至少一硅通孔结构，所述硅通孔结构贯穿所述半导体基板，且所述硅通孔结构内填充有导电材料；
图案化所述半导体基板的第一表面及第二表面，形成位于所述第一表面的第一开口及位于所述第二表面的第二开口；
以所述第一开口及第二开口为窗口，刻蚀所述半导体基板，形成位于所述硅通孔结构外围的第一空气间隙及第二空气间隙，所述第一空气间隙及第二空气间隙沿垂直所述半导体基板的方向延伸，且所述第一空气间隙和所述第二空气间隙不连通。
15.根据权利要求14所述的半导体结构的制造方法，其特征在于，形成至少一硅通孔结构，所述硅通孔结构贯穿所述半导体基板，且所述硅通孔结构内填充有导电材料的步骤进一步包括：
形成至少一通孔，所述通孔贯穿所述半导体基板；
在所述通孔内填充导电材料，以形成所述硅通孔结构。
16.根据权利要求14所述的半导体结构的制造方法，其特征在于，所述半导体结构 的制造方法进一步包括：
在所述半导体基板的第一表面形成连接垫，所述连接垫与所述硅通孔结构电连接。
17.根据权利要求16所述的半导体结构的制造方法，其特征在于，所述半导体结构的制造方法进一步包括如下步骤：
以所述连接垫为中间层，将多个所述半导体结构堆叠设置，形成具有堆叠结构的半导体结构，其中，相邻所述半导体结构的硅通孔结构通过所述连接垫电连接。
CN202110371706.9A 2021-04-07 2021-04-07 半导体结构及其制造方法、半导体器件 Active CN113241335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110371706.9A CN113241335B (zh) 2021-04-07 2021-04-07 半导体结构及其制造方法、半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110371706.9A CN113241335B (zh) 2021-04-07 2021-04-07 半导体结构及其制造方法、半导体器件

Publications (2)

Publication Number Publication Date
CN113241335A CN113241335A (zh) 2021-08-10
CN113241335B true CN113241335B (zh) 2022-03-22

Family

ID=77131041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110371706.9A Active CN113241335B (zh) 2021-04-07 2021-04-07 半导体结构及其制造方法、半导体器件

Country Status (1)

Country Link
CN (1) CN113241335B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110119290A (ko) * 2010-04-27 2011-11-02 주식회사 하이닉스반도체 반도체 집적회로
CN102446886A (zh) * 2010-09-30 2012-05-09 中国科学院微电子研究所 3d集成电路结构及其形成方法
KR20140083737A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20140124176A (ko) * 2013-04-16 2014-10-24 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
CN107068653A (zh) * 2017-05-08 2017-08-18 合肥市华达半导体有限公司 一种半导体的测试结构
CN108896218A (zh) * 2018-07-13 2018-11-27 河南汇纳科技有限公司 一种压阻式压力传感器及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903431B2 (en) * 2003-05-28 2005-06-07 Intel Corporation Substrate method and apparatus
US8624394B2 (en) * 2011-12-07 2014-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated technology for partial air gap low K deposition
KR20140083744A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9312220B2 (en) * 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a low-K dielectric with pillar-type air-gaps

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110119290A (ko) * 2010-04-27 2011-11-02 주식회사 하이닉스반도체 반도체 집적회로
CN102446886A (zh) * 2010-09-30 2012-05-09 中国科学院微电子研究所 3d集成电路结构及其形成方法
KR20140083737A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20140124176A (ko) * 2013-04-16 2014-10-24 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
CN107068653A (zh) * 2017-05-08 2017-08-18 合肥市华达半导体有限公司 一种半导体的测试结构
CN108896218A (zh) * 2018-07-13 2018-11-27 河南汇纳科技有限公司 一种压阻式压力传感器及其制造方法

Also Published As

Publication number Publication date
CN113241335A (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
US9059167B2 (en) Structure and method for making crack stop for 3D integrated circuits
JP5377340B2 (ja) ダイ、スタック構造、及びシステム
US10438903B2 (en) Crack stop barrier and method of manufacturing thereof
KR101974198B1 (ko) 반도체 소자 및 그 제조 방법
TWI512896B (zh) 半導體晶粒及在基板穿孔上形成內連線結構的方法
TWI731782B (zh) 半導體結構及其形成方法
US8846452B2 (en) Semiconductor device package and methods of packaging thereof
KR20150012574A (ko) Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법
KR20150043933A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
KR20170011366A (ko) 반도체 칩 및 이를 가지는 반도체 패키지
CN110047911B (zh) 一种半导体晶圆、键合结构及其键合方法
US9214390B2 (en) Method for forming through-silicon via (TSV) with diffused isolation well
KR20130082315A (ko) 집적회로 소자
EP3048642B1 (en) Semiconductor package structure and method for forming the same
US20160286686A1 (en) Glass interposer with embedded thermoelectric devices
KR20220001956A (ko) 집적회로 소자 및 이를 포함하는 반도체 패키지
CN113241335B (zh) 半导体结构及其制造方法、半导体器件
KR102198344B1 (ko) 3 차원 적층 소자 제조 방법
CN111180344A (zh) 三维堆叠结构及制备方法
CN116075149A (zh) 半导体器件和包括半导体器件的半导体封装件
CN113611685A (zh) 半导体封装结构及其制备方法
CN112786583A (zh) 包括集成标准单元结构的集成电路
CN111162046A (zh) 三维堆叠结构及制备方法
US20240047552A1 (en) Structure and Method for Deep Trench Capacitor with Reduced Deformation
WO2024093025A1 (zh) 半导体互连结构及其形成方法、半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant