CN104867865A - 一种晶圆三维集成引线工艺 - Google Patents
一种晶圆三维集成引线工艺 Download PDFInfo
- Publication number
- CN104867865A CN104867865A CN201510148919.XA CN201510148919A CN104867865A CN 104867865 A CN104867865 A CN 104867865A CN 201510148919 A CN201510148919 A CN 201510148919A CN 104867865 A CN104867865 A CN 104867865A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- metal
- etching
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000008569 process Effects 0.000 title claims abstract description 17
- 230000010354 integration Effects 0.000 title abstract 5
- 239000002184 metal Substances 0.000 claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 238000004528 spin coating Methods 0.000 claims description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 239000002362 mulch Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 230000002829 reductive effect Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 91
- 239000012774 insulation material Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种晶圆三维集成引线工艺，通过采用将一第一晶圆与一第二晶圆以键合的方式集成在一起，然后减薄第二晶圆的硅衬底层，再通过三次刻蚀过程将PAD金属衬垫引出的方法，达到传统三维集成在保持芯片体积不变的情况下保持了芯片高性能，且减少了芯片之间的金属连接，减少发热、功耗、延迟，同时大幅度提高了功能模块之间的带宽，而且不需要特殊的package工艺就可以在晶圆级将PAD金属衬垫引出，达到了在三维集成的同时将PAD金属衬垫引出的目的，使晶圆三维集成在wafer level下实现的想法得以实现。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆三维集成引线工艺。
背景技术
随着电子设备及存储器朝着小型化和薄型化发展，对芯片的体积和厚度也有了更高的要求。晶圆的三维集成是一种有效减小芯片体积和厚度的方案，这种技术将两个或者多个功能相同或者不同的芯片通过键合集成在一起，这种集成在保持芯片体积的同时提高了芯片的性能；同时缩短了功能芯片之间的金属互联，使得发热、功耗、延迟大幅度减少；大幅度提高了功能模块之间的带宽，在保持现有技术节点的同时提高了芯片的性能。
但是，现有技术中晶圆三维集成的通常做法是在晶圆切割后的晶片封装级阶段将I/O金属衬垫PAD引出，无法在晶圆级阶段将I/O金属衬垫PAD制备和引出，所以我们面临一个如何在晶圆级阶段将I/O金属衬垫PAD引出又不影响芯片性能成为本领域研究人员面临的问题。
发明内容
为了实现上述目的，本申请披露了一种晶圆三维集成引线工艺，包括以下步骤：
步骤S1、将一第一晶圆与一第二晶圆通过第一晶圆BEOL层与第二晶圆BEOL层通过键合的方式键合在一起；
步骤S2、刻蚀第二晶圆硅衬底层背面，以形成与第二晶圆BEOL层其中一部分金属互连线对准的开口；
步骤S3、沉积一隔离层覆盖于第二晶圆硅衬底背面，且所述隔离层还覆盖所述开口的侧壁及其底部；
步骤S4、刻蚀覆盖所述开口的底部的隔离层和位于所述开口的底部与所述金属互连线之间的所述第二晶圆BEOL层部分，以形成与金属互连线接触的接触孔；
步骤S5、在所述隔离层上沉积一金属层，同时所述金属层还要附着于所述开口的底部及其侧壁并填充整个所述接触孔；
步骤S6、刻蚀所述金属层保留位于所述接触孔内的金属以及位于所述开口内的部分金属，以形成一个与所述金属互连线电性连接的PAD金属衬垫。
上述工艺中，刻蚀形成所述开口的步骤包括：
先利用研磨技术对第二晶圆硅衬底层背部实施减薄，然后在减薄的硅衬底层的背面旋涂一层光刻胶，以图案化的光刻胶作刻蚀掩膜，刻蚀第二晶圆硅衬底层的从光刻胶中暴露出来的区域形成所述开口，刻蚀终止于第二晶圆BEOL层上，使开口的深度与第二晶圆硅衬底层减薄后的深度相同。且刻蚀过程结束后，剥离残留的光刻胶。
上述工艺，其中，在所述减薄的硅衬底层的背面覆盖保护层后，再于所述保护层上旋涂所述光刻胶，并以图案化的光刻胶作刻蚀掩膜，依次刻蚀所述保护层和所述第二晶圆硅衬底层，以形成所述开口。
上述工艺，其中，所述保护层的材质为氧化物、氮化物或氮氧化物。
上述工艺，刻蚀形成所述开口，在刻蚀第二晶圆硅衬底层形成开口的步骤中，预设第二晶圆硅衬底层被刻蚀掉的区域与第二晶圆BEOL层的一部分金属互连线交叠，且第二晶圆硅衬底被刻蚀掉的部分是第二晶圆硅衬底层中的集成电路空白区(即该区域没有形成任何晶体管单元/晶胞(cell))。
上述工艺中，在刻蚀形成与第二晶圆BEOL层金属互连线接触的接触孔的步骤中，接触孔的横截面面积小于与接触孔接触的第二晶圆BEOL层金属互连线的宽度尺寸。其中，称视觉范围内较短两边间的距离(即较长边的长度)为金属互连线的宽度尺寸。
上述工艺中，制备接触孔的步骤包括：
旋涂一层光刻胶覆盖于隔离层之上，以图案化的光刻胶作刻蚀掩膜，刻蚀终止于金属互连线上且形成横截面尺寸小于开口横截面尺寸的接触孔，且刻蚀结束后剥离残留的光刻胶。
上述工艺，刻蚀形成PAD金属衬垫，具体步骤包括：
刻蚀前要旋涂一层光刻胶覆盖于所述沉积金属层之上，然后刻蚀金属层，仅仅将金属层位于所述接触孔内的部分保留但其他的金属层移除掉，刻蚀后，将残留的多余光刻胶除去
上述发明具有如下优点或者有益效果：
本发明公布的晶圆三维集成引线工艺工艺，通过采用将一第一晶圆与一第二晶圆键合在一起，然后通过研磨减薄第二晶圆的硅衬底层，通过刻蚀工艺于第二晶圆上形成将位于该第二晶圆中的金属互连线的部分表面予以暴露的接触孔，并于该接触孔中填充金属后形成将上述的金属互连线引出的PAD金属衬垫，以达到维持芯片体积不变的情况下，保持了芯片的高性能，且减少了芯片之间的金属连接，减少发热、功耗、延迟等，同时还能大幅度的提高功能模块之间的带宽，而且不需要特殊的封装(package)工艺就可以在晶圆级将PAD引出，达到了在三维集成的同时将PAD引出的目的，使晶圆三维集成在wafer level下实现的想法得以实现。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1-2是本发明优选的实施例中使用的第一晶圆和第二晶圆键合以及减薄过程晶圆结构示意图；
图3-6是本发明优选的实施例中集成晶圆刻蚀开口并覆盖一层绝缘材料过程晶圆结构示意图；
图7-9是本发明优选的实施例中打开第二晶圆金属上方薄膜过程晶圆结构示意图；
图10-11是本发明优选的实施例中金属沉积过程晶圆结构示意图；
图12是本发明实施例中制备的晶圆三维集成引线工艺的集成晶圆的结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
针对上述存在的问题，本发明公开一种晶圆三维集成引线工艺，可用于克服现有技术中晶圆三维集成方法无法在晶圆级阶段将I/O金属衬垫PAD制备和引出的缺陷，虽然可通过在晶圆切割后的晶片封装级阶段将I/O金属衬垫PAD引出，但其会大大影响芯片性能的问题；所以我们面临一个如何在晶圆级阶段将I/O金属衬垫PAD引出又不影响芯片性能的问题。
如图1-12所示，本实施例涉及一种晶圆三维集成引线工艺结构工艺的工艺，具体包括如下步骤：
步骤一、提供需要以堆叠式键合连接在一起的一个第一晶圆100和一个第二晶圆200，上述的第一晶圆100和第二晶圆200均可包括内设金属互连线的BEOL层(Back-End-Of-Line，简称BEOL，也即常规所言的后段制程层或互连多层)，和包括内设晶体管单元MOSFET Cell的硅衬底层，通常互联多层BEOL层含有多层金属互连线，硅衬底层中晶体管的各个电极都相应耦合连接到BEOL层内的与之对应的金属互连线上。
在图1中，第一晶圆100的BEOL层12的上表面裸露着设置好的一个或数个第一晶圆的金属衬垫121，注意第一晶圆100的BEOL层12内更多的金属衬垫并未在图中示意出，而第二晶圆200的BEOL层22裸露的上表面上则设置有一个或数个第二金属衬垫221，第二晶圆200的BEOL层22内则示范性的设置有一个或数个金属互连线222，注意第二晶圆200的BEOL层22内更多的金属互连线并未在图中示意出。
步骤二、在键合Bonding步骤中，将第一晶圆100和第二晶圆200的BEOL层以面对面的方式予以键合，体现在，翻转第一晶圆100、第二晶圆200两者中之一，例如翻转第二晶圆200后倒装贴合到第一晶圆100的BEOL层12上表面，藉此将第一晶圆100的BEOL层12上表面和第二晶圆200的BEOL层22上表面紧密贴合并键合，其中，当第一晶圆100和第二晶圆200完成键合时，每个第一晶圆金属衬垫121均与一个与其唯一对应的第二晶圆金属衬垫221重合并对接焊接，即形成如图1中所示的结构。
步骤三、将第一晶圆100和/或第二晶圆200进行研磨减薄，例如利用CMP法研磨第一晶圆100的硅衬底11的背面，或者研磨第二晶圆200的硅衬底21的背面，直至第一晶圆100和/或第二晶圆200减薄至符合预期的目标厚度。在图2中主要是以研磨第二晶圆200的硅衬底21的背面的范例进行描绘的。
步骤四、在图3中，旋涂一层光刻胶3或光致抗蚀剂层到减薄后的第二晶圆200的硅衬底21的背面，使用常规的光刻技术，曝光显影后，图案化的光刻胶3将形成有从掩模板上转移而来的开口图案或所开设的窗口，然后利用图案化的光刻胶3作为刻蚀掩模对第二晶圆200的硅衬底21予以刻蚀，参见图4所示，在硅衬底21刻蚀制备出开口21'a(或称之为沟槽)，之后剥离掉光刻胶3，形成如图5所示的结构。在刻蚀上述开口21'a的步骤当中应当满足一些预设条件，针对硅衬底21被刻蚀掉的用于形成该开口21'a的原始的预刻蚀区域21a而言，该刻蚀区域21a必须是电路空白区，也即区域21a没有形成任何晶体管单元/晶胞(cell)，避免因将预刻蚀区域21a腐蚀掉而损失部分晶体管导致该衬底上整个集成电路功能性损坏而失效。另外一方面在于，开口21'a的位置也需要符合一定的规则，如设定开口21'a对准打算导出至衬底21外部的金属互连线222。再者，开口21'a的深度应当等于硅衬底21减薄后的厚度。
作为一个优选的实施例，也可基于图2中所示结构的基础上，先于减薄后的硅衬底21上先制备一材质可选为氧化物、氮化物或氮氧化物等的保护层(图中未示出)，并基于该保护层的表面上继续制备上述的光刻胶3，并对该光刻胶3进行图案化处理后，以处理后的光刻胶为掩膜依次刻蚀该保护层和减薄后的硅衬底层21，并停止在第二晶圆BEOL介质层22上表面，以形成上述的开口21'a，后续的工艺步骤，本领域技术人员可根据上述实施例记载的内容进行适应性改善，即可获得工艺所需求的器件结构，故在此便不予累述。
步骤五、在图6中，沉积一个绝缘材料层4(或称之为隔离层)，典型的例如SiN，该绝缘材料层4覆盖在第二晶圆200的减薄后的硅衬底21的背面，并覆盖在开口21'a的侧壁和底部，但是制备绝缘材料层4的步骤中需要控制绝缘材料层4的厚度，防止其完全将开口21'a填充满。
步骤六、在图7～8中，再次旋涂光刻胶制备另一层光刻胶层30，使得绝缘材料层4被光刻胶层30覆盖住，同时光刻胶层30也覆盖在开口21'a之上。仍然使用常规的光刻技术，曝光显影后，图案化的光刻胶30将形成从掩模板上转移而来的开口图案，然后利用光刻胶30作为刻蚀掩膜，对开口21'a底部的绝缘材料层4实施刻蚀，以及还对BEOL层22位于金属互连线222和开口21'a底部之间的部分实施刻蚀，刻蚀终止在金属互连线222上，形成暴露出金属互连线222局部表面的接触孔50。可以获悉，接触孔50被制备形成在开口21'a底部和金属互连线222之间的含有绝缘材料层4、BEOL层22两者叠层中，接触孔50贯穿绝缘材料层4，和贯穿BEOL层22位于金属互连线222和开口21'a底部之间的部分，之后再剥离掉光刻胶30，如图9所示。
步骤七、在图10中，沉积一个金属层5，覆盖在绝缘材料层4之上，金属层5还附着在开口21'a底部和侧壁，以及金属层5还要填充接触孔50，使金属层5欧姆接触金属互连线222。注意，沉积过程中，开口21'a中金属层的厚度要低于沉积金属后第二晶圆硅衬底层及其表面附着的绝缘材料4和沉积金属5的总厚度。
步骤八、在图11中，制备光刻胶层31覆盖在金属层5之上，再次利用光刻技术，曝光显影后保留光刻胶层31的一部分预留区，设定在金属层5的位于开口21'a内的金属区域51之上，然后利用光刻胶层31的该预留区作为刻蚀掩膜，对金属层5暴露出的区域实施刻蚀，最终仅仅保留金属层5位于开口21'a内的金属区域51，作为I/O金属衬垫PAD。其后，光刻胶层31设于金属区域51之上的前述预留区被剥离掉。I/O金属衬垫PAD可直接作为引线键合工艺的引线键合点。
综上所述，本实施例中一种晶圆三维集成引线工艺，通过采用将一第一晶圆与一第二晶圆键合在一起，然后通过研磨减薄第二晶圆的硅衬底层，通过刻蚀工艺于第二晶圆上形成将位于该第二晶圆中的金属互连线的部分表面予以暴露的接触孔，并于该接触孔中填充金属后形成将上述的金属互连线引出的PAD金属衬垫，以达到维持芯片体积不变的情况下，保持了芯片的高性能，且减少了芯片之间的金属连接，减少发热、功耗、延迟等，同时还能大幅度的提高功能模块之间的带宽，而且不需要特殊的封装(package)工艺就可以在晶圆级将PAD引出，达到了在三维集成的同时将PAD引出的目的，使晶圆三维集成在wafer level下实现的想法得以实现。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种晶圆三维集成引线工艺，其特征在于，包括以下步骤：
步骤S1、将一第一晶圆与一第二晶圆通过第一晶圆BEOL层与第二晶圆BEOL层通过键合的方式键合在一起；
步骤S2、刻蚀第二晶圆硅衬底层背面，以形成与第二晶圆BEOL层其中一部分金属互连线对准的开口；
步骤S3、沉积一隔离层覆盖于第二晶圆硅衬底背面，且所述隔离层还覆盖所述开口的侧壁及其底部；
步骤S4、刻蚀覆盖所述开口的底部的隔离层和位于所述开口的底部与所述金属互连线之间的所述第二晶圆BEOL层部分，以形成与金属互连线接触的接触孔；
步骤S5、在所述隔离层上沉积一金属层，同时所述金属层还要附着于所述开口的底部及其侧壁并填充整个所述接触孔；
步骤S6、刻蚀所述金属层保留位于所述接触孔内的金属以及位于所述开口内的部分金属，以形成一个与所述金属互连线电性连接的PAD金属衬垫。
2.如权利要求1所述的工艺，其特征在于，形成所述开口的步骤包括：
先利用研磨技术对第二晶圆硅衬底层背部实施减薄，然后在减薄的硅衬底层的背面旋涂一层光刻胶，以图案化的光刻胶作刻蚀掩膜，刻蚀第二晶圆硅衬底层的从光刻胶中暴露出来的区域形成所述开口，且刻蚀过程结束后，剥离残留的光刻胶。
3.如权利要求2所述工艺，其特征在于，在所述减薄的硅衬底层的背面覆盖保护层后，再于所述保护层上旋涂所述光刻胶，并以图案化的光刻胶作刻蚀掩膜，依次刻蚀所述保护层和所述第二晶圆硅衬底层，以形成所述开口。
4.如权利要求3所述的工艺，其特征在于，所述保护层材质为氧化物、氮化物或氮氧化物。
5.如权利要求1所述的工艺，其特征在于，刻蚀第二晶圆硅衬底层形成其中的开口的步骤中，刻蚀终止于第二晶圆BEOL层上，使开口的深度与第二晶圆硅衬底层减薄后的深度相同。
6.如权利要求1所述的工艺，其特征在于，在刻蚀第二晶圆硅衬底层形成开口的步骤中，预设第二晶圆硅衬底层被刻蚀掉的区域与第二晶圆BEOL层的一部分金属互连线交叠，且第二晶圆硅衬底被刻蚀掉的部分是第二晶圆硅衬底层中的集成电路空白区。
7.如权利要求1所述的工艺，其特征在于，在刻蚀形成与第二晶圆BEOL层金属互连线接触的接触孔的步骤中，接触孔的横截面面积小于与接触孔接触的第二晶圆BEOL层金属互连线的宽度尺寸。
8.如权利要求1所述的工艺，其特征在于，制备接触孔的步骤包括：
旋涂一层光刻胶覆盖于隔离层之上，以图案化的光刻胶作刻蚀掩膜，刻蚀终止于金属互连线上且形成横截面尺寸小于开口横截面尺寸的接触孔，且刻蚀结束后剥离残留的光刻胶。
9.如权利要求1所述的工艺，其特征在于，刻蚀形成PAD金属衬垫，具体步骤包括：
刻蚀前要旋涂一层光刻胶覆盖于所述沉积金属层之上，然后刻蚀金属层，仅仅将金属层位于所述接触孔内的部分保留但其他的金属层移除掉，刻蚀后，将残留的多余光刻胶除去。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510148919.XA CN104867865B (zh) | 2015-03-31 | 2015-03-31 | 一种晶圆三维集成引线工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510148919.XA CN104867865B (zh) | 2015-03-31 | 2015-03-31 | 一种晶圆三维集成引线工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104867865A true CN104867865A (zh) | 2015-08-26 |
| CN104867865B CN104867865B (zh) | 2018-08-03 |
Family
ID=53913613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510148919.XA Active CN104867865B (zh) | 2015-03-31 | 2015-03-31 | 一种晶圆三维集成引线工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104867865B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731783A (zh) * | 2017-11-15 | 2018-02-23 | 武汉新芯集成电路制造有限公司 | 一种键合晶圆及其工艺 |
| CN110223922A (zh) * | 2019-06-10 | 2019-09-10 | 武汉新芯集成电路制造有限公司 | 一种晶圆结构及其制造方法、芯片结构 |
| CN110767605A (zh) * | 2019-11-04 | 2020-02-07 | 武汉新芯集成电路制造有限公司 | 一种金属衬垫的形成方法 |
| CN111599793A (zh) * | 2020-05-25 | 2020-08-28 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN112180231A (zh) * | 2020-09-01 | 2021-01-05 | 长江存储科技有限责任公司 | 一种晶圆的失效分析方法 |
| CN112397380A (zh) * | 2019-08-16 | 2021-02-23 | 珠海格力电器股份有限公司 | 功率半导体器件及其制作工艺 |
| CN117254345A (zh) * | 2023-11-16 | 2023-12-19 | 湖北九峰山实验室 | 一种模块化的硅基异质光电集成架构及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771058A (zh) * | 2008-12-29 | 2010-07-07 | 东部高科股份有限公司 | 背面照明图像传感器及其制造方法 |
| CN104253139A (zh) * | 2014-09-30 | 2014-12-31 | 武汉新芯集成电路制造有限公司 | 一种图像传感器制备工艺 |
| CN104362161A (zh) * | 2014-09-30 | 2015-02-18 | 武汉新芯集成电路制造有限公司 | 一种图像传感器制备工艺 |
| CN104377164A (zh) * | 2014-09-28 | 2015-02-25 | 武汉新芯集成电路制造有限公司 | 一种晶圆跨硅穿孔互连工艺 |
-
2015
- 2015-03-31 CN CN201510148919.XA patent/CN104867865B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771058A (zh) * | 2008-12-29 | 2010-07-07 | 东部高科股份有限公司 | 背面照明图像传感器及其制造方法 |
| CN104377164A (zh) * | 2014-09-28 | 2015-02-25 | 武汉新芯集成电路制造有限公司 | 一种晶圆跨硅穿孔互连工艺 |
| CN104253139A (zh) * | 2014-09-30 | 2014-12-31 | 武汉新芯集成电路制造有限公司 | 一种图像传感器制备工艺 |
| CN104362161A (zh) * | 2014-09-30 | 2015-02-18 | 武汉新芯集成电路制造有限公司 | 一种图像传感器制备工艺 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731783A (zh) * | 2017-11-15 | 2018-02-23 | 武汉新芯集成电路制造有限公司 | 一种键合晶圆及其工艺 |
| CN110223922A (zh) * | 2019-06-10 | 2019-09-10 | 武汉新芯集成电路制造有限公司 | 一种晶圆结构及其制造方法、芯片结构 |
| US11164834B2 (en) | 2019-06-10 | 2021-11-02 | Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. | Wafer structure and method for manufacturing the same, and chip structure |
| CN112397380A (zh) * | 2019-08-16 | 2021-02-23 | 珠海格力电器股份有限公司 | 功率半导体器件及其制作工艺 |
| CN110767605A (zh) * | 2019-11-04 | 2020-02-07 | 武汉新芯集成电路制造有限公司 | 一种金属衬垫的形成方法 |
| CN110767605B (zh) * | 2019-11-04 | 2022-10-18 | 武汉新芯集成电路制造有限公司 | 一种金属衬垫的形成方法 |
| CN111599793A (zh) * | 2020-05-25 | 2020-08-28 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN111599793B (zh) * | 2020-05-25 | 2021-06-25 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN112180231A (zh) * | 2020-09-01 | 2021-01-05 | 长江存储科技有限责任公司 | 一种晶圆的失效分析方法 |
| CN112180231B (zh) * | 2020-09-01 | 2021-09-14 | 长江存储科技有限责任公司 | 一种晶圆的失效分析方法 |
| CN117254345A (zh) * | 2023-11-16 | 2023-12-19 | 湖北九峰山实验室 | 一种模块化的硅基异质光电集成架构及方法 |
| CN117254345B (zh) * | 2023-11-16 | 2024-05-03 | 湖北九峰山实验室 | 一种模块化的硅基异质光电集成架构及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104867865B (zh) | 2018-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104867865A (zh) | 一种晶圆三维集成引线工艺 | |
| CN102290425B (zh) | 具有三维层叠结构的半导体器件的制造方法 | |
| CN104377164A (zh) | 一种晶圆跨硅穿孔互连工艺 | |
| US8053353B2 (en) | Method of making connections in a back-lit circuit | |
| TWI397972B (zh) | Semiconductor device manufacturing method | |
| CN104319258B (zh) | 一种硅穿孔工艺 | |
| US10424508B2 (en) | Interconnection structure having a via structure and fabrication thereof | |
| CN103943641B (zh) | 半导体晶片封装体及其制造方法 | |
| KR20150066592A (ko) | 희생 플러그들을 갖는 기판 관통 비아들을 형성하는 것과 관련된 디바이스들, 시스템들, 및 방법들 | |
| US11107794B2 (en) | Multi-wafer stack structure and forming method thereof | |
| US10784163B2 (en) | Multi-wafer stacking structure and fabrication method thereof | |
| CN112567514B (zh) | 存储器结构及其形成方法 | |
| US20210043593A1 (en) | Isolation structure for bond pad structure | |
| US20220115345A1 (en) | Bond pad structure with reduced step height and increased electrical isolation | |
| US20160233185A1 (en) | Power Semiconductor Device with a Double Metal Contact and Related Method | |
| CN103489802A (zh) | 芯片封装结构及形成方法 | |
| JP4847072B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| CN102024785A (zh) | 半导体元件 | |
| CN104733398A (zh) | 一种晶圆三维集成引线工艺 | |
| CN102324427A (zh) | 一种金属薄膜电阻结构及其制造方法 | |
| CN104332455A (zh) | 一种基于硅通孔的片上半导体器件结构及其制备方法 | |
| US20090206477A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN103081090A (zh) | 应用牺牲材料在半导体结构中形成穿过晶片互连的方法及通过该方法形成的半导体结构 | |
| CN104332464A (zh) | 一种功率器件与控制器件的集成工艺 | |
| JP2012182239A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |