CN102324427A - 一种金属薄膜电阻结构及其制造方法 - Google Patents

一种金属薄膜电阻结构及其制造方法 Download PDF

Info

Publication number
CN102324427A
CN102324427A CN201110321426A CN201110321426A CN102324427A CN 102324427 A CN102324427 A CN 102324427A CN 201110321426 A CN201110321426 A CN 201110321426A CN 201110321426 A CN201110321426 A CN 201110321426A CN 102324427 A CN102324427 A CN 102324427A
Authority
CN
China
Prior art keywords
thin film
film resistor
metal thin
layer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110321426A
Other languages
English (en)
Other versions
CN102324427B (zh
Inventor
左青云
康晓旭
曾少海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201110321426.3A priority Critical patent/CN102324427B/zh
Publication of CN102324427A publication Critical patent/CN102324427A/zh
Priority to PCT/CN2012/070938 priority patent/WO2013056523A1/en
Priority to US13/884,970 priority patent/US9368565B2/en
Application granted granted Critical
Publication of CN102324427B publication Critical patent/CN102324427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种金属薄膜电阻结构及其制造方法，其增加一张光刻掩模板便可形成金属薄膜电阻结构，其中，金属薄膜电阻与下层金属铜互连线连接，防止了现有技术在形成上层金属铜互连线时会对金属薄膜电阻造成刻蚀损伤的问题，从而提高了所形成的金属薄膜电阻的可靠性。

Description

一种金属薄膜电阻结构及其制造方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种金属薄膜电阻结构及其制造方法。
背景技术
集成电路沿着摩尔定律发展，对器件和系统性能的要求越来越高，将无源器件和有源器件集成在同一块芯片上也变得越来越重要。随着SOC、RF等电路的发展，高集成度、高精度和高可靠性的无源器件——电阻已经得到了众多设计公司和芯片制造商的关注。
在芯片上集成的电阻大致包括隐埋层电阻、阱电阻、多晶硅电阻和金属薄膜电阻。其中，金属薄膜电阻可以集成在后道制程中，不会额外地增加芯片面积，从而降低成本。另外，金属薄膜电阻的电阻温度系数(TCR)小，因此受到温度的影响变小，能够为电路在不同温度环境下提供高稳定性的电阻值。现有技术中，制造金属薄膜电阻一般可以采用增加两张光刻掩模板方案和增加一张光刻掩模板方案。
请参考图1，其为现有技术采用两张光刻掩模板形成金属薄膜电阻结构的剖面示意图。形成如图1所示的金属薄膜电阻结构10的主要工艺步骤包括：首先，提供绝缘层100，所述绝缘层100中形成有下层金属铜互连线110；其次，在所述下层金属铜互连线110和绝缘层100上形成扩散阻挡层120，以保护和阻挡下层金属铜互连线110中的铜扩散；接着，采用第一光刻掩模板光刻刻蚀所述扩散阻挡层120，暴露出部分金属铜互连线110；然后，在所述扩散阻挡层120和暴露出的部分金属铜互连线110上形成金属薄膜层；接着，采用第二光刻掩模板光刻并刻蚀所述金属薄膜层，形成金属薄膜电阻130。当然，在其后续工艺中，还包括继续形成上层金属铜互连线。采用该工艺方案可以很好的控制金属薄膜电阻的尺寸和图形，但其缺点是需要额外增加两张光刻掩模板，大大增加了制造成本。
为此，现有技术又提出了一种采用一张光刻掩模板的方案，请参考图2，其为现有技术采用一张光刻掩模板形成金属薄膜电阻结构的剖面示意图。形成如图2所示的金属薄膜电阻结构20的主要工艺步骤包括：首先，提供绝缘层200，所述绝缘层200中形成有下层金属铜互连线210；其次，在所述下层金属铜互连线210和绝缘层200上形成扩散阻挡层220，以保护和阻挡下层金属铜互连线210中的铜扩散；接着，在所述扩散阻挡层220上形成金属薄膜层；采用一光刻掩模板光刻并刻蚀所述金属薄膜层，形成金属薄膜电阻230。当然，在其后续工艺中，还包括形成金属层间介质层(IMD)240以及在所述金属层间介质层240中形成上层金属铜互连线250，所述上层金属铜互连线250与所述金属薄膜电阻230连接。
该第二种方案只需要额外增加一张光刻掩模板即可将金属薄膜电阻230集成到后端制程中，大大降低了制造成本。但是，由于该方案中金属薄膜电阻230的电连接是通过上层金属铜互连线250完成的，因此在刻蚀上层金属铜互连线250的通孔图形时，由于需要过刻蚀会对金属薄膜电阻230造成损伤，甚至是将连接处的金属薄膜电阻230完全刻蚀完，导致金属薄膜电阻230的工艺波动很大，影响金属薄膜电阻230的性能；同时，由于过刻蚀的问题，需要保持金属薄膜电阻230具有一定的厚度，因此方块电阻值很难做得很大，很难满足在一些模拟以及射频电路中大电阻(如大于1000Ω/方块)的需求，限制了采用该方案制造的金属薄膜电阻的发展和应用。
发明内容
本发明的目的在于提供一种金属薄膜电阻结构及其制造方法，以解决现有的增加一张光刻掩模板形成金属薄膜电阻结构的工艺中，金属薄膜电阻易于损伤的问题。
为解决上述技术问题，本发明提供一种金属薄膜电阻结构，包括：绝缘层，所述绝缘层中形成有下层金属铜互连线；盖帽层，所述盖帽层位于所述绝缘层及下层金属铜互连线上，所述盖帽层上形成有窗口，所述窗口露出部分绝缘层及部分下层金属铜互连线的顶壁；金属薄膜电阻，所述金属薄膜电阻位于所述窗口中。
可选的，在所述的金属薄膜电阻结构中，所述窗口的高度大于所述金属薄膜电阻的厚度。
可选的，在所述的金属薄膜电阻结构中，所述盖帽层包括在所述绝缘层和下层金属铜互连线上依次形成的扩散阻挡层和加厚层。
可选的，在所述的金属薄膜电阻结构中，所述扩散阻挡层的材料为氮化硅或者碳化硅，所述扩散阻挡层的厚度为150埃～700埃。
可选的，在所述的金属薄膜电阻结构中，所述加厚层的材料为低K介质，所述加厚层的厚度为100埃～2000埃。
可选的，在所述的金属薄膜电阻结构中，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
可选的，在所述的金属薄膜电阻结构中，还包括工艺工艺保护层，所述工艺保护层位于所述金属薄膜电阻上。
可选的，在所述的金属薄膜电阻结构中，所述工艺保护层的材料为低K介质。
本发明还提供一种金属薄膜电阻结构的制造方法，包括：步骤10：提供绝缘层，所述绝缘层中形成有下层金属铜互连线；步骤20：在所述绝缘层和下层金属铜互连线上形成盖帽层；步骤30：采用一光刻掩模板光刻并刻蚀所述盖帽层形成窗口，在所述窗口中露出部分下层金属铜互连线及部分绝缘层；步骤40：在剩余的盖帽层上及所述窗口中形成金属薄膜层；步骤50：对所述金属薄膜层进行化学机械研磨工艺，在所述窗口中形成金属薄膜电阻。
可选的，在所述的金属薄膜电阻结构的制造方法中，所述窗口的高度大于所述金属薄膜层的厚度。
可选的，在所述的金属薄膜电阻结构的制造方法中，在步骤40之后，还包括步骤41：在所述金属薄膜层上形成工艺保护层。
可选的，在所述的金属薄膜电阻结构的制造方法中，在所述步骤50中还包括：对所述工艺保护层进行化学机械研磨工艺。
可选的，在所述的金属薄膜电阻结构的制造方法中，所述盖帽层包括在所述绝缘层和下层金属铜互连线上依次形成的扩散阻挡层和加厚层。
可选的，在所述的金属薄膜电阻结构的制造方法中，所述扩散阻挡层的材料为氮化硅或者碳化硅，所述扩散阻挡层的厚度为150埃～700埃。
可选的，在所述的金属薄膜电阻结构的制造方法中，所述加厚层的材料为低K介质，所述加厚层的厚度为100埃～2000埃。
可选的，在所述的金属薄膜电阻结构的制造方法中，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
本发明还提供一种金属薄膜电阻结构，包括：绝缘层，所述绝缘层中形成有下层金属铜互连线；盖帽层，所述盖帽层位于所述绝缘层及下层金属铜互连线上；窗口，所述窗口贯穿所述盖帽层至一定深度的所述绝缘层，并露出部分下层金属铜互连线的侧壁；金属薄膜电阻，所述金属薄膜电阻位于所述窗口中。
可选的，在所述的金属薄膜电阻结构中，所述窗口的高度大于所述金属薄膜电阻的厚度。
可选的，在所述的金属薄膜电阻结构中，所述盖帽层是在所述绝缘层和下层金属铜互连线上形成的扩散阻挡层。
可选的，在所述的金属薄膜电阻结构中，所述扩散阻挡层的材料为氮化硅或者碳化硅，所述扩散阻挡层的厚度为150埃～700埃。
可选的，在所述的金属薄膜电阻结构中，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
可选的，在所述的金属薄膜电阻结构中，还包括工艺工艺保护层，所述工艺保护层位于所述金属薄膜电阻上。
可选的，在所述的金属薄膜电阻结构中，所述工艺保护层的材料为低K介质。
本发明还提供一种金属薄膜电阻结构的制造方法，包括：步骤10：提供绝缘层，所述绝缘层中形成有下层金属铜互连线；步骤20：在所述绝缘层和下层金属铜互连线上形成盖帽层；步骤30：采用一光刻掩模板光刻并刻蚀所述盖帽层及绝缘层形成窗口，在所述窗口中露出部分下层金属铜互连线及部分绝缘层；步骤40：在剩余的盖帽层上及所述窗口中形成金属薄膜层；步骤50：对所述金属薄膜层进行化学机械研磨工艺，在所述窗口中形成金属薄膜电阻。
可选的，在所述的金属薄膜电阻结构的制造方法中，所述窗口的高度大于所述金属薄膜层的厚度。
可选的，在所述的金属薄膜电阻结构的制造方法中，在步骤40之后，还包括步骤41：在所述金属薄膜层上形成工艺保护层。
可选的，在所述的金属薄膜电阻结构的制造方法中，在所述步骤50中还包括：对所述工艺保护层进行化学机械研磨工艺。
可选的，在所述的金属薄膜电阻结构的制造方法中，所述盖帽层是在所述绝缘层和下层金属铜互连线上形成的扩散阻挡层。
可选的，在所述的金属薄膜电阻结构的制造方法中，所述扩散阻挡层的材料为氮化硅或者碳化硅，所述扩散阻挡层的厚度为150埃～700埃。
可选的，在所述的金属薄膜电阻结构的制造方法中，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
本发明还提供一种金属薄膜电阻结构，包括：绝缘层，所述绝缘层中形成有下层金属铜互连线；金属薄膜电阻，所述金属薄膜电阻位于所述绝缘层及下层金属铜互连线上，并覆盖所述下层金属铜互连线。
可选的，在所述的金属薄膜电阻结构中，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
本发明还提供一种金属薄膜电阻结构的制造方法，包括：步骤10：提供绝缘层，所述绝缘层中形成有下层金属铜互连线；步骤20：在所述绝缘层及下层金属铜互连线上形成金属薄膜层；步骤30：采用一光刻掩模板光刻并刻蚀所述金属薄膜层，形成金属薄膜电阻，所述金属薄膜电阻覆盖所述下层金属铜互连线。
可选的，所述的金属薄膜电阻结构的制造方法中，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
在本发明提供的金属薄膜电阻结构及其制造方法中，增加一张光刻掩模板便可形成金属薄膜电阻结构，其中，金属薄膜电阻与下层金属铜互连线连接，防止了现有技术在形成上层金属铜互连线时会对金属薄膜电阻造成刻蚀损伤的问题，从而提高了所形成的金属薄膜电阻的可靠性。
附图说明
图1是现有技术采用两张光刻掩模板形成金属薄膜电阻结构的剖面示意图；
图2是现有技术采用一张光刻掩模板形成金属薄膜电阻结构的剖面示意图；
图3a～3f是本发明实施例一的金属薄膜电阻结构的制造方法的剖面示意图；
图4a～4b是本发明实施例一的金属薄膜电阻的俯视示意图；
图5a～5f是本发明实施例二的金属薄膜电阻结构的制造方法的剖面示意图；
图6a～6c是本发明实施例三的金属薄膜电阻结构的制造方法的剖面示意图；
图7是图6c所示的金属薄膜电阻结构的俯视示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的金属薄膜电阻结构及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
请参考图3a～3f，其为本发明实施例一的金属薄膜电阻结构的制造方法的剖面示意图。
如图3a所示，首先，提供绝缘层300，所述绝缘层300中形成有下层金属铜互连线310。所述绝缘层300的材料可以为SiO2、FSG(掺氟二氧化硅，SiOF)等低K介质材料。
如图3b所示，其次，在所述绝缘层300和下层金属铜互连线310上形成盖帽层320。在本实施例中，所述盖帽层320包括：扩散阻挡层321及加厚层322。通过所述扩散阻挡层321可阻挡下层金属铜互连线310中的铜扩散，其材料可以为氮化硅或者碳化硅，所述扩散阻挡层321的厚度可以为150埃～700埃。所述加厚层322的材料可以为SiO2、FSG等低K介质材料，其厚度可以为100埃～2000埃。通过所述加厚层322可以为后续工艺，特别是后续化学机械研磨工艺提供更大的工艺窗口。
如图3c所示，接着，采用一光刻掩模板光刻并刻蚀所述盖帽层320形成窗口330，在所述窗口330中露出部分下层金属铜互连线310及部分绝缘层300。在本实施例中，利用一张光刻掩模板对所述扩散阻挡层321及加厚层322进行光刻工艺，然后利用干法刻蚀工艺或者湿法刻蚀工艺刻蚀所述扩散阻挡层321及加厚层322，去除部分扩散阻挡层321及加厚层322，通过剩余的盖帽层320’形成窗口330，即剩余的扩散阻挡层321’、加厚层322’、暴露的部分下层金属铜互连线310及部分绝缘层300所围区域。在本实施例中，在所述窗口330中，露出了所述下层金属铜互连线310的部分上表面。所述窗口330的高度为扩散阻挡层321及加厚层322的厚度，在此，所述窗口330的高度为250埃～2700埃。
如图3d所示，然后，在剩余的盖帽层320’上及所述窗口330中形成金属薄膜层340。在本实施例中，可以采用物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺形成所述金属薄膜层340，所述金属薄膜层340的厚度可以为50埃～2000埃。所述金属薄膜层340的材料可以为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
如图3e所示，在本实施例中，在形成金属薄膜层340之后，还在所述金属薄膜层340上形成工艺保护层350。所述工艺保护层350的材料可以为SiO2、FSG等低K介质材料，其厚度可以为1000埃～2000埃。通过所述工艺保护层350可在后续通过化学机械研磨工艺形成金属薄膜电阻的过程中，保护金属薄膜电阻。
如图3f所示，接着，对所述工艺保护层350及金属薄膜层340进行化学机械研磨工艺，在所述窗口(即图3d的330)中形成金属薄膜电阻340’。所述金属薄膜电阻340’与所述下层金属铜互连线310连接。在本实施例中，在进行化学机械研磨的过程中，还可在所述窗口中，保留部分厚度的工艺保护层350’，以保护金属薄膜电阻340’，防止化学机械研磨工艺对金属薄膜电阻340’造成损伤，提高金属薄膜电阻340’的工艺可靠性。
请继续参考图3f，通过上述工艺步骤，可形成金属薄膜电阻结构30，包括：绝缘层300，所述绝缘层300中形成有下层金属铜互连线310；盖帽层320’，所述盖帽层320’位于所述绝缘层300及下层金属铜互连线310上，所述盖帽层320’上形成有窗口，所述窗口露出部分绝缘层300及部分下层金属铜互连线310；金属薄膜电阻340’，所述金属薄膜电阻340’位于所述窗口中。
请参考图4a～4b，其为本发明实施例一的金属薄膜电阻的俯视示意图。如图4a～4b所示，金属薄膜电阻包括两端部及中间部分，金属薄膜电阻的中间部分可以是直线状(如图4a所示)，也可以是一系列弯曲状(如图4b所示)以增大金属薄膜电阻的阻值，当然，也可以是其他不同形状，本申请对此不做限定。
实施例二
请参考图5a～5f，其为本发明实施例二的金属薄膜电阻结构的制造方法的剖面示意图。
如图5a所示，首先，提供绝缘层500，所述绝缘层500中形成有下层金属铜互连线510。所述绝缘层500的材料可以为SiO2、FSG等低K介质材料。
如图5b所示，其次，在所述绝缘层500和下层金属铜互连线510上形成盖帽层520。在本实施例中，所述盖帽层520为扩散阻挡层。通过所述扩散阻挡层可阻挡下层金属铜互连线510中的铜扩散，其材料可以为氮化硅或者碳化硅，所述扩散阻挡层的厚度可以为150埃～700埃。
如图5c所示，接着，采用一光刻掩模板光刻并刻蚀所述盖帽层520及绝缘层500形成窗口530，在所述窗口530中露出部分下层金属铜互连线510及部分绝缘层500。在本实施例中，利用一张光刻掩模板对所述盖帽层520及绝缘层500进行光刻工艺，然后利用干法刻蚀工艺或者湿法刻蚀工艺刻蚀所述盖帽层520及绝缘层500，去除部分盖帽层520及部分绝缘层500，通过剩余的盖帽层520’和绝缘层500’形成窗口530，即剩余的盖帽层520’、暴露的部分下层金属铜互连线510及部分绝缘层500’所围区域。在本实施例中，在所述窗口530中，露出了所述下层金属铜互连线510的部分侧表面。所述窗口530的高度为盖帽层520及刻蚀去除的部分绝缘层500的厚度。在本实施例中，刻蚀去除的部分绝缘层500的厚度与盖帽层520的厚度之和比图5d所示的金属薄膜电阻层540厚度至少大100埃。
如图5d所示，然后，在剩余的盖帽层520’上及所述窗口530中形成金属薄膜层540。在本实施例中，可以采用物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺形成所述金属薄膜层540，所述金属薄膜层540的厚度可以为50埃～2000埃。所述金属薄膜层540的材料可以为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
如图5e所示，在本实施例中，在形成金属薄膜层540之后，还在所述金属薄膜层540上形成工艺保护层550。所述工艺保护层550的材料可以为SiO2、FSG等低K介质材料，其厚度可以为1000埃～2000埃。通过所述工艺保护层550可在后续通过化学机械研磨工艺形成金属薄膜电阻的过程中，保护金属薄膜电阻。
如图5f所示，接着，对所述工艺保护层550及金属薄膜层540进行化学机械研磨工艺，在所述窗口(即图5d的530)中形成金属薄膜电阻540’。所述金属薄膜电阻540’与所述下层金属铜互连线510连接。在本实施例中，在进行化学机械研磨的过程中，化学机械研磨工艺停止与盖帽层520上，由于刻蚀去除的部分绝缘层500的厚度与盖帽层520的厚度之和比图5d所示的金属薄膜电阻层540厚度至少大100埃，因此在所述窗口中，保留了部分厚度的工艺保护层550’，以保护金属薄膜电阻540’，提高金属薄膜电阻540’的工艺可靠性。
请继续参考图5f，通过上述工艺步骤，可形成金属薄膜电阻结构50，包括：绝缘层500，所述绝缘层500中形成有下层金属铜互连线510；盖帽层520’，所述盖帽层520’位于所述绝缘层500及下层金属铜互连线510上；窗口(图5f中未示出)，所述窗口贯穿所述盖帽层520’至一定深度的所述绝缘层500，并露出部分下层金属铜互连线510；金属薄膜电阻540’，所述金属薄膜电阻540’位于所述窗口中。
实施例三
请参考图6a～6c，其为本发明实施例三的金属薄膜电阻结构的制造方法的剖面示意图。
如图6a所示，首先，提供绝缘层600，所述绝缘层600中形成有下层金属铜互连线610。所述绝缘层600的材料可以为SiO2、FSG等低K介质材料。
如图6b所示，接着，在所述绝缘层600及下层金属铜互连线610上形成金属薄膜层620。在本实施例中，可以采用物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺形成所述金属薄膜层620，所述金属薄膜层620的厚度可以为50埃～2000埃。所述金属薄膜层620的材料可以为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
如图6c所示，接着，采用一光刻掩模板光刻并刻蚀所述金属薄膜层620，形成金属薄膜电阻620’，所述金属薄膜电阻620’覆盖所述下层金属铜互连线610。
由于金属薄膜电阻620’的通过光刻及刻蚀所述金属薄膜层620形成，因此所述金属薄膜电阻620’的材料也为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种，而该几种材料具有阻挡铜扩散的作用，从而，当所述金属薄膜电阻620’覆盖所述下层金属铜互连线610时，可防止下层金属铜互连线610中的铜扩散。此外，所述金属薄膜电阻620’通过与下层金属铜互连线610连接而接入后端制程中，即在后续形成上层金属铜互连线中，便不需要过刻蚀以与金属薄膜电阻620’连接，从而可防止对金属薄膜电阻620’的损坏，提高工艺可靠性。
请参考图6c及图7，其中图7是图6c所示的金属薄膜电阻结构的俯视示意图，通过上述工艺步骤，可形成金属薄膜电阻结构60，包括：绝缘层600，所述绝缘层600中形成有下层金属铜互连线610；金属薄膜电阻620’，所述金属薄膜电阻620’位于所述绝缘层600及下层金属铜互连线610上，并覆盖所述下层金属铜互连线610。此外，在没有形成金属薄膜电阻区域的下层金属铜互连线上可选择形成或者不形成金属薄膜电阻层的覆盖层。
综上所述，在本发明提供的金属薄膜电阻结构及其制造方法中，增加一张光刻掩模板便可形成金属薄膜电阻结构，其中，金属薄膜电阻与下层金属铜互连线连接，防止了现有技术在形成上层金属铜互连线时会对金属薄膜电阻造成刻蚀损伤的问题，从而提高了所形成的金属薄膜电阻的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (34)

1.一种金属薄膜电阻结构，其特征在于，包括：
绝缘层，所述绝缘层中形成有下层金属铜互连线；
盖帽层，所述盖帽层位于所述绝缘层及下层金属铜互连线上，所述盖帽层上形成有窗口，所述窗口露出部分绝缘层及部分下层金属铜互连线的顶壁；
金属薄膜电阻，所述金属薄膜电阻位于所述窗口中。
2.如权利要求1所述的金属薄膜电阻结构，其特征在于，所述窗口的高度大于所述金属薄膜电阻的厚度。
3.如权利要求1或2所述的金属薄膜电阻结构，其特征在于，所述盖帽层包括在所述绝缘层和下层金属铜互连线上依次形成的扩散阻挡层和加厚层。
4.如权利要求3所述的金属薄膜电阻结构，其特征在于，所述扩散阻挡层的材料为氮化硅或者碳化硅，所述扩散阻挡层的厚度为150埃～700埃。
5.如权利要求3所述的金属薄膜电阻结构，其特征在于，所述加厚层的材料为低K介质，所述加厚层的厚度为100埃～2000埃。
6.如权利要求1或2所述的金属薄膜电阻结构，其特征在于，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
7.如权利要求1或2所述的金属薄膜电阻结构，其特征在于，还包括工艺工艺保护层，所述工艺保护层位于所述金属薄膜电阻上。
8.如权利要求7所述的金属薄膜电阻结构，其特征在于，所述工艺保护层的材料为低K介质。
9.一种金属薄膜电阻结构的制造方法，其特征在于，包括：
步骤10：提供绝缘层，所述绝缘层中形成有下层金属铜互连线；
步骤20：在所述绝缘层和下层金属铜互连线上形成盖帽层；
步骤30：采用一光刻掩模板光刻并刻蚀所述盖帽层形成窗口，在所述窗口中露出部分下层金属铜互连线及部分绝缘层；
步骤40：在剩余的盖帽层上及所述窗口中形成金属薄膜层；
步骤50：对所述金属薄膜层进行化学机械研磨工艺，在所述窗口中形成金属薄膜电阻。
10.如权利要求9所述的金属薄膜电阻结构的制造方法，其特征在于，所述窗口的高度大于所述金属薄膜层的厚度。
11.如权利要求9或10所述的金属薄膜电阻结构的制造方法，其特征在于，在步骤40之后，还包括步骤41：在所述金属薄膜层上形成工艺保护层。
12.如权利要求11所述的金属薄膜电阻结构的制造方法，其特征在于，在所述步骤50中还包括：对所述工艺保护层进行化学机械研磨工艺。
13.如权利要求9或10所述的金属薄膜电阻结构的制造方法，其特征在于，所述盖帽层包括在所述绝缘层和下层金属铜互连线上依次形成的扩散阻挡层和加厚层。
14.如权利要求13所述的金属薄膜电阻结构的制造方法，其特征在于，所述扩散阻挡层的材料为氮化硅或者碳化硅，所述扩散阻挡层的厚度为150埃～700埃。
15.如权利要求13所述的金属薄膜电阻结构的制造方法，其特征在于，所述加厚层的材料为低K介质，所述加厚层的厚度为100埃～2000埃。
16.如权利要求9或10所述的金属薄膜电阻结构的制造方法，其特征在于，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
17.一种金属薄膜电阻结构，其特征在于，包括：
绝缘层，所述绝缘层中形成有下层金属铜互连线；
盖帽层，所述盖帽层位于所述绝缘层及下层金属铜互连线上；
窗口，所述窗口贯穿所述盖帽层至一定深度的所述绝缘层，并露出部分下层金属铜互连线的侧壁；
金属薄膜电阻，所述金属薄膜电阻位于所述窗口中。
18.如权利要求17所述的金属薄膜电阻结构，其特征在于，所述窗口的高度大于所述金属薄膜电阻的厚度。
19.如权利要求17或18所述的金属薄膜电阻结构，其特征在于，所述盖帽层是在所述绝缘层和下层金属铜互连线上形成的扩散阻挡层。
20.如权利要求19所述的金属薄膜电阻结构，其特征在于，所述扩散阻挡层的材料为氮化硅或者碳化硅，所述扩散阻挡层的厚度为150埃～700埃。
21.如权利要求17或18所述的金属薄膜电阻结构，其特征在于，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
22.如权利要求17或18所述的金属薄膜电阻结构，其特征在于，还包括工艺工艺保护层，所述工艺保护层位于所述金属薄膜电阻上。
23.如权利要求22所述的金属薄膜电阻结构，其特征在于，所述工艺保护层的材料为低K介质。
24.一种金属薄膜电阻结构的制造方法，其特征在于，包括：
步骤10：提供绝缘层，所述绝缘层中形成有下层金属铜互连线；
步骤20：在所述绝缘层和下层金属铜互连线上形成盖帽层；
步骤30：采用一光刻掩模板光刻并刻蚀所述盖帽层及绝缘层形成窗口，在所述窗口中露出部分下层金属铜互连线及部分绝缘层；
步骤40：在剩余的盖帽层上及所述窗口中形成金属薄膜层；
步骤50：对所述金属薄膜层进行化学机械研磨工艺，在所述窗口中形成金属薄膜电阻。
25.如权利要求24所述的金属薄膜电阻结构的制造方法，其特征在于，所述窗口的高度大于所述金属薄膜层的厚度。
26.如权利要求24或25所述的金属薄膜电阻结构的制造方法，其特征在于，在步骤40之后，还包括步骤41：在所述金属薄膜层上形成工艺保护层。
27.如权利要求26所述的金属薄膜电阻结构的制造方法，其特征在于，在所述步骤50中还包括：对所述工艺保护层进行化学机械研磨工艺。
28.如权利要求24或25所述的金属薄膜电阻结构的制造方法，其特征在于，所述盖帽层是在所述绝缘层和下层金属铜互连线上形成的扩散阻挡层。
29.如权利要求28所述的金属薄膜电阻结构的制造方法，其特征在于，所述扩散阻挡层的材料为氮化硅或者碳化硅，所述扩散阻挡层的厚度为150埃～700埃。
30.如权利要求25或25所述的金属薄膜电阻结构的制造方法，其特征在于，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
31.一种金属薄膜电阻结构，其特征在于，包括：
绝缘层，所述绝缘层中形成有下层金属铜互连线；
金属薄膜电阻，所述金属薄膜电阻位于所述绝缘层及下层金属铜互连线上，并覆盖所述下层金属铜互连线。
32.如权利要求31所述的金属薄膜电阻结构，其特征在于，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
33.一种金属薄膜电阻结构的制造方法，其特征在于，包括：
步骤10：提供绝缘层，所述绝缘层中形成有下层金属铜互连线；
步骤20：在所述绝缘层及下层金属铜互连线上形成金属薄膜层；
步骤30：采用一光刻掩模板光刻并刻蚀所述金属薄膜层，形成金属薄膜电阻，所述金属薄膜电阻覆盖所述下层金属铜互连线。
34.如权利要求33所述的金属薄膜电阻结构的制造方法，其特征在于，所述金属薄膜电阻的材料为W、WNx、Ti、TiNx、Ta和TaNx中的一种或者几种。
CN201110321426.3A 2011-10-20 2011-10-20 一种金属薄膜电阻结构及其制造方法 Active CN102324427B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110321426.3A CN102324427B (zh) 2011-10-20 2011-10-20 一种金属薄膜电阻结构及其制造方法
PCT/CN2012/070938 WO2013056523A1 (en) 2011-10-20 2012-02-07 Metal film resistor structure and manufacturing method
US13/884,970 US9368565B2 (en) 2011-10-20 2012-02-07 Metal film resistor structure and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110321426.3A CN102324427B (zh) 2011-10-20 2011-10-20 一种金属薄膜电阻结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102324427A true CN102324427A (zh) 2012-01-18
CN102324427B CN102324427B (zh) 2016-03-16

Family

ID=45452135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110321426.3A Active CN102324427B (zh) 2011-10-20 2011-10-20 一种金属薄膜电阻结构及其制造方法

Country Status (3)

Country Link
US (1) US9368565B2 (zh)
CN (1) CN102324427B (zh)
WO (1) WO2013056523A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013056523A1 (en) * 2011-10-20 2013-04-25 Shanghai Ic R&D Center Co., Ltd. Metal film resistor structure and manufacturing method
CN106098684A (zh) * 2016-08-16 2016-11-09 武汉华星光电技术有限公司 一种静电防护电路
WO2018152900A1 (zh) * 2017-02-27 2018-08-30 武汉华星光电技术有限公司 一种goa驱动面板
CN111052425A (zh) * 2017-10-06 2020-04-21 微芯片技术股份有限公司 多晶硅-金属电介质中的镶嵌薄膜电阻器(tfr)及制造方法
CN111277240A (zh) * 2020-03-07 2020-06-12 中国电子科技集团公司第二十六研究所 一种薄膜体声波滤波器的膜层结构及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626695B (zh) * 2016-07-06 2018-06-11 欣興電子股份有限公司 封裝基板製作方法
US11626474B2 (en) * 2020-12-31 2023-04-11 Microchip Technology Incorporated Thin-film resistor (TFR) with improved contacts

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079552A (ko) * 2004-02-06 2005-08-10 매그나칩 반도체 유한회사 박막 저항기 제조 방법
US6943451B2 (en) * 2001-07-02 2005-09-13 International Business Machines Corporation Semiconductor devices containing a discontinuous cap layer and methods for forming same
US20050258513A1 (en) * 2004-05-24 2005-11-24 International Business Machines Corporation Thin-film resistor and method of manufacturing the same
US7291525B1 (en) * 2004-08-05 2007-11-06 National Semiconductor Corporation System and method for manufacturing thin film resistors using a trench and chemical mechanical polishing
US20090176367A1 (en) * 2008-01-08 2009-07-09 Heidi Baks OPTIMIZED SiCN CAPPING LAYER
US20100025852A1 (en) * 2006-12-22 2010-02-04 Makoto Ueki Semiconductor device and method for manufacturing the same
US20100308463A1 (en) * 2009-06-03 2010-12-09 Jengyi Yu Interfacial capping layers for interconnects

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737326B2 (en) * 2000-06-01 2004-05-18 Texas Instruments Incorporated Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect
US6534374B2 (en) * 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
US6734076B1 (en) * 2003-03-17 2004-05-11 Texas Instruments Incorporated Method for thin film resistor integration in dual damascene structure
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7323751B2 (en) * 2003-06-03 2008-01-29 Texas Instruments Incorporated Thin film resistor integration in a dual damascene structure
KR101087183B1 (ko) * 2004-11-03 2011-11-25 매그나칩 반도체 유한회사 반도체 소자의 박막 레지스터 형성방법
JP2011023652A (ja) * 2009-07-17 2011-02-03 Elpida Memory Inc 半導体記憶装置
US8314462B2 (en) * 2009-07-28 2012-11-20 Cree, Inc. Semiconductor devices including electrodes with integrated resistances
WO2011058947A1 (ja) * 2009-11-11 2011-05-19 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP2011181844A (ja) * 2010-03-03 2011-09-15 Elpida Memory Inc 電極構造体及びその製造方法、並びに半導体装置
US8796659B2 (en) * 2010-03-19 2014-08-05 Nec Corporation Variable resistance element, semiconductor device including variable resistance element, and methods for manufacturing variable resistance element and semiconductor device
WO2011135843A1 (ja) * 2010-04-28 2011-11-03 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
JP5794231B2 (ja) * 2010-06-16 2015-10-14 日本電気株式会社 半導体装置、および半導体装置の製造方法
CN102576709B (zh) * 2010-08-17 2015-03-04 松下电器产业株式会社 非易失性存储装置及其制造方法
US9082769B2 (en) * 2011-02-07 2015-07-14 Rohm Co., Ltd. Semiconductor device and fabrication method thereof
WO2012127861A1 (ja) * 2011-03-22 2012-09-27 パナソニック株式会社 不揮発性記憶装置の製造方法
CN102324427B (zh) * 2011-10-20 2016-03-16 上海集成电路研发中心有限公司 一种金属薄膜电阻结构及其制造方法
US9412883B2 (en) * 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
JP2013191807A (ja) * 2012-03-15 2013-09-26 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US9012293B2 (en) * 2013-01-10 2015-04-21 Globalfoundries Singapore Pte. Ltd. Sandwich damascene resistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943451B2 (en) * 2001-07-02 2005-09-13 International Business Machines Corporation Semiconductor devices containing a discontinuous cap layer and methods for forming same
KR20050079552A (ko) * 2004-02-06 2005-08-10 매그나칩 반도체 유한회사 박막 저항기 제조 방법
US20050258513A1 (en) * 2004-05-24 2005-11-24 International Business Machines Corporation Thin-film resistor and method of manufacturing the same
US7291525B1 (en) * 2004-08-05 2007-11-06 National Semiconductor Corporation System and method for manufacturing thin film resistors using a trench and chemical mechanical polishing
US20100025852A1 (en) * 2006-12-22 2010-02-04 Makoto Ueki Semiconductor device and method for manufacturing the same
US20090176367A1 (en) * 2008-01-08 2009-07-09 Heidi Baks OPTIMIZED SiCN CAPPING LAYER
US20100308463A1 (en) * 2009-06-03 2010-12-09 Jengyi Yu Interfacial capping layers for interconnects

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013056523A1 (en) * 2011-10-20 2013-04-25 Shanghai Ic R&D Center Co., Ltd. Metal film resistor structure and manufacturing method
CN106098684A (zh) * 2016-08-16 2016-11-09 武汉华星光电技术有限公司 一种静电防护电路
CN106098684B (zh) * 2016-08-16 2019-04-26 武汉华星光电技术有限公司 一种静电防护电路
WO2018152900A1 (zh) * 2017-02-27 2018-08-30 武汉华星光电技术有限公司 一种goa驱动面板
CN111052425A (zh) * 2017-10-06 2020-04-21 微芯片技术股份有限公司 多晶硅-金属电介质中的镶嵌薄膜电阻器(tfr)及制造方法
CN111052425B (zh) * 2017-10-06 2024-02-06 微芯片技术股份有限公司 多晶硅-金属电介质中的镶嵌薄膜电阻器(tfr)及制造方法
CN111277240A (zh) * 2020-03-07 2020-06-12 中国电子科技集团公司第二十六研究所 一种薄膜体声波滤波器的膜层结构及其制备方法
CN111277240B (zh) * 2020-03-07 2022-05-03 中国电子科技集团公司第二十六研究所 一种薄膜体声波滤波器的膜层结构及其制备方法

Also Published As

Publication number Publication date
CN102324427B (zh) 2016-03-16
US9368565B2 (en) 2016-06-14
WO2013056523A1 (en) 2013-04-25
US20140217550A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
CN102324427B (zh) 一种金属薄膜电阻结构及其制造方法
CN100388494C (zh) 半导体装置中的散热系统及方法
CN101345231B (zh) 半导体芯片器件及其制造方法和包括其的堆叠封装
KR102611982B1 (ko) 반도체 장치
US7838963B2 (en) Electrical fuse having a fully silicided fuselink and enhanced flux divergence
CN103378052B (zh) 半导体器件及其制造方法以及形成导电部件的方法
US6207560B1 (en) Method for manufacturing thin-film resistor
US20180130699A1 (en) Skip via structures
CN104867865A (zh) 一种晶圆三维集成引线工艺
CN103811310B (zh) 电阻结构及其形成方法
US10763324B2 (en) Systems and methods for forming a thin film resistor integrated in an integrated circuit device
US9691685B2 (en) Semiconductor devices and methods of manufacturing the same, and semiconductor packages including the semiconductor devices
CN102738064B (zh) 金属重分布层的制造方法
US20110180922A1 (en) Semiconductor chip, seal-ring structure and manufacturing process thereof
CN103730435B (zh) 半导体结构及其制造方法
CN103839817A (zh) 半导体器件及其制造方法
CN103187362B (zh) 具有空气间隙的双镶嵌大马士革结构器件的制作方法
US9570384B2 (en) Semiconductor device
CN103515308B (zh) 铜内连结构及其制造方法
CN111384081A (zh) 一种半导体元件及其制备方法
CN103337474B (zh) 半导体器件的制造方法
CN104377160A (zh) 金属内连线结构及其工艺
TWI236072B (en) Multilevel poly-Si tiling for semiconductor circuit manufacture
CN105575805A (zh) 半导体结构的制造方法
US20090273090A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant