CN102024785A - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN102024785A
CN102024785A CN2010105093343A CN201010509334A CN102024785A CN 102024785 A CN102024785 A CN 102024785A CN 2010105093343 A CN2010105093343 A CN 2010105093343A CN 201010509334 A CN201010509334 A CN 201010509334A CN 102024785 A CN102024785 A CN 102024785A
Authority
CN
China
Prior art keywords
guide hole
substrate
dielectric layer
semiconductor element
jettisonable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105093343A
Other languages
English (en)
Other versions
CN102024785B (zh
Inventor
余振华
邱文智
吴文进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102024785A publication Critical patent/CN102024785A/zh
Application granted granted Critical
Publication of CN102024785B publication Critical patent/CN102024785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体元件，该半导体元件包括：衬底，具有至少一个导孔；介电层，设置于该衬底和该至少一个导孔之上，其中该至少一个导孔内填充气体；以及多个导体，形成于该衬底的上表面上，且其中该介电层形成于所述多个导体之上，该至少一个导孔设置于两个相邻的所述导体之间，其中该至少一导孔与所述多个导体完全位于该衬底的上表面上。根据本发明，可较容易地以金属或介电材料填充导孔，且填充结果可靠，用于高深宽比导孔可得到较高元件密度；本发明可与现有工艺兼容且易于整合；本发明还可使内连线受到较低程度的RC延迟。

Description

半导体元件
本申请为申请日为2007年9月5日、申请号为200710149603.8、发明名称为“半导体元件及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及半导体元件，特别涉及半导体元件的导孔以及其类似结构的制造方法，该方法特别适用于制造非常窄且具有高的深宽比的导孔。
背景技术
一般而言，半导体元件为在半导体晶圆上制造的电子元件，并用以传送或操纵电子信号。半导体晶圆为半导体材料例如硅制成的薄片，在晶圆上可以制造大量的电子元件，这些元件互相连接而形成集成电路。为了提高效率，在每一片晶圆上通常会形成许多芯片，每个芯片可包含数百万个元件。当芯片制造完成后，将芯片分割并将每个独立的芯片封装，以安装至电子设备例如移动电话、个人电脑或是MP3播放器中。
在晶圆上制造电子元件包括一连串的工艺步骤，其中大部分或全部都已经自动化，通常这些步骤包含注入离子以赋予硅晶圆半导体特性，以及选择性地形成和除去绝缘及导电材料组成的交替层。当个别的元件或结构非常小时，开发各种特定的工艺以符合这些元件的制造需求。虽然目前可以制造非常小的元件，但是微型及节能电子设备的需求会促使生产更小且同时更有性能的元件，因此需要不断创新的制造技术。
提供电子元件形成的晶圆表面有时称为衬底，在半导体衬底上可形成各种半导体结构。图1为典型的半导体元件10的剖面图，值得注意的是，在此所使用的名词“元件(device)”为一般的名词，指的是特定功能的元件、元件的一部分或元件的集合，换言之，在此所讨论的特定元件是通过其特色或所列举的特征以及通过上下文而定义的。名词“半导体元件”指的是应用在半导体上的元件，该名词本身并非针对特定元件或是特定性质。
在图1的半导体元件10中，第一晶体管11和第二晶体管16形成于衬底22的表面21上，除了栅极结构12之外，第一晶体管11还包括源极区14以及漏极区15，以定义沟道13。同样，晶体管16也包含栅极结构17以及定义沟道19的源极区18和漏极区20。在特定情况下，例如施加电荷至个别的栅极结构12和17上，可使得电流流过在个别的源极和漏极区之间定义出的沟道13和19，因此，晶体管可作为操纵电子信号的基本小开关。在图1的例子中，栅极结构12和17被隔离结构25分开，隔离结构25在沟槽24中形成，以避免两个晶体管的操作互相干扰，这种隔离结构有时称为浅沟槽隔离结构(shallow trench isolation，简称STI)，STI的形成可参照图2a至图2d。
图2a至图2d为半导体元件30依序在各个制造过程中的剖面图，在图2a中，所形成的缓冲氧化层34直接覆盖在衬底32上方，衬底可为硅，氧化层34可为二氧化硅。光致抗蚀剂层36直接在缓冲氧化层34上形成，其中的光致抗蚀剂为可图案化的材料，当其曝光时成分会改变，可形成预定结构的图案及开口。为了产生图案，通过具有图案的光掩模将光致抗蚀剂层选择性地曝光，被曝光的部分留下或用合适的溶剂冲走(视光致抗蚀剂种类而定)，留下的结构通常用以保护位于该结构下的区域，而让未受保护的区域被蚀刻。当不再需要光致抗蚀剂层时，用溶剂将残留的光致抗蚀剂结构除去，此工艺通常称为光刻蚀刻技术。
在此例中，先形成光致抗蚀剂结构43和44，然后在衬底32内蚀刻出凹陷38而形成隔离结构，并且在光致抗蚀剂结构和衬底之间设置氧化层34，其结构如图2b所示。当凹陷38形成之后，沉积氧化物材料40，在此例中，氧化物材料40填充凹陷38并覆盖半导体元件30周围的部分，其结构如图2c所示，氧化层40位于衬底32的凹陷38内的部分称为隔离结构39。为了完成工艺，需除去氧化层40的残留物，这例如通过化学机械研磨工艺(CMP)来达成，同时也一并除去光致抗蚀剂结构43和44，所得到的半导体元件30包含隔离结构39，其结构如图2d所示。
可用此方式形成许多类似的结构，例如图3所示的通常称为导孔的结构。图3为典型已填充的导孔结构50的剖面图，如同上述的凹陷38，导孔50是通过在衬底55内蚀刻出凹陷54，并以填充材料53填充而形成的。值得注意的是，填充材料53可以是介电材料例如二氧化硅或是低介电常数材料，并且通常可为导电材料例如铜。在图3的例子中，导孔凹陷54以导电性填充材料53加以填充，作为从衬底55的正面51到背面52的导体。
由图3可看出，填充材料53的一部分56稍微自背面52突出，使得其与接触垫或其他目标接触区域(图中未示)接触，例如与另一芯片上的接触区域接触。为了形成此结构，可先形成导孔凹陷54并予以填充，然后蚀刻背面52以暴露出填充材料53的突出部分56。值得注意的是，在图3的结构的应用中，导孔通常比图1的STI 25相对地长，这是因为其必须从衬底的一面延伸至另一面。导孔通常也不能太宽，因为可能必须将许多这样的结构设置在有限的区域内。深度(长度)比宽度的关系称为深宽比(aspect ratio)，参阅图3，导孔的长度为Lv，宽度为Wv，有时将深宽比Lv/Wv约大于5的导孔称为高深宽比(A/R)导孔或称具有高深宽比的导孔。
不幸地，目前的方法所使用的材料及工艺均无法得到令人满意的结果，而如果无法适当地形成及填充导孔，特别是具有高深宽比的导孔，则必须增加其尺寸以确保可以制造。然而，如上所述，目前所需要的是具有高导孔密度的小元件，以在半导体芯片中容纳更多的元件。
因此，业界亟需一种制造半导体元件的方法，其包含制造导孔，特别是具有高深宽比的导孔，以产生更可靠的元件，并且能够在不增加制造成本的情况下，或是在不需要过度且困难的工艺修改的情况下即可提高导孔的密度，而本发明即可提供解决上述问题的方法。
发明内容
依据本发明的一较佳实施例，提供一种半导体元件的制造方法，包括提供衬底，在衬底内形成导孔，以可抛弃式填充材料填充导孔，在已填充的导孔上方形成第一介电层，暴露出一部分的可抛弃式材料，以及除去暴露出的材料。然后，可以用导电材料填充导孔，或是封闭导孔并且只留下空气填充的导孔。
上述半导体元件的制造方法还可包括：以永久性填充材料填充该导孔。
上述半导体元件的制造方法中，该永久性填充材料可包括金属或介电材料。
上述半导体元件的制造方法中，暴露出一部分的该可抛弃式材料的步骤可包括在该第一介电层内形成小开口。
上述半导体元件的制造方法还可包括：在该第一介电层之上形成第二介电层，以封闭该小开口。
上述半导体元件的制造方法还可包括将该衬底变薄。
上述半导体元件的制造方法还可包括：在该衬底的背面之上形成第二介电层。
上述半导体元件的制造方法中，暴露出一部分的该可抛弃式材料的步骤可包括在该第二介电层内形成小开口。
上述半导体元件的制造方法还可包括以下步骤：以永久性填充材料包括金属填充该导孔；以及在该第二介电层内形成金属结构，该金属结构与该永久性填充材料相连。
上述半导体元件的制造方法中，该可抛弃式材料可包括非结晶的碳、氧化物、SiN、低介电常数材料或多晶硅至少其中之一。
依据本发明的另一较佳实施例，提供一种在半导体元件内形成间隙的方法，包括在半导体衬底内形成至少一个导孔，以可抛弃式材料填充导孔，在可抛弃式材料上方沉积第一介电层，在第一介电层内形成小开口暴露出可抛弃式材料，除去可抛弃式材料，以及在小开口上方形成第二介电层。
依据本发明的又另一较佳实施例，提供一种在半导体衬底内填充导孔的方法，包括在导孔内沉积可抛弃式材料，在导孔的第一末端和邻接的衬底表面上方形成第一介电层，将衬底变薄以暴露出导孔的第二末端，经由导孔第二末端的开口除去可抛弃式材料，在导孔内经由导孔第二末端的开口沉积导孔填充材料，以及在导孔的第二末端和邻接的衬底上形成第二介电层。
本发明还提供一种半导体元件，该半导体元件包括：衬底，具有至少一个导孔；介电层，设置于该衬底和该至少一个导孔之上，其中该至少一个导孔内填充气体；以及多个导体，形成于该衬底的上表面上，且其中该介电层形成于所述多个导体之上，该至少一个导孔设置于两个相邻的所述导体之间，其中该至少一导孔与所述多个导体完全位于该衬底的上表面上。
上述半导体元件中，该至少一个导孔的深宽比大于5。
上述半导体元件中，该介电层可包括第一介电层和第二介电层，该第一介电层可具有开口，并且该第二介电层可封闭该开口，其中该开口的尺寸小于该导孔的尺寸。
上述半导体元件中，该至少一个导孔可延伸至完全穿过该衬底。
上述半导体元件还可包括：多个导体，形成于该衬底的上表面上，且其中该介电层形成于所述多个导体之上，该至少一个导孔分隔两个相邻的所述导体。
本发明的一较佳实施例的优点为导孔较容易填充金属或介电材料，且其填充结果较可靠，特别是针对具有高深宽比的导孔的应用，可得到较高的元件密度，同时本发明所提供的方法可与目前的半导体工艺兼容且容易整合。
本发明的一较佳实施例还具有其他的优点，当应用在半导体元件的金属层内制造空气间隙时，其所得到的内连线可受到较低程度的RC延迟。
为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图进行详细说明。
附图说明
图1为典型的半导体元件的剖面图。
图2a至图2d为典型的半导体元件在各个制造阶段的剖面图。
图3为典型已填充的导孔结构的剖面图。
图4a至图4f为依据本发明的一实施例的半导体元件在各个制造阶段的剖面图。
图5a至图5i为依据本发明的另一实施例的半导体元件在各个制造阶段的剖面图。
图6a至图6e为依据本发明的又另一实施例的半导体元件在各个制造阶段的剖面图。
图7a至图7e为依据本发明的再另一实施例的半导体元件在各个制造阶段的剖面图。
其中，附图标记说明如下：
10、30、100、200、300、400～半导体元件；
11～第一晶体管；
16～第二晶体管；
12、17～栅极结构；
13、19～沟道；
14、18～源极区；
15、20～漏极区；
21～衬底表面；
22、32、55、101、201、301、401～衬底；
24～沟槽；
25、39～隔离结构；
34～缓冲氧化层；
36～光致抗蚀剂层；
38、54、206、406、407、408、409～凹陷；
40～氧化层；
43、44、426、427、428～光致抗蚀剂结构；
50～导孔；
51、102、202、302、402～衬底正面；
52、104、204、304～衬底背面；
53～填充材料；
56～突出部分；
103、203、303～导孔凹陷；
105、205、405～光致抗蚀剂层；
110、210、310、410～可抛弃式填充材料层；
111、211、311～填充材料上边界；
115、215、315、415～介电层；
120～内连线导孔；
125、225～导电性填充材料；
130、230、335～背面介电层；
227、312～填充材料下边界；
333～第一背面介电层；
336、436、437、438～小开口；
334～第二背面介电层；
416～第一介电层；
417～第二介电层；
441、442、443、444～铜结构；
446、447、448～空气填充的凹陷。
具体实施方式
本发明的较佳实施例的制造和使用如下所述，然而本发明还提供许多可应用的发明概念，其可以在各种特殊的应用中实行，在此所提及的特定实施例仅说明以特定方式去使用与制造本发明，并非用以限定本发明的范围。
以下将以在特定应用中的数个较佳实施例描述本发明，然而，本发明也可以应用在其他的实施例上，例如，本发明的方法可以在修改下述操作方式顺序的情况下进行，也可以在任何符合逻辑顺序的情况下进行，除非需要特别的顺序或是明显地来自其应用的需求。在某些情况下，下述的操作方式可以选择性地在一些或全部实施例中使用，除非特别提及或明显地在应用中不需要。最后，除非是在权利要求范围中所提及的特定方法，以下这些操作方式可在不脱离本发明的精神的情况下进行。本发明的数种实施例如下所述，在其中一种或一种以上的方法中，针对特定的操作方式，可使用已知或已公开的不同材料。
图4a至图4f为依据本发明的一实施例的半导体元件100，在各个制造阶段的剖面图，在此实施例中，提供衬底101，并在衬底的正面102上形成图案化的光致抗蚀剂层105。衬底例如为硅、硅锗或其他适当的材料所形成的晶圆，在此所提及的衬底和半导体衬底具有相同意义，而与衬底何时掺杂、掺杂的程度，或是经过其他处理的时间及程度无关。接着，蚀刻出导孔凹陷103，所得到的结构如图4a所示，值得注意的是，在此图中只显示一部分的衬底101以及一个凹陷，但在大部分的应用中，有大量的导孔凹陷同时形成。在此实施例中，导孔凹陷103为高深宽比(A/R)的导孔，但是这并非本发明所必须。值得指出的是，说明书中的附图不需按尺寸规格绘制。在导孔蚀刻完成后，可除去残留的光致抗蚀剂，并且在光致抗蚀剂除去之前或之后，可选择性地形成侧壁的钝态保护层(图中未示)。
依据此实施例，接着以可抛弃式(disposable)材料例如非结晶的碳填充导孔凹陷103，然而，也可以使用其他类似的材料，其他合适的可抛弃式材料例如包含氧化物、低介电常数材料、氮化硅(SiN)或多晶硅。通常先沉积可抛弃式材料层110，然后将层110平坦化直到多余的部分(图中未示)都去除，亦即以可抛弃式填充材料110充满导孔凹陷103，但是不覆盖衬底101的正面102的任何部分。换言之，填充材料110的上边界111会与衬底101的正面102共平面，然而，此共平面的关系并非所有的应用均需要，其结构如图4b所示。
接着，在衬底101的正面102之上形成介电层115，介电层115也会在可抛弃式填充材料110的上边界111之上。在此实施例中，最终以导电材料填充导孔凹陷103，因此在介电层115内先形成内连线导孔120。内连线导孔可通过蚀刻出导孔凹陷，然后以导体填充材料例如铜填充而形成，为了简化叙述，这些个别的步骤及元件在此只以一般方式提及。半导体元件100以及包埋内连线导孔120的介电层115如图4c所示。
在图4a至图4f的实施例中，衬底101的背面104被减缩至靠近正面102，这例如通过蚀刻或研磨方式来达成，其并非只将晶圆衬底101变薄，并且还通过导孔凹陷103下方末端的开口暴露出可抛弃式填充材料110，值得注意的是，导孔凹陷103的深度在此工艺中也会降低，虽然此降低的程度相对于整体的深度很小。当填充材料110暴露出来后，可经由导孔凹陷103予以除去，这例如通过各向同性蚀刻工艺来达成，其得到的结构如图4d所示。
在此实施例中，以导电性材料125例如铜填充导孔凹陷103，可先沉积铜层，然后以化学机械研磨(CMP)工艺减少导电填充材料存在的范围，如图4e所示。值得注意的是，在此以导电材料填充导孔做为参考，并不排除先在导孔的侧壁上形成钝态保护层，或是在侧壁与导电填充材料之间形成阻障层，或者形成上述钝态保护层及阻障层两者。在另一实施例中(图中未示)，可使用另一种填充材料，例如介电材料。再回到图4a至图4f的实施例中，当导电填充材料125适当地形成之后，形成背面介电层130覆盖衬底101的背面104以及导电填充材料125的下边界，其结构如图4f所示。
图5a至图5i为依据本发明的另一实施例的半导体元件200，在各个制造阶段的剖面图，值得注意的是，虽然此实施例在某些方面与上述的实施例不同，但其在某些方面是相似的，因此在附图中类似的元件是以类似的标号标示(虽然不一定完全相同)。在此实施例中，如图5a所示，衬底201的正面202以光致抗蚀剂层205覆盖，并且光致抗蚀剂层已图案化从而形成凹陷206，凹陷206暴露出一部分的衬底的正面202，使得导孔凹陷103可通过蚀刻来形成。当导孔凹陷203形成之后，可以除去光致抗蚀剂层205残留的部分，如图5b所示。
在此实施例中，接着在衬底201的正面202上形成可抛弃式填充材料210层，填充导孔凹陷203，其结构如图5c所示。然后，如上述图4a至图4f的实施例中所提及，进行平坦化步骤，使得填充材料210的上边界211与衬底201的正面202共平面，如图5d所示。接着，在正面202上沉积介电层215，并覆盖填充材料210的上边界211，其结构如图5e所示。然后，进行缩减步骤以将衬底201的厚度降低至可抛弃式填充材料210暴露出来为止，如图5f所示，接着除去可抛弃式填充材料210，如图5g所示。在另一实施例中(图中未示)，可以在降低背面204的工艺中直接除去可抛弃式填充材料。
在图5a至图5i的实施例中，接下来以导电填充材料225填充导孔凹陷203，虽然在其他实施例中(图中未示)也可以使用其他填充材料例如低介电常数材料填充。图5h为导电填充材料225设置于导孔凹陷203内的半导体元件200，很明显，已经进行平坦化步骤使得导电填充材料225的下边界227与衬底201的背面204共平面。最后，在衬底201的背面204上形成背面介电层230，且背面介电层230覆盖导电填充材料225的下边界227，其结构如图5i所示。
图6a至图6e为依据本发明的又一实施例的半导体元件300，在各个制造阶段的剖面图，值得注意的是，此实施例的许多初期步骤与上述图5a至图5i所述的相似或完全相同，为了简化，在此不再重述，同样地，类似或相同的特征以类似的标号标示。在图6a中，可抛弃式填充材料310填充于衬底301的导孔凹陷303内，在衬底301的正面302上形成介电层315，并且介电层315覆盖可抛弃式填充材料310的上边界311，因为衬底301的背面304降低，所以暴露出可抛弃式填充材料310的下边界312，并且下边界312与背面304共平面。接着，形成第一背面介电层333，如图6b所示，覆盖背面304以及下边界312。
接着，在第一背面介电层333内形成小开口336，如图6c所示，小开口336暴露出一部分的可抛弃式填充材料310的下边界312，虽然图中显示其位于导孔凹陷303的中心位置，但并不需要在所有的实施例中小开口336的位置均是如此，只要容易接近可抛弃式填充材料310即可。利用小开口336，可以进行选择性的蚀刻工艺直到全部的可抛弃式填充材料310都被除去，如图6d所示。然后，净空导孔凹陷303，换言之，就是以“空气填充(air-filled)”，当然，填充导孔凹陷303的气体为大气，其可通过蚀刻工艺改变或由后续的工艺取代，虽然在其封闭之前不需任何特殊的气体占据导孔凹陷，但在某些应用中可能希望有特殊的气体存在。
在此实施例中，通过在第一背面介电层333上形成第二背面介电层334来封闭小开口336，并且第一背面介电层333和第二背面介电层334是由相同材料形成的，且二者结合形成背面介电层335，如图6e所示(在此第一背面介电层333的下边界以虚线表示)。在其他实施例中，两个背面介电层可由不同材料形成，并且在某些情况下，背面介电层可以超过两层以上。在此值得注意的是关于小开口336的尺寸，小尺寸表示开口容易封闭，当然，小开口336也必须够大到能够让上述的蚀刻工艺除去可抛弃式填充材料310。
图7a至图7e示出依据本发明的另一实施例的半导体元件400在各个制造阶段的剖面图，图7a至图7e的实施例在某些方面与上述的实施例相似，但在其他方面则不同。同样，可能相似的特征以类似的标号标示，虽然这并不表示它们完全相同。在图7a中，半导体元件400包含半导体衬底401，并且可抛弃式填充层410例如非结晶的碳或其他合适的材料已经形成在衬底401的正面402上，其他合适的可抛弃式材料例如包含氧化物、低介电常数材料、氮化硅或多晶硅。在可抛弃式填充层410上形成并图案化光致抗蚀剂层405，在图7a中，光致抗蚀剂层405残留的部分为光致抗蚀剂结构426、427和428，这些光致抗蚀剂结构形成凹陷406、407、408和409。
接着可进行各向异性蚀刻工艺，以除去可抛弃式填充层410未受到光致抗蚀剂结构保护的区域，然后，在此实施例中，以导电材料例如铜填充这些空出的部分，这些导体例如为内连线或内连线的一部分，其一起形成金属层以将各种操作元件内连接。在此例中，衬底401可能不是晶圆，而是沉积在多个操作元件上的介电层，为了叙述本发明，衬底的定义广泛至包含半导体元件内的上层结构，如同上述的衬底。铜可用单层形式添加，然后再平坦化，在任何情况下，多余的铜以及残留的光致抗蚀剂都会被除去，所得到的结构如图7b所示。在图7b中，铜结构441、442、443和444设置于可抛弃式填充材料层410残留的部分之间。
同时，在可抛弃式填充层410以及导体441至444的上方形成第一介电层416，如图7c所示。然后，形成小开口436、437和438以分别暴露出可抛弃式填充材料层410残留的部分，以使得这些残留的部分通过各向同性蚀刻除去，留下空气填充的凹陷446、447和448，其结构如图7d所示。这些空气填充的凹陷可以用希望填充的特殊气体填充，然后通过加入第二介电层417来封闭。在此实施例中，第一介电层416与第二介电层417结合，从而形成单一正面介电层415，第一介电层416之前存在的上边界以虚线表示。
虽然本发明已公开较佳实施例如上，然而这并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，应可做一定的改动与修改，例如将上述工艺结合，形成具有导体填充与空气填充的凹陷的半导体元件，因此本发明的保护范围应以所附权利要求范围为准。

Claims (4)

1.一种半导体元件，包括：
衬底，具有至少一个导孔；
介电层，设置于该衬底和该至少一个导孔之上，
其中该至少一个导孔内填充气体；以及
多个导体，形成于该衬底的上表面上，且其中该介电层形成于所述多个导体之上，该至少一个导孔设置于两个相邻的所述导体之间，其中该至少一导孔与所述多个导体完全位于该衬底的上表面上。
2.如权利要求1所述的半导体元件，其中该至少一个导孔的深宽比大于5。
3.如权利要求1所述的半导体元件，其中该介电层包括第一介电层和第二介电层，该第一介电层具有开口，并且该第二介电层封闭该开口，其中该开口的尺寸小于该导孔的尺寸。
4.如权利要求1所述的半导体元件，其中该至少一个导孔延伸至完全穿过该衬底。
CN2010105093343A 2007-05-02 2007-09-05 半导体元件 Active CN102024785B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/799,637 US7960290B2 (en) 2007-05-02 2007-05-02 Method of fabricating a semiconductor device
US11/799,637 2007-05-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007101496038A Division CN101299418B (zh) 2007-05-02 2007-09-05 半导体元件及其制造方法

Publications (2)

Publication Number Publication Date
CN102024785A true CN102024785A (zh) 2011-04-20
CN102024785B CN102024785B (zh) 2012-06-27

Family

ID=39938993

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101496038A Active CN101299418B (zh) 2007-05-02 2007-09-05 半导体元件及其制造方法
CN2010105093343A Active CN102024785B (zh) 2007-05-02 2007-09-05 半导体元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2007101496038A Active CN101299418B (zh) 2007-05-02 2007-09-05 半导体元件及其制造方法

Country Status (3)

Country Link
US (1) US7960290B2 (zh)
CN (2) CN101299418B (zh)
TW (1) TWI377643B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010035379A1 (ja) * 2008-09-26 2012-02-16 パナソニック株式会社 半導体装置及びその製造方法
FR2957717B1 (fr) * 2010-03-22 2012-05-04 St Microelectronics Sa Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle
FR2958076B1 (fr) * 2010-03-24 2012-08-17 St Microelectronics Sa Procede de formation de vias electriques
US8519542B2 (en) * 2010-08-03 2013-08-27 Xilinx, Inc. Air through-silicon via structure
FR2965397A1 (fr) * 2010-09-23 2012-03-30 Soitec Silicon On Insulator Procédés de formation de trous d'interconnexion a travers la tranche dans des structures semi-conductrices au moyen de matériau sacrificiel, et structures semi-conductrices formées par de tels procédés.
US20120061794A1 (en) * 2010-09-10 2012-03-15 S.O.I. Tec Silicon On Insulator Technologies Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
TW201214627A (en) * 2010-09-10 2012-04-01 Soitec Silicon On Insulator Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods
CN103178000B (zh) * 2011-12-20 2014-11-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9716158B1 (en) 2016-03-21 2017-07-25 International Business Machines Corporation Air gap spacer between contact and gate region

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098856A (en) * 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US5753529A (en) * 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
TW363278B (en) * 1998-01-16 1999-07-01 Winbond Electronics Corp Preparation method for semiconductor to increase the inductive resonance frequency and Q value
JP4364358B2 (ja) * 1999-10-12 2009-11-18 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6413827B2 (en) * 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6635389B1 (en) * 2000-11-07 2003-10-21 International Business Machines Corporation Method of defining and forming membrane regions in a substrate for stencil or membrane marks
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
GB2392307B8 (en) 2002-07-26 2006-09-20 Detection Technology Oy Semiconductor structure for imaging detectors
US6861332B2 (en) * 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
US7629225B2 (en) * 2005-06-13 2009-12-08 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
US7704881B2 (en) * 2005-11-08 2010-04-27 Nxp B.V. Producing a covered through substrate via using a temporary cap layer
CN1837027A (zh) 2006-04-21 2006-09-27 华东师范大学 一种高深宽比大孔硅微通道的制作方法

Also Published As

Publication number Publication date
US20080272498A1 (en) 2008-11-06
TWI377643B (en) 2012-11-21
CN102024785B (zh) 2012-06-27
CN101299418A (zh) 2008-11-05
CN101299418B (zh) 2011-04-20
US7960290B2 (en) 2011-06-14
TW200845289A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
CN101299418B (zh) 半导体元件及其制造方法
CN100495705C (zh) 半导体组件、封环结构及其形成方法
CN105720058A (zh) 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案
US10593622B2 (en) Electrical fuse and/or resistors structures
US11342326B2 (en) Self-aligned etch in semiconductor devices
CN104009070A (zh) 用于鳍状场效应晶体管的金属栅极和栅极接触件结构
CN102593076A (zh) 半导体装置
US20050191812A1 (en) Spacer-less transistor integration scheme for high-k gate dielectrics and small gate-to-gate spaces applicable to Si, SiGe strained silicon schemes
KR100461665B1 (ko) 플래쉬 메모리 소자의 제조 방법
CN1832134B (zh) 于半导体装置中形成栅电极图案的方法
CN104465728A (zh) 分离栅功率器件的栅极结构及工艺方法
CN108987276B (zh) 用于形成自对准接触物的扩大牺牲栅极覆盖物
CN103208458B (zh) 嵌入式闪存的制造方法
CN1316592C (zh) 制造半导体器件的方法
CN104377160A (zh) 金属内连线结构及其工艺
KR100751677B1 (ko) 플래쉬 메모리 소자의 제조방법
CN209487515U (zh) 功率晶体管装置
CN103594417A (zh) 互连结构的制作方法
CN103681445B (zh) 沟槽隔离结构及其制作方法
EP1770772B1 (en) Process for manufacturing a non-volatile memory device
JP2006196688A (ja) 不揮発性半導体記憶装置及びその製造方法
CN100385646C (zh) 防止击穿的半导体元件及其制造方法
KR100979245B1 (ko) 반도체 소자의 제조방법
KR20090069857A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20070069755A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant