TWI377643B - Semiconductor device, fabrication method thereof, and methods of forming gap and filling via therein - Google Patents

Semiconductor device, fabrication method thereof, and methods of forming gap and filling via therein Download PDF

Info

Publication number
TWI377643B
TWI377643B TW096130708A TW96130708A TWI377643B TW I377643 B TWI377643 B TW I377643B TW 096130708 A TW096130708 A TW 096130708A TW 96130708 A TW96130708 A TW 96130708A TW I377643 B TWI377643 B TW I377643B
Authority
TW
Taiwan
Prior art keywords
via hole
substrate
dielectric layer
semiconductor device
filling
Prior art date
Application number
TW096130708A
Other languages
English (en)
Other versions
TW200845289A (en
Inventor
Chen Hua Yu
Wenchih Chiou
Wengjin Wu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200845289A publication Critical patent/TW200845289A/zh
Application granted granted Critical
Publication of TWI377643B publication Critical patent/TWI377643B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1377643 .· 九、發明說明： . 【發明所屬之技術領域】 本發明係有關於半導體元件及其製造方法，特別有 關於半導體元件之導孔以及其類似結構之製造方法，該 方法特別適用於製造非常窄且具有高的深寬比之導孔。 【先前技術】 一般而言，半導體元件為製造在半導體晶圓上的電 φ 子元件，並用以傳送或操縱電子信號。半導體晶圓為半 .導體材料例如矽的薄片，在晶圓上可以製造大量的電子 •元件，這些元件互相連接成積體電路。為了提高效率， 在每一片晶圓上通常會形成許多晶片，每個晶片可包含 數百萬個元件。當晶片製造完成後，將晶片分割並將每 個獨立的晶片封裝，以安裝至電子設備例如行動電話、 個人電腦或是MP3撥放器中。 在晶圓上製造電子元件包括一連串的製程步驟，其 • 中大部分或全部都已經自動化，通常這些步驟包含離子 植入，以賦予矽晶圓具有半導體特性，以及選擇性地形 成和除去絕緣及導電材料組成的父替層。當個別的元件 或結構非常小時，各種特定的製程被開發以符合這些元 - 件的製造。雖然目前可以製造非常小的元件，但是微型 . 及節能電子設備的需求會促使生產更小且同時更有效能 的元件，因此需要不斷創新的製造技術。 提供電子元件形成的晶圓表面有時稱為基底，在半 0503-A33092TWF/kelly 5 1377643 導版基底上可形成各種半導體結構。第丨圖為典型的半 ，二兀件ίο之剖面圖，值得注意的是，在此所使用的名 f兀件（device)” A —般的名詞，意指特定功能的元 <、元件的-部分或元件的集合，換言之，在此所討論 的特定7〇件以其特色或所列舉的特徵，以及藉由上下文 =義。半導體it件是應用在半導體上的元件，該名詞 本身亚非針對特定元件或是特定性質。 在第！圖的半導體元件1〇中，、第一電晶體 的表面21上形成，除了卿 .以〜·、、電日日-肢11逛包括源極區14以及汲極區15, 2二逼。同樣地，電晶體16也包含閘極結構17， 源極區18和没極區20以定義通道19。在特定情況下， 例如施加電荷至個別的閉極結構12和：：疋=下 流流過個別的源極和汲極區 ，可使侍電 因此，雪曰辦疋義的通道13和19, =U體可作為翻電子錢的基本 子中，閘極結構12和17被隔離結構^弟1 知在溝槽24中形成’以避免兩個電 ：:’ /、 擾，這種隔離結構有時稱為淺溝隔絕社二乍互相干 isolation，STI)，STI T # ag ^ ^ ^ 第2a至2d圖為半導體元件3〇佑 d圖。 中之剖面圖，在第2a圖中， 、序在各個製造過程 蓋…上方，基二為：成^ 光阻層36直接在缓衝氧化層％上形e 為一乳化矽。 化的材料，當其曝光時成分會 / ’光阻為可圖案 文文，可形成預定結構之 〇503-A33092TWF/kell 6 1377643 圖案及開口。為了違庄同安 s -屋生圖木，光阻層藉由且有安+止 罩選擇性地曝光，曝光的部 :圖术之光 (視光阻種類而定),留下的的溶劑沖走 區域，讓未保護區被姓刻。去^立於其下的 :r—除去 在此例中，先形成光阻結構43和44， 32内姓刻出凹陷38 …'後在基底 美底夕心p 心錢喊結構’亚且於光阻結構和 3二成m化層34’其結構如第2b圖所示。當凹陷 :=38並覆蓋半導體元件3。周圍二= :的部分稱為隔離結構39。為了完成製 = 咖，例如藉由化學機械研磨製二： 成’ _也-併除去光阻結構4 3和4 4，所得到的半導體 讀％包含隔離結構39，其結構如第2d圖所示。 卉多類似的結構’例如第3圖所示之 的結構可用財式形成，第3圖為典型已填充之^士1 二5〇的剖面圓，如同上述之凹㈣，導孔二I; :二内出凹陷54 ’並以填充材料53填充而形成。 仔〆主思的疋’填充材料53可以是介電材料例如二氧化 :或=介電常數材料’並且其通常可為導電材料例如 ”殖例子中’導孔凹陷54以導電性填充材料 /、充，作為從基底55的正面51到背面52之導體。. 0503-A33092TWF/keIIy 7 1377643 a由第3圖可看出，填充材料53的一部份^梢微 背面·52冑出，使得其與接觸塾或其他目標接觸^域 示)接觸，如另一晶片上的接觸區域。為了形成此結構回， 可先形成導孔凹陷54並予以填充，然後钱刻背面％以 暴露出填充材料53的突出部分56。值得注意的是 3圖之結構的應用中，導孔通常相對地比如第！圖的STI 25長，這是因為其必須從基底的一面延伸至另一 因為許多這樣的結構可能必須被設 =-有_區域内深度(長度)比上寬度的關係稱為深 見比（aspect ratl0)，參閱第3圖，導孔的長度為b 為深寬比LWWv約大於5的導孔有 深^ 比（A/R)導孔。 冰見 不幸地’目前时法所❹的材料及製料無 果’而如果導孔，特別是具有高深寬比 俘H 形成及填充，則其尺寸必須增加以確 =可以m而’如上所述，目前所需要的是具有高 ¥孔後度之小元件，以在半導體晶片中容納更多的元件。 因此’業界歪需-種製造半導體元件的方法，並包 含特別是具有高深寬比之導孔的製&，以產生更 可罪的元件’並且能夠在不增加製造成本的情況下，或 是不需要過度且困難的製程修改即可提高導孔的密度: 而本發明即可提供解決上述問題之方法。 【發明内容】 〇503-A33092TWF/kell 8 丄：）//04:5 的製造方ί發:施例，'提供-種半導體元件 抛棄式填充材料填=底二導:在基底内’以可 露出的材料ΙΓΓ的可㈣式材料’以及除去暴 閉導孔並且只留下空氣可 元件内形供-種在半導體 -個導孔，以可抱畢式材體基底内形成至少 在可抛棄式材料上方，在第沈積第-介電層 方形成第=電層除去可抛棄式材料，以及在小開口上 依據本發明之又 體基底内填充導孔；：二：：’提供-種在半導 表面上方，將基二在¥孔的弟一末端和鄰接的基底 導孔第二末端的開口：二:二：孔的第二末端，經由 末端的開口沈積導孔埴=材料，經由導孔第二 介電層在導孔㈣^充料在纽内，以及形成第二 .太：：末端和鄰接的基底上。 屬或介電材：，=:::=點土導孔較容易填充金 高深寬比之導孔的應用，可。二：特別是針對具有 本發明所提供的方z仏同的7^件密度，同時 整合。 一目剧的半導體製程相容且容易. 〇503-A33〇92TWF/kelly 9 在 1更/、有其他的優點’當應用 =導體兀件的金屬層内製造空氣間隙時，其所 連線可受到較低程度的RC延遲。 ' 為了讓本發明之上述目的、特徵、及優點能 易,丨重，以下配合所附圖式，作詳細說明如下： ”肩 【實施方式】 切明之較佳實施例的製造和使用如下所述， 殊^還提ΐ許多可應用的發明概念，其可以在各種特 定方in貫行：在此所提及的特定實施例僅說明以特 圍。工帛與製造本發明，並非用以限定本發明之範 明，找應时的㈣料實_描述本發 本發明之方也 在其他的實施例上，例如， 要特別的順序情況下進行，除非需 況下，下述的操作方式可以、_=^求。在某些情 後，除非是在及或明顯地在應时不需要。最 Z操作方式可在不脫離本發明進:下 的方法中，如下所述，在其中—種或—種以上 的不同材料。疋的％作方式’可使用已知或已揭露 0503-A33092TWF/kelly 1377643 第4a至4f圖為依據本發明 容 1〇〇,在各個製造階段之剖 =導體元件 底，並形成圖案化的光阻層中’提供基 上。基底例如為矽、矽鍺或：f底的正面⑽
0=此所&及的基底和半導體基底具有 Μ基底何時摻雜、摻雜的程度，或是 時間及程度。接著，飯刻出導孔凹陷1〇3，所得到 =4a圖所不’值得注意的是，在此只有顯示一部份的 f底以及—個凹陷，但在大部分的應用中，有大量 =凹陷同時形成。在此實施例中，導孔凹陷ι〇3; 尚珠寬比（A/R)之導孔，作3、士、， ”’、 仁疋廷亚非本發明所必須。（值得 〆思、疋’在之圖式不需按尺寸規格㈣）。在導孔姓 刻完成後，可移除殘留的光阻，並且在光阻移除前或後， 可選擇性地形成側壁之鈍態保護層（未圖示）。 依據此實施例，接著以可拋棄式(disposable)材料例 如非結晶的石炭填充導孔凹陷1〇3’然而’也可以使用其他 類似的材料’其他合適的可拋棄式材料包含例如氧化 物、低介電常數材料、氮切（SiN)或多晶⑦。通常先沈 ，可拋棄式材料層110’然後將層11〇平坦化直到多餘的 部分（未圖示）都去除，亦即可拋棄式填充材料ιι〇充滿導 孔凹陷103，但是未覆蓋基底1〇1的正面1〇2之任何部 分。換言之，填充材料11〇的上邊界U1會與基底ι〇ι 的正面102共平面，然而，此共平面的關係並非所有的 應用皆需要，其結構如第4b圖所示。 〇503-A33092TWF/kelly 31 1377643 八+接著，形成介電層115在基底1〇1的正面1〇2之上， 介電層115,會在可抛棄式填充材料ιι〇的上邊界⑴ =上。在此實施例中，導孔凹陷1()3最終以導電材料填 口此在"電層115内先形成内連線導孔12〇。内連 孑士可藉由蝕剡出導孔凹陷，然後以導體填充材料例如 銅填充而形成’為了簡化敘述，這些個別的步驟及 2只以-般方式提及。半導體元们〇〇以及包埋内連 線¥孔120的介電層115如第4〇圖所示。 101 104 例如猎由蝕刻或研磨方式達成， 二：只將晶圓基底101變薄，並且還藉由導孔凹陷⑽ 方末端的開口暴露出可拋棄式填充材料u 導孔凹陷1。3的深度在此製程中也會降二 降^程度相對於整體的深度是很小的。當填充材; =出來後，可經由導孔凹陷1〇3丨以移除，例如藉 性蝕刻製程達成，其得到的結構如g ^圖所示： 在此實施例中，導孔凹陷1〇3以導電性 導r先沈積銅層’然後以化學機械研心 衣％減乂導％填充材料存在的範圍，如第4 得注意的是，在此係以導電材料填充導孔做：：：。值 不排除先形錢態保護層在導孔的側壁上，=考’並 障層在側壁與導電填充材料間:疋形成阻 另-實施例中(未圖示)，可使用另：=形成。在 電材料。再回到第…圖的實施例;:導=: 〇503^A33092TWF/kelh 12 1377643 斜125適當地形成之後，形成背面介電層i3〇 101的背面丨〇4以及導電填充材料125的下邊界，;二盖 如第4f圖所示。 〜稱 第5a至：>】圖為依據本發明之另一實施例的半 件200,在各個製造階段之剖面圖，值得注意的是·，^妙 此霄施例在某些方面與上述的實施例不同，但其在某: 方面是相似的’因此在圖式中類似的元件是 的： 號標示（雖然不一定完全相同）。在此實施例中’如^ 圖所不’基底201的正面2〇2以光阻層2〇5覆蓋 ，阻層已圖案化形成凹陷2〇6，凹陷2%暴露出:部份 土底之正面202,使得導孔凹陷1〇3可藉由蝕刻步去 導孔凹陷203形成之後，可以移除光阻層2()5殘田 分，如第5 b圖所示。 的# 在此實施财，接著形成可拋棄式填充树料Μ . S底网2〇1的正面2〇2上，填充導孔凹陷加，其結“ 弟5c圖所示。然後，如上述第鈍至竹圖之 ^如 :=，進行平坦化步驟，使得填充材料21〇的上:界2;; :、基底2〇1的正面202共平面，如圖所示。接著， 層Μ在正面2〇2上’並覆蓋填充材料210的 邊"21卜其結構如第5e圖所示。然後，進行縮 驟以降低基底2G!的厚度至可拋棄式 〇是: 出來為止:如第刪示，接著除去可㈣^ 210 ’如弟5g圖所示。在另一實施例中（未圖示），可+ 式填充材料可以在降低背面綱的製程中直接移除。棄 0503-A33092TWF/kelly 13 ^77643 導雷Ϊ ^ &圖的實施例中，導孔凹陷2G3接下來以 導電真充材4 225填充，雖然在其他實施例 用/他填充材料例如低介電常數材… /杜、W填充材料225言史置於導孔凹陷2〇3内的半導 充=ίΓ’很明顯地’已經進行平坦化步驟使得導電埴 充材料的下邊界227與基底2〇1的背面2〇4妓平面、 最後，形成背面介電層23〇在基底2〇 〇、千面。 =導電填充材請的下邊界227，其結構丄 ^ 6e圖為依據本發明之又一實施例的半導體 二300’在各個製造階段之剖面圖，值得注意的是 期步驟與上述第h至&圖所述的相似或 相同的特徵以類似的心不再在重二’同樣地，類似或 0才不號“不。在弟6a圖中，可掛查— Ϊ充材料31G填充於基底3G1的導孔凹陷303内，ϋ ij1/在基底3〇1的正面3〇2上形成，並覆蓋可拋棄式 低，所才料異3 的上邊界311 ’因為基底301的背面3〇4、降 且、、路出可拋棄式填充材料310的下邊界312，並 與背面3〇4共平面。接著，形成第一背面 31"/ ’如第6b圖所*，覆蓋背© 304以及下邊界 笛著’在第—背面介電層333内形成小開口说，如 材料 V::下:二323:=^ 邊界312，雖然圖中顯示其位於導孔凹陷
〇503-A33092TWF/keJJ 14 位！ ’但在所有的實施例中並不需如此，只要 =、可拋莱式填充材料310即可。利 可以進行選雜的_製程糾 ^ 31〇 ^ 』诞業式填充材 303,层夕如弟6(3圖所示。然後，淨空導孔凹陷 易吕之1 “空氣填充⑻卜涵 凹陷303埴充的痛鞞盔丄尸 命札 體為氣’其可藉由姓刻製程改變或 氣ί::，取代，雖然在其封閉之前不需任何特殊的 耽體佔據導孔凹陷，伯力甘 氣體存在， —在某錢Μ可能希望有特殊的 第- ’藉由在第一背面介電層333上形成 f 一月面”笔層334而封閉小開口 336,並且第-和第二 二=電層333和334由相同材料形成，且結合 如第6e圖所示(在此第一背面介電層33; 、以虛線表不）。在其他實施例中，兩個背面介電 =可由不同材料形成，並且在某些情況下，背面介電層 二以超過兩層以上。在此值得注意的是關於小開口 336 丄尺/寸，小尺寸表示開口容易封閉，當然，小開口 336 料=夠大到讓上述祕·程可移除可拋棄式填充材 乎t 3 10 〇 第7&至7e圖為依據本發明之另一實施例的半 ：!件4〇0，在各個製造階段之剖面圖，第7a至7e圖的 ^例在某些方面與上述的實施例相似，但在其他方面 雖=5、’，同樣地’可能相似的特徵以類似的標號標示， J這並不表不它們完全相同。在第以圖中，半導體元 〇5〇3-A33092TWF/kell' 15 1377643 匕3半‘體基底40卜並且可拋棄式填充層410例 寻、'°3曰的娀或其他合適的材料已經形成在基底401的 正面402 1，其他合適的可拖棄式材料包含例如氧化物、 常數材料、氮切（SiN)或多晶梦。光阻層405在 茶式填充層410上形成並圖案化，在第圖中，光 阻層405殘留的部分為光阻結構426、427和428,這些 光阻結構形成凹陷406、407、408和409。 —
右爲…/進行非等向性蝕刻製程’以除去可拋棄式填 :〜未叉到光阻結構保護的區域，然後，在此實施 歹’ ，34些空出的部分以導電材料例如銅填充，這些導 體例如為内連線或内i拿綠& 一 以内連接久鮮从 起形成金屬層 内連接各種挺作元件。在此例中，基底4〇1可能不是 :圓月而=積在多個操作元件上的介電層，為了敘述 =月’基底料義廣泛至包含在半導體元件内的上層 、-’如同上叙基底。銅可以用單層添加，’然後再平 坦化，在任何情況下，多餘的銅以及殘留的光阻都會被 得到的結構如第几圖所示。在第几圖中，銅 p、442、443 # 444設置於可拋棄式填充材料層 410殘留的部分之間。 1 π曰 道辨1時’第一介電層416在可拖棄式填充層410以刀 導體441至444的上方丑彡忐，l μ 方形成如弟7c圖所示。然後，开 成小開口 436、437釦八。· θ 矛438以刀別暴露出可拋棄式 料層410殘留的部分，苴播p l H柄 刀其使侍這些殘留的部分藉由等向 性賓虫刻移除，留下办今接右.认 由卜二軋填充的凹陷446、447和448.,其 0503-A33092丁 WF/kelly 16 結構如第7d圖所示。這此* 充的特殊氣體填充1彳;陷可以料望填 結合形成單-正面介電；4;V'層一 =第二介電層417 的上邊界以虛線表示。θ ，弟—介電層416之前存在 限定發：已揭露較佳實施例如上，然其並非用以 ^ ，何熟悉此項技藝者，在不脫離本發明之 ^和圍内，冑可做些許更動與潤飾，例如將上述製 知結合’形成具有導體填充與空氣填充凹陷的半導體元 件口此本發明之保護範圍當視後附之申請專 界定為準。 〇503-A33092TWF/keIIy 17
/04J 【圖式簡單說明】 ，1圖為典型的半導體元件之剖面圖。 第2a至2d圖為典型的半導體元件在各個製造階段 之剖面圖。 第3圖為典型已填充的導孔結構之剖面圖。 第4a至4f圖為依據本發明之一實施例的半導體元件 在個製造階段之剖面圖。 第5a至5ι圖為依據本發明之另一實施例的半導體元 件在各個製造階段之剖面圖。 第6a至6e圖為依據本發明之又另一實施例的半導 體元件在各個製造階段之剖面圖。 第7a至7e圖為依據本發明之再另一實施例的半導 體元件在各個製造階段之剖面圖。 【主要元件符號說明】 10、30、1〇〇、2〇〇、300、400〜半導體元件； 11〜第一電晶體； 16〜第二電晶體； 12、17〜閘極結構； 13、19〜通道； 14、18〜源極區； 15、20〜汲極區； 21〜基底表面； 22、32、55、101、201、301、401 〜基底； 24〜溝槽； 25、39〜隔離結構； 34〜緩衝氧化層； 36〜光阻層； 38、54、206、406、407、408、409〜凹陷； 〇503-A33〇92TWF/kell 18 1377643 40〜氧化層； 43、44、426、427、428〜光阻結構； 50〜導孔； 51、 102、202、302、402〜基底正面； 52、 104、204、304〜基底背面； 53〜填充材料； 56〜突出部分； 103、203、303〜導孔凹陷； 光阻層； 410〜可撤棄式填充材料廣 填充材料上邊界； 9 415〜介電層； 120〜内連線導孔； 125、225〜導電性填充材料； 130、230、335〜背面介電層； 227、312〜填充材料下邊界； 105 110 111 115 205 210 211 215 405 310 311 315 333 336 334. 416 441 446 第一背面介電層； 436、437、438〜小開口； 第二背面介電層； 第一介電層； 417〜第二介電 442、443、444〜銅結構； 447、448〜空氣填充的凹陷。 層； 0503-A33092TWF/kelly 19

Claims (1)

1377643 ，第96130708號申請專利範圍修正本 100年3月1〇日修正替換頁 十、申請專利範園·· 一〜—-- - 1.種半導體元件的製造方法，包括： 提供一基底； 形成一導孔在該基底内； 以一可拋棄式材料填充該導孔； 形成一第一介電層在該填充的導孔上方； 暴露出一部份的該可拋棄式材料；以及 除去該可拋棄式材料。 方申請專利範圍第1項所述之半導體it件的製造 方法’更包括以-永久性填充材料填充該導孔。 3·如t請專利範圍第2韻述之半導體元件的擎造 方去，其中該永久性填充材料為金屬。 、 方法H專心圍第3項所述之半導體元件的製造 方法，其中該金屬為銅。 方法圍第3項所述之半導體元件的製造 二心括在以該永久性填充材料填充該導孔之前形 方法專:範圍第2項所述之半導體元件的製造 /、 i水填充材料為一介電材料。 方法==第6項所述之半導體元件的製造 的介電常數k值約小於4。 方法項所叙半導以件的製造 形成-小開口在該第::電的層該内可抛棄式材料的步驟包括 〇503.A33092TWFl/n〇elle 20 1377643 第96130708號申請專利範圍修正本 方法專利範圍第8項所述之半導1^^^ 、更C括㈣-第二介電層在 以封閉該小開口。 电層之上 10. 如申W專利㈣第〗項所述之半導體元件的製造 法’更包括在該導孔的側壁上形成一鈍態保護層。 11. 如申4專利範圍第1G項所述之半導體元件的势 孔S該純態保護層的形成在該可拋棄式材料填 導體元件的製造
12.如申請專利範圍第1項所述之半 方法，其中形成該導孔的步驟包括： 形成一光阻層； 將該光阻層圖案化； 進行一钕刻製程；以及 除去殘留的該光阻層。 、、13.如中請專利範®第1項所述之半導體元件的製造 方法’更包括使該基底變薄。
、生14·如中請專利脑第13項所述之半導體元件的製 以方法’更包括形成-第二介電層在該基底的背面之上。 1 15.如申請專利範圍fl4項所述之半導體元件的製 =方法，其巾暴m份的該可拋棄式材料的步驟包 括形成一小開口在該第二介電層内。 I6.如申請專利範圍第15項所述之半導體元件的 &方法，更包括： 以一永久性填充材料包括金屬填充該導孔；以及 〇5〇3-A33〇92TWFl/noelli 1377643 100年3月1〇日修正替換頁 ’該金屬結構與 第96130708號申請專利範圍修正本 •形成一金屬結構在該第二介電層内 該永久性填充材料相連。 方法利範㈣1項所述之半導體元件的製造 Ί 了拋棄式材料包括至少-非結晶的碳、氧 化物、SlN、低介電常數材料或多晶矽。 18.-種在半導體元件内形成間隙的方法，包括： 形成至少一導孔在一半導體基底内；
以一可拋棄式材料填充該導孔； 沈積第；丨電層在該可拋棄式材料之上； 形成一小開口在該第一介電層 式材料； 内並暴露出該可拋棄 除去該可拋棄式材料；以及 幵> 成一第二介電層在該小開口之上。 19.種填充半導體基底内導孔的方法 ，包括： 提供一半導體基底，具有一導孔； 沈積一可拋棄式材料在該導孔内； 形成一第一介電層在該導孔的一第一末端以及其鄰 接的該基底表面之上； 使該基底變薄，以暴露出該導孔的一第二末端； 經由該導孔的該第二末端除去該可拋棄式材料； 經由該導孔的該第二末端沈積一導孔填充材料在該 導孔内；以及 形成一第二介電層在該導孔的該第二末端以及其鄰 接的該基底之上。 0503-A33092TWFl/noeI!e 22 1377643 第96130708號申請專利範圍修正本 100年3月10曰修正替換頁 \ 2〇.如申請專利範圍第19項所述之填充半導體基底· ‘ 内導孔的方法，更包括在沈積該可拋棄式材料之前，於 該導孔的側壁形成一鈍態保護層。 21. 如申請專利範圍第19項所述之填充半導體基底 内導孔的方法，其中該導孔填充材料包括金屬。 22. 如申請專利範圍第21項所述之填充半導體基底 内導孔的方法’更包括在以該金屬填充該導孔之前，沈 積一阻障層。 23. 如申請專利範圍第19項所述之填充半導體基底鲁 内導孔的方法，其中該導孔填充材料包括一介電材料。 24. —種半導體元件，包括： 一基底，具有相反之第一面與第二面，且具有至少 一導孔貫穿該基底之第一與第二面； 一第一介電層，設置於該基底之第一面上且覆蓋該 至少-導孔’其中該至少一導孔内填充一氣體；以及 一第二介電層，設置於該基底的第二面上且覆蓋該 至少一導孔。 以 ^ 25. 如申請專利範圍第24項所述之半導體元件，其中 該至少一導孔之深寬比約大於5。 八 26. 如申請專利範圍第24項所述之半導體元件，其中 該介電層包括-第-介電層和-第二介電層，該第二介 電層具有-小開口，並且該第二介電層封閉該小開口。 27. 如申請專利範圍第％項所述之半導體元件，其中 該第-介電層和該第二介電層由相同材料形成。 0503-A33092TWFl/noeIIe 23 1377643 100年3月10曰修正替換頁 ' , 第96130708號申請專利範圍修正本 • 28.如申請專利範圍第26項所述之半導體元件，更包 括一金屬内連線結構形成於該介電層内。 29. 如申請專利範圍第24項所述之半導體元件，其中 該至少一導孔具有一側壁，且以金屬填充，該金屬藉由 一鈍態保護層和一阻障層與該導孔側壁隔開。 30. 如申請專利範圍第24項所述之半導體元件，更包 括一金屬結構形成於該第二介電層内，且與該至少一導 孔相連。
0503-A33092TWF1 /noelle 24
TW096130708A 2007-05-02 2007-08-20 Semiconductor device, fabrication method thereof, and methods of forming gap and filling via therein TWI377643B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/799,637 US7960290B2 (en) 2007-05-02 2007-05-02 Method of fabricating a semiconductor device

Publications (2)

Publication Number Publication Date
TW200845289A TW200845289A (en) 2008-11-16
TWI377643B true TWI377643B (en) 2012-11-21

Family

ID=39938993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096130708A TWI377643B (en) 2007-05-02 2007-08-20 Semiconductor device, fabrication method thereof, and methods of forming gap and filling via therein

Country Status (3)

Country Link
US (1) US7960290B2 (zh)
CN (2) CN102024785B (zh)
TW (1) TWI377643B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010035379A1 (ja) * 2008-09-26 2010-04-01 パナソニック株式会社 半導体装置及びその製造方法
FR2957717B1 (fr) * 2010-03-22 2012-05-04 St Microelectronics Sa Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle
FR2958076B1 (fr) * 2010-03-24 2012-08-17 St Microelectronics Sa Procede de formation de vias electriques
US8519542B2 (en) 2010-08-03 2013-08-27 Xilinx, Inc. Air through-silicon via structure
US20120061794A1 (en) * 2010-09-10 2012-03-15 S.O.I. Tec Silicon On Insulator Technologies Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
FR2965397A1 (fr) * 2010-09-23 2012-03-30 Soitec Silicon On Insulator Procédés de formation de trous d'interconnexion a travers la tranche dans des structures semi-conductrices au moyen de matériau sacrificiel, et structures semi-conductrices formées par de tels procédés.
TW201214627A (en) * 2010-09-10 2012-04-01 Soitec Silicon On Insulator Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods
CN103178000B (zh) * 2011-12-20 2014-11-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9716158B1 (en) 2016-03-21 2017-07-25 International Business Machines Corporation Air gap spacer between contact and gate region

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098856A (en) * 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US5753529A (en) * 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
TW363278B (en) * 1998-01-16 1999-07-01 Winbond Electronics Corp Preparation method for semiconductor to increase the inductive resonance frequency and Q value
JP4364358B2 (ja) * 1999-10-12 2009-11-18 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6413827B2 (en) * 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6635389B1 (en) * 2000-11-07 2003-10-21 International Business Machines Corporation Method of defining and forming membrane regions in a substrate for stencil or membrane marks
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
GB2392307B8 (en) * 2002-07-26 2006-09-20 Detection Technology Oy Semiconductor structure for imaging detectors
US6861332B2 (en) * 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
US7629225B2 (en) * 2005-06-13 2009-12-08 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
EP1949432B1 (en) * 2005-11-08 2017-10-18 Invensas Corporation Producing a covered through substrate via using a temporary cap layer
CN1837027A (zh) 2006-04-21 2006-09-27 华东师范大学 一种高深宽比大孔硅微通道的制作方法

Also Published As

Publication number Publication date
US20080272498A1 (en) 2008-11-06
TW200845289A (en) 2008-11-16
CN102024785B (zh) 2012-06-27
US7960290B2 (en) 2011-06-14
CN101299418B (zh) 2011-04-20
CN102024785A (zh) 2011-04-20
CN101299418A (zh) 2008-11-05

Similar Documents

Publication Publication Date Title
TWI377643B (en) Semiconductor device, fabrication method thereof, and methods of forming gap and filling via therein
CN108124495B (zh) 具有金属和硅化物控制栅极的三维存储器装置
CN102891148B (zh) 用于单栅极非易失性存储器件的结构和方法
US8519515B2 (en) TSV structure and method for forming the same
CN103515437B (zh) 用于场效应晶体管的结构和方法
CN110192269A (zh) 三维nand存储器件与多个功能芯片的集成
US10910272B1 (en) Reusable support substrate for formation and transfer of semiconductor devices and methods of using the same
US11342326B2 (en) Self-aligned etch in semiconductor devices
TW200812063A (en) Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
US20110300708A1 (en) Through-silicon via structure and method for making the same
CN107210225A (zh) pFET区域中的应变释放
TW201225183A (en) Semiconductor devices having through-contacts and related fabrication methods
US20130175624A1 (en) Recessed source and drain regions for finfets
JP2009094364A (ja) 半導体装置及びその製造方法
CN108878357A (zh) 制造三维半导体器件的方法
TW201125177A (en) Light emitting diode package and method for forming the same
JP4389227B2 (ja) 半導体装置の製造方法
TW200910568A (en) Semiconductor device package and fabricating method thereof
CN103081090A (zh) 应用牺牲材料在半导体结构中形成穿过晶片互连的方法及通过该方法形成的半导体结构
JP6201322B2 (ja) 電子デバイス及びその製造方法、並びに基板構造及びその製造方法
TWI741935B (zh) 半導體元件與其製作方法
US11217533B2 (en) Semiconductor device with metal structure under an active layer
TWI343632B (en) Methods for fabricating semiconductor devices
KR100685531B1 (ko) 반도체 메모리 소자의 금속 배선 형성 방법
TW202433677A (zh) 具有用於nfet和pfet的不同通道材料的cfet及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees