JPWO2010035379A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2010035379A1
JPWO2010035379A1 JP2010511443A JP2010511443A JPWO2010035379A1 JP WO2010035379 A1 JPWO2010035379 A1 JP WO2010035379A1 JP 2010511443 A JP2010511443 A JP 2010511443A JP 2010511443 A JP2010511443 A JP 2010511443A JP WO2010035379 A1 JPWO2010035379 A1 JP WO2010035379A1
Authority
JP
Japan
Prior art keywords
insulating film
hole
semiconductor device
electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010511443A
Other languages
English (en)
Inventor
太一 西尾
太一 西尾
平野　博茂
博茂 平野
行俊 太田
行俊 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2010035379A1 publication Critical patent/JPWO2010035379A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

素子形成面である第１の面（２ａ）及びその反対側の第２の面（２ｂ）を有する半導体基板（１）を貫通するように貫通孔（１４）が形成されている。貫通孔（１４）の内壁上に絶縁膜（１３）が形成されていると共に貫通孔（１４）における絶縁膜（１３）の内側に導電部（１２）が形成されている。絶縁膜（１３）は貫通孔（１４）の内壁上から第２の面（２ｂ）上まで連続して形成されている。

Description

本発明は、貫通電極を有する半導体装置及びその製造方法に関するものである。
近年、半導体装置の高機能化及び高集積化を目的として、複数の半導体チップを積み重ねた積層型半導体装置の開発が行われている。従来の積層型半導体装置の多くは、インターポーザなどの中継基板を介して半導体チップ同士を積層すると共にワイヤーボンディングにより半導体チップ同士を電気的に接続したものであったため、配線長が長くなることによって配線抵抗が大きくなり、高速動作には限界があった。さらに、ワイヤーの引き回しを行うために半導体装置全体の大きさが増大する結果、小型化にも限界があった。
その解決策として、半導体チップに貫通孔を形成し、当該貫通孔に金属や導電性樹脂を充填して貫通電極を形成することにより、半導体チップ間を接続する方法が提案されている。この構成によれば、積層した半導体チップ間を最短距離で接続することができるため、ワイヤーボンディングによる接続を行う場合と比べて、配線長を短縮して配線抵抗を低減することが可能となる結果、高速動作が可能となる。また、ワイヤーを引き回す領域を削減できるため、言い換えると、半導体チップの大きさのみによって積層型半導体装置全体の大きさが決まる。さらに、積層する各半導体チップを薄くすることによって積層型半導体装置全体を低背化することもできる。このため、従来構造と比べて、積層型半導体装置全体の大きさを縮小することが可能となる。
図２１は、特許文献１に開示された従来の半導体装置３００における貫通電極周辺の構造を示す断面図である。図２１に示すように、半導体装置３００においては、集積回路形成面である第１の面３０２ａとその反対面である第２の面３０２ｂを有する半導体基板３０１中に、第１の面３０２ａから第２の面３０２ｂまで延びた貫通電極３０５が形成されている。ここで、第２の面３０２ｂにおける貫通電極３０５の露出部分の周辺には、貫通電極３０５と半導体基板３０１との間を電気的に絶縁するために絶縁膜３０８が形成されている。図２１に示す半導体装置３００の製造方法は、以下の通りである。
まず、半導体基板３０１の第１の面３０２ａ上に集積回路を形成した後、第１の面３０２ａ側から半導体基板３０１の途中まで貫通孔を形成する。尚、半導体基板３０１の第１の面３０２ａ上には絶縁膜３０３を介して電極３１１が形成されており、当該電極３１１を覆うようにパッシベーション膜３１０が形成されており、前記貫通孔は絶縁膜３０３及び電極３１１を貫通するように形成されている。
次に、当該貫通孔の内壁上に第１の面３０２ａ側から絶縁膜３０４を形成した後、絶縁膜３０４上にバリア層やシード層などの外層部３０９を適宜形成し、その後、当該貫通孔を導電部によって埋め込むことによって貫通電極３０５を形成する。ここで、貫通電極３０５は、電極３１１とオーバーラップする第１の突出部３０７を有している。
次に、半導体基板３０１における第１の面３０２ａの反対側の面に対して機械研磨・研削や化学研磨・研削などを実施して、貫通電極３０５の底部の絶縁膜３０４が露出するまで半導体基板３０１を薄くし、その後、ドライエッチング又はウェットエッチングなどの公知の技術を用いて当該反対側の面をエッチングして、絶縁膜３０４によって側壁が覆われた貫通電極３０５の底部を露出させ、それにより、第２の突出部３０７を形成する。
次に、エッチング後の前記反対側の面（以下、第２の面３０２ｂ）上における貫通電極３０５の第２の突出部３０７を除く部分に絶縁膜３０８を形成した後、第２の突出部３０７の側部に形成された絶縁膜３０８を機械的又は化学的な研磨・研削により除去し、貫通電極３０５を完成させる。
特開２００５−１２０２３号公報
しかしながら、前述の従来の半導体装置３００においては、半導体基板３０１の第２の面３０２ｂ側において貫通電極３０５と半導体基板３０１との間に意図しない電気的短絡が生じ、その結果、半導体基板３０１の第１の面３０２ａ側の活性素子に動作不良が生じてしまうという問題がある。
前記に鑑み、本発明は、貫通電極を有する半導体装置において、基板裏面（非回路形成面）側での貫通電極と半導体基板との間の絶縁信頼性を向上させることを目的とする。
前記の目的を達成するために、本願発明者らは、従来の半導体装置３００を解析検討した結果、以下のような知見を得るに至った。すなわち、貫通電極を用いてチップ同士又はチップとインターポーザ等とを接続して３次元集積回路を形成する場合、貫通電極と貫通電極周辺の基板裏面部分との絶縁を確実に行うことは重要であり、貫通電極を露出させた基板裏面上に絶縁膜を形成することは有効な方法であると考えられてきた。そこで、従来の半導体装置３００では、基板裏面つまり第２の面３０２ｂ上に絶縁膜３０８が形成されているが、この絶縁膜３０８の信頼性が低い結果、半導体基板３０１の第２の面３０２ｂ側において貫通電極３０５と半導体基板３０１との間に意図しない電気的短絡が生じていたのである。
具体的には、従来の半導体装置３００においては、貫通電極３０５の底部を露出させて第２の突出部３０７を形成する際に、機械的若しくは化学的な研磨・研削又はエッチング等の工程を実施するが、この際に、貫通電極３０５の側壁上に形成された絶縁膜３０４、特に、第２の突出部３０７の側壁上に露出した絶縁膜３０４に亀裂や欠け・剥がれなどの損傷が生じる可能性が高い。そのため、第２の突出部３０７の周辺の第２の面３０２ｂ上に絶縁膜３０８を形成しても、当該絶縁膜３０８は貫通電極３０５の側壁上の絶縁膜３０４と一体となった絶縁膜（つまり連続膜）ではないので、絶縁膜３０８と絶縁膜３０４とのつなぎ目において十分な絶縁性を確保することはできない。その結果、貫通電極３０５と半導体基板３０１との間に意図しない電気的短絡が生じ、それが、第１の面３０２ａ側の活性素子に動作不良をもたらしていたのである。
本発明は、以上の知見に基づいてなされたものであって、具体的には、本発明に係る半導体装置は、素子形成面である第１の面及びその反対側の第２の面を有する半導体基板と、前記第１の面から前記第２の面まで前記半導体基板を貫通するように形成された貫通孔と、前記貫通孔の内壁上に形成された絶縁膜と、前記貫通孔における前記絶縁膜の内側に形成された導電部（つまり貫通電極）とを備え、前記絶縁膜は前記貫通孔の内壁上から前記第２の面上まで連続して形成されている。
尚、本発明に係る半導体装置において、半導体基板の第１の面側に形成される素子は、例えばダイオードやトランジスタなどの不純物拡散層を有する活性素子である。
本発明に係る半導体装置によると、半導体基板の第２の面（基板裏面）上に形成された絶縁膜と、貫通孔の内壁上に形成された絶縁膜とが連続している（一体となった構造である）ため、従来構造のように両絶縁膜間につなぎ目が存在する場合と比べて、基板裏面に露出した貫通電極と半導体基板とがショートすることを確実に防止することができる。
本発明に係る半導体装置において、前記貫通孔の口径が、前記第１の面から前記第２の面へ向けて小さくなっていき、前記第２の面で最小となると、半導体基板の第１の面（基板表面）側での貫通電極と配線又は電極パッドとの接触面積を大きくすることが可能となり、接触抵抗を低減することが可能となる。
本発明に係る半導体装置において、前記貫通孔の口径が、前記第１の面の近傍のみで他の部分と比べて大きいと、半導体基板内における貫通電極の占有面積を増大させることなく、貫通電極を効率良く配置することができると共に、貫通電極と配線又は電極パッドとの接触抵抗を抑制することもできる。
本発明に係る半導体装置において、前記貫通孔の口径は、前記第１の面側よりも前記第２の面側で大きくてもよい。
本発明に係る半導体装置において、前記絶縁膜は前記貫通孔の内壁上から前記第１の面上まで連続して形成されていてもよい。
本発明に係る半導体装置において、前記絶縁膜は、第１の絶縁膜と第２の絶縁膜とからなり、前記第２の絶縁膜は前記貫通孔の内壁上から前記第２の面上まで連続して形成されていることが好ましい。このようにすると、貫通孔の内壁上の絶縁膜が第１の絶縁膜及び第２の絶縁膜から構成されているため、貫通孔のアスペクト比が高い場合にも、第１の絶縁膜を第１の面（基板表面）側から形成し、第２の絶縁膜を第２の面（基板裏面）側から形成することより、貫通孔の内壁全体を覆うように絶縁膜を確実に形成できるので、貫通電極と半導体基板との間の絶縁信頼性をさらに向上させることができる。この場合、前記第１の絶縁膜は前記貫通孔の内壁上から前記第１の面上まで連続して形成されていてもよい。また、この場合、前記導電部が、第１の導電部と第２の導電部とからなると、貫通孔のアスペクト比が高い場合にも、第１の導電部を第１の面（基板表面）側から形成し、第２の導電部を第２の面（基板裏面）側から形成することより、より空隙の少ない貫通電極を形成することが可能となるので、貫通電極の信頼性を向上させることができる。尚、前記第１の導電部は、前記貫通孔における前記第１の絶縁膜の内側に形成されていてもよい。
本発明に係る半導体装置において、前記導電部は前記第２の面から突き出していてもよい。
本発明に係る半導体装置において、前記半導体基板の前記第１の面上に層間絶縁膜が形成されており、前記貫通孔は前記層間絶縁膜中にも形成されていてもよい。
本発明に係る半導体装置において、前記半導体基板の前記第１の面上に配線が形成されており、前記導電部と前記配線とが接続されていてもよい。
また、本発明に係る半導体装置の製造方法は、素子形成面である第１の面及びその反対側の第２の面を有する半導体基板を貫通するように貫通孔を形成する工程（ａ）と、前記貫通孔の内壁上から前記第２の面上まで連続して絶縁膜を形成する工程（ｂ）と、前記貫通孔における前記絶縁膜の内側に導電部（つまり貫通電極）を形成する工程（ｃ）とを備えている。
本発明に係る半導体装置の製造方法によると、半導体基板の第２の面（基板裏面）上に形成された絶縁膜と、貫通孔の内壁上に形成された絶縁膜とが連続している（一体となった構造である）ため、従来構造のように両絶縁膜間につなぎ目が存在する場合と比べて、基板裏面に露出した貫通電極と半導体基板とがショートすることを確実に防止することができる。
本発明に係る半導体装置の製造方法において、前記工程（ｂ）は、前記第２の面側から前記第２の面上及び前記貫通孔の内壁上に前記絶縁膜を形成する工程を含んでいてもよい。この場合、前記工程（ａ）が、前記貫通孔を、その口径が前記第１の面から前記第２の面へ向けて小さくなっていき且つ前記第２の面で最小となるように形成する工程を含むと、半導体基板の第１の面（基板表面）側での貫通電極と配線又は電極パッドとの接触面積を大きくすることが可能となり、接触抵抗を低減することが可能となる。また、この場合、前記工程（ａ）が、前記貫通孔を、その口径が前記第１の面の近傍のみで他の部分と比べて大きくなるように形成する工程を含むと、半導体基板内における貫通電極の占有面積を増大させることなく、貫通電極を効率良く配置することができると共に、貫通電極と配線又は電極パッドとの接触抵抗を抑制することもできる。さらに、この場合、前記工程（ａ）は、前記第１の面側から前記半導体基板の途中まで前記貫通孔を形成する工程（ａ１）と、前記第２の面側から前記半導体基板を薄くして前記貫通孔の底部を露出させる工程（ａ２）とを含み、前記工程（ａ１）と前記工程（ａ２）との間に、前記貫通孔に非金属材料を埋め込む工程（ｄ）を備え、前記工程（ａ２）と前記工程（ｂ）との間に、前記貫通孔から前記非金属材料を除去する工程（ｅ）を備えていると、第１の面側から貫通孔を形成した後、第１の面上で配線層形成を行う際に、貫通孔に配線材料や層間膜材料が入り込むことを防止できる。また、第２の面側から半導体基板を薄くして貫通孔の底部を露出させる際に、半導体基板と共に非金属材料を同時に研削等することにより、貫通孔にチッピングなどが生じる問題を回避することができる。
本発明に係る半導体装置の製造方法において、前記工程（ａ）は、前記第１の面側から前記半導体基板の途中まで前記貫通孔を形成しする工程（ａ１）と、前記第２の面側から前記半導体基板を薄くして前記貫通孔の底部を露出させる工程（ａ２）とを含み、前記工程（ａ１）と前記工程（ａ２）との間に、前記第１の面側から前記第１の面上及び前記貫通孔の内壁上に第１の絶縁膜を形成する工程（ｆ）を備え、前記工程（ｂ）は、前記第２の面側から前記第２の面上及び前記貫通孔の内壁上に前記第１の絶縁膜と接するように第２の絶縁膜を形成し、それにより、前記第１の絶縁膜と前記第２の絶縁膜とからなる前記絶縁膜を形成する工程を含んでいてもよい。このようにすると、貫通孔のアスペクト比が高い場合にも、貫通孔の内壁全体を覆うように、第１の絶縁膜及び第２の絶縁膜からなる絶縁膜を確実に形成できるので、貫通電極と半導体基板との間の絶縁信頼性をさらに向上させることができる。この場合、前記工程（ａ２）と前記工程（ｂ）との間に、前記第２の面側から前記貫通孔の口径を拡げる工程（ｇ）を備えていてもよい。また、この場合、前記工程（ｆ）と前記工程（ａ２）との間に、前記貫通孔に非金属材料を埋め込む工程（ｈ）を備え、前記工程（ａ２）と前記工程（ｂ）との間に、前記貫通孔から前記非金属材料を除去する工程（ｉ）を備えていると、第１の面側から貫通孔を形成した後、第１の面上で配線層形成を行う際に、貫通孔に配線材料や層間膜材料が入り込むことを防止できる。また、第２の面側から半導体基板を薄くして貫通孔の底部を露出させる際に、半導体基板と共に非金属材料を同時に研削等することにより、貫通孔にチッピングなどが生じる問題を回避することができる。さらに、この場合、前記工程（ｆ）と前記工程（ａ２）との間に、前記貫通孔における前記第１の絶縁膜の内側に第１の導電部を形成する工程（ｊ）を備え、前記工程（ｃ）は、前記貫通孔における前記絶縁膜の内側に前記第１の導電部と接するように第２の導電部を形成し、それにより、前記第１の導電部と前記第２の導電部とからなる前記導電部を形成する工程を含むと、貫通孔のアスペクト比が高い場合にも、より空隙の少ない貫通電極を形成することが可能となるので、貫通電極の信頼性を向上させることができる。また、第１の面側から貫通孔を形成した後、第１の面上で配線層形成を行う際に、前記貫通孔に非金属材料を埋め込むことなく、貫通孔に配線材料や層間膜材料が入り込むことを防止できる。
本発明によると、基板裏面上に形成された絶縁膜と、貫通孔の内壁上に形成された絶縁膜とが連続しているため、基板裏面側での貫通電極と半導体基板との間の絶縁信頼性を向上させることができる。
図１（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の断面図である。 図２（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図３（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図４（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図５（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置における貫通孔の断面形状のバリエーションを示す図である。 図６は本発明の第２の実施形態に係る半導体装置の断面図である。 図７（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図８（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図９（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１０（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置における貫通孔の内壁上に形成される絶縁膜構造のバリエーションを示す図である。 図１１は本発明の第２の実施形態の変形例に係る半導体装置の製造方法の一工程を示す断面図である。 図１２は本発明の第３の実施形態に係る半導体装置の断面図である。 図１３（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１４は本発明の第４の実施形態に係る半導体装置の断面図である。 図１５（ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１６（ａ）〜（ｃ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１７は本発明の第５の実施形態に係る半導体装置の断面図である。 図１８（ａ）〜（ｄ）は本発明の第５の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１９（ａ）〜（ｄ）は本発明の第５の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２０（ａ）〜（ｃ）は本発明の第５の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２１は、特許文献１に開示された従来の半導体装置における貫通電極周辺の構造を示す断面図である。
以下、図面を参照しながら、実施形態に基づいて本発明を詳細に説明する。
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態に係る半導体装置１００の断面構造を示している。図１（ａ）に示すように、半導体基板１の第１の面２ａ側（基板表面部）には、トランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面２ａ上にはゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、基板表面部に形成された素子分離６によって電気的に絶縁されている。半導体基板１の第１の面２ａ上にはゲート電極５を覆うように第１層間絶縁膜１０ａが形成されていると共に、第１層間絶縁膜１０ａ中には、不純物領域３やゲート電極５と接続するコンタクト７が形成されている。第１層間絶縁膜１０ａ上には第２層間絶縁膜１０ｂが形成されていると共に、第２層間絶縁膜１０ｂ中には、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａが形成されている。第２層間絶縁膜１０ｂ上には第３層間絶縁膜１０ｃが形成されていると共に、第３層間絶縁膜１０ｃ中には、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂが形成されている。第３層間絶縁膜１０ｃ上には、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
また、図１（ａ）に示すように、第１の面２ａから第２の面２ｂまで半導体基板１を貫通するように貫通孔１４が形成されており、貫通孔１４の内壁上に形成された絶縁膜１３が形成されており、貫通孔１４における絶縁膜１３の内側に貫通電極となる導電部１２が形成されている。
尚、本実施形態では、貫通孔１４は第１層間絶縁膜１０ａをも貫通するように形成されており、貫通電極となる導電部１２は第１配線８ａと接続されている。また、貫通孔１４の口径は、第１の面２ａ（第１層間絶縁膜１０ａ）側から第２の面２ｂ側へ向けて小さくなっており、第２の面２ｂで最小となっている。すなわち、貫通孔１４の断面形状は逆テーパー形状である。
また、本実施形態の特徴として、貫通孔１４の内壁上に形成された絶縁膜１３が第２の面２ｂ上まで連続して形成されている。
この特徴により、第２の面２ｂつまり基板裏面上に形成された絶縁膜と、貫通孔１４の内壁上に形成された絶縁膜とが、一体となった連続膜１３であるため、従来構造のように両絶縁膜間につなぎ目が存在する場合と比べて、基板裏面に露出した貫通電極（導電部１２）と半導体基板１とがショートすることを確実に防止することができる。従って、第２の面２ｂにおける貫通電極周辺での貫通電極・基板間の絶縁信頼性が向上するので、より信頼性の高い貫通電極を有する半導体装置を実現することができる。
図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）及び図４（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図２（ａ）に示すように、半導体基板１の第１の面２ａ側（基板表面部）に、トランジスタやダイオードなどの活性素子の不純物領域３を形成すると共に、各活性素子を電気的に絶縁する素子分離６を形成する。次に、半導体基板１の第１の面２ａ上にゲート絶縁膜４を介してゲート電極５を形成した後、ゲート電極５を覆うように第１層間絶縁膜１０ａを形成し、その後、第１層間絶縁膜１０ａ中に、不純物領域３やゲート電極５と接続するコンタクト７を形成する。
次に、図２（ｂ）に示すように、第１層間絶縁膜１０ａを貫通し且つ半導体基板１の途中まで達する貫通孔１４を形成する。ここで、貫通孔１４を半導体基板１の反対面である第２の面２ｂまで到達させてもよいが、本実施形態では、最終的に必要な深さに応じて、貫通孔１４の形成を半導体基板１の途中で止めている。また、貫通孔１４は、前記活性素子が形成されている領域を避けて形成される。また、貫通孔１４の形成には公知の技術を用いる。例えばリソグラフィ技術を用いてパターニングしたレジスト（図示せず）を形成した後、当該レジストをマスクとしてドライエッチングやウェットエッチングなどのエッチング技術を用いて貫通孔１４を形成してもよいし、或いはレーザ（例えばＣＯ2 レーザやＹＡＧ（yttrium aluminum garnet）レーザ）を用いて貫通孔１４を形成してもよい。尚、本実施形態において、貫通孔１４の口径は、第１の面２ａ（第１層間絶縁膜１０ａ）側から第２の面２ｂ側へ向けて小さくなっており、第１層間絶縁膜１０ａの上面で最大となり、第２の面２ｂで最小となっている。すなわち、貫通孔１４の断面形状は逆テーパー形状である。具体的には、貫通孔１４の最小口径は例えば０．１〜２０μｍ程度（望ましくは０．５〜５μｍ程度）であり、貫通孔１４の最大口径は例えば１〜５０μｍ程度である。また、貫通孔１４の深さは５〜５０μｍ程度である。
次に、図２（ｃ）に示すように、貫通孔１４に非金属材料１５を埋め込む。ここで、貫通孔１４に埋め込む非金属材料１５としては、後で容易に取り除ける材料が望ましく、例えばレジスト材料などの有機系材料を用いることが望ましい。但し、半導体基板１中への拡散が生じず且つ後で容易に取り除ける材料であれば、導電性ポリマー等の導電性材料も使用可能である。また、非金属材料１５の埋め込み方法としては、例えばスピンコート法やスプレー照射法を用いることができる。
このように、非金属材料１５を貫通孔１４に埋め込むことにより、後の工程において貫通孔１４の上方に半導体装置内配線を形成する際に、層間膜材料や配線材料が貫通孔１４に入り込んで不良が生じることを防止することができる。また、非金属材料１５を貫通孔１４に埋め込むことによって、後の基板薄化工程で基板と共に非金属材料１５を同時に研削等することになるので、貫通孔１４にチッピングなどが生じる問題を回避することができる。
次に、図２（ｄ）に示すように、第１層間絶縁膜１０ａ上に第２層間絶縁膜１０ｂを形成した後、第２層間絶縁膜１０ｂ中に、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａを形成する。ここで、第１配線８ａは、非金属材料１５が埋め込まれた貫通孔１４を覆うように形成される。続いて、第２層間絶縁膜１０ｂ上に第３層間絶縁膜１０ｃを形成した後、第３層間絶縁膜１０ｃ中に、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂを形成し、その後、第３層間絶縁膜１０ｃ上に、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１を形成する。
尚、図２（ｄ）では、２層配線形成の場合を例示しているが、配線層数は必要に応じて変えることができ、本発明は２層配線に限定されるものではない。
次に、図３（ａ）に示すように、半導体基板１における第１の面２ａの反対側の面から半導体基板１を薄化させる。この際に用いる手法としては、例えば機械的な研削・研磨、又は化学的な研削・研磨がある。本実施形態では、最終的な厚さが５〜１５０μｍ程度まで半導体基板１を薄化させ、それによって、貫通孔１４の底部を露出させている。
尚、基板薄化工程においては、最終基板厚さが薄いほど、基板が脆弱になるので、割れなどの問題が生じやすくなる。これを避けるために、基板薄化工程において、半導体装置の上面側を支持基板に貼り付けることによって、基板を補強してもよい。
次に、図３（ｂ）に示すように、薄化工程終了後に現れる新生面である第２の面２ｂ側から、貫通孔１４に埋め込んだ非金属材料１５を取り除き、貫通孔１４内部を露出させる。ここで、非金属材料１５の除去方法としては、非金属材料１５に応じた最適な手法を用いるものとし、例えば薬液を用いた除去方法、熱による昇華、又はプラズマアッシングなどの方法等を用いることができる。
次に、図３（ｃ）に示すように、第２の面２ｂ側から、第２の面２ｂ上、貫通孔１４の内壁上、及び、貫通孔１４上を覆う第１配線８ａの下面上に絶縁膜１３を形成する。ここで、絶縁膜１３の材料として、例えばＳｉＯ2 やＳｉＮ等を用いてもよい。また、絶縁膜１３の形成前に、フォトリソグラフィなどの公知の技術を用いて、第２の面２ｂにおける最終的に絶縁膜１３を形成しない箇所にレジストを形成しておき、絶縁膜１３の形成後、当該箇所の絶縁膜１３を下地のレジストと共に除去してもよい。
次に、図３（ｄ）に示すように、貫通孔１４上を覆う第１配線８ａの下面上に形成された絶縁膜１３を、ドライエッチングやウェットエッチングなどの方法を用いて除去する。
次に、図４（ａ）に示すように、貫通孔１４における絶縁膜１３の内側に導電部１２を形成する。具体的には、貫通孔１４が埋まるように、第２の面２ｂ側から導電部１２となる導電膜を形成する。ここで、導電部１２の材料としては、例えばＣｕ、Ｗ、Ａｌ又はポリシリコンを用いる。尚、貫通孔１４内における導電部１２と絶縁膜１３との間には、導電部１２の構成材料の拡散を防ぐための保護膜を形成することが好ましく、その保護膜の材料としては、バリア性を有する材料、例えばＴａ、ＴａＮ又はＴｉＮ等を用いることが好ましい。
次に、図４（ｂ）に示すように、導電部１２つまり貫通電極の埋め込みの際に当該貫通電極となる部分以外に形成された不要な導電膜を、化学的な研磨・研削又は機械的な研磨・研削等により取り除く。
次に、図４（ｃ）に示すように、導電部１２よりなる貫通電極を第２の面２ｂ側から突出させるために、少なくとも貫通電極周辺の絶縁膜１３を選択的にエッチングして薄くする。ここで、エッチングはドライエッチングでもよいし、ウェットエッチングでもよい。
以上のように形成された本実施形態の半導体装置によると、第２の面２ｂにおける導電部１２の突出部と他の半導体装置の電極パッドとを、ハンダバンプや金属同士の直接接合などの方法を用いて接合することによって、積層型半導体装置を実現することができる。これにより、半導体装置間が最短距離で接続されており、且つワイヤーボンディングによる従来の積層型半導体装置と比べてワイヤーの引き回し相当分の面積が削減された、より小型の積層型半導体装置を実現することが可能となる。
また、本実施形態によると、前述のように積層型半導体装置を構成する場合に、半導体装置１００の第２の面２ｂ上には予め絶縁膜１３が形成されているため、半導体装置１００と積層される他の半導体装置との絶縁を図るための絶縁膜を新たに形成する必要はない。また、半導体装置１００の第２の面２ｂ上に予め絶縁膜１３が形成されているため、半導体装置間に充填する充填材料として、例えばポリイミドのような耐湿性の低い材料を使用することもできるので、材料選択性が向上する。
尚、本実施形態においては、貫通孔１４の口径が、第１の面２ａ（第１層間絶縁膜１０ａ）側から第２の面２ｂ側へ向けて小さくなっており、第１層間絶縁膜１０ａの上面で最大となり、第２の面２ｂで最小となっている。すなわち、貫通孔１４の断面形状は逆テーパー形状である。しかし、本実施形態において、貫通孔１４の断面形状は特に限定されるものではなく、貫通孔１４の形成の容易さなどを考慮して、貫通孔１４が他の断面形状を有していてもよい。図５（ａ）及び（ｂ）は貫通孔１４の断面形状のバリエーションを示している。まず、図５（ａ）に示すように、貫通孔１４の断面形状が、第１の面２ａ側から半導体基板１の途中までは逆テーパー形状であり、それよりも下側では鉛直な内壁を持つ形状となっていてもよい。また、図５（ｂ）に示すように、貫通孔１４の断面形状が、第１の面２ａ側にアンダーカット形状を有した逆テーパー形状であってもよい。すなわち、図５（ａ）及び図５（ｂ）に示すように、貫通孔１４の口径が、第１の面２ａの近傍のみで他の部分と比べて大きくなっていてもよい。但し、本実施形態のように、貫通孔１４が第１の面２ａ上の層間膜中にも形成されている場合には当該層間膜上面の近傍のみで貫通孔１４の口径が他の部分と比べて大きくなっていてもよい。このようにすると、半導体基板１内における貫通電極の占有面積を増大させることなく、貫通電極を効率良く配置することができると共に、貫通電極と配線又は電極パッドとの接触抵抗を抑制することもできる。また、図５（ａ）に示す構造の場合、貫通孔１４の逆テーパー形状部分を半導体基板１の第１の面２ａ側から形成し、貫通孔１４の残りの部分を半導体基板１の第２の面２ｂ側から形成することができるので、貫通孔形成プロセスが容易になる。尚、図５（ａ）及び（ｂ）においては、図１（ａ）に示す半導体装置１００と同一の構成要素には同一の符号を付すことにより重複する説明を省略すると共に、第１層間絶縁膜１０ａ等の図示を省略している。
また、本実施形態においては、図２（ｃ）に示す工程で、貫通孔１４を一旦非金属材料１５で埋め込む場合について述べたが、この必要がない場合には、非金属材料１５の埋め込み・除去の各工程は削除するものとする。
また、本実施形態においては、第１配線８ａと貫通電極となる導電部１２とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極となる導電部１２は第２配線８ｂなどの他層の配線や電極パッド１１に接続されていてもよいし、或いは半導体装置１００内の配線には接続されていなくてもよい。尚、これらの各場合に応じて製造方法は本実施形態で示したものから適宜変更される。例えば、第２層間絶縁膜１０ｂ又は第３層間絶縁膜１０ｃを形成してから、貫通孔１４を形成するなどの変更を適宜加えてもよい。また、図１（ｂ）に示すように、貫通孔１４が半導体基板１のみを貫通するように形成されており、貫通電極となる導電部１２が、第１層間絶縁膜１０ａ中に形成されたコンタクト７を介して、第１配線８ａと電気的に接続されていてもよい。このようにすると、半導体基板１（例えばＳｉ基板）のみに対して一段階エッチングを行うことにより、貫通孔１４を形成することができるので、貫通孔１４を形成するために半導体基板１（例えばＳｉ基板）及び第１層間絶縁膜１０ａ（例えばシリコン酸化膜）のそれぞれに対して二段階エッチングを行う場合と比べて、コストを低減することができると共にスループットを改善することができる。ここで、貫通電極となる導電部１２と第１配線８ａとを接続するコンタクト７については、不純物領域３やゲート電極５と第１配線８ａとを接続するコンタクト７と同時に形成可能である。尚、図１（ｂ）に示すような構成、つまり、貫通孔が半導体基板のみに形成されている構成は、後述する他の実施形態（変形例含む）においても矛盾の無い範囲で適用可能である。
また、本実施形態においては、図４（ｃ）に示す工程で、少なくとも導電部１２周辺の絶縁膜１３を薄くするために選択的にエッチングを行ったが、導電部１２よりなる貫通電極の頭出しを行わない場合には、図４（ｃ）に示す工程を行わずに、絶縁膜１３の下面と導電部１２の底面とを面一にしてもよい。
（第２の実施形態）
図６は、本発明の第２の実施形態に係る半導体装置１０１の断面構造を示している。図６に示すように、半導体基板１の第１の面２ａ側（基板表面部）には、トランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面２ａ上にはゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、基板表面部に形成された素子分離６によって電気的に絶縁されている。半導体基板１の第１の面２ａ上にはゲート電極５を覆うように第１層間絶縁膜１０ａが形成されていると共に、第１層間絶縁膜１０ａ中には、不純物領域３やゲート電極５と接続するコンタクト７が形成されている。第１層間絶縁膜１０ａ上には第２層間絶縁膜１０ｂが形成されていると共に、第２層間絶縁膜１０ｂ中には、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａが形成されている。第２層間絶縁膜１０ｂ上には第３層間絶縁膜１０ｃが形成されていると共に、第３層間絶縁膜１０ｃ中には、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂが形成されている。第３層間絶縁膜１０ｃ上には、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
また、図６に示すように、第１の面２ａから第２の面２ｂまで半導体基板１を貫通するように貫通孔１４が形成されている。ここで、貫通孔１４は第１層間絶縁膜１０ａをも貫通するように形成されている。本実施形態の特徴として、貫通孔１４の内壁上から第１層間絶縁膜１０ａの上面上まで連続して第１の絶縁膜１３ａが形成されていると共に貫通孔１４の内壁上から半導体基板１の第２の面２ｂ上まで連続して第２の絶縁膜１３ｂが形成されている。尚、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとは、貫通孔１４の内壁上で互いの端部が重なり合うように形成されている。また、貫通孔１４における絶縁膜１３ａ及び１３ｂの内側に貫通電極となる導電部１２が形成されている。ここで、貫通電極となる導電部１２は第１配線８ａと接続されている。
本実施形態によると、第２の面２ｂつまり基板裏面上に形成された絶縁膜と、貫通孔１４の内壁上に形成された絶縁膜とが、一体となった連続膜１３ｂであるため、従来構造のように両絶縁膜間につなぎ目が存在する場合と比べて、基板裏面に露出した貫通電極（導電部１２）と半導体基板１とがショートすることを確実に防止することができる。従って、第２の面２ｂにおける貫通電極周辺での貫通電極・基板間の絶縁信頼性が向上するので、より信頼性の高い貫通電極を有する半導体装置を実現することができる。
ところで、貫通孔の一端側からのみ、例えばＣＶＤ（chemical vapor deposition ）などの公知技術を用いて貫通孔の内壁上に絶縁膜を形成する場合において貫通孔が高アスペクト比である場合（例えば貫通孔の口径が２μｍ、深さが２０μｍである場合）、貫通孔内壁上の全体に一様な絶縁膜を形成することは困難である。特に、貫通孔の深さが深くなればなるほど、形成される絶縁膜の厚さが薄くなって絶縁信頼性に問題を生じる可能性が高くなる。
それに対して、本実施形態によると、貫通孔１４のアスペクト比が高い場合にも、第１の絶縁膜１３ａを第１の面２ａ（第１層間絶縁膜１０ａ）側から形成し、第２の絶縁膜１３ｂを第２の面（基板裏面）２ｂ側から形成することより、貫通孔１４の内壁全体を覆うように絶縁膜を確実に形成できるので、貫通電極と半導体基板１との間の絶縁信頼性をさらに向上させることができる。
図７（ａ）〜（ｄ）、図８（ａ）〜（ｄ）及び図９（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図７（ａ）に示すように、半導体基板１の第１の面２ａ側（基板表面部）に、トランジスタやダイオードなどの活性素子の不純物領域３を形成すると共に、各活性素子を電気的に絶縁する素子分離６を形成する。次に、半導体基板１の第１の面２ａ上にゲート絶縁膜４を介してゲート電極５を形成した後、ゲート電極５を覆うように第１層間絶縁膜１０ａを形成し、その後、第１層間絶縁膜１０ａ中に、不純物領域３やゲート電極５と接続するコンタクト７を形成する。
次に、図７（ｂ）に示すように、第１層間絶縁膜１０ａを貫通し且つ半導体基板１の途中まで達する貫通孔１４を形成する。ここで、貫通孔１４を半導体基板１の反対面である第２の面２ｂまで到達させてもよいが、本実施形態では、最終的に必要な深さに応じて、貫通孔１４の形成を半導体基板１の途中で止めている。また、貫通孔１４は、前記活性素子が形成されている領域を避けて形成される。また、貫通孔１４の形成には公知の技術を用いる。例えばリソグラフィ技術を用いてパターニングしたレジスト（図示せず）を形成した後、当該レジストをマスクとしてドライエッチングやウェットエッチングなどのエッチング技術を用いて貫通孔１４を形成してもよいし、或いはレーザ（例えばＣＯ2 レーザやＹＡＧレーザ）を用いて貫通孔１４を形成してもよい。尚、貫通孔１４の口径は例えば０．１〜２０μｍ程度（望ましくは０．５〜５μｍ程度）であり、貫通孔１４の深さは５〜５０μｍ程度である。
次に、図７（ｃ）に示すように、第１の面２ａ（正確には第１の層間絶縁膜１０ａ）側から、第１の層間絶縁膜１０ａ上及び貫通孔１４の内壁上に第１の絶縁膜１３ａを形成する。ここで、第１の絶縁膜１３ａは、第１の層間絶縁膜１０ａ上から貫通孔１４の内壁の途中まで連続して延びるように形成される。尚、図７（ｃ）では、第１の層間絶縁膜１０ａ上の貫通孔１４の周辺のみに第１の絶縁膜１３ａを形成した場合を示したが、必要に応じて第１の絶縁膜１３ａを第１の層間絶縁膜１０ａ上の全面に形成してもよい。第１の絶縁膜１３ａの材料として、例えばＳｉＯ2 やＳｉＮ等を用いてもよい。
次に、図７（ｄ）に示すように、貫通孔１４に非金属材料１５を埋め込む。ここで、貫通孔１４に埋め込む非金属材料１５としては、後で容易に取り除ける材料が望ましく、例えばレジスト材料やＢＣＢ（benzocyclobutene）などの有機系材料を用いることが望ましい。但し、半導体基板１中への拡散が生じず且つ後で容易に取り除ける材料であれば、導電性ポリマー等の導電性材料も使用可能である。また、非金属材料１５の埋め込み方法としては、例えばスピンコート法やスプレー照射法を用いることができる。
このように、非金属材料１５を貫通孔１４に埋め込むことにより、後の工程において貫通孔１４の上方に半導体装置内配線を形成する際に、層間膜材料や配線材料が貫通孔１４に入り込んで不良が生じることを防止することができる。また、非金属材料１５を貫通孔１４に埋め込むことによって、後の基板薄化工程で基板と共に非金属材料１５を同時に研削等することになるので、貫通孔１４にチッピングなどが生じる問題を回避することができる。
次に、図８（ａ）に示すように、第１層間絶縁膜１０ａ上に第２層間絶縁膜１０ｂを形成した後、第２層間絶縁膜１０ｂ中に、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａを形成する。ここで、第１配線８ａは、非金属材料１５が埋め込まれた貫通孔１４を覆うように形成される。続いて、第２層間絶縁膜１０ｂ上に第３層間絶縁膜１０ｃを形成した後、第３層間絶縁膜１０ｃ中に、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂを形成し、その後、第３層間絶縁膜１０ｃ上に、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１を形成する。
尚、図８（ａ）では、２層配線形成の場合を例示しているが、配線層数は必要に応じて変えることができ、本発明は２層配線に限定されるものではない。
次に、図８（ｂ）に示すように、半導体基板１における第１の面２ａの反対側の面から半導体基板１を薄化させる。この際に用いる手法としては、例えば機械的な研削・研磨、又は化学的な研削・研磨がある。本実施形態では、最終的な厚さが５〜１５０μｍ程度まで半導体基板１を薄化させ、それによって、貫通孔１４の底部を露出させている。
尚、基板薄化工程においては、最終基板厚さが薄いほど、基板が脆弱になるので、割れなどの問題が生じやすくなる。これを避けるために、基板薄化工程において、半導体装置の上面側を支持基板に貼り付けることによって、基板を補強してもよい。
次に、図８（ｃ）に示すように、薄化工程終了後に現れる新生面である第２の面２ｂ側から、貫通孔１４に埋め込んだ非金属材料１５を取り除き、貫通孔１４内部を露出させる。ここで、非金属材料１５の除去方法としては、非金属材料１５に応じた最適な手法を用いるものとし、例えば薬液を用いた除去方法、熱による昇華、又はプラズマアッシングなどの方法等を用いることができる。
次に、図８（ｄ）に示すように、第２の面２ｂ側から、第２の面２ｂ上及び貫通孔１４の内壁上に第２の絶縁膜１３ｂを形成する。ここで、第２の絶縁膜１３ｂは、第２の面２ｂ上から貫通孔１４の内壁上まで連続的に形成されると共に、貫通孔１４の内壁上に先に形成されている第１の絶縁膜１３ａと部分的に重なるように形成される。第２の絶縁膜１３ｂの材料は第１の絶縁膜１３ａの材料と同じでもよいし、異なっていてもよいが、第２の絶縁膜１３ｂの材料として、例えばＳｉＯ2 やＳｉＮ等を用いてもよい。また、絶縁膜１３の形成前に、フォトリソグラフィなどの公知の技術を用いて、第２の面２ｂにおける最終的に絶縁膜１３を形成しない箇所にレジストを形成しておき、絶縁膜１３の形成後、当該箇所の絶縁膜１３を下地のレジストと共に除去してもよい。
次に、図９（ａ）に示すように、貫通孔１４における絶縁膜１３ａ及び１３ｂの内側に導電部１２を形成する。具体的には、貫通孔１４が埋まるように、第２の面２ｂ側から導電部１２となる導電膜を形成する。ここで、導電部１２の材料としては、例えばＣｕ、Ｗ、Ａｌ又はポリシリコンを用いる。尚、貫通孔１４内における導電部１２と絶縁膜１３ａ及び１３ｂとの間には、導電部１２の構成材料の拡散を防ぐための保護膜を形成することが好ましく、その保護膜の材料としては、バリア性を有する材料、例えばＴａ、ＴａＮ又はＴｉＮ等を用いることが好ましい。
次に、図９（ｂ）に示すように、導電部１２つまり貫通電極の埋め込みの際に当該貫通電極となる部分以外に形成された不要な導電膜を、化学的な研磨・研削又は機械的な研磨・研削等により取り除く。
次に、図９（ｃ）に示すように、導電部１２よりなる貫通電極を第２の面２ｂ側から突出させるために、少なくとも貫通電極周辺の第２の絶縁膜１３ｂを選択的にエッチングして薄くする。ここで、エッチングはドライエッチングでもよいし、ウェットエッチングでもよい。
以上のように形成された本実施形態の半導体装置によると、第２の面２ｂにおける導電部１２の突出部と他の半導体装置の電極パッドとを、ハンダバンプや金属同士の直接接合などの方法を用いて接合することによって、積層型半導体装置を実現することができる。これにより、半導体装置間が最短距離で接続されており、且つワイヤーボンディングによる従来の積層型半導体装置と比べてワイヤーの引き回し相当分の面積が削減された、より小型の積層型半導体装置を実現することが可能となる。
また、本実施形態によると、前述のように積層型半導体装置を構成する場合に、半導体装置１０１の第２の面２ｂ上には予め第２の絶縁膜１３ｂが形成されているため、半導体装置１０１と積層される他の半導体装置との絶縁を図るための絶縁膜を新たに形成する必要はない。また、半導体装置１０１の第２の面２ｂ上に予め第２の絶縁膜１３ｂが形成されているため、半導体装置間に充填する充填材料として、例えばポリイミドのような耐湿性の低い材料を使用することもできるので、材料選択性が向上する。
尚、本実施形態においては、貫通孔１４の内壁上に形成される第１の絶縁膜１３ａ及び第２の絶縁膜１３ｂが、貫通孔１４の内壁の中ほどで互いに重なる構造を例示したが、本発明はこれに限られるものではない。図１０（ａ）〜（ｃ）は貫通孔１４の内壁上に形成される第１の絶縁膜１３ａ及び第２の絶縁膜１３ｂのバリエーションを示している。但し、図１０（ａ）〜（ｃ）において、図６に示す半導体装置１０１と同一の構成要素には同一の符号を付すことにより重複する説明を省略すると共に、第１層間絶縁膜１０ａ等の図示を省略している。
まず、図１０（ａ）に示すように、第１の絶縁膜１３ａを貫通孔１４の底部つまり第２の面２ｂまで形成してもよい。図１０（ａ）に示す構造によると、第２の絶縁膜１３ｂの形成の際に、貫通孔１４の第２の面２ｂ側から見て比較的浅い領域に第２の絶縁膜１３ｂを形成すればよいため、例えば第２の面２ｂ側で口径が最小となるような貫通孔１４（逆テーパー形状の断面を有する貫通孔１４）の場合に、第２の絶縁膜１３ｂの形成が容易になる。
また、図１０（ｂ）に示すように、第１の絶縁膜１３ａを貫通孔１４の底部つまり第２の面２ｂまで形成すると共に第２の絶縁膜１３ｂを貫通孔１４の上部つまり第１の面２ａ（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面）まで形成してもよい。図１０（ｂ）に示す構造によると、貫通孔１４の内壁上の全面に亘って、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとが２重に形成されているため、貫通孔１４の内壁上での絶縁信頼性が向上する。
また、図１０（ｃ）に示すように、第１の絶縁膜１３ａを貫通孔１４の上部つまり第１の面２ａ付近（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面付近）のみに形成すると共に第２の絶縁膜１３ｂを貫通孔１４の上部つまり第１の面２ａ（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面）まで形成してもよい。図１０（ｃ）に示す構造によると、第１の絶縁膜１３ａの形成の際に、貫通孔１４の第１の面２ａ（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面）側から見て比較的浅い領域に第１の絶縁膜１３ａを形成すればよいため、例えば第１の面２ａ（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面）側で口径が最小となるような貫通孔１４（順テーパー形状の断面を有する貫通孔１４）の場合に、第１の絶縁膜１３ａ形成が容易になる。
すなわち、第１の面２ａ（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面）上から貫通孔１４の内壁上まで連続して第１の絶縁膜１３ａが形成されていると共に、第２の面２ｂ上から貫通孔１４の内壁上まで連続して第２の絶縁膜１３が形成されていれば、本発明において、図６及び図１０（ａ）〜（ｃ）に示した構造以外の類似の構造を任意に採用可能である。
ところで、本実施形態においては、貫通孔１４の内壁上での絶縁膜形成を２段階に分けて行うため、貫通孔１４の内壁上で２つの絶縁膜１３ａ及び１３ｂが部分的に重なるため、当該重なった箇所では貫通孔１４の口径つまり貫通電極の口径が小さくなり、その結果、特に微細な貫通電極の場合には、抵抗の増大などの問題が生じる可能性がある。それに対しては、図８（ｄ）に示す第２の絶縁膜１３ｂの形成工程の後に、図１１に示すように、第２の面２ｂ側からプラズマエッチングなどを行うことにより、貫通孔１４内における絶縁膜１３ａ及び１３ｂの重なり部分のうち他の部分と比べて突出している部分を除去してもよい。
また、本実施形態においては、図７（ｄ）に示す工程で、貫通孔１４を一旦非金属材料１５で埋め込む場合について述べたが、この必要がない場合には、非金属材料１５の埋め込み・除去の各工程は削除するものとする。
また、本実施形態においては、第１配線８ａと貫通電極となる導電部１２とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極となる導電部１２は第２配線８ｂなどの他層の配線や電極パッド１１に接続されていてもよいし、或いは半導体装置１０１内の配線には接続されていなくてもよい。尚、これらの場合に応じて製造方法は本実施形態で示したものから適宜変更される。例えば、第２層間絶縁膜１０ｂ又は第３層間絶縁膜１０ｃを形成してから、貫通孔１４を形成するなどの変更を適宜加えてもよい。
また、本実施形態においては、図９（ｃ）に示す工程で、少なくとも導電部１２周辺の絶縁膜１３を薄くするために選択的にエッチングを行ったが、導電部１２よりなる貫通電極の頭出しを行わない場合には、図９（ｃ）に示す工程を行わずに、絶縁膜１３の下面と導電部１２の底面とを面一にしてもよい。
（第３の実施形態）
図１２は、本発明の第３の実施形態に係る半導体装置１０２の断面構造を示している。尚、本実施形態は図６に示す第２の実施形態を変形したものであって、以下に記載する事項については基本的には第２の実施形態と同じである。
図１２に示すように、半導体基板１の第１の面２ａ側（基板表面部）には、トランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面２ａ上にはゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、基板表面部に形成された素子分離６によって電気的に絶縁されている。半導体基板１の第１の面２ａ上にはゲート電極５を覆うように第１層間絶縁膜１０ａが形成されていると共に、第１層間絶縁膜１０ａ中には、不純物領域３やゲート電極５と接続するコンタクト７が形成されている。第１層間絶縁膜１０ａ上には第２層間絶縁膜１０ｂが形成されていると共に、第２層間絶縁膜１０ｂ中には、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａが形成されている。第２層間絶縁膜１０ｂ上には第３層間絶縁膜１０ｃが形成されていると共に、第３層間絶縁膜１０ｃ中には、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂが形成されている。第３層間絶縁膜１０ｃ上には、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
また、図１２に示すように、第１の面２ａから第２の面２ｂまで半導体基板１を貫通するように貫通孔１４が形成されている。ここで、貫通孔１４は第１層間絶縁膜１０ａをも貫通するように形成されている。また、第２の実施形態と同様に、貫通孔１４の内壁上から第１層間絶縁膜１０ａの上面上まで連続して第１の絶縁膜１３ａが形成されていると共に貫通孔１４の内壁上から半導体基板１の第２の面２ｂ上まで連続して第２の絶縁膜１３ｂが形成されている。尚、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとは、貫通孔１４の内壁上で互いの端部が重なり合うように形成されている。また、貫通孔１４における絶縁膜１３ａ及び１３ｂの内側に貫通電極となる導電部１２が形成されている。ここで、貫通電極となる導電部１２は第１配線８ａと接続されている。
本実施形態と第２の実施形態（図６参照）との相違点は、図１２に示すように、貫通孔１４において、第２の絶縁膜１３ｂが形成されている部分では他の部分と比べてその口径が大きくなっていることである。これにより、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとが重なる場合に、第２の絶縁膜１３ｂの方が第１の絶縁膜１３ａよりも外側に存在することになる。
本実施形態によると、第２の実施形態と同様の効果に加えて、より抵抗の小さい貫通電極を形成できるという効果を得ることができる。すなわち、第２の実施形態では、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとが重なる部分で貫通孔１４の口径が小さくなり、その結果、貫通電極の抵抗値が増大するという問題が生じる可能性がある。それに対して、本実施形態においては、第２の絶縁膜１３ｂが形成されている部分の貫通孔１４の口径を大きくすることにより、つまり、第２の絶縁膜１３ｂを第１の絶縁膜１３ａよりも外側に形成することにより、貫通電極・半導体基板間の絶縁信頼性を保ったまま、貫通電極の抵抗値の増大を抑制することができる。
図１３（ａ）〜（ｄ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。本実施形態に係る半導体装置の製造方法も第２の実施形態と共通する部分が多いので、以下、第２の実施形態と異なる工程に注目して説明する。
まず、図７（ａ）〜（ｄ）及び図８（ａ）〜（ｃ）に示す、第２の実施形態に係る半導体装置の製造方法の各工程を順次実施する。
すなわち、図１３（ａ）は、図８（ｃ）に示す工程で貫通孔１４に埋め込んだ非金属材料１５を取り除き、貫通孔１４内部を露出させた状態を示している。その後、図１３（ｂ）に示すように、第２の面２ｂ側から貫通孔１４の口径を拡げる。具体的には、例えば、第２の面２ｂ上にレジストを塗布し、貫通孔１４及びその近傍のレジストをパターニングにより除去した後、残ったレジストをマスクとしてドライエッチングやウェットエッチングを行うことにより、貫通孔１４の口径を拡げる。これにより、貫通孔１４の口径は、第１の面２ａ側よりも第２の面２ｂ側で大きくなる。尚、貫通孔１４の口径を拡げる際には、第１の絶縁膜１３ａと半導体基板１との間で十分な選択比が得られるエッチング方法を採用する。
次に、図１３（ｃ）に示すように、第２の面２ｂ側から、第２の面２ｂ上及び貫通孔１４の内壁上に第２の絶縁膜１３ｂを形成する。ここで、第２の絶縁膜１３ｂは、第２の面２ｂ上から貫通孔１４の内壁上まで連続的に形成される。また、貫通孔１４の内壁上に先に形成されている第１の絶縁膜１３ａと第２の絶縁膜１３ｂとが重なる箇所では、第１の絶縁膜１３ａの外側に第２の絶縁膜１３ｂが形成されるように、第２の絶縁膜１３ｂの形成条件を調整する。
その後、図９（ａ）〜（ｃ）に示す、第２の実施形態に係る半導体装置の製造方法の各工程と同様の工程を順次実施することにより、つまり、貫通孔１４に導電部１２を埋め込み、不要な導電膜を除去し、貫通電極となる導電部１２の頭出しのためのエッチング処理を行うことにより、図１３（ｄ）に示す構造を得る。
尚、本実施形態においては、第１配線８ａと貫通電極となる導電部１２とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極となる導電部１２は第２配線８ｂなどの他層の配線や電極パッド１１に接続されていてもよいし、或いは半導体装置１０２内の配線には接続されていなくてもよい。尚、これらの場合に応じて製造方法は本実施形態で示したものから適宜変更される。例えば、第２層間絶縁膜１０ｂ又は第３層間絶縁膜１０ｃを形成してから、貫通孔１４を形成するなどの変更を適宜加えてもよい。
（第４の実施形態）
図１４は、本発明の第４の実施形態に係る半導体装置１０３の断面構造を示している。尚、本実施形態は図６に示す第２の実施形態を変形したものであって、以下に記載する事項については基本的には第２の実施形態と同じである。
図１４に示すように、半導体基板１の第１の面２ａ側（基板表面部）には、トランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面２ａ上にはゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、基板表面部に形成された素子分離６によって電気的に絶縁されている。半導体基板１の第１の面２ａ上にはゲート電極５を覆うように第１層間絶縁膜１０ａが形成されていると共に、第１層間絶縁膜１０ａ中には、不純物領域３やゲート電極５と接続するコンタクト７が形成されている。第１層間絶縁膜１０ａ上には第２層間絶縁膜１０ｂが形成されていると共に、第２層間絶縁膜１０ｂ中には、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａが形成されている。第２層間絶縁膜１０ｂ上には第３層間絶縁膜１０ｃが形成されていると共に、第３層間絶縁膜１０ｃ中には、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂが形成されている。第３層間絶縁膜１０ｃ上には、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
また、図１４に示すように、第１の面２ａから第２の面２ｂまで半導体基板１を貫通するように貫通孔１４が形成されている。ここで、貫通孔１４は第１層間絶縁膜１０ａをも貫通するように形成されている。また、第２の実施形態と同様に、貫通孔１４の内壁上から第１層間絶縁膜１０ａの上面上まで連続して第１の絶縁膜１３ａが形成されていると共に貫通孔１４の内壁上から半導体基板１の第２の面２ｂ上まで連続して第２の絶縁膜１３ｂが形成されている。尚、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとは、貫通孔１４の内壁上で互いの端部が重なり合うように形成されている。
本実施形態と第２の実施形態（図６参照）との相違点は、図１２に示すように、貫通電極となる導電部１２が第１の導電部１２ａと第２の導電部１２ｂとから構成されていることである。具体的には、第１の導電部１２ａは、貫通孔１４における第１の絶縁膜１３ａの内側に形成されており、一端が第１配線８ａと接続されていると共に他端が貫通孔１４の途中で終端している。また、第２の導電部１２ｂは、貫通孔１４の残りの空隙を埋めるように形成されており、第１の導電部１２ａと電気的に接続している。
本実施形態によると、第２の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、一般に、貫通孔１４のアスペクト比が高くなるに従って、貫通孔１４に不要な欠陥なく金属を一様に埋め込むことが容易ではなくなる。それに対して、本実施形態では、貫通孔１４の上部側と底部側とから２回に分けて金属を埋め込むことにより、言い換えると、第１の導電部１２ａを第１の面２ａ（基板表面）側から形成し、第２の導電部１２ｂを第２の面２ｂ（基板裏面）側から形成することより、従来と比べて、実効的にアスペクト比が小さい貫通孔を金属で埋め込むことになる。従って、貫通孔１４のアスペクト比が高い場合にも、より空隙の少ない信頼性が高い貫通電極を形成することが可能となる。
図１５（ａ）〜（ｄ）及び図１６（ａ）〜（ｃ）は、第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。本実施形態に係る半導体装置の製造方法も第２の実施形態と共通する部分が多いので、以下、第２の実施形態と異なる工程に注目して説明する。
まず、図７（ａ）〜（ｃ）に示す、第２の実施形態に係る半導体装置の製造方法の各工程を順次実施する。
次に、図１５（ａ）に示すように、貫通孔１４における第１の絶縁膜１３ａの内側に第１の導電部１２ａを形成する。具体的には、貫通孔１４における第１の絶縁膜１３ａが形成されている範囲内の深さまで埋まるように、第１の面２ａ（第１層間絶縁膜１０ａ）側から第１の導電部１２ａとなる導電膜を形成する。ここで、第１の導電部１２ａの材料としては、例えばＣｕ、Ｗ、Ａｌ又はポリシリコンを用いる。尚、貫通孔１４内における第１の導電部１２ａと第１の絶縁膜１３ａとの間には、第１の導電部１２ａの構成材料の拡散を防ぐための保護膜を形成することが好ましく、その保護膜の材料としては、バリア性を有する材料、例えばＴａ、ＴａＮ又はＴｉＮ等を用いることが好ましい。
本実施形態では、貫通孔１４における第１の絶縁膜１３ａの内側に第１の導電部１２ａを形成するため、後の工程において貫通孔１４の上方に半導体装置内配線を形成する際に、第２の実施形態のように非金属材料１５を貫通孔１４に埋め込むことなく（つまり非金属材料１５の埋め込み・除去の各工程を実施することなく）、層間膜材料や配線材料が貫通孔１４に入り込んで不良が生じることを防止することができる。
次に、図８（ａ）〜（ｄ）に示す、第２の実施形態に係る半導体装置の製造方法の各工程を順次実施する。すなわち、まず、図１５（ｂ）に示すように、半導体装置内配線の形成を行う。このとき、第１配線８ａは、第１の導電部１２ａが途中まで埋め込まれた貫通孔１４を覆うように形成される。続いて、図１５（ｃ）に示すように、第１の面２ａの反対側の面から半導体基板１の薄化を行い、そして、図１５（ｄ）に示すように、薄化工程終了後に現れる新生面である第２の面２ｂ側から、第２の面２ｂ上、第１の絶縁膜１３ａ上を含む貫通孔１４の内壁上、及び第１の導電部１２ａの底面上に第２の絶縁膜１３ｂを形成する。ここで、第２の絶縁膜１３ｂは、第２の面２ｂ上から貫通孔１４の内壁上まで連続的に形成される。
次に、図１６（ａ）に示すように、第１の導電部１２ａの底面上に形成された第２の絶縁膜１３ｂを除去し、それにより、第１の導電部１２ａの底面を露出させる。
その後、図９（ａ）〜（ｃ）に示す、第２の実施形態に係る半導体装置の製造方法の各工程と同様の工程を順次実施する。すなわち、図１６（ｂ）に示すように、貫通孔１４の残りの空隙に第２の導電部１２ｂを第１の導電部１２ａと接するように埋め込んで、第１の導電部１２ａと第２の導電部１２ｂとから構成され且つ貫通電極となる導電部１２を形成する。ここで、第２の導電部１２ｂの材料としては、例えばＣｕ、Ｗ、Ａｌ又はポリシリコンを用いる。尚、貫通孔１４内における第２の導電部１２ｂと絶縁膜１３ａ及び１３ｂとの間には、第２の導電部１２ｂの構成材料の拡散を防ぐための保護膜を形成することが好ましく、その保護膜の材料としては、バリア性を有する材料、例えばＴａ、ＴａＮ又はＴｉＮ等を用いることが好ましい。その後、図示は省略しているが、不要な導電膜を除去した後、貫通電極となる導電部１２の頭出しのために第２の絶縁膜１３ｂに対してエッチバックを行うことにより、図１６（ｃ）に示す構造を得る。
尚、本実施形態においては、第１配線８ａと貫通電極となる導電部１２とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極となる導電部１２は第２配線８ｂなどの他層の配線や電極パッド１１に接続されていてもよいし、或いは半導体装置１０３内の配線には接続されていなくてもよい。尚、これらの場合に応じて製造方法は本実施形態で示したものから適宜変更される。例えば、第２層間絶縁膜１０ｂ又は第３層間絶縁膜１０ｃを形成してから、貫通孔１４を形成するなどの変更を適宜加えてもよい。
（第５の実施形態）
図１７は、本発明の第５の実施形態に係る半導体装置１０４の断面構造を示している。図１７に示すように、半導体基板１の第１の面２ａ側（基板表面部）には、トランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面２ａ上にはゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、基板表面部に形成された素子分離６によって電気的に絶縁されている。半導体基板１の第１の面２ａ上にはゲート電極５を覆うように第１層間絶縁膜１０ａが形成されていると共に、第１層間絶縁膜１０ａ中には、不純物領域３やゲート電極５と接続するコンタクト７が形成されている。第１層間絶縁膜１０ａ上には第２層間絶縁膜１０ｂが形成されていると共に、第２層間絶縁膜１０ｂ中には、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａが形成されている。第２層間絶縁膜１０ｂ上には第３層間絶縁膜１０ｃが形成されていると共に、第３層間絶縁膜１０ｃ中には、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂが形成されている。第３層間絶縁膜１０ｃ上には、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
また、図１７に示すように、第１の面２ａから第２の面２ｂまで半導体基板１を貫通するように貫通孔１４が形成されており、貫通孔１４の内壁上に形成された絶縁膜１３が形成されており、貫通孔１４における絶縁膜１３の内側に貫通電極となる導電部１２が形成されている。
尚、本実施形態では、貫通孔１４は第１層間絶縁膜１０ａをも貫通するように形成されており、貫通電極となる導電部１２は第１配線８ａと接続されている。また、貫通孔１４の口径は、第１の層間絶縁膜１０ａの上面付近のみ（例えば当該上面から深さ２００ｎｍ程度までの範囲内）において当該上面に近づけば近づくほど大きくなっている一方、半導体基板１中ではほぼ一定である。すなわち、貫通孔１４の大部分の内壁は第２の面２ｂに対して垂直である。
また、本実施形態の特徴として、貫通孔１４の内壁上に形成された絶縁膜１３が第２の面２ｂ上まで連続して形成されている。
この特徴により、第２の面２ｂつまり基板裏面上に形成された絶縁膜と、貫通孔１４の内壁上に形成された絶縁膜とが、一体となった連続膜１３であるため、従来構造のように両絶縁膜間につなぎ目が存在する場合と比べて、基板裏面に露出した貫通電極（導電部１２）と半導体基板１とがショートすることを確実に防止することができる。従って、第２の面２ｂにおける貫通電極周辺での貫通電極・基板間の絶縁信頼性が向上するので、より信頼性の高い貫通電極を有する半導体装置を実現することができる。
また、本実施形態によると、貫通孔１４の大部分の内壁は第２の面２ｂに対して垂直であって、貫通孔１４つまり貫通電極の口径が比較的大きくなる領域を第１の層間絶縁膜１０ａ中に限定しているため、貫通電極の形状を逆テーパー形状に設定する場合と比べて、半導体基板１における貫通電極の占有面積を削減できるので、効率よく半導体装置１０４の小型化を図ることができる。また、第１の層間絶縁膜膜１０ａ側において、つまり半導体装置内配線と接続する付近において、貫通電極の口径を比較的大きくしているため、貫通電極と接続する配線の寸法を当該貫通電極よりも大きくすることにより、貫通電極と配線との接合部における接触抵抗を低減することができる。
図１８（ａ）〜（ｄ）、図１９（ａ）〜（ｄ）及び図２０（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図１８（ａ）に示すように、半導体基板１の第１の面２ａ側（基板表面部）に、トランジスタやダイオードなどの活性素子の不純物領域３を形成すると共に、各活性素子を電気的に絶縁する素子分離６を形成する。次に、半導体基板１の第１の面２ａ上にゲート絶縁膜４を介してゲート電極５を形成した後、ゲート電極５を覆うように第１層間絶縁膜１０ａを形成し、その後、第１層間絶縁膜１０ａ中に、不純物領域３やゲート電極５と接続するコンタクト７を形成する。
次に、図１８（ｂ）に示すように、第１層間絶縁膜１０ａを貫通し且つ半導体基板１の途中まで達する貫通孔１４を形成する。ここで、貫通孔１４を半導体基板１の反対面である第２の面２ｂまで到達させてもよいが、本実施形態では、最終的に必要な深さに応じて、貫通孔１４の形成を半導体基板１の途中で止めている。また、貫通孔１４は、前記活性素子が形成されてい領域を避けて形成される。また、貫通孔１４の形成には公知の技術を用いる。例えばリソグラフィ技術を用いてパターニングしたレジスト（図示せず）を形成した後、当該レジストをマスクとしてドライエッチングやウェットエッチングなどのエッチング技術を用いて貫通孔１４を形成してもよいし、或いはレーザ（例えばＣＯ2 レーザやＹＡＧレーザ）を用いて貫通孔１４を形成してもよい。尚、本実施形態において、貫通孔１４の口径は、第１の層間絶縁膜１０ａの上面付近のみ（例えば当該上面から深さ２００ｎｍ程度までの範囲内）において当該上面に近づけば近づくほど大きくなっている一方、半導体基板１中ではほぼ一定である。具体的には、貫通孔１４の口径は、第１の層間絶縁膜１０ａの上面付近では例えば０．５〜２５μｍ程度であり、半導体基板１中では例えば０．１〜２０μｍ程度である。また、貫通孔１４の深さは５〜５０μｍ程度である。
次に、図１８（ｃ）に示すように、貫通孔１４に非金属材料１５を埋め込む。ここで、貫通孔１４に埋め込む非金属材料１５としては、後で容易に取り除ける材料が望ましく、例えばレジスト材料などの有機系材料を用いることが望ましい。但し、半導体基板１中への拡散が生じず且つ後で容易に取り除ける材料であれば、導電性ポリマー等の導電性材料も使用可能である。また、非金属材料１５の埋め込み方法としては、例えばスピンコート法やスプレー照射法を用いることができる。
このように、非金属材料１５を貫通孔１４に埋め込むことにより、後の工程において貫通孔１４の上方に半導体装置内配線を形成する際に、層間膜材料や配線材料が貫通孔１４に入り込んで不良が生じることを防止することができる。また、非金属材料１５を貫通孔１４に埋め込むことによって、後の基板薄化工程で基板と共に非金属材料１５を同時に研削等することになるので、貫通孔１４にチッピングなどが生じる問題を回避することができる。
次に、図１８（ｄ）に示すように、第１層間絶縁膜１０ａ上に第２層間絶縁膜１０ｂを形成した後、第２層間絶縁膜１０ｂ中に、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａを形成する。ここで、第１配線８ａは、非金属材料１５が埋め込まれた貫通孔１４を覆うように形成される。続いて、第２層間絶縁膜１０ｂ上に第３層間絶縁膜１０ｃを形成した後、第３層間絶縁膜１０ｃ中に、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂを形成し、その後、第３層間絶縁膜１０ｃ上に、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１を形成する。
尚、図１８（ｄ）では、２層配線形成の場合を例示しているが、配線層数は必要に応じて変えることができ、本発明は２層配線に限定されるものではない。
次に、図１９（ａ）に示すように、半導体基板１における第１の面２ａの反対側の面から半導体基板１を薄化させる。この際に用いる手法としては、例えば機械的な研削・研磨、又は化学的な研削・研磨がある。本実施形態では、最終的な厚さが５〜１５０μｍ程度まで半導体基板１を薄化させ、それによって、貫通孔１４の底部を露出させている。
尚、基板薄化工程においては、最終基板厚さが薄いほど、基板が脆弱になるので、割れなどの問題が生じやすくなる。これを避けるために、基板薄化工程において、半導体装置の上面側を支持基板に貼り付けることによって、基板を補強してもよい。
次に、図１９（ｂ）に示すように、薄化工程終了後に現れる新生面である第２の面２ｂ側から、貫通孔１４に埋め込んだ非金属材料１５を取り除き、貫通孔１４内部を露出させる。ここで、非金属材料１５の除去方法としては、非金属材料１５に応じた最適な手法を用いるものとし、例えば薬液を用いた除去方法、熱による昇華、又はプラズマアッシングなどの方法等を用いることができる。
次に、図１９（ｃ）に示すように、第２の面２ｂ側から、第２の面２ｂ上、貫通孔１４の内壁上、及び、貫通孔１４上を覆う第１配線８ａの下面上に絶縁膜１３を形成する。ここで、絶縁膜１３の材料として、例えばＳｉＯ2 やＳｉＮ等を用いてもよい。また、絶縁膜１３の形成前に、フォトリソグラフィなどの公知の技術を用いて、第２の面２ｂにおける最終的に絶縁膜１３を形成しない箇所にレジストを形成しておき、絶縁膜１３の形成後、当該箇所の絶縁膜１３を下地のレジストと共に除去してもよい。
次に、図１９（ｄ）に示すように、貫通孔１４上を覆う第１配線８ａの下面上に形成された絶縁膜１３をドライエッチングやウェットエッチングなどの方法を用いて除去する。
次に、図２０（ａ）に示すように、貫通孔１４における絶縁膜１３の内側に導電部１２を形成する。具体的には、貫通孔１４が埋まるように、第２の面２ｂ側から導電部１２となる導電膜を形成する。ここで、導電部１２の材料としては、例えばＣｕ、Ｗ、Ａｌ又はポリシリコンを用いる。尚、貫通孔１４内における導電部１２と絶縁膜１３との間には、導電部１２の構成材料の拡散を防ぐための保護膜を形成することが好ましく、その保護膜の材料としては、バリア性を有する材料、例えばＴａ、ＴａＮ又はＴｉＮ等を用いることが好ましい。
次に、図２０（ｂ）に示すように、導電部１２つまり貫通電極の埋め込みの際に当該貫通電極となる部分以外に形成された不要な導電膜を、化学的な研磨・研削又は機械的な研磨・研削等により取り除く。
次に、図２０（ｃ）に示すように、導電部１２よりなる貫通電極を第２の面２ｂ側から突出させるために少なくとも貫通電極周辺の絶縁膜１３を選択的にエッチングして薄くする。ここで、エッチングはドライエッチングでもよいし、ウェットエッチングでもよい。
以上のように形成された本実施形態の半導体装置によると、第２の面２ｂにおける導電部１２の突出部と他の半導体装置の電極パッドとを、ハンダバンプや金属同士の直接接合などの方法を用いて接合することによって、積層型半導体装置を実現することができる。これにより、半導体装置間が最短距離で接続されており、且つワイヤーボンディングによる従来の積層型半導体装置と比べてワイヤーの引き回し相当分の面積が削減された、より小型の積層型半導体装置を実現することが可能となる。
また、本実施形態によると、前述のように積層型半導体装置を構成する場合に、半導体装置１０４の第２の面２ｂ上には予め絶縁膜１３が形成されているため、半導体装置１０４と積層される他の半導体装置との絶縁を図るための絶縁膜を新たに形成する必要はない。また、半導体装置１０４の第２の面２ｂ上に予め絶縁膜１３が形成されているため、半導体装置間に充填する充填材料として、例えばポリイミドのような耐湿性の低い材料を使用することもできるので、材料選択性が向上する。
尚、本実施形態においては、図１８（ｃ）に示す工程で、貫通孔１４を一旦非金属材料１５で埋め込む場合について述べたが、この必要がない場合には、非金属材料１５の埋め込み・除去の各工程は削除するものとする。
また、本実施形態においては、第１配線８ａと貫通電極となる導電部１２とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極となる導電部１２は第２配線８ｂなどの他層の配線や電極パッド１１に接続されていてもよいし、或いは半導体装置１００内の配線には接続されていなくてもよい。尚、これらの場合に応じて製造方法は本実施形態で示したものから適宜変更される。例えば、第２層間絶縁膜１０ｂ又は第３層間絶縁膜１０ｃを形成してから、貫通孔１４を形成するなどの変更を適宜加えてもよい。
また、本実施形態においては、図２０（ｃ）に示す工程で、少なくとも導電部１２周辺の絶縁膜１３を薄くするために選択的にエッチングを行ったが、導電部１２よりなる貫通電極の頭出しを行わない場合には、図２０（ｃ）に示す工程を行わずに、絶縁膜１３の下面と導電部１２の底面とを面一にしてもよい。
以上、本発明をその好適な実施形態に基づいて説明してきたが、本発明は、前述の実施形態のみに限定されるものではなく、各実施形態の組み合わせも本発明の範囲に含まれることは言うまでもない。
本発明は、貫通電極を有する半導体装置及びその製造方法に関し、半導体装置裏面における貫通電極と半導体基板との間の絶縁信頼性を向上でき、非常に有用である。
１ 半導体基板
２ａ 第１の面
２ｂ 第２の面
３ 不純物領域
４ ゲート絶縁膜
５ ゲート電極
６ 素子分離
７ コンタクト
８ａ 第１配線
８ｂ 第２配線
９ａ 第１ビア
９ｂ 第２ビア
１０ａ 第１層間絶縁膜
１０ｂ 第２層間絶縁膜
１０ｃ 第３層間絶縁膜
１１ 電極パッド
１２ 導電部
１２ａ 第１の導電部
１２ｂ 第２の導電部
１３ 絶縁膜
１３ａ 第１の絶縁膜
１３ｂ 第２の絶縁膜
１４ 貫通孔
１５ 非金属材料
１００〜１０４ 半導体装置
本発明は、貫通電極を有する半導体装置及びその製造方法に関するものである。
近年、半導体装置の高機能化及び高集積化を目的として、複数の半導体チップを積み重ねた積層型半導体装置の開発が行われている。従来の積層型半導体装置の多くは、インターポーザなどの中継基板を介して半導体チップ同士を積層すると共にワイヤーボンディングにより半導体チップ同士を電気的に接続したものであったため、配線長が長くなることによって配線抵抗が大きくなり、高速動作には限界があった。さらに、ワイヤーの引き回しを行うために半導体装置全体の大きさが増大する結果、小型化にも限界があった。
その解決策として、半導体チップに貫通孔を形成し、当該貫通孔に金属や導電性樹脂を充填して貫通電極を形成することにより、半導体チップ間を接続する方法が提案されている。この構成によれば、積層した半導体チップ間を最短距離で接続することができるため、ワイヤーボンディングによる接続を行う場合と比べて、配線長を短縮して配線抵抗を低減することが可能となる結果、高速動作が可能となる。また、ワイヤーを引き回す領域を削減できるため、言い換えると、半導体チップの大きさのみによって積層型半導体装置全体の大きさが決まる。さらに、積層する各半導体チップを薄くすることによって積層型半導体装置全体を低背化することもできる。このため、従来構造と比べて、積層型半導体装置全体の大きさを縮小することが可能となる。
図２１は、特許文献１に開示された従来の半導体装置３００における貫通電極周辺の構造を示す断面図である。図２１に示すように、半導体装置３００においては、集積回路形成面である第１の面３０２ａとその反対面である第２の面３０２ｂを有する半導体基板３０１中に、第１の面３０２ａから第２の面３０２ｂまで延びた貫通電極３０５が形成されている。ここで、第２の面３０２ｂにおける貫通電極３０５の露出部分の周辺には、貫通電極３０５と半導体基板３０１との間を電気的に絶縁するために絶縁膜３０８が形成されている。図２１に示す半導体装置３００の製造方法は、以下の通りである。
まず、半導体基板３０１の第１の面３０２ａ上に集積回路を形成した後、第１の面３０２ａ側から半導体基板３０１の途中まで貫通孔を形成する。尚、半導体基板３０１の第１の面３０２ａ上には絶縁膜３０３を介して電極３１１が形成されており、当該電極３１１を覆うようにパッシベーション膜３１０が形成されており、前記貫通孔は絶縁膜３０３及び電極３１１を貫通するように形成されている。
次に、当該貫通孔の内壁上に第１の面３０２ａ側から絶縁膜３０４を形成した後、絶縁膜３０４上にバリア層やシード層などの外層部３０９を適宜形成し、その後、当該貫通孔を導電部によって埋め込むことによって貫通電極３０５を形成する。ここで、貫通電極３０５は、電極３１１とオーバーラップする第１の突出部３０７を有している。
次に、半導体基板３０１における第１の面３０２ａの反対側の面に対して機械研磨・研削や化学研磨・研削などを実施して、貫通電極３０５の底部の絶縁膜３０４が露出するまで半導体基板３０１を薄くし、その後、ドライエッチング又はウェットエッチングなどの公知の技術を用いて当該反対側の面をエッチングして、絶縁膜３０４によって側壁が覆われた貫通電極３０５の底部を露出させ、それにより、第２の突出部３０７を形成する。
次に、エッチング後の前記反対側の面（以下、第２の面３０２ｂ）上における貫通電極３０５の第２の突出部３０７を除く部分に絶縁膜３０８を形成した後、第２の突出部３０７の側部に形成された絶縁膜３０８を機械的又は化学的な研磨・研削により除去し、貫通電極３０５を完成させる。
特開２００５−１２０２３号公報
しかしながら、前述の従来の半導体装置３００においては、半導体基板３０１の第２の面３０２ｂ側において貫通電極３０５と半導体基板３０１との間に意図しない電気的短絡が生じ、その結果、半導体基板３０１の第１の面３０２ａ側の活性素子に動作不良が生じてしまうという問題がある。
前記に鑑み、本発明は、貫通電極を有する半導体装置において、基板裏面（非回路形成面）側での貫通電極と半導体基板との間の絶縁信頼性を向上させることを目的とする。
前記の目的を達成するために、本願発明者らは、従来の半導体装置３００を解析検討した結果、以下のような知見を得るに至った。すなわち、貫通電極を用いてチップ同士又はチップとインターポーザ等とを接続して３次元集積回路を形成する場合、貫通電極と貫通電極周辺の基板裏面部分との絶縁を確実に行うことは重要であり、貫通電極を露出させた基板裏面上に絶縁膜を形成することは有効な方法であると考えられてきた。そこで、従来の半導体装置３００では、基板裏面つまり第２の面３０２ｂ上に絶縁膜３０８が形成されているが、この絶縁膜３０８の信頼性が低い結果、半導体基板３０１の第２の面３０２ｂ側において貫通電極３０５と半導体基板３０１との間に意図しない電気的短絡が生じていたのである。
具体的には、従来の半導体装置３００においては、貫通電極３０５の底部を露出させて第２の突出部３０７を形成する際に、機械的若しくは化学的な研磨・研削又はエッチング等の工程を実施するが、この際に、貫通電極３０５の側壁上に形成された絶縁膜３０４、特に、第２の突出部３０７の側壁上に露出した絶縁膜３０４に亀裂や欠け・剥がれなどの損傷が生じる可能性が高い。そのため、第２の突出部３０７の周辺の第２の面３０２ｂ上に絶縁膜３０８を形成しても、当該絶縁膜３０８は貫通電極３０５の側壁上の絶縁膜３０４と一体となった絶縁膜（つまり連続膜）ではないので、絶縁膜３０８と絶縁膜３０４とのつなぎ目において十分な絶縁性を確保することはできない。その結果、貫通電極３０５と半導体基板３０１との間に意図しない電気的短絡が生じ、それが、第１の面３０２ａ側の活性素子に動作不良をもたらしていたのである。
本発明は、以上の知見に基づいてなされたものであって、具体的には、本発明に係る半導体装置は、素子形成面である第１の面及びその反対側の第２の面を有する半導体基板と、前記第１の面から前記第２の面まで前記半導体基板を貫通するように形成された貫通孔と、前記貫通孔の内壁上に形成された絶縁膜と、前記貫通孔における前記絶縁膜の内側に形成された導電部（つまり貫通電極）とを備え、前記絶縁膜は前記貫通孔の内壁上から前記第２の面上まで連続して形成されている。
尚、本発明に係る半導体装置において、半導体基板の第１の面側に形成される素子は、例えばダイオードやトランジスタなどの不純物拡散層を有する活性素子である。
本発明に係る半導体装置によると、半導体基板の第２の面（基板裏面）上に形成された絶縁膜と、貫通孔の内壁上に形成された絶縁膜とが連続している（一体となった構造である）ため、従来構造のように両絶縁膜間につなぎ目が存在する場合と比べて、基板裏面に露出した貫通電極と半導体基板とがショートすることを確実に防止することができる。
本発明に係る半導体装置において、前記貫通孔の口径が、前記第１の面から前記第２の面へ向けて小さくなっていき、前記第２の面で最小となると、半導体基板の第１の面（基板表面）側での貫通電極と配線又は電極パッドとの接触面積を大きくすることが可能となり、接触抵抗を低減することが可能となる。
本発明に係る半導体装置において、前記貫通孔の口径が、前記第１の面の近傍のみで他の部分と比べて大きいと、半導体基板内における貫通電極の占有面積を増大させることなく、貫通電極を効率良く配置することができると共に、貫通電極と配線又は電極パッドとの接触抵抗を抑制することもできる。
本発明に係る半導体装置において、前記貫通孔の口径は、前記第１の面側よりも前記第２の面側で大きくてもよい。
本発明に係る半導体装置において、前記絶縁膜は前記貫通孔の内壁上から前記第１の面上まで連続して形成されていてもよい。
本発明に係る半導体装置において、前記絶縁膜は、第１の絶縁膜と第２の絶縁膜とからなり、前記第２の絶縁膜は前記貫通孔の内壁上から前記第２の面上まで連続して形成されていることが好ましい。このようにすると、貫通孔の内壁上の絶縁膜が第１の絶縁膜及び第２の絶縁膜から構成されているため、貫通孔のアスペクト比が高い場合にも、第１の絶縁膜を第１の面（基板表面）側から形成し、第２の絶縁膜を第２の面（基板裏面）側から形成することより、貫通孔の内壁全体を覆うように絶縁膜を確実に形成できるので、貫通電極と半導体基板との間の絶縁信頼性をさらに向上させることができる。この場合、前記第１の絶縁膜は前記貫通孔の内壁上から前記第１の面上まで連続して形成されていてもよい。また、この場合、前記導電部が、第１の導電部と第２の導電部とからなると、貫通孔のアスペクト比が高い場合にも、第１の導電部を第１の面（基板表面）側から形成し、第２の導電部を第２の面（基板裏面）側から形成することより、より空隙の少ない貫通電極を形成することが可能となるので、貫通電極の信頼性を向上させることができる。尚、前記第１の導電部は、前記貫通孔における前記第１の絶縁膜の内側に形成されていてもよい。
本発明に係る半導体装置において、前記導電部は前記第２の面から突き出していてもよい。
本発明に係る半導体装置において、前記半導体基板の前記第１の面上に層間絶縁膜が形成されており、前記貫通孔は前記層間絶縁膜中にも形成されていてもよい。
本発明に係る半導体装置において、前記半導体基板の前記第１の面上に配線が形成されており、前記導電部と前記配線とが接続されていてもよい。
また、本発明に係る半導体装置の製造方法は、素子形成面である第１の面及びその反対側の第２の面を有する半導体基板を貫通するように貫通孔を形成する工程（ａ）と、前記貫通孔の内壁上から前記第２の面上まで連続して絶縁膜を形成する工程（ｂ）と、前記貫通孔における前記絶縁膜の内側に導電部（つまり貫通電極）を形成する工程（ｃ）とを備えている。
本発明に係る半導体装置の製造方法によると、半導体基板の第２の面（基板裏面）上に形成された絶縁膜と、貫通孔の内壁上に形成された絶縁膜とが連続している（一体となった構造である）ため、従来構造のように両絶縁膜間につなぎ目が存在する場合と比べて、基板裏面に露出した貫通電極と半導体基板とがショートすることを確実に防止することができる。
本発明に係る半導体装置の製造方法において、前記工程（ｂ）は、前記第２の面側から前記第２の面上及び前記貫通孔の内壁上に前記絶縁膜を形成する工程を含んでいてもよい。この場合、前記工程（ａ）が、前記貫通孔を、その口径が前記第１の面から前記第２の面へ向けて小さくなっていき且つ前記第２の面で最小となるように形成する工程を含むと、半導体基板の第１の面（基板表面）側での貫通電極と配線又は電極パッドとの接触面積を大きくすることが可能となり、接触抵抗を低減することが可能となる。また、この場合、前記工程（ａ）が、前記貫通孔を、その口径が前記第１の面の近傍のみで他の部分と比べて大きくなるように形成する工程を含むと、半導体基板内における貫通電極の占有面積を増大させることなく、貫通電極を効率良く配置することができると共に、貫通電極と配線又は電極パッドとの接触抵抗を抑制することもできる。さらに、この場合、前記工程（ａ）は、前記第１の面側から前記半導体基板の途中まで前記貫通孔を形成する工程（ａ１）と、前記第２の面側から前記半導体基板を薄くして前記貫通孔の底部を露出させる工程（ａ２）とを含み、前記工程（ａ１）と前記工程（ａ２）との間に、前記貫通孔に非金属材料を埋め込む工程（ｄ）を備え、前記工程（ａ２）と前記工程（ｂ）との間に、前記貫通孔から前記非金属材料を除去する工程（ｅ）を備えていると、第１の面側から貫通孔を形成した後、第１の面上で配線層形成を行う際に、貫通孔に配線材料や層間膜材料が入り込むことを防止できる。また、第２の面側から半導体基板を薄くして貫通孔の底部を露出させる際に、半導体基板と共に非金属材料を同時に研削等することにより、貫通孔にチッピングなどが生じる問題を回避することができる。
本発明に係る半導体装置の製造方法において、前記工程（ａ）は、前記第１の面側から前記半導体基板の途中まで前記貫通孔を形成しする工程（ａ１）と、前記第２の面側から前記半導体基板を薄くして前記貫通孔の底部を露出させる工程（ａ２）とを含み、前記工程（ａ１）と前記工程（ａ２）との間に、前記第１の面側から前記第１の面上及び前記貫通孔の内壁上に第１の絶縁膜を形成する工程（ｆ）を備え、前記工程（ｂ）は、前記第２の面側から前記第２の面上及び前記貫通孔の内壁上に前記第１の絶縁膜と接するように第２の絶縁膜を形成し、それにより、前記第１の絶縁膜と前記第２の絶縁膜とからなる前記絶縁膜を形成する工程を含んでいてもよい。このようにすると、貫通孔のアスペクト比が高い場合にも、貫通孔の内壁全体を覆うように、第１の絶縁膜及び第２の絶縁膜からなる絶縁膜を確実に形成できるので、貫通電極と半導体基板との間の絶縁信頼性をさらに向上させることができる。この場合、前記工程（ａ２）と前記工程（ｂ）との間に、前記第２の面側から前記貫通孔の口径を拡げる工程（ｇ）を備えていてもよい。また、この場合、前記工程（ｆ）と前記工程（ａ２）との間に、前記貫通孔に非金属材料を埋め込む工程（ｈ）を備え、前記工程（ａ２）と前記工程（ｂ）との間に、前記貫通孔から前記非金属材料を除去する工程（ｉ）を備えていると、第１の面側から貫通孔を形成した後、第１の面上で配線層形成を行う際に、貫通孔に配線材料や層間膜材料が入り込むことを防止できる。また、第２の面側から半導体基板を薄くして貫通孔の底部を露出させる際に、半導体基板と共に非金属材料を同時に研削等することにより、貫通孔にチッピングなどが生じる問題を回避することができる。さらに、この場合、前記工程（ｆ）と前記工程（ａ２）との間に、前記貫通孔における前記第１の絶縁膜の内側に第１の導電部を形成する工程（ｊ）を備え、前記工程（ｃ）は、前記貫通孔における前記絶縁膜の内側に前記第１の導電部と接するように第２の導電部を形成し、それにより、前記第１の導電部と前記第２の導電部とからなる前記導電部を形成する工程を含むと、貫通孔のアスペクト比が高い場合にも、より空隙の少ない貫通電極を形成することが可能となるので、貫通電極の信頼性を向上させることができる。また、第１の面側から貫通孔を形成した後、第１の面上で配線層形成を行う際に、前記貫通孔に非金属材料を埋め込むことなく、貫通孔に配線材料や層間膜材料が入り込むことを防止できる。
本発明によると、基板裏面上に形成された絶縁膜と、貫通孔の内壁上に形成された絶縁膜とが連続しているため、基板裏面側での貫通電極と半導体基板との間の絶縁信頼性を向上させることができる。
図１（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の断面図である。 図２（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図３（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図４（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図５（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置における貫通孔の断面形状のバリエーションを示す図である。 図６は本発明の第２の実施形態に係る半導体装置の断面図である。 図７（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図８（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図９（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１０（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置における貫通孔の内壁上に形成される絶縁膜構造のバリエーションを示す図である。 図１１は本発明の第２の実施形態の変形例に係る半導体装置の製造方法の一工程を示す断面図である。 図１２は本発明の第３の実施形態に係る半導体装置の断面図である。 図１３（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１４は本発明の第４の実施形態に係る半導体装置の断面図である。 図１５（ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１６（ａ）〜（ｃ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１７は本発明の第５の実施形態に係る半導体装置の断面図である。 図１８（ａ）〜（ｄ）は本発明の第５の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１９（ａ）〜（ｄ）は本発明の第５の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２０（ａ）〜（ｃ）は本発明の第５の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２１は、特許文献１に開示された従来の半導体装置における貫通電極周辺の構造を示す断面図である。
以下、図面を参照しながら、実施形態に基づいて本発明を詳細に説明する。
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態に係る半導体装置１００の断面構造を示している。図１（ａ）に示すように、半導体基板１の第１の面２ａ側（基板表面部）には、トランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面２ａ上にはゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、基板表面部に形成された素子分離６によって電気的に絶縁されている。半導体基板１の第１の面２ａ上にはゲート電極５を覆うように第１層間絶縁膜１０ａが形成されていると共に、第１層間絶縁膜１０ａ中には、不純物領域３やゲート電極５と接続するコンタクト７が形成されている。第１層間絶縁膜１０ａ上には第２層間絶縁膜１０ｂが形成されていると共に、第２層間絶縁膜１０ｂ中には、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａが形成されている。第２層間絶縁膜１０ｂ上には第３層間絶縁膜１０ｃが形成されていると共に、第３層間絶縁膜１０ｃ中には、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂが形成されている。第３層間絶縁膜１０ｃ上には、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
また、図１（ａ）に示すように、第１の面２ａから第２の面２ｂまで半導体基板１を貫通するように貫通孔１４が形成されており、貫通孔１４の内壁上に形成された絶縁膜１３が形成されており、貫通孔１４における絶縁膜１３の内側に貫通電極となる導電部１２が形成されている。
尚、本実施形態では、貫通孔１４は第１層間絶縁膜１０ａをも貫通するように形成されており、貫通電極となる導電部１２は第１配線８ａと接続されている。また、貫通孔１４の口径は、第１の面２ａ（第１層間絶縁膜１０ａ）側から第２の面２ｂ側へ向けて小さくなっており、第２の面２ｂで最小となっている。すなわち、貫通孔１４の断面形状は逆テーパー形状である。
また、本実施形態の特徴として、貫通孔１４の内壁上に形成された絶縁膜１３が第２の面２ｂ上まで連続して形成されている。
この特徴により、第２の面２ｂつまり基板裏面上に形成された絶縁膜と、貫通孔１４の内壁上に形成された絶縁膜とが、一体となった連続膜１３であるため、従来構造のように両絶縁膜間につなぎ目が存在する場合と比べて、基板裏面に露出した貫通電極（導電部１２）と半導体基板１とがショートすることを確実に防止することができる。従って、第２の面２ｂにおける貫通電極周辺での貫通電極・基板間の絶縁信頼性が向上するので、より信頼性の高い貫通電極を有する半導体装置を実現することができる。
図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）及び図４（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図２（ａ）に示すように、半導体基板１の第１の面２ａ側（基板表面部）に、トランジスタやダイオードなどの活性素子の不純物領域３を形成すると共に、各活性素子を電気的に絶縁する素子分離６を形成する。次に、半導体基板１の第１の面２ａ上にゲート絶縁膜４を介してゲート電極５を形成した後、ゲート電極５を覆うように第１層間絶縁膜１０ａを形成し、その後、第１層間絶縁膜１０ａ中に、不純物領域３やゲート電極５と接続するコンタクト７を形成する。
次に、図２（ｂ）に示すように、第１層間絶縁膜１０ａを貫通し且つ半導体基板１の途中まで達する貫通孔１４を形成する。ここで、貫通孔１４を半導体基板１の反対面である第２の面２ｂまで到達させてもよいが、本実施形態では、最終的に必要な深さに応じて、貫通孔１４の形成を半導体基板１の途中で止めている。また、貫通孔１４は、前記活性素子が形成されている領域を避けて形成される。また、貫通孔１４の形成には公知の技術を用いる。例えばリソグラフィ技術を用いてパターニングしたレジスト（図示せず）を形成した後、当該レジストをマスクとしてドライエッチングやウェットエッチングなどのエッチング技術を用いて貫通孔１４を形成してもよいし、或いはレーザ（例えばＣＯ2 レーザやＹＡＧ（yttrium aluminum garnet）レーザ）を用いて貫通孔１４を形成してもよい。尚、本実施形態において、貫通孔１４の口径は、第１の面２ａ（第１層間絶縁膜１０ａ）側から第２の面２ｂ側へ向けて小さくなっており、第１層間絶縁膜１０ａの上面で最大となり、第２の面２ｂで最小となっている。すなわち、貫通孔１４の断面形状は逆テーパー形状である。具体的には、貫通孔１４の最小口径は例えば０．１〜２０μｍ程度（望ましくは０．５〜５μｍ程度）であり、貫通孔１４の最大口径は例えば１〜５０μｍ程度である。また、貫通孔１４の深さは５〜５０μｍ程度である。
次に、図２（ｃ）に示すように、貫通孔１４に非金属材料１５を埋め込む。ここで、貫通孔１４に埋め込む非金属材料１５としては、後で容易に取り除ける材料が望ましく、例えばレジスト材料などの有機系材料を用いることが望ましい。但し、半導体基板１中への拡散が生じず且つ後で容易に取り除ける材料であれば、導電性ポリマー等の導電性材料も使用可能である。また、非金属材料１５の埋め込み方法としては、例えばスピンコート法やスプレー照射法を用いることができる。
このように、非金属材料１５を貫通孔１４に埋め込むことにより、後の工程において貫通孔１４の上方に半導体装置内配線を形成する際に、層間膜材料や配線材料が貫通孔１４に入り込んで不良が生じることを防止することができる。また、非金属材料１５を貫通孔１４に埋め込むことによって、後の基板薄化工程で基板と共に非金属材料１５を同時に研削等することになるので、貫通孔１４にチッピングなどが生じる問題を回避することができる。
次に、図２（ｄ）に示すように、第１層間絶縁膜１０ａ上に第２層間絶縁膜１０ｂを形成した後、第２層間絶縁膜１０ｂ中に、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａを形成する。ここで、第１配線８ａは、非金属材料１５が埋め込まれた貫通孔１４を覆うように形成される。続いて、第２層間絶縁膜１０ｂ上に第３層間絶縁膜１０ｃを形成した後、第３層間絶縁膜１０ｃ中に、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂを形成し、その後、第３層間絶縁膜１０ｃ上に、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１を形成する。
尚、図２（ｄ）では、２層配線形成の場合を例示しているが、配線層数は必要に応じて変えることができ、本発明は２層配線に限定されるものではない。
次に、図３（ａ）に示すように、半導体基板１における第１の面２ａの反対側の面から半導体基板１を薄化させる。この際に用いる手法としては、例えば機械的な研削・研磨、又は化学的な研削・研磨がある。本実施形態では、最終的な厚さが５〜１５０μｍ程度まで半導体基板１を薄化させ、それによって、貫通孔１４の底部を露出させている。
尚、基板薄化工程においては、最終基板厚さが薄いほど、基板が脆弱になるので、割れなどの問題が生じやすくなる。これを避けるために、基板薄化工程において、半導体装置の上面側を支持基板に貼り付けることによって、基板を補強してもよい。
次に、図３（ｂ）に示すように、薄化工程終了後に現れる新生面である第２の面２ｂ側から、貫通孔１４に埋め込んだ非金属材料１５を取り除き、貫通孔１４内部を露出させる。ここで、非金属材料１５の除去方法としては、非金属材料１５に応じた最適な手法を用いるものとし、例えば薬液を用いた除去方法、熱による昇華、又はプラズマアッシングなどの方法等を用いることができる。
次に、図３（ｃ）に示すように、第２の面２ｂ側から、第２の面２ｂ上、貫通孔１４の内壁上、及び、貫通孔１４上を覆う第１配線８ａの下面上に絶縁膜１３を形成する。ここで、絶縁膜１３の材料として、例えばＳｉＯ2 やＳｉＮ等を用いてもよい。また、絶縁膜１３の形成前に、フォトリソグラフィなどの公知の技術を用いて、第２の面２ｂにおける最終的に絶縁膜１３を形成しない箇所にレジストを形成しておき、絶縁膜１３の形成後、当該箇所の絶縁膜１３を下地のレジストと共に除去してもよい。
次に、図３（ｄ）に示すように、貫通孔１４上を覆う第１配線８ａの下面上に形成された絶縁膜１３を、ドライエッチングやウェットエッチングなどの方法を用いて除去する。
次に、図４（ａ）に示すように、貫通孔１４における絶縁膜１３の内側に導電部１２を形成する。具体的には、貫通孔１４が埋まるように、第２の面２ｂ側から導電部１２となる導電膜を形成する。ここで、導電部１２の材料としては、例えばＣｕ、Ｗ、Ａｌ又はポリシリコンを用いる。尚、貫通孔１４内における導電部１２と絶縁膜１３との間には、導電部１２の構成材料の拡散を防ぐための保護膜を形成することが好ましく、その保護膜の材料としては、バリア性を有する材料、例えばＴａ、ＴａＮ又はＴｉＮ等を用いることが好ましい。
次に、図４（ｂ）に示すように、導電部１２つまり貫通電極の埋め込みの際に当該貫通電極となる部分以外に形成された不要な導電膜を、化学的な研磨・研削又は機械的な研磨・研削等により取り除く。
次に、図４（ｃ）に示すように、導電部１２よりなる貫通電極を第２の面２ｂ側から突出させるために、少なくとも貫通電極周辺の絶縁膜１３を選択的にエッチングして薄くする。ここで、エッチングはドライエッチングでもよいし、ウェットエッチングでもよい。
以上のように形成された本実施形態の半導体装置によると、第２の面２ｂにおける導電部１２の突出部と他の半導体装置の電極パッドとを、ハンダバンプや金属同士の直接接合などの方法を用いて接合することによって、積層型半導体装置を実現することができる。これにより、半導体装置間が最短距離で接続されており、且つワイヤーボンディングによる従来の積層型半導体装置と比べてワイヤーの引き回し相当分の面積が削減された、より小型の積層型半導体装置を実現することが可能となる。
また、本実施形態によると、前述のように積層型半導体装置を構成する場合に、半導体装置１００の第２の面２ｂ上には予め絶縁膜１３が形成されているため、半導体装置１００と積層される他の半導体装置との絶縁を図るための絶縁膜を新たに形成する必要はない。また、半導体装置１００の第２の面２ｂ上に予め絶縁膜１３が形成されているため、半導体装置間に充填する充填材料として、例えばポリイミドのような耐湿性の低い材料を使用することもできるので、材料選択性が向上する。
尚、本実施形態においては、貫通孔１４の口径が、第１の面２ａ（第１層間絶縁膜１０ａ）側から第２の面２ｂ側へ向けて小さくなっており、第１層間絶縁膜１０ａの上面で最大となり、第２の面２ｂで最小となっている。すなわち、貫通孔１４の断面形状は逆テーパー形状である。しかし、本実施形態において、貫通孔１４の断面形状は特に限定されるものではなく、貫通孔１４の形成の容易さなどを考慮して、貫通孔１４が他の断面形状を有していてもよい。図５（ａ）及び（ｂ）は貫通孔１４の断面形状のバリエーションを示している。まず、図５（ａ）に示すように、貫通孔１４の断面形状が、第１の面２ａ側から半導体基板１の途中までは逆テーパー形状であり、それよりも下側では鉛直な内壁を持つ形状となっていてもよい。また、図５（ｂ）に示すように、貫通孔１４の断面形状が、第１の面２ａ側にアンダーカット形状を有した逆テーパー形状であってもよい。すなわち、図５（ａ）及び図５（ｂ）に示すように、貫通孔１４の口径が、第１の面２ａの近傍のみで他の部分と比べて大きくなっていてもよい。但し、本実施形態のように、貫通孔１４が第１の面２ａ上の層間膜中にも形成されている場合には当該層間膜上面の近傍のみで貫通孔１４の口径が他の部分と比べて大きくなっていてもよい。このようにすると、半導体基板１内における貫通電極の占有面積を増大させることなく、貫通電極を効率良く配置することができると共に、貫通電極と配線又は電極パッドとの接触抵抗を抑制することもできる。また、図５（ａ）に示す構造の場合、貫通孔１４の逆テーパー形状部分を半導体基板１の第１の面２ａ側から形成し、貫通孔１４の残りの部分を半導体基板１の第２の面２ｂ側から形成することができるので、貫通孔形成プロセスが容易になる。尚、図５（ａ）及び（ｂ）においては、図１（ａ）に示す半導体装置１００と同一の構成要素には同一の符号を付すことにより重複する説明を省略すると共に、第１層間絶縁膜１０ａ等の図示を省略している。
また、本実施形態においては、図２（ｃ）に示す工程で、貫通孔１４を一旦非金属材料１５で埋め込む場合について述べたが、この必要がない場合には、非金属材料１５の埋め込み・除去の各工程は削除するものとする。
また、本実施形態においては、第１配線８ａと貫通電極となる導電部１２とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極となる導電部１２は第２配線８ｂなどの他層の配線や電極パッド１１に接続されていてもよいし、或いは半導体装置１００内の配線には接続されていなくてもよい。尚、これらの各場合に応じて製造方法は本実施形態で示したものから適宜変更される。例えば、第２層間絶縁膜１０ｂ又は第３層間絶縁膜１０ｃを形成してから、貫通孔１４を形成するなどの変更を適宜加えてもよい。また、図１（ｂ）に示すように、貫通孔１４が半導体基板１のみを貫通するように形成されており、貫通電極となる導電部１２が、第１層間絶縁膜１０ａ中に形成されたコンタクト７を介して、第１配線８ａと電気的に接続されていてもよい。このようにすると、半導体基板１（例えばＳｉ基板）のみに対して一段階エッチングを行うことにより、貫通孔１４を形成することができるので、貫通孔１４を形成するために半導体基板１（例えばＳｉ基板）及び第１層間絶縁膜１０ａ（例えばシリコン酸化膜）のそれぞれに対して二段階エッチングを行う場合と比べて、コストを低減することができると共にスループットを改善することができる。ここで、貫通電極となる導電部１２と第１配線８ａとを接続するコンタクト７については、不純物領域３やゲート電極５と第１配線８ａとを接続するコンタクト７と同時に形成可能である。尚、図１（ｂ）に示すような構成、つまり、貫通孔が半導体基板のみに形成されている構成は、後述する他の実施形態（変形例含む）においても矛盾の無い範囲で適用可能である。
また、本実施形態においては、図４（ｃ）に示す工程で、少なくとも導電部１２周辺の絶縁膜１３を薄くするために選択的にエッチングを行ったが、導電部１２よりなる貫通電極の頭出しを行わない場合には、図４（ｃ）に示す工程を行わずに、絶縁膜１３の下面と導電部１２の底面とを面一にしてもよい。
（第２の実施形態）
図６は、本発明の第２の実施形態に係る半導体装置１０１の断面構造を示している。図６に示すように、半導体基板１の第１の面２ａ側（基板表面部）には、トランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面２ａ上にはゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、基板表面部に形成された素子分離６によって電気的に絶縁されている。半導体基板１の第１の面２ａ上にはゲート電極５を覆うように第１層間絶縁膜１０ａが形成されていると共に、第１層間絶縁膜１０ａ中には、不純物領域３やゲート電極５と接続するコンタクト７が形成されている。第１層間絶縁膜１０ａ上には第２層間絶縁膜１０ｂが形成されていると共に、第２層間絶縁膜１０ｂ中には、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａが形成されている。第２層間絶縁膜１０ｂ上には第３層間絶縁膜１０ｃが形成されていると共に、第３層間絶縁膜１０ｃ中には、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂが形成されている。第３層間絶縁膜１０ｃ上には、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
また、図６に示すように、第１の面２ａから第２の面２ｂまで半導体基板１を貫通するように貫通孔１４が形成されている。ここで、貫通孔１４は第１層間絶縁膜１０ａをも貫通するように形成されている。本実施形態の特徴として、貫通孔１４の内壁上から第１層間絶縁膜１０ａの上面上まで連続して第１の絶縁膜１３ａが形成されていると共に貫通孔１４の内壁上から半導体基板１の第２の面２ｂ上まで連続して第２の絶縁膜１３ｂが形成されている。尚、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとは、貫通孔１４の内壁上で互いの端部が重なり合うように形成されている。また、貫通孔１４における絶縁膜１３ａ及び１３ｂの内側に貫通電極となる導電部１２が形成されている。ここで、貫通電極となる導電部１２は第１配線８ａと接続されている。
本実施形態によると、第２の面２ｂつまり基板裏面上に形成された絶縁膜と、貫通孔１４の内壁上に形成された絶縁膜とが、一体となった連続膜１３ｂであるため、従来構造のように両絶縁膜間につなぎ目が存在する場合と比べて、基板裏面に露出した貫通電極（導電部１２）と半導体基板１とがショートすることを確実に防止することができる。従って、第２の面２ｂにおける貫通電極周辺での貫通電極・基板間の絶縁信頼性が向上するので、より信頼性の高い貫通電極を有する半導体装置を実現することができる。
ところで、貫通孔の一端側からのみ、例えばＣＶＤ（chemical vapor deposition ）などの公知技術を用いて貫通孔の内壁上に絶縁膜を形成する場合において貫通孔が高アスペクト比である場合（例えば貫通孔の口径が２μｍ、深さが２０μｍである場合）、貫通孔内壁上の全体に一様な絶縁膜を形成することは困難である。特に、貫通孔の深さが深くなればなるほど、形成される絶縁膜の厚さが薄くなって絶縁信頼性に問題を生じる可能性が高くなる。
それに対して、本実施形態によると、貫通孔１４のアスペクト比が高い場合にも、第１の絶縁膜１３ａを第１の面２ａ（第１層間絶縁膜１０ａ）側から形成し、第２の絶縁膜１３ｂを第２の面（基板裏面）２ｂ側から形成することより、貫通孔１４の内壁全体を覆うように絶縁膜を確実に形成できるので、貫通電極と半導体基板１との間の絶縁信頼性をさらに向上させることができる。
図７（ａ）〜（ｄ）、図８（ａ）〜（ｄ）及び図９（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図７（ａ）に示すように、半導体基板１の第１の面２ａ側（基板表面部）に、トランジスタやダイオードなどの活性素子の不純物領域３を形成すると共に、各活性素子を電気的に絶縁する素子分離６を形成する。次に、半導体基板１の第１の面２ａ上にゲート絶縁膜４を介してゲート電極５を形成した後、ゲート電極５を覆うように第１層間絶縁膜１０ａを形成し、その後、第１層間絶縁膜１０ａ中に、不純物領域３やゲート電極５と接続するコンタクト７を形成する。
次に、図７（ｂ）に示すように、第１層間絶縁膜１０ａを貫通し且つ半導体基板１の途中まで達する貫通孔１４を形成する。ここで、貫通孔１４を半導体基板１の反対面である第２の面２ｂまで到達させてもよいが、本実施形態では、最終的に必要な深さに応じて、貫通孔１４の形成を半導体基板１の途中で止めている。また、貫通孔１４は、前記活性素子が形成されている領域を避けて形成される。また、貫通孔１４の形成には公知の技術を用いる。例えばリソグラフィ技術を用いてパターニングしたレジスト（図示せず）を形成した後、当該レジストをマスクとしてドライエッチングやウェットエッチングなどのエッチング技術を用いて貫通孔１４を形成してもよいし、或いはレーザ（例えばＣＯ2 レーザやＹＡＧレーザ）を用いて貫通孔１４を形成してもよい。尚、貫通孔１４の口径は例えば０．１〜２０μｍ程度（望ましくは０．５〜５μｍ程度）であり、貫通孔１４の深さは５〜５０μｍ程度である。
次に、図７（ｃ）に示すように、第１の面２ａ（正確には第１の層間絶縁膜１０ａ）側から、第１の層間絶縁膜１０ａ上及び貫通孔１４の内壁上に第１の絶縁膜１３ａを形成する。ここで、第１の絶縁膜１３ａは、第１の層間絶縁膜１０ａ上から貫通孔１４の内壁の途中まで連続して延びるように形成される。尚、図７（ｃ）では、第１の層間絶縁膜１０ａ上の貫通孔１４の周辺のみに第１の絶縁膜１３ａを形成した場合を示したが、必要に応じて第１の絶縁膜１３ａを第１の層間絶縁膜１０ａ上の全面に形成してもよい。第１の絶縁膜１３ａの材料として、例えばＳｉＯ2 やＳｉＮ等を用いてもよい。
次に、図７（ｄ）に示すように、貫通孔１４に非金属材料１５を埋め込む。ここで、貫通孔１４に埋め込む非金属材料１５としては、後で容易に取り除ける材料が望ましく、例えばレジスト材料やＢＣＢ（benzocyclobutene）などの有機系材料を用いることが望ましい。但し、半導体基板１中への拡散が生じず且つ後で容易に取り除ける材料であれば、導電性ポリマー等の導電性材料も使用可能である。また、非金属材料１５の埋め込み方法としては、例えばスピンコート法やスプレー照射法を用いることができる。
このように、非金属材料１５を貫通孔１４に埋め込むことにより、後の工程において貫通孔１４の上方に半導体装置内配線を形成する際に、層間膜材料や配線材料が貫通孔１４に入り込んで不良が生じることを防止することができる。また、非金属材料１５を貫通孔１４に埋め込むことによって、後の基板薄化工程で基板と共に非金属材料１５を同時に研削等することになるので、貫通孔１４にチッピングなどが生じる問題を回避することができる。
次に、図８（ａ）に示すように、第１層間絶縁膜１０ａ上に第２層間絶縁膜１０ｂを形成した後、第２層間絶縁膜１０ｂ中に、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａを形成する。ここで、第１配線８ａは、非金属材料１５が埋め込まれた貫通孔１４を覆うように形成される。続いて、第２層間絶縁膜１０ｂ上に第３層間絶縁膜１０ｃを形成した後、第３層間絶縁膜１０ｃ中に、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂを形成し、その後、第３層間絶縁膜１０ｃ上に、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１を形成する。
尚、図８（ａ）では、２層配線形成の場合を例示しているが、配線層数は必要に応じて変えることができ、本発明は２層配線に限定されるものではない。
次に、図８（ｂ）に示すように、半導体基板１における第１の面２ａの反対側の面から半導体基板１を薄化させる。この際に用いる手法としては、例えば機械的な研削・研磨、又は化学的な研削・研磨がある。本実施形態では、最終的な厚さが５〜１５０μｍ程度まで半導体基板１を薄化させ、それによって、貫通孔１４の底部を露出させている。
尚、基板薄化工程においては、最終基板厚さが薄いほど、基板が脆弱になるので、割れなどの問題が生じやすくなる。これを避けるために、基板薄化工程において、半導体装置の上面側を支持基板に貼り付けることによって、基板を補強してもよい。
次に、図８（ｃ）に示すように、薄化工程終了後に現れる新生面である第２の面２ｂ側から、貫通孔１４に埋め込んだ非金属材料１５を取り除き、貫通孔１４内部を露出させる。ここで、非金属材料１５の除去方法としては、非金属材料１５に応じた最適な手法を用いるものとし、例えば薬液を用いた除去方法、熱による昇華、又はプラズマアッシングなどの方法等を用いることができる。
次に、図８（ｄ）に示すように、第２の面２ｂ側から、第２の面２ｂ上及び貫通孔１４の内壁上に第２の絶縁膜１３ｂを形成する。ここで、第２の絶縁膜１３ｂは、第２の面２ｂ上から貫通孔１４の内壁上まで連続的に形成されると共に、貫通孔１４の内壁上に先に形成されている第１の絶縁膜１３ａと部分的に重なるように形成される。第２の絶縁膜１３ｂの材料は第１の絶縁膜１３ａの材料と同じでもよいし、異なっていてもよいが、第２の絶縁膜１３ｂの材料として、例えばＳｉＯ2 やＳｉＮ等を用いてもよい。また、絶縁膜１３の形成前に、フォトリソグラフィなどの公知の技術を用いて、第２の面２ｂにおける最終的に絶縁膜１３を形成しない箇所にレジストを形成しておき、絶縁膜１３の形成後、当該箇所の絶縁膜１３を下地のレジストと共に除去してもよい。
次に、図９（ａ）に示すように、貫通孔１４における絶縁膜１３ａ及び１３ｂの内側に導電部１２を形成する。具体的には、貫通孔１４が埋まるように、第２の面２ｂ側から導電部１２となる導電膜を形成する。ここで、導電部１２の材料としては、例えばＣｕ、Ｗ、Ａｌ又はポリシリコンを用いる。尚、貫通孔１４内における導電部１２と絶縁膜１３ａ及び１３ｂとの間には、導電部１２の構成材料の拡散を防ぐための保護膜を形成することが好ましく、その保護膜の材料としては、バリア性を有する材料、例えばＴａ、ＴａＮ又はＴｉＮ等を用いることが好ましい。
次に、図９（ｂ）に示すように、導電部１２つまり貫通電極の埋め込みの際に当該貫通電極となる部分以外に形成された不要な導電膜を、化学的な研磨・研削又は機械的な研磨・研削等により取り除く。
次に、図９（ｃ）に示すように、導電部１２よりなる貫通電極を第２の面２ｂ側から突出させるために、少なくとも貫通電極周辺の第２の絶縁膜１３ｂを選択的にエッチングして薄くする。ここで、エッチングはドライエッチングでもよいし、ウェットエッチングでもよい。
以上のように形成された本実施形態の半導体装置によると、第２の面２ｂにおける導電部１２の突出部と他の半導体装置の電極パッドとを、ハンダバンプや金属同士の直接接合などの方法を用いて接合することによって、積層型半導体装置を実現することができる。これにより、半導体装置間が最短距離で接続されており、且つワイヤーボンディングによる従来の積層型半導体装置と比べてワイヤーの引き回し相当分の面積が削減された、より小型の積層型半導体装置を実現することが可能となる。
また、本実施形態によると、前述のように積層型半導体装置を構成する場合に、半導体装置１０１の第２の面２ｂ上には予め第２の絶縁膜１３ｂが形成されているため、半導体装置１０１と積層される他の半導体装置との絶縁を図るための絶縁膜を新たに形成する必要はない。また、半導体装置１０１の第２の面２ｂ上に予め第２の絶縁膜１３ｂが形成されているため、半導体装置間に充填する充填材料として、例えばポリイミドのような耐湿性の低い材料を使用することもできるので、材料選択性が向上する。
尚、本実施形態においては、貫通孔１４の内壁上に形成される第１の絶縁膜１３ａ及び第２の絶縁膜１３ｂが、貫通孔１４の内壁の中ほどで互いに重なる構造を例示したが、本発明はこれに限られるものではない。図１０（ａ）〜（ｃ）は貫通孔１４の内壁上に形成される第１の絶縁膜１３ａ及び第２の絶縁膜１３ｂのバリエーションを示している。但し、図１０（ａ）〜（ｃ）において、図６に示す半導体装置１０１と同一の構成要素には同一の符号を付すことにより重複する説明を省略すると共に、第１層間絶縁膜１０ａ等の図示を省略している。
まず、図１０（ａ）に示すように、第１の絶縁膜１３ａを貫通孔１４の底部つまり第２の面２ｂまで形成してもよい。図１０（ａ）に示す構造によると、第２の絶縁膜１３ｂの形成の際に、貫通孔１４の第２の面２ｂ側から見て比較的浅い領域に第２の絶縁膜１３ｂを形成すればよいため、例えば第２の面２ｂ側で口径が最小となるような貫通孔１４（逆テーパー形状の断面を有する貫通孔１４）の場合に、第２の絶縁膜１３ｂの形成が容易になる。
また、図１０（ｂ）に示すように、第１の絶縁膜１３ａを貫通孔１４の底部つまり第２の面２ｂまで形成すると共に第２の絶縁膜１３ｂを貫通孔１４の上部つまり第１の面２ａ（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面）まで形成してもよい。図１０（ｂ）に示す構造によると、貫通孔１４の内壁上の全面に亘って、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとが２重に形成されているため、貫通孔１４の内壁上での絶縁信頼性が向上する。
また、図１０（ｃ）に示すように、第１の絶縁膜１３ａを貫通孔１４の上部つまり第１の面２ａ付近（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面付近）のみに形成すると共に第２の絶縁膜１３ｂを貫通孔１４の上部つまり第１の面２ａ（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面）まで形成してもよい。図１０（ｃ）に示す構造によると、第１の絶縁膜１３ａの形成の際に、貫通孔１４の第１の面２ａ（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面）側から見て比較的浅い領域に第１の絶縁膜１３ａを形成すればよいため、例えば第１の面２ａ（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面）側で口径が最小となるような貫通孔１４（順テーパー形状の断面を有する貫通孔１４）の場合に、第１の絶縁膜１３ａ形成が容易になる。
すなわち、第１の面２ａ（貫通孔１４が第１の面２ａ上の層間膜にも形成されている場合には当該層間膜の上面）上から貫通孔１４の内壁上まで連続して第１の絶縁膜１３ａが形成されていると共に、第２の面２ｂ上から貫通孔１４の内壁上まで連続して第２の絶縁膜１３が形成されていれば、本発明において、図６及び図１０（ａ）〜（ｃ）に示した構造以外の類似の構造を任意に採用可能である。
ところで、本実施形態においては、貫通孔１４の内壁上での絶縁膜形成を２段階に分けて行うため、貫通孔１４の内壁上で２つの絶縁膜１３ａ及び１３ｂが部分的に重なるため、当該重なった箇所では貫通孔１４の口径つまり貫通電極の口径が小さくなり、その結果、特に微細な貫通電極の場合には、抵抗の増大などの問題が生じる可能性がある。それに対しては、図８（ｄ）に示す第２の絶縁膜１３ｂの形成工程の後に、図１１に示すように、第２の面２ｂ側からプラズマエッチングなどを行うことにより、貫通孔１４内における絶縁膜１３ａ及び１３ｂの重なり部分のうち他の部分と比べて突出している部分を除去してもよい。
また、本実施形態においては、図７（ｄ）に示す工程で、貫通孔１４を一旦非金属材料１５で埋め込む場合について述べたが、この必要がない場合には、非金属材料１５の埋め込み・除去の各工程は削除するものとする。
また、本実施形態においては、第１配線８ａと貫通電極となる導電部１２とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極となる導電部１２は第２配線８ｂなどの他層の配線や電極パッド１１に接続されていてもよいし、或いは半導体装置１０１内の配線には接続されていなくてもよい。尚、これらの場合に応じて製造方法は本実施形態で示したものから適宜変更される。例えば、第２層間絶縁膜１０ｂ又は第３層間絶縁膜１０ｃを形成してから、貫通孔１４を形成するなどの変更を適宜加えてもよい。
また、本実施形態においては、図９（ｃ）に示す工程で、少なくとも導電部１２周辺の絶縁膜１３を薄くするために選択的にエッチングを行ったが、導電部１２よりなる貫通電極の頭出しを行わない場合には、図９（ｃ）に示す工程を行わずに、絶縁膜１３の下面と導電部１２の底面とを面一にしてもよい。
（第３の実施形態）
図１２は、本発明の第３の実施形態に係る半導体装置１０２の断面構造を示している。尚、本実施形態は図６に示す第２の実施形態を変形したものであって、以下に記載する事項については基本的には第２の実施形態と同じである。
図１２に示すように、半導体基板１の第１の面２ａ側（基板表面部）には、トランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面２ａ上にはゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、基板表面部に形成された素子分離６によって電気的に絶縁されている。半導体基板１の第１の面２ａ上にはゲート電極５を覆うように第１層間絶縁膜１０ａが形成されていると共に、第１層間絶縁膜１０ａ中には、不純物領域３やゲート電極５と接続するコンタクト７が形成されている。第１層間絶縁膜１０ａ上には第２層間絶縁膜１０ｂが形成されていると共に、第２層間絶縁膜１０ｂ中には、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａが形成されている。第２層間絶縁膜１０ｂ上には第３層間絶縁膜１０ｃが形成されていると共に、第３層間絶縁膜１０ｃ中には、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂが形成されている。第３層間絶縁膜１０ｃ上には、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
また、図１２に示すように、第１の面２ａから第２の面２ｂまで半導体基板１を貫通するように貫通孔１４が形成されている。ここで、貫通孔１４は第１層間絶縁膜１０ａをも貫通するように形成されている。また、第２の実施形態と同様に、貫通孔１４の内壁上から第１層間絶縁膜１０ａの上面上まで連続して第１の絶縁膜１３ａが形成されていると共に貫通孔１４の内壁上から半導体基板１の第２の面２ｂ上まで連続して第２の絶縁膜１３ｂが形成されている。尚、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとは、貫通孔１４の内壁上で互いの端部が重なり合うように形成されている。また、貫通孔１４における絶縁膜１３ａ及び１３ｂの内側に貫通電極となる導電部１２が形成されている。ここで、貫通電極となる導電部１２は第１配線８ａと接続されている。
本実施形態と第２の実施形態（図６参照）との相違点は、図１２に示すように、貫通孔１４において、第２の絶縁膜１３ｂが形成されている部分では他の部分と比べてその口径が大きくなっていることである。これにより、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとが重なる場合に、第２の絶縁膜１３ｂの方が第１の絶縁膜１３ａよりも外側に存在することになる。
本実施形態によると、第２の実施形態と同様の効果に加えて、より抵抗の小さい貫通電極を形成できるという効果を得ることができる。すなわち、第２の実施形態では、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとが重なる部分で貫通孔１４の口径が小さくなり、その結果、貫通電極の抵抗値が増大するという問題が生じる可能性がある。それに対して、本実施形態においては、第２の絶縁膜１３ｂが形成されている部分の貫通孔１４の口径を大きくすることにより、つまり、第２の絶縁膜１３ｂを第１の絶縁膜１３ａよりも外側に形成することにより、貫通電極・半導体基板間の絶縁信頼性を保ったまま、貫通電極の抵抗値の増大を抑制することができる。
図１３（ａ）〜（ｄ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。本実施形態に係る半導体装置の製造方法も第２の実施形態と共通する部分が多いので、以下、第２の実施形態と異なる工程に注目して説明する。
まず、図７（ａ）〜（ｄ）及び図８（ａ）〜（ｃ）に示す、第２の実施形態に係る半導体装置の製造方法の各工程を順次実施する。
すなわち、図１３（ａ）は、図８（ｃ）に示す工程で貫通孔１４に埋め込んだ非金属材料１５を取り除き、貫通孔１４内部を露出させた状態を示している。その後、図１３（ｂ）に示すように、第２の面２ｂ側から貫通孔１４の口径を拡げる。具体的には、例えば、第２の面２ｂ上にレジストを塗布し、貫通孔１４及びその近傍のレジストをパターニングにより除去した後、残ったレジストをマスクとしてドライエッチングやウェットエッチングを行うことにより、貫通孔１４の口径を拡げる。これにより、貫通孔１４の口径は、第１の面２ａ側よりも第２の面２ｂ側で大きくなる。尚、貫通孔１４の口径を拡げる際には、第１の絶縁膜１３ａと半導体基板１との間で十分な選択比が得られるエッチング方法を採用する。
次に、図１３（ｃ）に示すように、第２の面２ｂ側から、第２の面２ｂ上及び貫通孔１４の内壁上に第２の絶縁膜１３ｂを形成する。ここで、第２の絶縁膜１３ｂは、第２の面２ｂ上から貫通孔１４の内壁上まで連続的に形成される。また、貫通孔１４の内壁上に先に形成されている第１の絶縁膜１３ａと第２の絶縁膜１３ｂとが重なる箇所では、第１の絶縁膜１３ａの外側に第２の絶縁膜１３ｂが形成されるように、第２の絶縁膜１３ｂの形成条件を調整する。
その後、図９（ａ）〜（ｃ）に示す、第２の実施形態に係る半導体装置の製造方法の各工程と同様の工程を順次実施することにより、つまり、貫通孔１４に導電部１２を埋め込み、不要な導電膜を除去し、貫通電極となる導電部１２の頭出しのためのエッチング処理を行うことにより、図１３（ｄ）に示す構造を得る。
尚、本実施形態においては、第１配線８ａと貫通電極となる導電部１２とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極となる導電部１２は第２配線８ｂなどの他層の配線や電極パッド１１に接続されていてもよいし、或いは半導体装置１０２内の配線には接続されていなくてもよい。尚、これらの場合に応じて製造方法は本実施形態で示したものから適宜変更される。例えば、第２層間絶縁膜１０ｂ又は第３層間絶縁膜１０ｃを形成してから、貫通孔１４を形成するなどの変更を適宜加えてもよい。
（第４の実施形態）
図１４は、本発明の第４の実施形態に係る半導体装置１０３の断面構造を示している。尚、本実施形態は図６に示す第２の実施形態を変形したものであって、以下に記載する事項については基本的には第２の実施形態と同じである。
図１４に示すように、半導体基板１の第１の面２ａ側（基板表面部）には、トランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面２ａ上にはゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、基板表面部に形成された素子分離６によって電気的に絶縁されている。半導体基板１の第１の面２ａ上にはゲート電極５を覆うように第１層間絶縁膜１０ａが形成されていると共に、第１層間絶縁膜１０ａ中には、不純物領域３やゲート電極５と接続するコンタクト７が形成されている。第１層間絶縁膜１０ａ上には第２層間絶縁膜１０ｂが形成されていると共に、第２層間絶縁膜１０ｂ中には、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａが形成されている。第２層間絶縁膜１０ｂ上には第３層間絶縁膜１０ｃが形成されていると共に、第３層間絶縁膜１０ｃ中には、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂが形成されている。第３層間絶縁膜１０ｃ上には、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
また、図１４に示すように、第１の面２ａから第２の面２ｂまで半導体基板１を貫通するように貫通孔１４が形成されている。ここで、貫通孔１４は第１層間絶縁膜１０ａをも貫通するように形成されている。また、第２の実施形態と同様に、貫通孔１４の内壁上から第１層間絶縁膜１０ａの上面上まで連続して第１の絶縁膜１３ａが形成されていると共に貫通孔１４の内壁上から半導体基板１の第２の面２ｂ上まで連続して第２の絶縁膜１３ｂが形成されている。尚、第１の絶縁膜１３ａと第２の絶縁膜１３ｂとは、貫通孔１４の内壁上で互いの端部が重なり合うように形成されている。
本実施形態と第２の実施形態（図６参照）との相違点は、図１２に示すように、貫通電極となる導電部１２が第１の導電部１２ａと第２の導電部１２ｂとから構成されていることである。具体的には、第１の導電部１２ａは、貫通孔１４における第１の絶縁膜１３ａの内側に形成されており、一端が第１配線８ａと接続されていると共に他端が貫通孔１４の途中で終端している。また、第２の導電部１２ｂは、貫通孔１４の残りの空隙を埋めるように形成されており、第１の導電部１２ａと電気的に接続している。
本実施形態によると、第２の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、一般に、貫通孔１４のアスペクト比が高くなるに従って、貫通孔１４に不要な欠陥なく金属を一様に埋め込むことが容易ではなくなる。それに対して、本実施形態では、貫通孔１４の上部側と底部側とから２回に分けて金属を埋め込むことにより、言い換えると、第１の導電部１２ａを第１の面２ａ（基板表面）側から形成し、第２の導電部１２ｂを第２の面２ｂ（基板裏面）側から形成することより、従来と比べて、実効的にアスペクト比が小さい貫通孔を金属で埋め込むことになる。従って、貫通孔１４のアスペクト比が高い場合にも、より空隙の少ない信頼性が高い貫通電極を形成することが可能となる。
図１５（ａ）〜（ｄ）及び図１６（ａ）〜（ｃ）は、第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。本実施形態に係る半導体装置の製造方法も第２の実施形態と共通する部分が多いので、以下、第２の実施形態と異なる工程に注目して説明する。
まず、図７（ａ）〜（ｃ）に示す、第２の実施形態に係る半導体装置の製造方法の各工程を順次実施する。
次に、図１５（ａ）に示すように、貫通孔１４における第１の絶縁膜１３ａの内側に第１の導電部１２ａを形成する。具体的には、貫通孔１４における第１の絶縁膜１３ａが形成されている範囲内の深さまで埋まるように、第１の面２ａ（第１層間絶縁膜１０ａ）側から第１の導電部１２ａとなる導電膜を形成する。ここで、第１の導電部１２ａの材料としては、例えばＣｕ、Ｗ、Ａｌ又はポリシリコンを用いる。尚、貫通孔１４内における第１の導電部１２ａと第１の絶縁膜１３ａとの間には、第１の導電部１２ａの構成材料の拡散を防ぐための保護膜を形成することが好ましく、その保護膜の材料としては、バリア性を有する材料、例えばＴａ、ＴａＮ又はＴｉＮ等を用いることが好ましい。
本実施形態では、貫通孔１４における第１の絶縁膜１３ａの内側に第１の導電部１２ａを形成するため、後の工程において貫通孔１４の上方に半導体装置内配線を形成する際に、第２の実施形態のように非金属材料１５を貫通孔１４に埋め込むことなく（つまり非金属材料１５の埋め込み・除去の各工程を実施することなく）、層間膜材料や配線材料が貫通孔１４に入り込んで不良が生じることを防止することができる。
次に、図８（ａ）〜（ｄ）に示す、第２の実施形態に係る半導体装置の製造方法の各工程を順次実施する。すなわち、まず、図１５（ｂ）に示すように、半導体装置内配線の形成を行う。このとき、第１配線８ａは、第１の導電部１２ａが途中まで埋め込まれた貫通孔１４を覆うように形成される。続いて、図１５（ｃ）に示すように、第１の面２ａの反対側の面から半導体基板１の薄化を行い、そして、図１５（ｄ）に示すように、薄化工程終了後に現れる新生面である第２の面２ｂ側から、第２の面２ｂ上、第１の絶縁膜１３ａ上を含む貫通孔１４の内壁上、及び第１の導電部１２ａの底面上に第２の絶縁膜１３ｂを形成する。ここで、第２の絶縁膜１３ｂは、第２の面２ｂ上から貫通孔１４の内壁上まで連続的に形成される。
次に、図１６（ａ）に示すように、第１の導電部１２ａの底面上に形成された第２の絶縁膜１３ｂを除去し、それにより、第１の導電部１２ａの底面を露出させる。
その後、図９（ａ）〜（ｃ）に示す、第２の実施形態に係る半導体装置の製造方法の各工程と同様の工程を順次実施する。すなわち、図１６（ｂ）に示すように、貫通孔１４の残りの空隙に第２の導電部１２ｂを第１の導電部１２ａと接するように埋め込んで、第１の導電部１２ａと第２の導電部１２ｂとから構成され且つ貫通電極となる導電部１２を形成する。ここで、第２の導電部１２ｂの材料としては、例えばＣｕ、Ｗ、Ａｌ又はポリシリコンを用いる。尚、貫通孔１４内における第２の導電部１２ｂと絶縁膜１３ａ及び１３ｂとの間には、第２の導電部１２ｂの構成材料の拡散を防ぐための保護膜を形成することが好ましく、その保護膜の材料としては、バリア性を有する材料、例えばＴａ、ＴａＮ又はＴｉＮ等を用いることが好ましい。その後、図示は省略しているが、不要な導電膜を除去した後、貫通電極となる導電部１２の頭出しのために第２の絶縁膜１３ｂに対してエッチバックを行うことにより、図１６（ｃ）に示す構造を得る。
尚、本実施形態においては、第１配線８ａと貫通電極となる導電部１２とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極となる導電部１２は第２配線８ｂなどの他層の配線や電極パッド１１に接続されていてもよいし、或いは半導体装置１０３内の配線には接続されていなくてもよい。尚、これらの場合に応じて製造方法は本実施形態で示したものから適宜変更される。例えば、第２層間絶縁膜１０ｂ又は第３層間絶縁膜１０ｃを形成してから、貫通孔１４を形成するなどの変更を適宜加えてもよい。
（第５の実施形態）
図１７は、本発明の第５の実施形態に係る半導体装置１０４の断面構造を示している。図１７に示すように、半導体基板１の第１の面２ａ側（基板表面部）には、トランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面２ａ上にはゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、基板表面部に形成された素子分離６によって電気的に絶縁されている。半導体基板１の第１の面２ａ上にはゲート電極５を覆うように第１層間絶縁膜１０ａが形成されていると共に、第１層間絶縁膜１０ａ中には、不純物領域３やゲート電極５と接続するコンタクト７が形成されている。第１層間絶縁膜１０ａ上には第２層間絶縁膜１０ｂが形成されていると共に、第２層間絶縁膜１０ｂ中には、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａが形成されている。第２層間絶縁膜１０ｂ上には第３層間絶縁膜１０ｃが形成されていると共に、第３層間絶縁膜１０ｃ中には、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂが形成されている。第３層間絶縁膜１０ｃ上には、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
また、図１７に示すように、第１の面２ａから第２の面２ｂまで半導体基板１を貫通するように貫通孔１４が形成されており、貫通孔１４の内壁上に形成された絶縁膜１３が形成されており、貫通孔１４における絶縁膜１３の内側に貫通電極となる導電部１２が形成されている。
尚、本実施形態では、貫通孔１４は第１層間絶縁膜１０ａをも貫通するように形成されており、貫通電極となる導電部１２は第１配線８ａと接続されている。また、貫通孔１４の口径は、第１の層間絶縁膜１０ａの上面付近のみ（例えば当該上面から深さ２００ｎｍ程度までの範囲内）において当該上面に近づけば近づくほど大きくなっている一方、半導体基板１中ではほぼ一定である。すなわち、貫通孔１４の大部分の内壁は第２の面２ｂに対して垂直である。
また、本実施形態の特徴として、貫通孔１４の内壁上に形成された絶縁膜１３が第２の面２ｂ上まで連続して形成されている。
この特徴により、第２の面２ｂつまり基板裏面上に形成された絶縁膜と、貫通孔１４の内壁上に形成された絶縁膜とが、一体となった連続膜１３であるため、従来構造のように両絶縁膜間につなぎ目が存在する場合と比べて、基板裏面に露出した貫通電極（導電部１２）と半導体基板１とがショートすることを確実に防止することができる。従って、第２の面２ｂにおける貫通電極周辺での貫通電極・基板間の絶縁信頼性が向上するので、より信頼性の高い貫通電極を有する半導体装置を実現することができる。
また、本実施形態によると、貫通孔１４の大部分の内壁は第２の面２ｂに対して垂直であって、貫通孔１４つまり貫通電極の口径が比較的大きくなる領域を第１の層間絶縁膜１０ａ中に限定しているため、貫通電極の形状を逆テーパー形状に設定する場合と比べて、半導体基板１における貫通電極の占有面積を削減できるので、効率よく半導体装置１０４の小型化を図ることができる。また、第１の層間絶縁膜膜１０ａ側において、つまり半導体装置内配線と接続する付近において、貫通電極の口径を比較的大きくしているため、貫通電極と接続する配線の寸法を当該貫通電極よりも大きくすることにより、貫通電極と配線との接合部における接触抵抗を低減することができる。
図１８（ａ）〜（ｄ）、図１９（ａ）〜（ｄ）及び図２０（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図１８（ａ）に示すように、半導体基板１の第１の面２ａ側（基板表面部）に、トランジスタやダイオードなどの活性素子の不純物領域３を形成すると共に、各活性素子を電気的に絶縁する素子分離６を形成する。次に、半導体基板１の第１の面２ａ上にゲート絶縁膜４を介してゲート電極５を形成した後、ゲート電極５を覆うように第１層間絶縁膜１０ａを形成し、その後、第１層間絶縁膜１０ａ中に、不純物領域３やゲート電極５と接続するコンタクト７を形成する。
次に、図１８（ｂ）に示すように、第１層間絶縁膜１０ａを貫通し且つ半導体基板１の途中まで達する貫通孔１４を形成する。ここで、貫通孔１４を半導体基板１の反対面である第２の面２ｂまで到達させてもよいが、本実施形態では、最終的に必要な深さに応じて、貫通孔１４の形成を半導体基板１の途中で止めている。また、貫通孔１４は、前記活性素子が形成されてい領域を避けて形成される。また、貫通孔１４の形成には公知の技術を用いる。例えばリソグラフィ技術を用いてパターニングしたレジスト（図示せず）を形成した後、当該レジストをマスクとしてドライエッチングやウェットエッチングなどのエッチング技術を用いて貫通孔１４を形成してもよいし、或いはレーザ（例えばＣＯ2 レーザやＹＡＧレーザ）を用いて貫通孔１４を形成してもよい。尚、本実施形態において、貫通孔１４の口径は、第１の層間絶縁膜１０ａの上面付近のみ（例えば当該上面から深さ２００ｎｍ程度までの範囲内）において当該上面に近づけば近づくほど大きくなっている一方、半導体基板１中ではほぼ一定である。具体的には、貫通孔１４の口径は、第１の層間絶縁膜１０ａの上面付近では例えば０．５〜２５μｍ程度であり、半導体基板１中では例えば０．１〜２０μｍ程度である。また、貫通孔１４の深さは５〜５０μｍ程度である。
次に、図１８（ｃ）に示すように、貫通孔１４に非金属材料１５を埋め込む。ここで、貫通孔１４に埋め込む非金属材料１５としては、後で容易に取り除ける材料が望ましく、例えばレジスト材料などの有機系材料を用いることが望ましい。但し、半導体基板１中への拡散が生じず且つ後で容易に取り除ける材料であれば、導電性ポリマー等の導電性材料も使用可能である。また、非金属材料１５の埋め込み方法としては、例えばスピンコート法やスプレー照射法を用いることができる。
このように、非金属材料１５を貫通孔１４に埋め込むことにより、後の工程において貫通孔１４の上方に半導体装置内配線を形成する際に、層間膜材料や配線材料が貫通孔１４に入り込んで不良が生じることを防止することができる。また、非金属材料１５を貫通孔１４に埋め込むことによって、後の基板薄化工程で基板と共に非金属材料１５を同時に研削等することになるので、貫通孔１４にチッピングなどが生じる問題を回避することができる。
次に、図１８（ｄ）に示すように、第１層間絶縁膜１０ａ上に第２層間絶縁膜１０ｂを形成した後、第２層間絶縁膜１０ｂ中に、コンタクト７と接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第１配線８ａ、及び第１配線８ａと接続する第１ビア９ａを形成する。ここで、第１配線８ａは、非金属材料１５が埋め込まれた貫通孔１４を覆うように形成される。続いて、第２層間絶縁膜１０ｂ上に第３層間絶縁膜１０ｃを形成した後、第３層間絶縁膜１０ｃ中に、第１ビア９ａと接続し且つ半導体装置内で信号の伝達や電源電圧の供給を行う第２配線８ｂ、及び第２配線８ｂと接続する第２ビア９ｂを形成し、その後、第３層間絶縁膜１０ｃ上に、第２ビア９ｂと接続し且つ外部へ信号を取り出すための電極パッド１１を形成する。
尚、図１８（ｄ）では、２層配線形成の場合を例示しているが、配線層数は必要に応じて変えることができ、本発明は２層配線に限定されるものではない。
次に、図１９（ａ）に示すように、半導体基板１における第１の面２ａの反対側の面から半導体基板１を薄化させる。この際に用いる手法としては、例えば機械的な研削・研磨、又は化学的な研削・研磨がある。本実施形態では、最終的な厚さが５〜１５０μｍ程度まで半導体基板１を薄化させ、それによって、貫通孔１４の底部を露出させている。
尚、基板薄化工程においては、最終基板厚さが薄いほど、基板が脆弱になるので、割れなどの問題が生じやすくなる。これを避けるために、基板薄化工程において、半導体装置の上面側を支持基板に貼り付けることによって、基板を補強してもよい。
次に、図１９（ｂ）に示すように、薄化工程終了後に現れる新生面である第２の面２ｂ側から、貫通孔１４に埋め込んだ非金属材料１５を取り除き、貫通孔１４内部を露出させる。ここで、非金属材料１５の除去方法としては、非金属材料１５に応じた最適な手法を用いるものとし、例えば薬液を用いた除去方法、熱による昇華、又はプラズマアッシングなどの方法等を用いることができる。
次に、図１９（ｃ）に示すように、第２の面２ｂ側から、第２の面２ｂ上、貫通孔１４の内壁上、及び、貫通孔１４上を覆う第１配線８ａの下面上に絶縁膜１３を形成する。ここで、絶縁膜１３の材料として、例えばＳｉＯ2 やＳｉＮ等を用いてもよい。また、絶縁膜１３の形成前に、フォトリソグラフィなどの公知の技術を用いて、第２の面２ｂにおける最終的に絶縁膜１３を形成しない箇所にレジストを形成しておき、絶縁膜１３の形成後、当該箇所の絶縁膜１３を下地のレジストと共に除去してもよい。
次に、図１９（ｄ）に示すように、貫通孔１４上を覆う第１配線８ａの下面上に形成された絶縁膜１３をドライエッチングやウェットエッチングなどの方法を用いて除去する。
次に、図２０（ａ）に示すように、貫通孔１４における絶縁膜１３の内側に導電部１２を形成する。具体的には、貫通孔１４が埋まるように、第２の面２ｂ側から導電部１２となる導電膜を形成する。ここで、導電部１２の材料としては、例えばＣｕ、Ｗ、Ａｌ又はポリシリコンを用いる。尚、貫通孔１４内における導電部１２と絶縁膜１３との間には、導電部１２の構成材料の拡散を防ぐための保護膜を形成することが好ましく、その保護膜の材料としては、バリア性を有する材料、例えばＴａ、ＴａＮ又はＴｉＮ等を用いることが好ましい。
次に、図２０（ｂ）に示すように、導電部１２つまり貫通電極の埋め込みの際に当該貫通電極となる部分以外に形成された不要な導電膜を、化学的な研磨・研削又は機械的な研磨・研削等により取り除く。
次に、図２０（ｃ）に示すように、導電部１２よりなる貫通電極を第２の面２ｂ側から突出させるために少なくとも貫通電極周辺の絶縁膜１３を選択的にエッチングして薄くする。ここで、エッチングはドライエッチングでもよいし、ウェットエッチングでもよい。
以上のように形成された本実施形態の半導体装置によると、第２の面２ｂにおける導電部１２の突出部と他の半導体装置の電極パッドとを、ハンダバンプや金属同士の直接接合などの方法を用いて接合することによって、積層型半導体装置を実現することができる。これにより、半導体装置間が最短距離で接続されており、且つワイヤーボンディングによる従来の積層型半導体装置と比べてワイヤーの引き回し相当分の面積が削減された、より小型の積層型半導体装置を実現することが可能となる。
また、本実施形態によると、前述のように積層型半導体装置を構成する場合に、半導体装置１０４の第２の面２ｂ上には予め絶縁膜１３が形成されているため、半導体装置１０４と積層される他の半導体装置との絶縁を図るための絶縁膜を新たに形成する必要はない。また、半導体装置１０４の第２の面２ｂ上に予め絶縁膜１３が形成されているため、半導体装置間に充填する充填材料として、例えばポリイミドのような耐湿性の低い材料を使用することもできるので、材料選択性が向上する。
尚、本実施形態においては、図１８（ｃ）に示す工程で、貫通孔１４を一旦非金属材料１５で埋め込む場合について述べたが、この必要がない場合には、非金属材料１５の埋め込み・除去の各工程は削除するものとする。
また、本実施形態においては、第１配線８ａと貫通電極となる導電部１２とが接続する場合について例示したが、本発明はこれに限られるものではなく、貫通電極となる導電部１２は第２配線８ｂなどの他層の配線や電極パッド１１に接続されていてもよいし、或いは半導体装置１００内の配線には接続されていなくてもよい。尚、これらの場合に応じて製造方法は本実施形態で示したものから適宜変更される。例えば、第２層間絶縁膜１０ｂ又は第３層間絶縁膜１０ｃを形成してから、貫通孔１４を形成するなどの変更を適宜加えてもよい。
また、本実施形態においては、図２０（ｃ）に示す工程で、少なくとも導電部１２周辺の絶縁膜１３を薄くするために選択的にエッチングを行ったが、導電部１２よりなる貫通電極の頭出しを行わない場合には、図２０（ｃ）に示す工程を行わずに、絶縁膜１３の下面と導電部１２の底面とを面一にしてもよい。
以上、本発明をその好適な実施形態に基づいて説明してきたが、本発明は、前述の実施形態のみに限定されるものではなく、各実施形態の組み合わせも本発明の範囲に含まれることは言うまでもない。
本発明は、貫通電極を有する半導体装置及びその製造方法に関し、半導体装置裏面における貫通電極と半導体基板との間の絶縁信頼性を向上でき、非常に有用である。
１ 半導体基板
２ａ 第１の面
２ｂ 第２の面
３ 不純物領域
４ ゲート絶縁膜
５ ゲート電極
６ 素子分離
７ コンタクト
８ａ 第１配線
８ｂ 第２配線
９ａ 第１ビア
９ｂ 第２ビア
１０ａ 第１層間絶縁膜
１０ｂ 第２層間絶縁膜
１０ｃ 第３層間絶縁膜
１１ 電極パッド
１２ 導電部
１２ａ 第１の導電部
１２ｂ 第２の導電部
１３ 絶縁膜
１３ａ 第１の絶縁膜
１３ｂ 第２の絶縁膜
１４ 貫通孔
１５ 非金属材料
１００〜１０４ 半導体装置

Claims (21)

  1. 素子形成面である第１の面及びその反対側の第２の面を有する半導体基板と、
    前記第１の面から前記第２の面まで前記半導体基板を貫通するように形成された貫通孔と、
    前記貫通孔の内壁上に形成された絶縁膜と、
    前記貫通孔における前記絶縁膜の内側に形成された導電部とを備え、
    前記絶縁膜は前記貫通孔の内壁上から前記第２の面上まで連続して形成されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記貫通孔の口径は、前記第１の面から前記第２の面へ向けて小さくなっていき、前記第２の面で最小となることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記貫通孔の口径は、前記第１の面の近傍のみで他の部分と比べて大きいことを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記貫通孔の口径は、前記第１の面側よりも前記第２の面側で大きいことを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記絶縁膜は前記貫通孔の内壁上から前記第１の面上まで連続して形成されていることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記絶縁膜は、第１の絶縁膜と第２の絶縁膜とからなり、
    前記第２の絶縁膜は前記貫通孔の内壁上から前記第２の面上まで連続して形成されていることを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１の絶縁膜は前記貫通孔の内壁上から前記第１の面上まで連続して形成されていることを特徴とする半導体装置。
  8. 請求項６に記載の半導体装置において、
    前記導電部は、第１の導電部と第２の導電部とからなることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記第１の導電部は、前記貫通孔における前記第１の絶縁膜の内側に形成されていることを特徴とする半導体装置。
  10. 請求項１に記載の半導体装置において、
    前記導電部は前記第２の面から突き出していることを特徴とする半導体装置。
  11. 請求項１に記載の半導体装置において、
    前記半導体基板の前記第１の面上に層間絶縁膜が形成されており、
    前記貫通孔は前記層間絶縁膜中にも形成されていることを特徴とする半導体装置。
  12. 請求項１〜１１のいずれか１項に記載の半導体装置において、
    前記半導体基板の前記第１の面上に配線が形成されており、
    前記導電部と前記配線とが接続されていることを特徴とする半導体装置。
  13. 素子形成面である第１の面及びその反対側の第２の面を有する半導体基板を貫通するように貫通孔を形成する工程（ａ）と、
    前記貫通孔の内壁上から前記第２の面上まで連続して絶縁膜を形成する工程（ｂ）と、
    前記貫通孔における前記絶縁膜の内側に導電部を形成する工程（ｃ）とを備えていることを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記第２の面側から前記第２の面上及び前記貫通孔の内壁上に前記絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の半導体装置の製造方法において、
    前記工程（ａ）は、前記貫通孔を、その口径が前記第１の面から前記第２の面へ向けて小さくなっていき且つ前記第２の面で最小となるように形成する工程を含むことを特徴とする半導体装置の製造方法。
  16. 請求項１４に記載の半導体装置の製造方法において、
    前記工程（ａ）は、前記貫通孔を、その口径が前記第１の面の近傍のみで他の部分と比べて大きくなるように形成する工程を含むことを特徴とする半導体装置の製造方法。
  17. 請求項１４〜１６のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ａ）は、前記第１の面側から前記半導体基板の途中まで前記貫通孔を形成しする工程（ａ１）と、前記第２の面側から前記半導体基板を薄くして前記貫通孔の底部を露出させる工程（ａ２）とを含み、
    前記工程（ａ１）と前記工程（ａ２）との間に、前記貫通孔に非金属材料を埋め込む工程（ｄ）を備え、
    前記工程（ａ２）と前記工程（ｂ）との間に、前記貫通孔から前記非金属材料を除去する工程（ｅ）を備えていることを特徴とする半導体装置の製造方法。
  18. 請求項１３に記載の半導体装置の製造方法において、
    前記工程（ａ）は、前記第１の面側から前記半導体基板の途中まで前記貫通孔を形成しする工程（ａ１）と、前記第２の面側から前記半導体基板を薄くして前記貫通孔の底部を露出させる工程（ａ２）とを含み、
    前記工程（ａ１）と前記工程（ａ２）との間に、前記第１の面側から前記第１の面上及び前記貫通孔の内壁上に第１の絶縁膜を形成する工程（ｆ）を備え、
    前記工程（ｂ）は、前記第２の面側から前記第２の面上及び前記貫通孔の内壁上に前記第１の絶縁膜と接するように第２の絶縁膜を形成し、それにより、前記第１の絶縁膜と前記第２の絶縁膜とからなる前記絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  19. 請求項１８に記載の半導体装置の製造方法において、
    前記工程（ａ２）と前記工程（ｂ）との間に、前記第２の面側から前記貫通孔の口径を拡げる工程（ｇ）を備えていることを特徴とする半導体装置の製造方法。
  20. 請求項１８又は１９に記載の半導体装置の製造方法において、
    前記工程（ｆ）と前記工程（ａ２）との間に、前記貫通孔に非金属材料を埋め込む工程（ｈ）を備え、
    前記工程（ａ２）と前記工程（ｂ）との間に、前記貫通孔から前記非金属材料を除去する工程（ｉ）を備えていることを特徴とする半導体装置の製造方法。
  21. 請求項１８又は１９に記載の半導体装置の製造方法において、
    前記工程（ｆ）と前記工程（ａ２）との間に、前記貫通孔における前記第１の絶縁膜の内側に第１の導電部を形成する工程（ｊ）を備え、
    前記工程（ｃ）は、前記貫通孔における前記絶縁膜の内側に前記第１の導電部と接するように第２の導電部を形成し、それにより、前記第１の導電部と前記第２の導電部とからなる前記導電部を形成する工程を含むことを特徴とする半導体装置の製造方法。
JP2010511443A 2008-09-26 2009-07-22 半導体装置及びその製造方法 Pending JPWO2010035379A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008248773 2008-09-26
JP2008248773 2008-09-26
PCT/JP2009/003433 WO2010035379A1 (ja) 2008-09-26 2009-07-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2010035379A1 true JPWO2010035379A1 (ja) 2012-02-16

Family

ID=42059395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010511443A Pending JPWO2010035379A1 (ja) 2008-09-26 2009-07-22 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8338958B2 (ja)
JP (1) JPWO2010035379A1 (ja)
WO (1) WO2010035379A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227889B2 (en) * 2008-12-08 2012-07-24 United Microelectronics Corp. Semiconductor device
US8399354B2 (en) * 2009-01-13 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
JP5532394B2 (ja) * 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
KR101732975B1 (ko) * 2010-12-03 2017-05-08 삼성전자주식회사 반도체 장치의 제조 방법
US8614488B2 (en) * 2010-12-08 2013-12-24 Ying-Nan Wen Chip package and method for forming the same
FR2969817B1 (fr) * 2010-12-23 2013-09-27 St Microelectronics Crolles 2 Réalisation de vias dans un circuit intégré
JP5206826B2 (ja) * 2011-03-04 2013-06-12 株式会社デンソー 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
CN102856246B (zh) * 2011-06-27 2014-10-29 中芯国际集成电路制造(北京)有限公司 制造半导体器件的方法和半导体器件
US20130015504A1 (en) * 2011-07-11 2013-01-17 Chien-Li Kuo Tsv structure and method for forming the same
JP5791461B2 (ja) 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
JP5832852B2 (ja) 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP5970696B2 (ja) * 2012-03-27 2016-08-17 セイコーエプソン株式会社 電子デバイスの製造方法、電子デバイス
US8803292B2 (en) * 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US8624324B1 (en) 2012-08-10 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting through vias to devices
KR101960496B1 (ko) * 2012-08-29 2019-03-20 에스케이하이닉스 주식회사 반도체 장치
JP2016122759A (ja) * 2014-12-25 2016-07-07 キヤノン株式会社 貫通配線を有する電子デバイスの作製方法
US10075132B2 (en) 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
US9871107B2 (en) * 2015-05-22 2018-01-16 Nxp Usa, Inc. Device with a conductive feature formed over a cavity and method therefor
KR102405745B1 (ko) * 2015-08-05 2022-06-03 삼성전자주식회사 반도체 장치
JP6282307B2 (ja) * 2016-06-01 2018-02-21 浜松ホトニクス株式会社 半導体光検出素子
US11410929B2 (en) * 2019-09-17 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
KR20210048005A (ko) * 2019-10-22 2021-05-03 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737740B2 (en) * 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip
JP2002289623A (ja) 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
JP3646719B2 (ja) 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4327644B2 (ja) 2004-03-31 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4439976B2 (ja) 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2006134973A (ja) * 2004-11-04 2006-05-25 Canon Inc 絶縁膜形成方法
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
JP4581864B2 (ja) * 2005-06-21 2010-11-17 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
JP4650117B2 (ja) * 2005-06-21 2011-03-16 パナソニック電工株式会社 半導体装置の製造方法
JP2007095743A (ja) 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 貫通孔配線及びその製造方法
JP5222459B2 (ja) * 2005-10-18 2013-06-26 新光電気工業株式会社 半導体チップの製造方法、マルチチップパッケージ
JP5238206B2 (ja) * 2006-09-26 2013-07-17 株式会社フジクラ 配線基板、電子部品およびその製造方法
KR100800161B1 (ko) * 2006-09-30 2008-02-01 주식회사 하이닉스반도체 관통 실리콘 비아 형성방법
JP5103854B2 (ja) * 2006-10-02 2012-12-19 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板および電子機器
US20080136038A1 (en) * 2006-12-06 2008-06-12 Sergey Savastiouk Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate
US7960290B2 (en) * 2007-05-02 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device
JP2008300718A (ja) 2007-06-01 2008-12-11 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2010080897A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2010035379A1 (ja) 2010-04-01
US20100283130A1 (en) 2010-11-11
US8338958B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
WO2010035379A1 (ja) 半導体装置及びその製造方法
JP4439976B2 (ja) 半導体装置およびその製造方法
JP4327644B2 (ja) 半導体装置の製造方法
JP4937842B2 (ja) 半導体装置およびその製造方法
JP5021992B2 (ja) 半導体装置およびその製造方法
TWI311790B (en) Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor
JP2006019455A (ja) 半導体装置およびその製造方法
JP2010205990A (ja) 半導体装置及びその製造方法
JP2009027174A (ja) システムインパッケージ及びその製造方法
JP2011258687A (ja) 半導体装置およびその製造方法
JP2012142414A (ja) 半導体装置及びその製造方法並びにそれを用いた積層型半導体装置
JP2013021001A (ja) 半導体装置及び半導体装置の製造方法
KR101139650B1 (ko) 배선 기판, 그 제조 방법, 및 반도체 장치
JP2009124042A (ja) 半導体装置
TW201841317A (zh) 半導體裝置及其製造方法
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
TWI690002B (zh) 半導體裝置及其之製造方法
KR102076305B1 (ko) 반도체 소자 및 그 형성 방법
JP4764710B2 (ja) 半導体装置とその製造方法
JP2016225474A (ja) 半導体装置の製造方法および半導体装置
JP2016152328A (ja) 半導体装置およびその製造方法
JP2015053371A (ja) 半導体装置およびその製造方法
JP2004235586A (ja) 半導体装置
JP2003258196A (ja) 半導体装置及びその製造方法
JP2012134526A (ja) 半導体装置