JP2016225474A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2016225474A
JP2016225474A JP2015110789A JP2015110789A JP2016225474A JP 2016225474 A JP2016225474 A JP 2016225474A JP 2015110789 A JP2015110789 A JP 2015110789A JP 2015110789 A JP2015110789 A JP 2015110789A JP 2016225474 A JP2016225474 A JP 2016225474A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
insulating film
hole
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015110789A
Other languages
English (en)
Other versions
JP6479578B2 (ja
Inventor
一平 久米
Ippei Kume
一平 久米
健悟 内田
Kengo Uchida
健悟 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015110789A priority Critical patent/JP6479578B2/ja
Priority to TW104139211A priority patent/TWI579968B/zh
Priority to CN201510848888.9A priority patent/CN106206416B/zh
Priority to US15/061,659 priority patent/US10204862B2/en
Publication of JP2016225474A publication Critical patent/JP2016225474A/ja
Application granted granted Critical
Publication of JP6479578B2 publication Critical patent/JP6479578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

【課題】金属等をＴＳＶ内へ安定して埋設することが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】実施形態にかかる半導体装置１は、貫通孔１８０Ｈが設けられた半導体基板１１と、下層配線１２２を含むデバイス層１２と、デバイス層１２を覆う絶縁層１３と、絶縁層１３を貫通する第１貫通電極１４と、半導体基板１１の貫通孔１８０Ｈの開口径と実質的に同じかもしくは大きな径の開口が設けられた第１絶縁膜１７１／１７２と、第１絶縁膜１７１／１７２上から半導体基板１１の貫通孔１８０Ｈの内側面に位置する第２絶縁膜１７３と、第２絶縁膜１７３上から半導体基板１１の貫通孔１８０Ｈ内を経てデバイス層１２中の下層配線１２２と電気的に接続する第２貫通電極１８とを備えてもよい。
【選択図】図１

Description

本実施形態は、半導体装置の製造方法および半導体装置に関する。
近年、ＴＳＶ（Through-Silicon Via）を用いた半導体装置の集積技術が、高機能化等の観点から注目を集めている。
ＴＳＶを用いた集積技術では、ＴＳＶに形成される貫通電極（以下、ＴＳＶ電極という）の安定性が非常に重要である。ただし、ＴＳＶが高アスペクト比であるため、ＴＳＶ内への金属等の埋設が困難である。
特開２０１２−１４２４１４号公報 米国特許出願公開第２０１２／０２７６７３３号明細書
実施形態は、金属等をＴＳＶ内へ安定して埋設することが可能な半導体装置の製造方法および半導体装置を提供することを目的とする。
実施形態によれば、半導体装置１は、第１面から前記第１面とは反対側の第２面まで貫通する貫通孔が設けられた半導体基板と、前記半導体基板の前記第１面に位置し、配線を含むデバイス層と、前記デバイス層を覆う絶縁層と、前記絶縁層を貫通する第１貫通電極と、前記半導体基板の前記第２面上に位置し、前記半導体基板の前記貫通孔の開口径と実質的に同じかもしくは大きな径の開口が設けられた第１絶縁膜と、前記第１絶縁膜上から前記半導体基板の前記貫通孔の内側面に位置する第２絶縁膜と、前記第２絶縁膜上から前記半導体基板の前記貫通孔内を経て前記デバイス層中の前記配線と電気的に接続する第２貫通電極とを備えてもよい。
図１は、実施形態にかかる半導体装置の概略構成例を示す断面図である。 図２は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その１）。 図３は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その２）。 図４は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その３）。 図５は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その４）。 図６は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その５）。 図７は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その６）。 図８は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その７）。 図９は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その８）。 図１０は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である（その９）。
以下に添付図面を参照して、実施形態にかかる半導体装置および半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。また、以下の説明では、素子形成対象の半導体基板における素子形成面を第１面とし、この第１面と反対側の面を第２面としている。
図１は、実施形態にかかる半導体装置の概略構成例を示す断面図である。図１に示すように、半導体装置１は、半導体基板１１と、デバイス層１２と、絶縁層１３と、第１貫通電極１４と、絶縁層１７と、第２貫通電極１８と、接合材１９とを備えている。
半導体基板１１は、たとえばシリコン基板である。この半導体基板１１は、５０μｍ（マイクロメートル）以下、たとえば３０±５μｍ程度まで薄厚化されていてもよい。
デバイス層１２は、半導体基板１１の素子形成面である第１面側に形成された素子構造と、素子構造を埋める層間絶縁膜とを含んでいる。層間絶縁膜は、シリコン酸化膜（ＳｉＯ２）であってよい。素子構造には、配線層１２０が含まれている。この配線層１２０には、上層に形成された上層配線１２１と、下層に形成された下層配線１２２とが含まれている。なお、デバイス層１２の上層および下層とは、半導体基板１１の素子形成面を基準とした上層および下層であってよい。
絶縁層１３は、デバイス層１２を保護する目的で、デバイス層１２を覆っている。この絶縁層１３には、デバイス層１２をカバーするパッシベーションと、パッシベーション上を覆う有機層とが含まれてもよい。パッシベーションは、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ２）または酸化窒化シリコン膜（ＳｉＯＮ）の単層膜、もしくは、それらのうち２つ以上の積層膜であってよい。有機層には、感光性ポリイミドなどの樹脂材料が用いられてもよい。
第１貫通電極１４は、絶縁層１３からデバイス層１２中の上層配線１２１まで貫通する貫通孔内に設けられて上層配線１２１と接触することで、上層配線１２１を絶縁層１３上まで電気的に引き出している。この第１貫通電極１４は、少なくとも貫通孔内表面を覆うバリアメタル層１４１と、バリアメタル層１４１上のシードメタル層１４２と、シードメタル層１４２上の貫通電極１４３とを含んでもよい。バリアメタル層１４１は省略されてもよい。貫通電極１４３上には、半導体装置１の縦方向への集積化の際に機能する材料膜１４４が設けられていてもよい。
バリアメタル層１４１には、チタン（Ｔｉ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）などが用いられてもよい。シードメタル層１４２には、銅（Ｃｕ）やニッケルと銅との積層膜（Ｎｉ／Ｃｕ）などが用いられてもよい。貫通電極１４３には、ニッケル（Ｎｉ）などが用いられてもよい。材料膜１４４には、金（Ａｕ）、錫（Ｓｎ）、銅（Ｃｕ）、錫−銅（ＳｎＣｕ）、錫−金（ＳｎＡｕ）、錫−銀（ＳｎＡｇ）などが用いられてもよい。ただし、第１貫通電極１４の層構造および材料は、目的に応じて適宜変更可能である。たとえば貫通電極１４３に用いる導電性材料や形成方法に応じてバリアメタル層１４１／シードメタル層１４２または材料膜１４４の層構造や材料が適宜変更されてよい。
第２貫通電極１８は、半導体基板１１からデバイス層１２中の下層配線１２２まで達する貫通孔（ＴＳＶ）内に設けられて下層配線１２２と接触することで、下層配線１２２を半導体基板１１の第２面上まで電気的に引き出している。
第２貫通電極１８は、第１貫通電極１４と同様に、少なくとも貫通孔内表面を覆うバリアメタル層（第１メタル層）１８１と、バリアメタル層１８１上のシードメタル層（第２メタル層）１８２と、シードメタル層１８２上の貫通電極（第３メタル層）１８３とを含んでもよい。それぞれに用いられる金属材料は、第１貫通電極１４のバリアメタル層１４１、シードメタル層１４２および貫通電極１４３と同様であってよい。貫通電極１８３の内部には、空隙が形成されていてもよい。また、貫通電極１８３上には、複数の半導体装置１を縦方向（半導体基板１１の厚さ方向）へ集積する際に半導体装置１間を接合するための接合材１９が設けられてもよい。この接合材１９には、錫（Ｓｎ）、銅（Ｃｕ）、錫−銅（ＳｎＣｕ）、錫−金（ＳｎＡｕ）、錫−銀（ＳｎＡｇ）などのはんだが用いられてもよい。
半導体基板１１に形成された貫通孔内の内側面から半導体基板１１の第２面には、第２貫通電極１８と半導体基板１１との短絡を防止するための絶縁層１７が設けられている。この絶縁層１７には、半導体基板１１の第２面上に位置するシリコン酸化膜（ＳｉＯ２）１７１と、シリコン酸化膜１７１上に位置するシリコン窒化膜（ＳｉＮ）１７２と、シリコン窒化膜１７２上から貫通孔（ＴＳＶ）内側面に位置するシリコン酸化膜１７３とが含まれてもよい。シリコン酸化膜１７１および／またはシリコン窒化膜１７２は、第１絶縁膜と称される場合がある。また、シリコン酸化膜１７３は、第２絶縁膜と称される場合がある。
ここで、絶縁層１７におけるシリコン酸化膜１７１およびシリコン窒化膜１７２の少なくとも一方と、バリアメタル層１８１および／またはシードメタル層１８２とは、半導体基板１１の厚さ方向においてオーバラップしている。この構成により、第２貫通電極１８等の材料であるニッケル（Ｎｉ）、銅（Ｃｕ）および金（Ａｕ）が半導体基板１１内へ拡散することが低減されている。
つづいて、実施形態にかかる半導体装置１の製造方法について、以下に図面を参照して詳細に説明する。図２〜図１０は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である。なお、図２〜図１０では、図１と同様の断面を用いて説明する。ただし、図２では、説明の都合上、断面の上下関係が図１および図３〜図１０までの上下関係とは反転している。
まず、実施形態では、半導体基板１１の素子形成面（第１面）に素子構造を形成し、形成した素子構造を層間絶縁膜で覆う。これにより、デバイス層１２が形成される。なお、この層間絶縁膜には、いわゆる素子分離絶縁膜などの種々の絶縁膜や配線層などの種々の層が含まれていてもよい。そして、デバイス層１２上に絶縁層１３を形成する。絶縁層１３には、上述したように、デバイス層１２をカバーするパッシベーションと、パッシベーション上を覆う有機層とが含まれてもよい。有機層には、感光性ポリイミドなどが用いられ、この有機層に第１貫通電極１４を形成するための開口パターンが転写される。開口パターンの開口径は、たとえば１０μｍ程度であってもよい。
つぎに、たとえば有機層をマスクとして絶縁層１３のパッシベーションおよびデバイス層１２の層間絶縁膜上層部分をエッチングすることで、デバイス層１２の上層配線１２１を露出させる。パッシベーションおよび層間絶縁膜のエッチングには、反応性イオンエッチング（ＲＩＥ）などが用いられてよい。つづいて、貫通孔内部を含む絶縁層１３上全体にチタン（Ｔｉ）を用いたバリアメタル層と銅（Ｃｕ）を用いたシードメタル層とを順次積層する。バリアメタル層とシードメタル層との成膜には、それぞれスパッタリング法や化学気相成長（ＣＶＤ）法などが用いられてもよい。シードメタル層の膜厚はたとえば５００ｎｍ程度であってよい。
つぎに、シードメタル層上に貫通電極１４３を形成するためのマスクをたとえばＰＥＰ（Photo Engraving Process）技術を用いて形成する。このマスクの絶縁層１３に形成された貫通孔に対応する位置には、開口が形成されている。つづいて、マスクの開口から露出するシードメタル層上にニッケル（Ｎｉ）を用いた貫通電極１４３を形成する。貫通電極１４３の形成にはコンフォーマルめっきなどが用いられてもよい。
つぎに、マスクを除去した後、露出したシードメタル層とバリアメタル層とが除去される。これにより、貫通電極１４３下のシードメタル層１４２とバリアメタル層１４１とがパターニングされる。なお、シードメタル層１４２とバリアメタル層１４１とのパターニングには、ウエットエッチングが用いられてよい。
つぎに、形成された貫通電極１４３の上面上に、金（Ａｕ）を用いた材料膜１４４を形成する。材料膜１４４の形成には、リフトオフなどの形成方法が用いられてもよい。その結果、図２に示すように、半導体基板１１の素子形成面（第１面）側に、デバイス層１２の上層配線１２１を絶縁層１３上まで引き出す第１貫通電極１４が形成される。
つぎに、第１貫通電極１４が形成された絶縁層１３上に接着剤を塗布し、この接着剤に支持基板１６を貼り合わせることで、図３に示すように、半導体装置１の素子形成面側に支持基板１６を接着する。つづいて、支持基板１６をステージに固定した状態で半導体基板１１を素子形成面（第１面）とは反対側の第２面からグラインドすることで、半導体基板１１をたとえば３０±５μｍ程度に薄厚化する。
つぎに、図４に示すように、半導体基板１１の第２面にシリコン酸化膜１７１Ａとシリコン窒化膜１７２Ａとを順次成膜する。シリコン酸化膜１７１Ａは、酸素雰囲気中での熱処理により形成された熱酸化膜やＣＶＤ法により形成された成長膜など、種々の酸化膜であってよい。また、シリコン窒化膜１７２Ａは、ＣＶＤ法により形成された成長膜などの種々の窒化膜であってよい。
つぎに、シリコン窒化膜１７２Ａ上に感光性フォトレジスト１８０Ｍが塗布され、このフォトレジスト１８０Ｍに第２貫通電極１８を形成するための開口パターンが転写される。なお、開口パターンの開口径は、たとえば１０μｍ程度であってもよい。つづいて、開口パターンが転写されたフォトレジスト１８０Ｍをマスクとして半導体基板１１を第２面側から彫り込むことで、デバイス層１２まで達する貫通孔（ＴＳＶ）１８０Ｈを形成する。半導体基板１１の彫り込みには、高いアスペクト比が得られる異方性ドライエッチングなどが用いられてもよい。
その際、掘り込み対象である半導体基板１１上に、シリコン酸化膜１７１Ａなどのような、半導体基板１１に対するエッチング選択比が比較的大きい膜が存在すると、その膜に形成された開口付近において、その膜よりも半導体基板１１の方がより多く削られ得る。たとえば図５に示すように、半導体基板１１上にシリコン酸化膜１７１Ｂが存在すると、貫通孔（ＴＳＶ）１８０Ｈの開口端付近で半導体基板１１がサイドエッチングされて、半導体基板１１の開口端付近がアンダーカットされた形状となり得る。その結果、貫通孔（ＴＳＶ）１８０Ｈの開口端付近の形状が、この部分においてシリコン酸化膜１７１Ｂが半導体基板１１より突出した、いわゆるオーバハングの形状となり得る。
そこで実施形態では、図６に示すように、シリコン酸化膜１７１Ｂにおける半導体基板１１よりオーバハングした部分を除去する。シリコン酸化膜１７１Ｂにおけるオーバハングした部分の除去には、希フッ酸などを用いることができる。その結果、貫通孔（ＴＳＶ）１８０Ｈの開口端において、半導体基板１１の開口端からのシリコン酸化膜１７１の突出を後退させることができる。なお、後退後のシリコン酸化膜１７１は、後のシリコン酸化膜１７３の形成において影響しない程度に半導体基板１１の開口端から突出していてもよい。すなわち、シリコン酸化膜１７１に形成された貫通孔１８０Ｈの開口径は、半導体基板１１に形成された貫通孔１８０Ｈの開口径と実質的に同じかもしくは大きくてもよい。また、シリコン酸化膜１７１Ａ上のシリコン窒化膜１７２Ａは、シリコン酸化膜１７１Ａと比べてプラズマ耐性が低く、オーバハングの形状とはなり難いため、貫通孔（ＴＳＶ）１８０Ｈの開口端付近のシリコン窒化膜１７２を後退させる工程は省略することができる。
つぎに、図７に示すように、貫通孔（ＴＳＶ）１８０Ｈの内部を含む半導体基板１１の第２面上全体にシリコン酸化膜１７３Ｂを成膜する。シリコン酸化膜１７３Ｂの成膜には、ＣＶＤ法などが用いられてよい。上述したように、シリコン酸化膜１７３Ｂの成膜時には、貫通孔（ＴＳＶ）１８０Ｈの開口端で半導体基板１１からシリコン酸化膜１７１が突出するオーバハングが低減もしくは解消されているため、貫通孔（ＴＳＶ）１８０Ｈの内側面に安定してシリコン酸化膜１７３を形成することが可能である。
つぎに、成膜したシリコン酸化膜１７３Ｂをエッチバックすることで、貫通孔（ＴＳＶ）１８０Ｈの底部に形成されたシリコン酸化膜１７３Ｂを除去する。このエッチバックは、デバイス層１２の絶縁膜（層間絶縁膜が含まれてもよい。これを第３絶縁膜と称する場合がある）が除去されて下層配線１２２が露出されるまで行われる。その結果、図８に示すように、半導体基板１１の第２面上にシリコン酸化膜１７１とシリコン窒化膜１７２とシリコン酸化膜１７３を有する３層の絶縁層１７が形成され、貫通孔（ＴＳＶ）１８０Ｈの内側面がシリコン酸化膜１７３により覆われるとともに、貫通孔（ＴＳＶ）１８０Ｈの底部にデバイス層１２の下層配線１２２が露出される。なお、シリコン酸化膜１７３Ｂのエッチバックには、異方性ドライエッチングなどを用いることができる。
つぎに、バリアメタル層１４１Ａおよびシードメタル層１４２Ａの形成と同様にして、貫通孔内部を含む絶縁層１７上全体にチタン（Ｔｉ）を用いたバリアメタル層１８１Ａと銅（Ｃｕ）を用いたシードメタル層１８２Ａとを順次積層することで、図９示す断面構造を得る。バリアメタル層１８１Ａおよびシードメタル層１８２Ａは、単にメタル層と称される場合がある。シードメタル層１８２Ａの膜厚は、シードメタル層１４２Ａより厚くてもよい。この工程においても、貫通孔（ＴＳＶ）１８０Ｈの開口端で半導体基板１１からシリコン酸化膜１７１が突出するオーバハングが低減もしくは解消されているため、貫通孔（ＴＳＶ）１８０Ｈの内側面に安定してバリアメタル層１４１Ａおよびシードメタル層１４２Ａを形成することが可能である。
つぎに、シードメタル層１８２Ａ上に貫通電極１８３を形成するためのマスク１８３Ｍを、たとえばＰＥＰ技術を用いて形成する。このマスク１８３Ｍの半導体基板１１に形成された貫通孔（ＴＳＶ）１８０Ｈに対応する位置には、開口が形成されている。つづいて、図１０に示すように、マスク１８３Ｍの開口から露出するシードメタル層１８２Ａ上にニッケル（Ｎｉ）の貫通電極１８３を形成する。貫通電極１８３の形成には、コンフォーマルめっきなどが用いられてもよい。
つぎに、マスク１８３Ｍを除去した後、露出したシードメタル層１８２Ａとバリアメタル層１８１Ａとが除去される。シードメタル層１８２Ａとバリアメタル層１８１Ａとの除去には、ウエットエッチングが用いられてよい。その際、エッチングされずに残ったシードメタル層１８２とバリアメタル層１８１とのうち少なくとも一方が絶縁層１７におけるシリコン酸化膜１７１およびシリコン窒化膜１７２の少なくとも一方とオーバラップするようなエッチング条件が用いられるとよい。
つぎに、絶縁層１７から突出する貫通電極１８３の上面上に、接合材１９を付着する。接合材１９の形成には、電解めっき法や無電解めっき法などが用いられてもよい。以上の工程を経ることで、半導体基板１１の第２面側にデバイス層１２の下層配線１２２を絶縁層１７上まで引き出す第２貫通電極１８が形成され、図１に示す断面構造を備えた半導体装置１が製造される。
以上のように、実施形態によれば、半導体基板１１と第２貫通電極１８との短絡を防ぐ絶縁層１７の形成時に、貫通孔（ＴＳＶ）１８０Ｈの開口端で半導体基板１１からシリコン酸化膜１７１が突出するオーバハングを低減もしくは解消することが可能である。それにより、貫通孔（ＴＳＶ）１８０Ｈの内側面に、シリコン酸化膜１７３、バリアメタル層１４１およびシードメタル層１４２を安定して形成することが可能である。すなわち、貫通孔（ＴＳＶ）１８０Ｈ内へ絶縁体や金属等を安定して埋設することが可能である。
なお、以上の説明では、絶縁層１７として、シリコン酸化膜１７１とシリコン窒化膜１７２とシリコン酸化膜１７３との積層膜を例示したが、これらの材料および層構造に限定されるものではない。すなわち、絶縁層１７におけるシリコン酸化膜１７１およびシリコン窒化膜１７２の少なくとも一方に半導体基板１１に対して比較的大きなエッチング選択比を有する絶縁材料を用いた場合、本実施形態を適用することが可能である。たとえば、絶縁層１７におけるシリコン酸化膜１７１とシリコン窒化膜１７２との代わりに、シリコン酸化膜、シリコン窒化膜または窒化酸化シリコン（ＳｉＯＮ）膜の単層膜、もしくは、それらのうち２つ以上の積層膜などを用いた場合にも、本実施形態を適用することができる。
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、１１…半導体基板、１２…デバイス層、１３…絶縁層、１４…第２貫通電極、１７…絶縁層、１８…第１貫通電極、１９…接合材、１２１…上層配線、１２２…下層配線、１７１，１７３…シリコン酸化膜、１７２…シリコン窒化膜、１８１…バリアメタル層、１８２…シードメタル層、１８３…貫通電極

Claims (6)

  1. 第１面に配線を含むデバイス層と前記デバイス層を覆う絶縁層と前記絶縁層を貫通する第１貫通電極とが形成された半導体基板における前記第１面とは反対側の第２面上に、第１絶縁膜を形成する工程と、
    前記第１絶縁膜が形成された前記半導体基板を前記第２面側から異方性ドライエッチングにより彫り込むことで前記デバイス層を露出させる貫通孔を形成する工程と、
    前記貫通孔の開口端部分の前記第１絶縁膜をエッチングにより除去する工程と、
    前記第１絶縁膜上と前記貫通孔の内側面および底面とに第２絶縁膜を形成する工程と、
    前記貫通孔の前記底面に形成された前記第２絶縁膜および前記デバイス層における第３絶縁膜を除去することで前記デバイス層の前記配線を露出させる工程と、
    前記第２絶縁膜上から前記貫通孔内を経て前記デバイス層中の前記配線と電気的に接続する第２貫通電極を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１絶縁膜は、前記半導体基板の前記第２面上に位置するシリコン酸化膜を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２貫通電極は、
    前記第２絶縁膜上から前記貫通孔内側面を経て前記デバイス層中の前記配線と接触する第１メタル層と、
    前記第１メタル層上に形成された第２メタル層と、
    前記第２メタル層上に形成された第３メタル層と、
    を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記半導体基板の厚さ方向において前記前記第１絶縁膜とオーバラップする領域が残るように前記１メタル層と前記第２メタル層とをパターニングする工程をさらに含むことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第１絶縁膜を形成する前に前記半導体基板を５０マイクロメートル以下に薄厚化する工程をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 第１面から前記第１面とは反対側の第２面まで貫通する貫通孔が設けられた半導体基板と、
    前記半導体基板の前記第１面に位置し、配線を含むデバイス層と、
    前記デバイス層を覆う絶縁層と、
    前記絶縁層を貫通する第１貫通電極と、
    前記半導体基板の前記第２面上に位置し、前記半導体基板の前記貫通孔の開口径と実質的に同じかもしくは大きな径の開口が設けられた第１絶縁膜と、
    前記第１絶縁膜上から前記半導体基板の前記貫通孔の内側面に位置する第２絶縁膜と、
    前記第２絶縁膜上から前記半導体基板の前記貫通孔内を経て前記デバイス層中の前記配線と電気的に接続する第２貫通電極と、
    を備えることを特徴とする半導体装置。
JP2015110789A 2015-05-29 2015-05-29 半導体装置の製造方法および半導体装置 Active JP6479578B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015110789A JP6479578B2 (ja) 2015-05-29 2015-05-29 半導体装置の製造方法および半導体装置
TW104139211A TWI579968B (zh) 2015-05-29 2015-11-25 半導體裝置之製造方法及半導體裝置
CN201510848888.9A CN106206416B (zh) 2015-05-29 2015-11-27 半导体装置的制造方法以及半导体装置
US15/061,659 US10204862B2 (en) 2015-05-29 2016-03-04 Method of manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015110789A JP6479578B2 (ja) 2015-05-29 2015-05-29 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2016225474A true JP2016225474A (ja) 2016-12-28
JP6479578B2 JP6479578B2 (ja) 2019-03-06

Family

ID=57399093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015110789A Active JP6479578B2 (ja) 2015-05-29 2015-05-29 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (1) US10204862B2 (ja)
JP (1) JP6479578B2 (ja)
CN (1) CN106206416B (ja)
TW (1) TWI579968B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
US11043419B2 (en) 2018-09-05 2021-06-22 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6697411B2 (ja) * 2017-03-29 2020-05-20 キオクシア株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032695A (ja) * 2004-07-16 2006-02-02 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2010232661A (ja) * 2009-03-27 2010-10-14 Taiwan Semiconductor Manufacturing Co Ltd ビア構造とそれを形成するビアエッチングプロセス
JP2013520830A (ja) * 2010-02-25 2013-06-06 エスピーティーエス テクノロジーズ リミティド ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法
JP2014011309A (ja) * 2012-06-29 2014-01-20 Ps4 Luxco S A R L 半導体装置およびその製造方法
JP2015002299A (ja) * 2013-06-17 2015-01-05 株式会社ザイキューブ 漏斗状の貫通電極およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
JP2012142414A (ja) 2010-12-28 2012-07-26 Panasonic Corp 半導体装置及びその製造方法並びにそれを用いた積層型半導体装置
JP2012231096A (ja) 2011-04-27 2012-11-22 Elpida Memory Inc 半導体装置及びその製造方法
JP2015041691A (ja) * 2013-08-21 2015-03-02 株式会社東芝 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032695A (ja) * 2004-07-16 2006-02-02 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2010232661A (ja) * 2009-03-27 2010-10-14 Taiwan Semiconductor Manufacturing Co Ltd ビア構造とそれを形成するビアエッチングプロセス
JP2013520830A (ja) * 2010-02-25 2013-06-06 エスピーティーエス テクノロジーズ リミティド ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法
JP2014011309A (ja) * 2012-06-29 2014-01-20 Ps4 Luxco S A R L 半導体装置およびその製造方法
JP2015002299A (ja) * 2013-06-17 2015-01-05 株式会社ザイキューブ 漏斗状の貫通電極およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
US11043419B2 (en) 2018-09-05 2021-06-22 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP6479578B2 (ja) 2019-03-06
CN106206416A (zh) 2016-12-07
TWI579968B (zh) 2017-04-21
CN106206416B (zh) 2019-05-10
US20160351503A1 (en) 2016-12-01
US10204862B2 (en) 2019-02-12
TW201642391A (zh) 2016-12-01

Similar Documents

Publication Publication Date Title
TWI600116B (zh) 半導體裝置及半導體裝置之製造方法
JP4787559B2 (ja) 半導体装置およびその製造方法
TWI429046B (zh) 半導體裝置及其製造方法
JP6502751B2 (ja) 半導体装置および半導体装置の製造方法
WO2010035377A1 (ja) 半導体装置及びその製造方法
WO2010035379A1 (ja) 半導体装置及びその製造方法
TW201023331A (en) Semiconductor device and method for forming the same
CN110880487B (zh) 半导体装置及其制造方法
WO2010035375A1 (ja) 半導体装置及びその製造方法
TWI708343B (zh) 半導體裝置及其製造方法
JP2018170363A (ja) 半導体装置の製造方法及び半導体装置
JP6479578B2 (ja) 半導体装置の製造方法および半導体装置
CN110534492B (zh) 半导体装置及其制造方法
JP5377657B2 (ja) 半導体装置の製造方法
JP5834563B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180704

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190206

R150 Certificate of patent or registration of utility model

Ref document number: 6479578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350