JP5238206B2 - 配線基板、電子部品およびその製造方法 - Google Patents

Description

本発明は、基材を貫通する微細孔（以下、貫通孔と称する）内に導電体を充填してなる貫通配線を用いて、基材の一面から他面に電気的な導通を図る配線基板、電子部品及びその製造方法に係る。より詳細には、集積回路のプローバ検査の際に生じたプローバ針跡による影響を無くし、電気的な接続安定性に優れた配線基板、電子部品及びその製造方法に関する。

電子デバイスや光デバイス等の小型化、高機能化を図るために、あるいは、これらのデバイスを積層するために、配線基板はその表裏両面側を電気的に接続する貫通配線を備える場合がある。このような貫通配線は従来、例えば図６に示すような方法で作製される。

まず、図６（ａ）に示すように、基体１０１として基材１０２の一方の面１０２ａに第一絶縁部１０３を配してなるものを用い、第一絶縁部１０３上に導電部１０４を、次いで導電部１０４を覆うように第二絶縁部１０５を順に設けた後、導電部１０４の一部１０４ａのみを露呈させる開口部１０５ａを形成する。

その際、導電部１０４は、配線やパッドとして機能する導電性の薄膜からなり、他の基板あるいはデバイスと電気的に接続するために使用されるものである。基体１０１としては、例えば、半導体からなる基材１０２に絶縁性の薄膜からなる絶縁部１０３を設けたものが挙げられる。

次に、図６（ｂ）に示すように、導電部１０４の直下に、基材１０２の他方の面１０２ｂから延びる微細孔γを形成する。このような微細孔γ形成するための方法としては、例えば、ＩＣＰ−ＲＩＥ（Inductively Coupled Plasma-Reactive Ion Etching） に代表されるＤＲＩＥ（Deep-Reactive Ion Etching） 法やそれにエッチングガスの切換を行うボッシュ法、ＫＯＨ溶液等を用いた異方性エッチング法、レーザー加工法などが挙げられる。

次いで、微細孔γの内壁１０１ａや他方の面１０２ｂの表面には、図６（ｃ）に示すように、必要に応じて薄膜からなる第三絶縁部１０６が形成される。ただし、基材１０２が絶縁体からなる場合には、第三絶縁部１０６は必須構成ではない。

さらに、他方の面１０２ｂから微細孔γの内部を完全に埋めるように、あるいは微細孔γの内壁を被覆するように（「コンフォーマル」と呼ぶ）、導電性物質１０７が充填される。このような導電性物質を充填する方法としては、溶融金属充填法や印刷法、メッキ法などが挙げられる。この時、微細孔γの先端部では、導電部１０４と導電性物質１０７とが電気的に接続され、基体１０１の表裏を貫通する貫通配線が形成される（例えば、特許文献１参照）。

従来、ＩＣに代表される集積回路においては、図６（ａ）に示したような加工の終了後に、いわるゆプローバテストが行われる。すなわち、電極等として用いられる導電部１０４のうち露呈された一部１０４ａに対して、図７に示すように、Ｚ方向（導電部１０４に垂直をなす方向）に微細な針Ｘを移動し、その先端部を接触させて電気的なコンタクトをとり、所定のパラメータについて測定を行い、「ＧＯ」または「ＮＯ ＧＯ」を判定する評価（プローバテストとも呼ぶ）が行われる。

その際、微細な針Ｘの先端部と導電部１０４との電気的な接触を十分なものとするために、微細な針Ｘは、導電部１０４の表面に存在する自然酸化膜等を突き破って接触させる必要がある。そのために、針Ｘの先端部が導電部１０４にある程度食い込むような設定とせざるを得ず、針Ｘの先端部が導電部１０４上を滑った跡（プローバ針跡）が生じる。

図８は、針の先端部が導電部上を滑った後の状態を示す模式的な断面図である。図８に示すように、針の先端部が導電部２０４の一面側２０４ａ上を滑った領域２０４ｄには傷が発生し、導電部２０４が削れた状態となる。具体的には、通常１μｍ程度の厚みしかない導電部２０４を局所的にではあるが薄膜化したり、あるいは、その傾向が強い場合には導電体２０４が完全に剥離され、導電部２０４の一面側２０４ａから他面側２０４ｂまで貫通して穴が開いた状態（不図示）となってしまう。

貫通配線を設けない配線基板、すなわち、図８において微細孔εが存在せず、基体２０１が導電部２０４をその全域に渡って支えている構成の配線基板においては、前述した滑った領域２０４ｄがあっても、電極等として機能する領域λにこの寸法と同等の金線のボールが加熱、圧着（ワイヤボンディング）されるため、滑った領域２０４ｄが傷ついていることは全く問題とはならなかった。また、導電部２０４の下面には基体２０１が存在するため、導電部２０４の損傷も軽微なものとすることもできた。

しかしながら、貫通配線を設けた配線基板では、図８に示すように、基体２０１の裏側から基材２０２等にエッチング処理を施して微細孔εを形成した後、この微細孔εの内部に導電性物質（不図示）を充填して貫通配線が形成されるため、そのエッチングにおける最終段階では僅か１μｍ程度の厚さの導電部２０４ｃが残ることになる。

ここで、導電部２０４ｃとは、図８において、導電部２０４の上面側の開口された領域λと、導電体２０４の下面側の開口された領域βとが重なった部分（図８の点線で囲んだ部分）を指す。ゆえに、上下面が開放された状態にある導電部２０４ｃにプローバ針跡２０４ｄが生じてしまうと、導電部２０４は部分的に薄膜化したり、あるいは穴が開くことになり、特に後者の場合には、電極等として機能する導電部２０４は容易に破壊され、配線基板は大きな歩留まりの低下を招くことになる。
特開２００２−１５８１９１号公報

本発明は、前記事情に鑑みてなされたもので、貫通配線と電気的に接触させるための導電部に、プローバテストによりプローバ針跡が発生しても、この導電部と、その後に設けられる貫通配線との接触部において、物理的な断線や接触不良の発生を抑制することが可能な、配線基板および電子部品を提供することを第一の目的とする。

また、本発明は、基材をエッチングして微細孔を形成する際に、この微細孔を塞ぐ薄い導電部に、プローバテストによるプローバ針跡が生じていても、導電部の微細孔とは反対側までエッチングガスや薬液が浸入して、配線基板や電子部品が破損することを確実に防止できる配線基板や電子部品の製造方法を提供することを第二の目的とする。

本発明の請求項１に記載の配線基板の製造方法は、基材の一方の面側に第一絶縁部が配され、その厚さ方向に延びる貫通孔を備えた基体、前記貫通孔を塞ぐように前記基体の第一絶縁部に配された第一導電部、から構成され、前記第一導電部のうち前記貫通孔と重なる位置にあって露呈された領域には、プローバテストにより発生した跡であり、かつ、前記第一導電部を貫通する欠落部を有する配線基板の製造方法であって、前記欠落部を含む前記領域を覆うように、前記第一導電部に重ねて第二導電部を形成する工程と、エッチングにより、前記基材の他方の面から前記欠落部を含む前記領域に至る前記貫通穴を形成する工程と、を備えることを特徴とする。
本発明の請求項２に記載の配線基板の製造方法は、請求項１において、前記第一導電部として、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕから選択されるものを用いることを特徴とする。
本発明の請求項３に記載の電子部品の製造方法は、基材の一方の面側に第一絶縁部が配され、その厚さ方向に延びる貫通孔を備えた基体、前記貫通孔を塞ぐように前記基体の第一絶縁部側に配された第一導電部、前記基材に形成された機能素子、から構成され、前記第一導電部のうち前記貫通孔と重なる位置にあって露呈された領域には、プローバテストにより発生した跡であり、かつ、前記第一導電部を貫通する欠落部を有し、少なくとも前記欠落部と重なる位置で、かつ前記機能素子とは重ならない位置に配された接着層を介して、前記機能素子に対して離間しつつ前記機能素子を覆うように配された保護基板を備えた電子部品の製造方法であって、前記欠落部を含む前記領域を覆うように、前記第一導電部に重ねて第二導電部を形成する工程と、エッチングにより、前記基材の他方の面から前記欠落部を含む前記領域に至る前記貫通穴を形成する工程と、を備えることを特徴とする。
本発明の請求項４に記載の電子部品の製造方法は、請求項３において、前記第一導電部として、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕから選択されるものを用いることを特徴とする。
本発明の請求項５に記載の配線基板は、基材の一方の面側に第一絶縁部が配され、その厚さ方向に延びる貫通孔を備えた基体、前記基体の第一絶縁部に配された第一導電部を備える配線基板であって、前記第一導電部のうち前記貫通孔と重なる位置にあって露呈された領域には、前記第一導電部を貫通する欠落部を有し、該欠落部を含み前記領域を覆うように第二導電部が配され、前記基体の前記第一絶縁部側において、前記貫通孔の開口部を、前記第一導電部と前記第二導電部とで塞いでいることを特徴とする。
本発明の請求項６に記載の配線基板は、請求項５において、前記第二導電部が露呈するように、前記第一導電部と前記第一絶縁部とを覆う第二絶縁部を更に備えたことを特徴とする。
本発明の請求項７に記載の電子部品は、基材の一方の面側に第一絶縁部が配され、その厚さ方向に延びる貫通孔を備えた基体、前記基体の第一絶縁部に配された第一導電部、前記基材の一方の面側に配された機能素子、から構成される電子部品であって、前記第一導電部のうち前記貫通孔と重なる位置にあって露呈された領域には、前記第一導電部を貫通する欠落部を有し、該欠落部を含み前記領域を覆うように配された第二導電部、少なくとも前記欠落部と重なる位置で、かつ前記機能素子とは重ならない位置に配された接着層を介して、前記機能素子に対して離間しつつ前記機能素子を覆うように配された保護基板を備え、前記基体の前記第一絶縁部側において、前記貫通孔の開口部を、前記第一導電部と前記第二導電部とで塞いでいることを特徴とする。
本発明の請求項８に記載の電子部品は、請求項７において、前記第二導電部が露呈するように、前記第一導電部と前記第一絶縁部とを覆う第二絶縁部を更に備えたことを特徴とする。

本発明によれば、第一導電部に、プローバテストによりプローバ針跡などの欠落部が生じても、この欠落部を含む第一導電部の露呈領域を覆う第二導電部によって、欠落部が埋められるので、この第一導電部と、その後に設けられる貫通配線などとの接触部において、物理的な断線や接触不良の発生を抑制することが可能となる。

また、配線基板や電子部品の製造工程において、基材をエッチングして貫通孔を形成する際に、この貫通孔を塞ぐ第一導電部に、プローバテストによるプローバ針跡などの欠落部が生じていても、こうした欠落部を含む第一導電部の露呈領域を覆う第二導電部によって欠落部が埋められているので、第一導電部の他面側から一面側までエッチングガスや薬液が浸入して、配線基板や電子部品が破損することを確実に防止できる。

以下、本発明に係る配線基板の一実施形態を図面に基づいて説明する。図１は、本発明の配線基板の一例を示す断面図である。本発明の配線基板１０は、基材１２の一面１２ａ側から他面１２ｂ側に至る第一絶縁部１３が配され、その厚さ方向に延びる貫通孔（微細孔）αを備えた基体１１、この貫通孔αを塞ぐように基体１１の第一絶縁部１３側に配された第一導電部１４を備える。また、この第一導電部１４を少なくとも覆い、その一部には第一導電部１４を露呈させる開口部１５ａ（第一導電部１４の露呈領域Ｆ）を有する第二絶縁部１５を備えているのが好ましい。

この第一導電部１４のうち、開口部１５ａにより露呈された第一導電部１４の露呈領域Ｆは、貫通孔αと重なる位置に配される。そして、第一導電部１４は、この露呈領域Ｆにおいて、欠落部βを備える。欠落部βは、例えば、配線基板１０の製造工程の途上で行われるプローバテストによって生じたプローバ針跡である。こうした欠落部βは、第一導電部１４の一面（上面）１４ａから他面（下面）１４ｂに達する貫通穴や、第一導電部１４の一面（上面）１４ａから一定深さまで削られた凹みなどが含まれる。

更に、第一導電部１４の上層には、欠落部βを含む露呈領域Ｆを覆うように第二導電部１６が配される。これにより、第一導電部１４の露呈領域Ｆは第二導電部１６で覆われるとともに、第一導電部１４の欠落部βもこの第二導電部１６によって埋められる。

こうした構成の本発明の配線基板１０によれば、第一導電部１４に、プローバテストによりプローバ針跡などの欠落部βが生じても、この欠落部βを含む第一導電部１４の露呈領域Ｆを覆う第二導電部１６によって欠落部βが埋められているので、この第一導電部１４と、その後に設けられる貫通配線などとの接触部において、物理的な断線や接触不良の発生を抑制することが可能となる。

また、配線基板１０の製造工程において、基材１２をエッチングして貫通孔αを形成する際に、この貫通孔αを塞ぐ第一導電部１４に、プローバテストによるプローバ針跡などの欠落部βが生じていても、こうした欠落部βを含む第一導電部１４の露呈領域Ｆを覆う第二導電部１６によって欠落部βが埋められているので、第一導電部１４の他面１４ｂ側から一面１４ａ側までエッチングガスや薬液が浸入して、配線基板１０が破損することを確実に防止できる。

基材１２は、例えばＳｉ，Ｇｅ，ＧａＡｓ，ＩｎＰなどの半導体からなる基板であればよい。第一絶縁部１３や第二絶縁部１５は絶縁性の樹脂から構成されれば良い。第一導電部１４や第二導電部１６は、何れも導電性を有する薄膜が好ましく、その構成材料としては、例えば、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕなどが好ましく挙げられる。

次に、本発明の電子部品の一実施形態を図面に基づいて説明する。図２は、本発明の電子部品の一例を示す断面図である。本発明の電子部品２０は、基材２２の一面２２ａ側から他面２２ｂ側に至る第一絶縁部２３が配され、その厚さ方向に延びる貫通孔（微細孔）αを備えた基体２１、この貫通孔αを塞ぐように基体２２の第一絶縁部２３側に配された第一導電部２４、及び、第一導電部２４を少なくとも覆い、その一部には第一導電部２４を露呈させる開口部２５ａ（第一導電部２４の露呈領域Ｆ）を備えた第二絶縁部２５とを有している。

基材２２には、ＩＣ（集積回路）などからなる機能素子３１が形成されている。また、基材２２の貫通孔αから他面２２ｂ側に至る引出導電層（再配線層）３２が形成されている。この引出導電層（再配線層）３２は、その一部が第一導電部２４の他面（下面）２４ｂに接する。また、引出導電層３２の基材２２の他面２２ｂ側における一端には、接続端子（半田バンプ）３３が形成される。これにより、第一導電部２４は、引出導電層３２を介して接続端子３３と電気的に接続される構成を成す。また、基材２２の一面２２ａ側には、第一絶縁部２３、引出導電層３２を覆い、貫通孔αを埋める封止層３４が形成されている。

第一導電部２４のうち、開口部２５ａによって露呈された第一導電部２４の露呈領域Ｆは、貫通孔αと重なる位置に配される。そして、第一導電部２４は、この露呈領域Ｆにおいて、欠落部βを備える。欠落部βは、例えば、電子部品２０の製造工程の途上で行われるプローバテストによって生じたプローバ針跡である。こうした欠落部βは、第一導電部２４の一面（上面）２４ａから他面（下面）２４ｂに達する貫通穴や、第一導電部２４の一面（上面）２４ａから一定深さまで削られた凹みなどが含まれる。

そして、第一導電部２４の上層には、欠落部βを含む露呈領域Ｆを覆うように第二導電部２６が配される。これにより、第一導電部２４の露呈領域Ｆは第二導電部２６で覆われるとともに、第一導電部２４の欠落部βもこの第二導電部２６によって埋められる。

基材２２の一面２２ａ側には、機能素子３１に対して離間しつつ機能素子３１を覆う保護基板３５が配される。こうした保護基板３５は、接着層３６を介して第二絶縁部２５に接合されていれば良い。保護基板３５によって機能素子３１が外部からの応力などで破損することを防止する。

以上のような構成の本発明の電子部品２０によれば、第一導電部２４に、プローバテストによりプローバ針跡などの欠落部βが生じても、この欠落部βを含む第一導電部２４の露呈領域Ｆを覆う第二導電部２６によって、欠落部βが埋められているので、この第一導電部２４と、その後に設けられる貫通配線などとの接触部において、物理的な断線や接触不良の発生を抑制することが可能となる。

また、配線基板２０の製造工程において、基材２２をエッチングして貫通孔αを形成する際に、この貫通孔αを塞ぐ第一導電部２４に、プローバテストによるプローバ針跡などの欠落部βが生じていても、こうした欠落部βを含む第一導電部２４の露呈領域Ｆを覆う第二導電部２６によって欠落部βが埋められているので、第一導電部２４の他面２４ｂ側から一面２４ａ側までエッチングガスや薬液が浸入して、電子部品２０が破損することを確実に防止できる。

機能素子３１としては、例えば、固体撮像素子（ＣＣＤ），ジャイロセンサなどのＭＥＭＳデバイスなどが挙げられる。また、機能素子３１を覆う保護基板３５は、例えば、ガラス基板が挙げられる。機能素子３１として固体撮像素子を用いた際に、保護基板３５に透明なガラス基板を採用すれば、破損しやすい固体撮像素子を保護基板３５によって外部の応力から保護できるとともに、保護基板３５に覆われていても固体撮像素子の受光面で外光（被写体光）を受光することができる。

次に、本発明の配線基板の製造方法や、配線基板を備えた本発明の電子部品の製造方法を説明する。本発明の配線基板や電子部品の製造にあたっては、まず、図３（ａ）に示すように、基材４２の一面４２ａに第一絶縁部４３、第一導電部４４、及び、第二絶縁部４５を順に形成する。さらに、第二絶縁部４５に第一導電部４４の一部（露呈領域Ｆ）を露呈させる開口部４５ａを形成する。なお、基材４２には、予め機能素子４１を形成しておけばよい。

次に、図３（ｂ）に示すように、開口部４５ａから一部（露呈領域Ｆ）が露呈された第一導電部４４に対して、Ｚ方向（第一導電部４４に垂直をなす方向）に微細な針Ｘ（プローバ針）を移動させ、その先端部を接触させて電気的なコンタクトをとり、機能素子４１などの所定のパラメータについて測定、評価するプローバテストが行われる。

このように、プローバテストにおいて第一導電部４４に針Ｘを接触させると、第一導電部４４には、プローバ針跡である欠落部βが生じる。こうした欠落部βは、第一導電部４４の一面４４ａから他面４４ｂに達する貫通穴や、第一導電部４４の一面４４ａから一定深さまで削られた凹みなど、様々な形態で第一導電部４４の一部が欠落したものである。

次に、図３（ｃ）に示すように、フォトレジストなどによって、第二絶縁部４５を覆うレジスト層６１を形成する。このレジスト層６１は、第一導電部４４を露呈領域Ｆで露呈させる開口部４５ａを除いた領域に形成されれば良い。

そして、図４（ａ）に示すように、レジスト層６１を覆うように一面に導電材層６２を形成する。こうした導電材層６２の形成は、例えば、スパッタリングなどによってなされればよい。この導電材層６２の形成時に、レジスト層６１が形成されない第二絶縁部４５の開口部４５ａでは、第一導電部４４の露呈領域Ｆに導電材層６２が積層される。これにより、開口部４５ａから露呈された第一導電部４４には、欠落部βを含む第一導電部４４の露呈領域Ｆを覆う第二導電部４６（導電材層６２の一部）が形成される。

欠落部βの深さが比較的浅く（数μｍ以下）、第二導電部４６が薄膜でもよい場合には、密着性に優れた被膜が形成できる、ドライ成膜法の一種であるスパッタリング法が好適に用いられる。一方、欠落部βの深さがこれより深く（数μｍを越える）、第二導電部４６が厚膜を必要とする場合には、厚膜を容易に形成できる、ウェット成膜法の一種であるめっき法が望ましい。ただし、必要に応じて、これらを組み合わせて用いても構わない。

スパッタリング法とする場合は、例えば、銅、クロム、アルミニウム、チタン、金、ニッケル、白金、チタン−タングステン合金等が好適に用いられる。その厚みが数μｍ以下であっても、密着性に優れるとともに均一で均質な被膜が得られ、十分な導電性も確保される。本発明において適用可能な、スパッタリング法に代わるドライ成膜法としては、たとえば蒸着法などが挙げられる。

めっき法とする場合は、例えば、置換めっき法と無電解めっき法からなる二段階プロセスにより、第二導電部４６を形成するとよい。置換めっきは欠落部βを含む第一導電部４４の露呈領域Ｆに選択的に進行する。その後、形成した置換めっき層を無電解めっきの活性層として用いることで、選択的に露呈領域Ｆ上に第二導電部４６の形成が可能となる。ここでは、二段階プロセスをまず紹介したが、第一導電部４４を構成する材料が無電解めっきの活性層として機能する場合には、置換めっきを省略し、無電解めっきのみ用いて第二導電部４６を形成しても構わない。

この後、図４（ｂ）に示すように、例えばガラス基板などの保護基板５５を、接着層５６を介して第二絶縁部４５に接合する。こうした保護基板５５は機能素子４１に対して間隔を空けつつ機能素子４１を覆う。

次に、図４（ｃ）に示すように、第一導電部４４の露呈領域Ｆと重なる位置で、基材４２の他面４２ｂ側から第一導電部４４の他面４４ｂに達する貫通孔αを、部分エッチングなどによって形成する。この貫通孔αの形成時において、前工程であるプローバテストの際に第一導電部４４に生じた欠落部βは、第二導電部４６によって埋められているので、貫通孔αが第一導電部４４を露呈する位置までエッチングされても、欠落部βから第一導電部４４の一面４４ａ側にエッチング液やエッチングガスが浸入し、機能素子４１などが破損することを確実に防止できる。

この後、図５（ａ）に示すように、基材４２の他面４２ｂ側を覆う第一絶縁部４３を形成し、更に、図５（ｂ）に示すように、貫通孔αの内側を覆うとともに基材４２の他面４２ｂに達する引出導電層（再配線層）５２を形成する。こうした引出導電層５２はその一部で第一導電部４４に電気的に接続されるように形成すればよい。

そして、図５（ｃ）に示すように、引出導電層５２の一端に接続端子（半田バンプ）５３を形成し、更に第一絶縁部４３、引出導電層５２を覆い、貫通孔αを埋める封止層５４を形成して、電子部品４０が完成する。

本発明に係る配線基板の一例を示す断面図である。 本発明に係る電子部品の一例を示す断面図である。 本発明に係る配線基板、電子部品の製造方法の一例を示す断面図である。 本発明に係る配線基板、電子部品の製造方法の一例を示す断面図である。 本発明に係る配線基板、電子部品の製造方法の一例を示す断面図である。 従来の配線基板の製造方法の一例を示す断面図である。 従来の配線基板の一例を示す断面図である。 従来の配線基板の一例を示す断面図である。

符号の説明

１０ 配線基板、１１ 基体、１２ 基材、１４ 第一導電部、１５ 第二絶縁部、１５ａ 開口部、１６ 第二導電部、α 貫通孔（微細孔）、β 欠落部。

Claims (8)

1. 基材の一方の面側に第一絶縁部が配され、その厚さ方向に延びる貫通孔を備えた基体、前記貫通孔を塞ぐように前記基体の第一絶縁部に配された第一導電部、から構成され、前記第一導電部のうち前記貫通孔と重なる位置にあって露呈された領域には、プローバテストにより発生した跡であり、かつ、前記第一導電部を貫通する欠落部を有する配線基板の製造方法であって、
   前記欠落部を含む前記領域を覆うように、前記第一導電部に重ねて第二導電部を形成する工程と、エッチングにより、前記基材の他方の面から前記欠落部を含む前記領域に至る前記貫通穴を形成する工程と、を備えることを特徴とする配線基板の製造方法。
2. 前記第一導電部として、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕから選択されるものを用いることを特徴とする請求項１に記載の配線基板の製造方法。
3. 基材の一方の面側に第一絶縁部が配され、その厚さ方向に延びる貫通孔を備えた基体、前記貫通孔を塞ぐように前記基体の第一絶縁部側に配された第一導電部、前記基材に形成された機能素子、から構成され、前記第一導電部のうち前記貫通孔と重なる位置にあって露呈された領域には、プローバテストにより発生した跡であり、かつ、前記第一導電部を貫通する欠落部を有し、少なくとも前記欠落部と重なる位置で、かつ前記機能素子とは重ならない位置に配された接着層を介して、前記機能素子に対して離間しつつ前記機能素子を覆うように配された保護基板を備えた電子部品の製造方法であって、
   前記欠落部を含む前記領域を覆うように、前記第一導電部に重ねて第二導電部を形成する工程と、エッチングにより、前記基材の他方の面から前記欠落部を含む前記領域に至る前記貫通穴を形成する工程と、を備えることを特徴とする電子部品の製造方法。
4. 前記第一導電部として、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕから選択されるものを用いることを特徴とする請求項３に記載の電子部品の製造方法。
5. 基材の一方の面側に第一絶縁部が配され、その厚さ方向に延びる貫通孔を備えた基体、前記基体の第一絶縁部に配された第一導電部を備える配線基板であって、
   前記第一導電部のうち前記貫通孔と重なる位置にあって露呈された領域には、前記第一導電部を貫通する欠落部を有し、該欠落部を含み前記領域を覆うように第二導電部が配され、前記基体の前記第一絶縁部側において、前記貫通孔の開口部を、前記第一導電部と前記第二導電部とで塞いでいることを特徴とする配線基板。
6. 前記第二導電部が露呈するように、前記第一導電部と前記第一絶縁部とを覆う第二絶縁部を更に備えたことを特徴とする請求項５に記載の配線基板。
7. 基材の一方の面側に第一絶縁部が配され、その厚さ方向に延びる貫通孔を備えた基体、前記基体の第一絶縁部に配された第一導電部、前記基材の一方の面側に配された機能素子、から構成される電子部品であって、
   前記第一導電部のうち前記貫通孔と重なる位置にあって露呈された領域には、前記第一導電部を貫通する欠落部を有し、該欠落部を含み前記領域を覆うように配された第二導電部、少なくとも前記欠落部と重なる位置で、かつ前記機能素子とは重ならない位置に配された接着層を介して、前記機能素子に対して離間しつつ前記機能素子を覆うように配された保護基板を備え、前記基体の前記第一絶縁部側において、前記貫通孔の開口部を、前記第一導電部と前記第二導電部とで塞いでいることを特徴とする電子部品。
8. 前記第二導電部が露呈するように、前記第一導電部と前記第一絶縁部とを覆う第二絶縁部を更に備えたことを特徴とする請求項７に記載の電子部品。

Images