JP2009060028A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009060028A
JP2009060028A JP2007227963A JP2007227963A JP2009060028A JP 2009060028 A JP2009060028 A JP 2009060028A JP 2007227963 A JP2007227963 A JP 2007227963A JP 2007227963 A JP2007227963 A JP 2007227963A JP 2009060028 A JP2009060028 A JP 2009060028A
Authority
JP
Japan
Prior art keywords
electrode pad
disposed
semiconductor substrate
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007227963A
Other languages
English (en)
Inventor
Shingo Ogura
真悟 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007227963A priority Critical patent/JP2009060028A/ja
Publication of JP2009060028A publication Critical patent/JP2009060028A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電極パッドのプローブ痕が好適に補修され、その後に設けられる導電層との接触部において、物理的な断線や接触不良の発生を抑制することが可能で、電気的安定性に優れた半導体装置を提供する。
【解決手段】本発明に係る半導体装置１は、半導体基板２と、該半導体基板の一方の面に配されプローブ痕４ａを有する電極パッド４と、前記半導体基板の一方の面に配され、前記電極パッドの少なくとも一部を露出する開口部５ａを有する絶縁層５と、少なくとも前記プローブ痕を被覆するように前記電極パッド上に配された補修層６と、を少なくとも備える半導体装置であって、前記電極パッドを覆うように、前記補修層と電気的に接続された導電層７が配されていることを特徴とする。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に係り、より詳細には、半導体基板の一面に配された電極パッドがプローブ痕を有し、該プローブ痕が補修された構成を備える半導体装置と、このような電極パッドのプローブ痕を補修する製造方法に関する。
一般的な半導体装置において、その加工終了後に正常動作確認のために、いわゆるプローブテストが行われる（例えば、特許文献１、２参照）。すなわち、図３に示すように、半導体基板１０１と、該半導体基板１０１の一方の面に配された電極パッド１０４と、半導体基板１０１の一方の面に配され、前記電極パッド１０４の少なくとも一部を露出する開口部１０５ａを有する絶縁層１０５とを備えた半導体装置において、電極パッド１０４のうち露呈された一部１０４ａに対して、Ｚ方向（電極パッド１０４に垂直をなす方向）に微細な針Ｘを移動し、その先端部を接触させて電気的なコンタクトをとり、所定のパラメータについて測定を行い、「ＧＯ」または「ＮＯ ＧＯ」を判定する評価（プローブテストとも呼ぶ）が行われる。
その際、微細な針Ｘの先端部と電極パッド１０４との電気的な接触を十分なものとするために、微細な針Ｘは、電極パッド１０４の表面に存在する自然酸化膜等を突き破って接触させる必要がある。そのために、針Ｘの先端部が電極パッド１０４にある程度食い込むような設定とせざるを得ず、針Ｘの先端部が電極パッド上を滑った跡（プローブ痕１０４ｄ）が生じる。
図４は、針の先端部が電極パッド１０４上を滑った後の状態を示す模式的な断面図である。図４に示すように、針の先端部が電極パッドの一面側上を滑った領域には傷が発生し、電極パッドが削れた状態となる。具体的には、通常１μｍ程度の厚みしかない電極パッドを局所的にではあるが薄膜化したり、あるいは、その傾向が強い場合には電極パッドが完全に剥離され、電極パッド１０４の一面側１０４ａから他面側１０４ｂまで貫通して穴が開いた状態（不図示）となってしまう。
ゆえに、電極パッドにプローブ痕が生じてしまうと、電極パッドは部分的に薄膜化したり、あるいは穴が開くことになり、後に電極パッドと機能素子とを電気的に接続する導電層を形成した際に、物理的な断線や接触不良を引き起こし、半導体装置は大きな歩留まりの低下を招くことになる。
特開２００１−３４５３５８号公報 特開２００３−０６８８１３号公報
本発明は、このような従来の実情に鑑みて考案されたものであり、電極パッドのプローブ痕が好適に補修され、その後に設けられる導電層との接触部において、物理的な断線や接触不良の発生を抑制することが可能で、電気的安定性に優れた半導体装置を提供することを第一の目的とする。
また、本発明は、電極パッドのプローブ痕の補修加工を選択的かつ容易に行うことができるとともに、その後に設けられる導電層との接触部において、物理的な断線や接触不良の発生を抑制し、歩留まりの低下を防止した半導体装置の製造方法を提供することを第二の目的とする。
また、本発明は、電極パッドのプローブ痕の補修加工をより簡便な方法で行うことができるとともに、その後に設けられる導電層との接触部において、物理的な断線や接触不良の発生を抑制し、歩留まりの低下を防止した半導体装置の製造方法を提供することを第三の目的とする。
本発明の請求項１に記載の半導体装置は、半導体基板と、該半導体基板の一方の面に配されプローブ痕を有する電極パッドと、前記半導体基板の一方の面に配され、前記電極パッドの少なくとも一部を露出する開口部を有する絶縁層と、少なくとも前記プローブ痕を被覆するように前記電極パッド上に配された補修層と、を少なくとも備える半導体装置であって、前記電極パッドを覆うように、前記補修層と電気的に接続された導電層が配されていることを特徴とする。
本発明の請求項２に記載の半導体装置の製造方法は、半導体基板と、該半導体基板の一方の面に配されプローブ痕を有する電極パッドと、前記半導体基板の一方の面に配され、前記電極パッドの少なくとも一部を露出する開口部を有する絶縁層と、少なくとも前記プローブ痕を被覆するように前記電極パッド上に配された補修層と、を少なくとも備え、前記電極パッドを覆うように、前記補修層と電気的に接続された導電層が配されている半導体装置の製造方法であって、置換めっき法を用い、前記電極パッドを構成する第一金属と、めっき浴に含有される第二金属とを置換する工程と、無電解めっき法を用い、前記電極パッドを被覆するように第三金属からなる補修層を形成する工程と、を少なくとも有することを特徴とする。
本発明の請求項３に記載の半導体装置の製造方法は、半導体基板と、該半導体基板の一方の面に配されプローブ痕を有する電極パッドと、前記半導体基板の一方の面に配され、前記電極パッドの少なくとも一部を露出する開口部を有する絶縁層と、少なくとも前記プローブ痕を被覆するように前記電極パッド上に配された補修層と、を少なくとも備え、前記電極パッドを覆うように、前記補修層と電気的に接続された導電層が配されている半導体装置の製造方法であって、無電解めっき法を用い、前記電極パッドを被覆するように金属からなる補修層を形成する工程と、を少なくとも有することを特徴とする。
本発明に係る半導体装置（請求項１）では、少なくともプローブ痕を被覆するように電極パッド上に配された補修層と、電極パッドを覆うように、前記補修層と電気的に接続された導電層とを備えることにより、前記補修層によってプローブ痕が埋めることができる。ゆえに、本発明によれば、この電極パッドと、その後に設けられる導電層などとの接触部において、物理的な断線や接触不良の発生が抑制され、電気的安定性に優れた半導体装置を提供することができる。
本発明に係る半導体装置の製造方法（請求項２）では、置換めっき法と無電解めっき法との二段階プロセスにより補修層を形成する。置換めっきは電極パッドに選択的に進行する。その後、形成した置換めっき層を無電解めっきの活性層として用いることで、選択的に電極パッド上に補修層の形成が可能となる。これにより、前記補修層によってプローブ痕が埋められるので、この電極パッドと、その後に設けられる導電層などとの接触部において、物理的な断線や接触不良の発生を抑制することが可能となり、歩留まりの低下を防止することができる。
本発明に係る半導体装置の製造方法（請求項３）では、一段階の無電解めっき法により補修層を形成する。電極パッドの材料が無電解めっきに対する触媒活性を有する場合、もしくは電極パッドの材料自身が無電解めっき可能な種類の金属である場合は、一段階の無電解めっき法で補修層の形成が可能である。ゆえに、より簡便な方法で補修層を形成することができる。これにより、前記補修層によってプローブ痕が埋められるので、この電極パッドと、その後に設けられる導電層などとの接触部において、物理的な断線や接触不良の発生を抑制することが可能となり、歩留まりの低下を防止することができる。
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
図１は、本発明の半導体装置の一実施形態を模式的に示す断面図である。
この半導体装置１は、半導体基板２と、該半導体基板２の一方の面２ａ側に配された機能素子３と、該半導体基板２の一方の面２ａに配され欠落部４ａ（プローブ痕）を有する電極パッド４と、前記半導体基板２の一方の面２ａに配され、前記電極パッド４の少なくとも一部を露出する開口部５ａを有する絶縁層５と、少なくとも前記プローブ痕を被覆するように前記電極パッド４上に配された補修層６と、を備える。
そして本発明の半導体装置１は、前記電極パッド４を覆うように、前記補修層６と電気的に接続された導電層７が配されていることを特徴とする。
本発明では、少なくとも欠落部４ａ（プローブ痕）を被覆するように電極パッド４上に配された補修層６と、電極パッド４を覆うように、前記補修層６と電気的に接続された導電層７とを備えることで、前記補修層６によって欠落部４ａが埋められる。これにより、この電極パッド４と、その後に設けられる導電層７などとの接触部において、物理的な断線や接触不良の発生が抑制され、電気的安定性に優れた半導体装置１を提供することができる。
また、補修層６により欠落部４ａが埋め込まれ、かつ電極パッド４と補修層６の高さを合わせることで、従来の電極パッドのみの構造よりも高さを稼いでいることが本発明の特徴である。
半導体基板２は、例えば、Ｓｉ，Ｇｅ，ＧａＡｓ，ｌｎＰ等からなり、その厚さは、例えば数百μｍ程度である。
図１に示す例では、半導体基板２をＳｉ等から構成し、基板の一方の面２ａ及び他方の面２ｂの表層部が絶縁化された領域をなすように構成されている。
電極パッド４は、半導体基板２の一方の面２ａに配されている。
電極パッド４は、後述の導電層７を介して、該一方の面２ａ内にある後述の機能素子３と電気的に接続されている。
電極パッド４の材質としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適に用いられる。
そして、電極パッド４は、絶縁層５の開口部５ａからの露呈領域において、欠落部４ａを備える。欠落部４ａは、例えば、半導体装置１の製造工程の途上で行われるプローブテストによって生じたプローブ痕である。こうした欠落部４ａは、電極パッド４の一面４ａ（上面）から他面４ｂ（下面）に達する貫通穴や、電極パッド４の一面４ａ（上面）から一定深さまで削られた凹みなどが含まれる。
そして、電極パッド４の上層には、欠落部４ａを含む露呈領域を覆うように補修層６が配される。これにより、電極パッド４の露呈領域は補修層６で覆われるとともに、電極パッド４の欠落部４ａもこの補修層６によって埋められる。
絶縁層５は、ＳｉＮまたはＳｉＯ２ 等からなる。この絶縁層５には、電極パッド４と整合する位置に開口部５ａが設けられており、この開口部５ａを通して電極パッド４が露出されている。
機能素子３は、本実施形態では、例えばＩＣチップや、ＣＣＤ素子等の光素子からなる。
また、機能素子３の他の例としては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー、マイクロリアクター、μ−ＴＡＳ、ＤＮＡチップ、ＭＥＭＳデバイス、マイクロ燃料電池等が挙げられる。
導電層７は、電極パッド４を覆うように配され、前記補修層６と電気的に接続される。導電層７は、電極パッド４や機能素子３等を電気的に接続して回路をなす。
導電層７の材質としては、電極パッド４と同様の材質を用いれば良く、アルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適である。
次に、上述したような半導体装置１の製造方法（第一実施形態）について説明する。
本発明に係る半導体装置の製造方法（第一実施形態）は、置換めっき法を用い、前記電極パッド４を構成する第一金属と、めっき浴に含有される第二金属とを置換する工程と、無電解めっき法を用い、前記電極パッド４を被覆するように第三金属からなる補修層６を形成する工程と、を少なくとも有することを特徴とする。
欠落部４ａ（プローブ痕）の補修は、従来技術でも蒸着工程とフォトリソグラフィーを組み合わせれば可能であったが、本発明では、めっき法を用い、電極パッド４を被覆するように金属からなる補修層６を形成する。より詳しくは、置換めっき法と無電解めっき法との二段階プロセスにより補修層６を形成する。置換めっきは電極パッド４に選択的に進行する。その後、形成した置換めっき層を無電解めっきの活性層として用いることで、選択的に電極パッド４上に補修層の形成が可能となる。これにより、前記補修層６によって欠落部４ａが埋められるので、この電極パッド４と、その後に設けられる導電層７などとの接触部において、物理的な断線や接触不良の発生を抑制することが可能となり、歩留まりの低下を防止することができる。
以下、図２を参照して具体的に説明する。
図２（ａ）には、通常の製造工程プロセスが終了して完成した、半導体基板２、フォトダイオード群やマイクロレンズ群、或いはＩＣチップなどからなる機能素子３、電極パッド４、絶縁層５等が配されたウエハを示している。
本例においては、例えば、半導体基板２の厚さは２００μｍであり、また、電極パッド４及び導電層７はアルミニウム（Ａｌ）金属からなっている。また、電極パッド４は、１００μｍ×１００μｍの正方形である。
次に、露呈された電極パッド４に対して、Ｚ方向（電極パッド４に垂直をなす方向）に微細な針（プローブ針）を移動させ、その先端郎を接触させて電気的なコンタクトをとり、機能素子３などの所定のパラメータについて測定、評価するプローブテストが行われる。
このように、プローブテストにおいて電極パッド４に針を接触させると、図２（ｂ）に示すように、電極パッド４には、プローブ痕である欠落部４ａが生じる。こうした欠落部４ａは、電極パッド４の一面から他面に達する貫通穴や、電極パッド４の一面から一定深さまで削られた凹みなど、様々な形態で電極パッド４の一部が欠落したものである。
次に、図２（ｃ）に示すように、欠落部４ａを含む電極パッド４を覆うように補修層６を形成する。ここで補修層６の形成は２段階を経て行う。
一段階目は置換めっき法を用い、前記電極パッド４を構成する第一金属と、めっき浴に含有される第二金属とを置換する。電極パッド４を構成する第一金属よりも酸化還元電位が貴な第二金属イオンを含有するめっき浴中にウエハを浸漬する。これにより酸化還元電位差を駆動力として電極パッド４を構成する第一金属とめっき浴に含有される第二金属イオンとの間で自発的に電子授受が進行し、電極パッド４表面は第二金属で置換される。
第一金属がＡｌである場合、置換めっき対象としてはＡｌよりも酸化還元電位が貴な金属全てが置換めっきの対象となる。しかしながら続く無電解めっきの触媒層としての機能を考慮するとその候補材料は限られ、具体的にはＡｕ、Ｎｉ、Ｐｂ、Ｃｕ、Ｃｏ、Ｐｔ、Ａｇ、Ｐｄである。これら金属のイオンを含む浴のｐＨはＡｌの溶解を考慮して中性領域に制御することが好ましい。ここではＣｕを選択する。
二段階目は無電解めっき法を用い、前記電極パッド４を被覆するように第三金属からなる補修層６を形成する。一段階目で置換した第二金属が触媒活性を示す組成を有する無電解めっき浴中にウエハを浸漬して行う。この処理により置換めっき層を起点に無電解めっき反応が進行し、欠落部４ａの埋没および電極パッド４の高さを稼ぐことができる。
Ｃｕで表面を置換した電極パッド４を、さらに無電解めっき浴で処理する。無電解めっきに対する触媒活性は用いる還元剤とめっきする金属との組み合わせでほぼ決定される。ここではめっき金属（第三金属）にもＣｕを選択する。
同種金属間での無電解めっきは下地金属が十分な触媒活性を示すことが明らかであり、還元剤の選択のみが重要となる。還元剤は各種存在するが、代表的なものはアルデヒド系である。この処理により置換されたＣｕ薄層上に無電解Ｃｕめっき層が成長する。以上により図２（ｃ）に示すように、欠落部４ａを含む電極パッド４を覆う補修層６が形成され、該補修層６によって欠落部４ａが埋められる。
このように本発明の特徴は、一段階の無電解めっき法を選択せず、置換めっきによる電極パッド４の表面金属置換を導入した点にある。すなわち、一段階の無電解めっきプロセスでは半導体基板２表面の活性化処理を必要とするが、一般的にこの処理は選択性が無いため半導体基板２全面が活性となり、これに無電解めっきを施すと半導体基板２全面にめっき層が形成されるため、デバイスの正常動作に支障をきたしてしまう虞がある。
本発明では、活性化処理の代わりに置換めっきを選択した。前述した通り、半導体基板２表面は、電極パッド４を除いて絶縁体で覆われているため、置換めっきは電極パッド４に選択的に進行する。これにより、形成した置換めっき層を無電解めっきの活性層として用いることで、選択的に電極パッド４の補修が可能となる。
この後、図２（ｄ）に示すように、電極パッド４と機能素子３とを電気的に接続するための導電層７を形成する。これにより半導体装置１が完成する。
本発明では、欠落部を修復することで、その後に設けられる導電層などとの接触部において、物理的な断線や接触不良の発生を抑制することができる。このようにして得られた半導体装置は、電気的安定性に優れたものとなる。
また、電極パッド４がＡｌからなる場合、卑金属であり化学的に不安定なＡｌ表面を改質することで、電気的な接続安定性等、各種信頼性が向上する。
さらに、電極パッド４の表面が補修層６で覆われているので、各種加工を行う際に、種々薬液に対する腐食性・溶解性の高いＡｌ表面が保護されることになり、加工が容易となる。
なお、本実施形態では、電極パッド４の大きさ及び形状を１００μｍ角の正方形としたが、電極パッド４の形状はこれに限定されず、円形、楕円形、三角形、矩形などいかなる形状でもよく、その大きさも電気的配線に用いる電極としての機能が保持できれば、如何なる大きさでも良い。更に、電極パッド４及び導電層７の材質も、本例ではＡｌとしているが、これには限定されず、銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など、他の如何なる導電材料であってもよい。
次に、本発明の半導体装置１の製造方法（第二実施形態）について説明する。
本発明の半導体装置１の製造方法（第二実施形態）は、無電解めっき法を用い、前記電極パッド４を被覆するように金属からなる補修層６を形成する工程と、を少なくとも有することを特徴とする。
欠落部４ａ（プローブ痕）の補修は、従来技術でも蒸着工程とフォトリソグラフィーを組み合わせれば可能であったが、本発明では、めっき法を用い、電極パッド４を被覆するように金属からなる補修層６を形成する。より詳しくは、一段階の無電解めっき法により補修層６を形成する。電極パッドの材料が無電解めっきに対する触媒活性を有する場合、もしくは電極パッドの材料自身が無電解めっき可能な種類の金属である場合は、一段階の無電解めっき法で補修層６の形成が可能である。ゆえに、より簡便な方法で補修層６を形成することができる。これにより、前記補修層６によってプローブ痕が埋められるので、この電極パッド４と、その後に設けられる導電層７などとの接触部において、物理的な断線や接触不良の発生を抑制することが可能となり、歩留まりの低下を防止することができる。
以上、本発明の半導体装置及びその製造方法について説明してきたが、本発明はこれに限定されるものではなく、適宜変更可能である。
本発明によれば、集積回路等のプローブ検査の際にプローブ痕が発生した場合でも、このプローブ痕を補修層により埋めることができるので、あたかもプローブ痕が存在しなかったものとして半導体装置を得ることができる。したがって、本発明は、半導体装置の物理的な断線や接触不良の発生の抑制に寄与し、ひいては、高い歩留まりで、かつ、長期信頼性に優れた半導体装置及びその製造方法をもたらす。
本発明の半導体装置の一例を示す断面図である。 本発明に係る半導体装置の製造方法の一例を示す断面図である。 従来の半導体装置の一例を示す断面図である。 従来の半導体装置の一例を示す断面図である。
符号の説明
１ 半導体装置、２ 半導体基板、３ 機能素子、４ 電極パッド、４ａ 欠落部（プローブ痕）、５ 絶縁層、５ａ 開口部、６ 補修層、７ 導電層。

Claims (3)

  1. 半導体基板と、該半導体基板の一方の面に配されプローブ痕を有する電極パッドと、
    前記半導体基板の一方の面に配され、前記電極パッドの少なくとも一部を露出する開口部を有する絶縁層と、
    少なくとも前記プローブ痕を被覆するように前記電極パッド上に配された補修層と、を少なくとも備える半導体装置であって、
    前記電極パッドを覆うように、前記補修層と電気的に接続された導電層が配されていることを特徴とする半導体装置。
  2. 半導体基板と、該半導体基板の一方の面に配されプローブ痕を有する電極パッドと、
    前記半導体基板の一方の面に配され、前記電極パッドの少なくとも一部を露出する開口部を有する絶縁層と、
    少なくとも前記プローブ痕を被覆するように前記電極パッド上に配された補修層と、を少なくとも備え、
    前記電極パッドを覆うように、前記補修層と電気的に接続された導電層が配されている半導体装置の製造方法であって、
    置換めっき法を用い、前記電極パッドを構成する第一金属と、めっき浴に含有される第二金属とを置換する工程と、
    無電解めっき法を用い、前記電極パッドを被覆するように第三金属からなる補修層を形成する工程と、を少なくとも有することを特徴とする半導体装置の製造方法。
  3. 半導体基板と、該半導体基板の一方の面に配されプローブ痕を有する電極パッドと、
    前記半導体基板の一方の面に配され、前記電極パッドの少なくとも一部を露出する開口部を有する絶縁層と、
    少なくとも前記プローブ痕を被覆するように前記電極パッド上に配された補修層と、を少なくとも備え、
    前記電極パッドを覆うように、前記補修層と電気的に接続された導電層が配されている半導体装置の製造方法であって、
    無電解めっき法を用い、前記電極パッドを被覆するように金属からなる補修層を形成する工程と、を少なくとも有することを特徴とする半導体装置の製造方法。
JP2007227963A 2007-09-03 2007-09-03 半導体装置及びその製造方法 Pending JP2009060028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007227963A JP2009060028A (ja) 2007-09-03 2007-09-03 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227963A JP2009060028A (ja) 2007-09-03 2007-09-03 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009060028A true JP2009060028A (ja) 2009-03-19

Family

ID=40555472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227963A Pending JP2009060028A (ja) 2007-09-03 2007-09-03 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009060028A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187087A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428245A (ja) * 1990-05-23 1992-01-30 Nec Corp 半導体装置
JPH06267884A (ja) * 1993-03-12 1994-09-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH09232392A (ja) * 1996-02-22 1997-09-05 Rohm Co Ltd 半導体チップを具備する半導体装置及びその半導体チップ並びに同チップの機能試験痕跡補修方法
JP2001316830A (ja) * 2000-03-31 2001-11-16 Texas Instr Inc <Ti> 集積回路のボンド・パッド上に均一に無電解で金属を堆積する方法及び装置
JP2005311043A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 半導体装置とこの検査方法および検査装置
JP2008109106A (ja) * 2006-09-26 2008-05-08 Fujikura Ltd 配線基板、電子部品およびその製造方法
JP2008235314A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 半導体装置の製造方法及び該半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428245A (ja) * 1990-05-23 1992-01-30 Nec Corp 半導体装置
JPH06267884A (ja) * 1993-03-12 1994-09-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH09232392A (ja) * 1996-02-22 1997-09-05 Rohm Co Ltd 半導体チップを具備する半導体装置及びその半導体チップ並びに同チップの機能試験痕跡補修方法
JP2001316830A (ja) * 2000-03-31 2001-11-16 Texas Instr Inc <Ti> 集積回路のボンド・パッド上に均一に無電解で金属を堆積する方法及び装置
JP2005311043A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 半導体装置とこの検査方法および検査装置
JP2008109106A (ja) * 2006-09-26 2008-05-08 Fujikura Ltd 配線基板、電子部品およびその製造方法
JP2008235314A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 半導体装置の製造方法及び該半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187087A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7213329B2 (en) Method of forming a solder ball on a board and the board
US7855103B2 (en) Wirebond structure and method to connect to a microelectronic die
JP4722047B2 (ja) 機能素子及びその製造方法、並びに機能素子実装構造体
CN101390202B (zh) 用于铝铜键合焊盘的盖层
US7572726B2 (en) Method of forming a bond pad on an I/C chip and resulting structure
JP4247719B2 (ja) 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法
JP2005249693A (ja) プローブ及びその製造方法
US20060017171A1 (en) Formation method and structure of conductive bumps
JP2007096233A (ja) 半導体装置及び半導体装置の製造方法
KR100703043B1 (ko) 검사용 프로브 기판 및 그 제조 방법
JP2008294127A (ja) 半導体装置、半導体装置の製造方法
US7741227B2 (en) Process for structuring at least one year as well as electrical component with structures from the layer
JP2009060028A (ja) 半導体装置及びその製造方法
JP2007155474A (ja) プローブ及びその製造方法
US20170110423A1 (en) Semiconductor chip device
JP3641609B2 (ja) プローブカード用鉛筆型プローブの製造方法
JP4074297B2 (ja) プローブユニットの製造方法
JP2005150508A (ja) 半導体装置の製造方法
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법
KR100703042B1 (ko) 검사용 프로브 기판 및 그 제조 방법
JP5791632B2 (ja) 半導体デバイスにおける無電解ニッケルおよび金めっき
JP2003152015A (ja) 半導体装置、半導体装置の製造方法
JP2006005166A (ja) 半導体装置の製造方法
JP2009229087A (ja) コンタクトプローブの製造方法
JP2007243013A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522