JPH0428245A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0428245A JPH0428245A JP2133213A JP13321390A JPH0428245A JP H0428245 A JPH0428245 A JP H0428245A JP 2133213 A JP2133213 A JP 2133213A JP 13321390 A JP13321390 A JP 13321390A JP H0428245 A JPH0428245 A JP H0428245A
- Authority
- JP
- Japan
- Prior art keywords
- film
- window
- insulating film
- pad
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にボンディングパッドを
通して外部回路への電気接続を行う配線構造を改善した
半導体装置に関する。
通して外部回路への電気接続を行う配線構造を改善した
半導体装置に関する。
一般に、半導体装置を外部回路に対して電気接続するた
めにボンディングパッドが利用されているが、従来この
ボンディングパッドは、正方形またはこれに近い形に形
成されている。これは、ボンディングパッドと外部回路
との接続に用いるＡｕ線等をボンディングパッドに接続
する際に、その位置合わせのための寸法マージンをとる
ためであり、またポールボンディング法等により円形に
近い形でポンディングされるＡｕ線に対して必要とされ
るボンディング強度を得るため所要の接触面積を確保す
るためである。
めにボンディングパッドが利用されているが、従来この
ボンディングパッドは、正方形またはこれに近い形に形
成されている。これは、ボンディングパッドと外部回路
との接続に用いるＡｕ線等をボンディングパッドに接続
する際に、その位置合わせのための寸法マージンをとる
ためであり、またポールボンディング法等により円形に
近い形でポンディングされるＡｕ線に対して必要とされ
るボンディング強度を得るため所要の接触面積を確保す
るためである。
したがって、従来のボンディングパッドは、約１００μ
ｍ程度の正方形に形成されたアルミニウム等の金属層で
構成され、この金属層よりＡｕ線をポンディングするこ
とにより外部回路へ接続を行っていた。
ｍ程度の正方形に形成されたアルミニウム等の金属層で
構成され、この金属層よりＡｕ線をポンディングするこ
とにより外部回路へ接続を行っていた。
上述したように従来のボンディングパッドは正方形をし
ているため、ボンディングされるＡｕ線の線径等に比較
して大きな面積が必要とされ、半導体装置の全面積に占
める割合が大きく、半導体装置の集積度を向上する上で
の障害になっている。
ているため、ボンディングされるＡｕ線の線径等に比較
して大きな面積が必要とされ、半導体装置の全面積に占
める割合が大きく、半導体装置の集積度を向上する上で
の障害になっている。
また、ボンディングパッドを半導体装置の周辺部に配列
しているため、ボンディングパッドの一辺の長さによっ
て配列可能なボンディングパッドの数に制限を受けるこ
とになる。このため、近年における半導体装置の機能拡
大に従゛ってボンディングパッドの数が増大されてくる
と、所要の数のボンディングパッドを配列するために半
導体装置が大型化してしまうという問題もある。
しているため、ボンディングパッドの一辺の長さによっ
て配列可能なボンディングパッドの数に制限を受けるこ
とになる。このため、近年における半導体装置の機能拡
大に従゛ってボンディングパッドの数が増大されてくる
と、所要の数のボンディングパッドを配列するために半
導体装置が大型化してしまうという問題もある。
本発明の目的は、集積度を向上させかつ大型化を回避し
た配線構造を備える半導体装置を提供することにある。
た配線構造を備える半導体装置を提供することにある。
本発明の半導体装置は、集積回路チップと、この集積回
路チップの上面に配列形成した長方形のボンディングパ
ッドと、集積回路チップの上面を覆うように設けた絶縁
フィルム膜と、ボンディングパッドに交差するように絶
縁フィルム膜に開設した長方形の窓と、この窓に一端を
臨ませるように絶縁フィルム膜の表面に形成したリード
金属膜と、窓に被着してボンディングパッドとリード金
属膜とを電気接続させる接続用金属層とを備えている。
路チップの上面に配列形成した長方形のボンディングパ
ッドと、集積回路チップの上面を覆うように設けた絶縁
フィルム膜と、ボンディングパッドに交差するように絶
縁フィルム膜に開設した長方形の窓と、この窓に一端を
臨ませるように絶縁フィルム膜の表面に形成したリード
金属膜と、窓に被着してボンディングパッドとリード金
属膜とを電気接続させる接続用金属層とを備えている。
この場合、リード金属膜は絶縁フィルム膜の上面または
下面に形成し、かつその他端を外部回路に接続させてい
る。
下面に形成し、かつその他端を外部回路に接続させてい
る。
本発明によれば、絶縁フィルム膜に設けたリード金属膜
をＡｕ線に代えて外部回路との接続を実現スることで、
ボンディングパッドを長方形に構成することを可能にし
てその占有面積を低減させ、かつ多数個のボンディング
パッドの配列を可能とする。
をＡｕ線に代えて外部回路との接続を実現スることで、
ボンディングパッドを長方形に構成することを可能にし
てその占有面積を低減させ、かつ多数個のボンディング
パッドの配列を可能とする。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示す半導体装置の要部の斜
視図であり、その平面構成を第２図に示し、かつ第２図
のＡ−Ａ線断面図を第３図に示す。
視図であり、その平面構成を第２図に示し、かつ第２図
のＡ−Ａ線断面図を第３図に示す。
これらの図において、１は所要の半導体素子が形成され
、かつこれら半導体素子に対する内部配線が形成されて
いる半導体装置の集積回路チップであり、この集積回路
チップ１の上面周辺部には、長辺１００〜１５０ｐｍ、
短辺２０〜４０ｐｍの長方形をした複数個のボンディン
グパッド２を配列している。この場合、ボンディングパ
ッド２は短辺が集積回路チップ１の四辺に沿って配列し
ている。このボンディングパッド２は内部配線を構成す
るアルミニウム配線の一部を利用して形成しており、ボ
ンディングパッド２以外の部分はパッシベーション膜３
で被覆されていることは言うまでもない。
、かつこれら半導体素子に対する内部配線が形成されて
いる半導体装置の集積回路チップであり、この集積回路
チップ１の上面周辺部には、長辺１００〜１５０ｐｍ、
短辺２０〜４０ｐｍの長方形をした複数個のボンディン
グパッド２を配列している。この場合、ボンディングパ
ッド２は短辺が集積回路チップ１の四辺に沿って配列し
ている。このボンディングパッド２は内部配線を構成す
るアルミニウム配線の一部を利用して形成しており、ボ
ンディングパッド２以外の部分はパッシベーション膜３
で被覆されていることは言うまでもない。
前記集積回路チップ１上にはポリイミドフィルムで構成
される絶縁フィルム膜４を配設し、この絶縁フィルム膜
４を他の有機フィルム５、例えば熱硬化性樹脂を用いて
集積回路チップ１の上面に接着している。前記絶縁フィ
ルム膜４には、前記ボンディングパッド２と交差するよ
うに長方形の窓６をその周縁が上方を向けて斜めとなる
ように開設しており、さらに、この窓６に臨む前記絶縁
フィルム膜４の上面には金属膜を所要のリードパターン
に形成してリード金属膜７を形成している。
される絶縁フィルム膜４を配設し、この絶縁フィルム膜
４を他の有機フィルム５、例えば熱硬化性樹脂を用いて
集積回路チップ１の上面に接着している。前記絶縁フィ
ルム膜４には、前記ボンディングパッド２と交差するよ
うに長方形の窓６をその周縁が上方を向けて斜めとなる
ように開設しており、さらに、この窓６に臨む前記絶縁
フィルム膜４の上面には金属膜を所要のリードパターン
に形成してリード金属膜７を形成している。
このリード金属膜７の一端は前記窓６の周縁部にも形成
され、この周縁部において前記ボンディングパッド２に
接触されている。さらに、前記窓６上には、金属化合物
ガスおよびレーザ等の局所的熱励起技術を用いて選択的
にＷ、Ａｕ、その他の接続用金属層８を被着させている
。この接続用金属層８はボンディングパッド２とリード
金属膜７を電気的に接続している。
され、この周縁部において前記ボンディングパッド２に
接触されている。さらに、前記窓６上には、金属化合物
ガスおよびレーザ等の局所的熱励起技術を用いて選択的
にＷ、Ａｕ、その他の接続用金属層８を被着させている
。この接続用金属層８はボンディングパッド２とリード
金属膜７を電気的に接続している。
この構成によれば、ボンディングパッド２は、絶縁フィ
ルム膜４に設けた窓を通してリード金属膜７に電気接続
され、さらに外部回路に電気接続されることになる。こ
のとき、接続用金属層８によりその接続が確実なものと
される。したがって、ボンディングパッド２に対してＡ
ｕ線等をボンディングする必要が無く、ボンディングパ
ッド２を正方形に構成する必要が無くなる。これにより
、前記実施例のようにボンディングパッド２を長方形に
構成することが可能となり、その占有面積を低減し、半
導体装置の集積度の向上が可能となる。
ルム膜４に設けた窓を通してリード金属膜７に電気接続
され、さらに外部回路に電気接続されることになる。こ
のとき、接続用金属層８によりその接続が確実なものと
される。したがって、ボンディングパッド２に対してＡ
ｕ線等をボンディングする必要が無く、ボンディングパ
ッド２を正方形に構成する必要が無くなる。これにより
、前記実施例のようにボンディングパッド２を長方形に
構成することが可能となり、その占有面積を低減し、半
導体装置の集積度の向上が可能となる。
また、長方形に構成されたボンディングパッド２の短辺
を半導体装置の周辺に沿って配列すれば、配列可能なボ
ンディングパッドの数を増大でき、半導体装置の大型化
を防止することができる。
を半導体装置の周辺に沿って配列すれば、配列可能なボ
ンディングパッドの数を増大でき、半導体装置の大型化
を防止することができる。
第４図は本発明の第２実施例を示し、第１実施例の第３
図に相当する断面図である。なお、第１実施例と同一部
分には同一符号を付しである。
図に相当する断面図である。なお、第１実施例と同一部
分には同一符号を付しである。
この実施例においては、ポリイミドからなる絶縁フィル
ム膜４の下面にリード金属膜７′を形成し、このリード
金属膜７′の先端をボンディングパッド２の上面に直接
接触させている。なお、絶縁フィルム膜４に設けた窓６
に接続用金属層８を設けてボンディングパッド２とリー
ド金属膜７′との接続を確実なものにしている点は同し
である。
ム膜４の下面にリード金属膜７′を形成し、このリード
金属膜７′の先端をボンディングパッド２の上面に直接
接触させている。なお、絶縁フィルム膜４に設けた窓６
に接続用金属層８を設けてボンディングパッド２とリー
ド金属膜７′との接続を確実なものにしている点は同し
である。
以上説明したように本発明は、集積回路チ・ンプ上に絶
縁フィルム膜を設け、この絶縁フィルム膜に設けたリー
ド金属膜を窓に設けた接続用金属層を用いてボンディン
グパッドに接続しているので、ボンディングパッドを長
方形に形成しても外部回路への電気接続を可能とし、こ
れにより、ボンディングパッドの占有面積を低減して半
導体装置の集積度を向上させ、かつ多数個のボンディン
グパッドの配列を可能にして半導体装置の大型化を防止
することができる効果がある。
縁フィルム膜を設け、この絶縁フィルム膜に設けたリー
ド金属膜を窓に設けた接続用金属層を用いてボンディン
グパッドに接続しているので、ボンディングパッドを長
方形に形成しても外部回路への電気接続を可能とし、こ
れにより、ボンディングパッドの占有面積を低減して半
導体装置の集積度を向上させ、かつ多数個のボンディン
グパッドの配列を可能にして半導体装置の大型化を防止
することができる効果がある。
第１図は本発明の半導体装置の第１実施例における要部
の斜視図、第２図は第１図を含む半導体装置の一部の平
面図、第３図は第２図のＡ−Ａ線に沿う断面図、第４図
は本発明の第２実施例を示し、第１実施例の第３図に相
当する断面図である。
の斜視図、第２図は第１図を含む半導体装置の一部の平
面図、第３図は第２図のＡ−Ａ線に沿う断面図、第４図
は本発明の第２実施例を示し、第１実施例の第３図に相
当する断面図である。
Claims (1)
- 【特許請求の範囲】 １、半導体装置を構成する集積回路チップと、この集積
回路チップの上面に配列形成した長方形のボンディング
パッドと、前記集積回路チップの上面を覆うように設け
た絶縁フィルム膜と、前記ボンディングパッドに交差す
るように前記絶縁フィルム膜に開設した長方形の窓と、
この窓に一端を臨ませるように前記絶縁フィルム膜の表
面に形成したリード金属膜と、前記窓に被着して前記ボ
ンディングパッドとリード金属膜とを電気接続させる接
続用金属層とを備えることを特徴とする半導体装置。 ２、リード金属膜を前記絶縁フィルム膜の上面または下
面に形成し、その他端を外部回路に接続させてなる特許
請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133213A JPH0428245A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133213A JPH0428245A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0428245A true JPH0428245A (ja) | 1992-01-30 |
Family
ID=15099373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2133213A Pending JPH0428245A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0428245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060028A (ja) * | 2007-09-03 | 2009-03-19 | Fujikura Ltd | 半導体装置及びその製造方法 |
-
1990
- 1990-05-23 JP JP2133213A patent/JPH0428245A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060028A (ja) * | 2007-09-03 | 2009-03-19 | Fujikura Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05259375A (ja) | 積層チップ組立体およびその製造方法 | |
| JPS62126661A (ja) | 混成集積回路装置 | |
| JP2000101016A (ja) | 半導体集積回路装置 | |
| KR980006167A (ko) | 버텀리드 반도체 패키지 | |
| JP3415509B2 (ja) | 半導体装置 | |
| JPH0613525A (ja) | 半導体装置 | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP3043484B2 (ja) | 半導体装置 | |
| US5728247A (en) | Method for mounting a circuit | |
| JPH0428245A (ja) | 半導体装置 | |
| JPH023621Y2 (ja) | ||
| US5598030A (en) | Semiconductor device having multilevel tab leads | |
| JP2982182B2 (ja) | 樹脂封止型半導体装置 | |
| JP2863287B2 (ja) | 半導体装置のボンディングパッド電極の構造 | |
| JP2570457B2 (ja) | 半導体装置 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP2864684B2 (ja) | 半導体集積回路 | |
| JPS636851A (ja) | 超薄形半導体装置 | |
| JPH0669270A (ja) | 半導体集積回路装置 | |
| JPH03169032A (ja) | 半導体装置 | |
| KR940011740B1 (ko) | 반도체소자의 본드패드 설계 변경 공정 및 그 구조 | |
| KR100873420B1 (ko) | 서로 다른 와이어 본딩이 가능한 인쇄 회로 기판 및 이를채용한 반도체 전력용 모듈 | |
| JPH04139869A (ja) | 混成集積回路 | |
| JPS60101938A (ja) | 半導体装置 | |
| JPS6286744A (ja) | Ｌｓｉチツプ |