JPH05259375A - 積層チップ組立体およびその製造方法 - Google Patents

積層チップ組立体およびその製造方法

Info

Publication number
JPH05259375A
JPH05259375A JP4204302A JP20430292A JPH05259375A JP H05259375 A JPH05259375 A JP H05259375A JP 4204302 A JP4204302 A JP 4204302A JP 20430292 A JP20430292 A JP 20430292A JP H05259375 A JPH05259375 A JP H05259375A
Authority
JP
Japan
Prior art keywords
chips
chip
base
stacked
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4204302A
Other languages
English (en)
Other versions
JPH0834283B2 (ja
Inventor
Jr Louis E Gates
ルイス・イー・ゲイツ・ジュニア
Richard K Cochran
リチャード・ケー・コクラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH05259375A publication Critical patent/JPH05259375A/ja
Publication of JPH0834283B2 publication Critical patent/JPH0834283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 【目的】 本発明は、積層された集積回路チップ組立体
を高い密度で製造する方法を得ることを目的とする。 【構成】 各チップの回路の良否をウエハ全体について
試験し、個々のチップの大きさをそれに含まれた回路の
大きさよりも大きく定めて、良品の回路Ｇの選択された
もののチップを選択された回路に隣接する回路のチップ
が切断線27に重なるように切断方式を定め、積層された
チップ組立体の構成部分を決定する回路設計にしたがっ
てウエハに誘電体マスク層を施し、このマスク層を通し
て露出されたウエハの部分に入力／出力位置金属層を形
成し、最上部のチップ64に対してウエハ上の周辺の端子
パッド34' にリボン32' の結合可能な金属を付着させ、
ウエハに保護被覆を施し、ウエハを最上部チップ64およ
び下方のチップ66に切断し、チップを積重ねて組立てて
チップの積層体62を形成することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、回路基体または印刷配
線板上に集積回路またはメモリチップを製造し組立てる
方法に関するものであり、特にそのようなチップを接触
した層の積層としてそれらの平面が回路基体または印刷
配線板の平面と平行に、積層されたチップ組立体を組立
てる方法に関するものである。
【０００２】
【従来の技術】従来の技術においては集積回路およびメ
モリチップはハーメチックパッケージ中に単独で取付け
られ、パッケージの導線が回路基体または印刷配線板に
接続されている。その代りに、チップはハーメチックハ
イブリッドパッケージ中の回路板上に取付けられ、その
外部導線が印刷配線板に接続される。スペースおよび容
積が重要な場合には、そのような従来の取付け構造の使
用は最適の全体的回路密度を小さくし、低い回路速度と
なる。特に現在使用されている取付け装置は比較的大き
なスペースおよび容積が必要であり、したがって回路密
度も低い。さらに比較的大きいチップ間の間隔により回
路の動作速度が低下し、キャパシタンスを増加させ、そ
れによって回路を伝播する信号の速度を低下させる。
【０００３】これらの問題は例えば米国特許第４，５２
５，９２１号および第４，７６４，８４６号明細書中で
もパッケージ技術において認識されている。それにおい
てはチップは基体と直角に積層され、エッジが金属化さ
れた回路と接続されている。積層体の１つの周辺エッジ
または面において回路の配線は金属バンプで終端され、
そのバンプは積層体を直接基体および対応するパターン
の回路パッドに接続するために使用されている。したが
ってチップは回路基板に垂直な平面と平行に配置されて
いる。
【０００４】
【発明が解決しようとする課題】これらの明細書に記載
された発明の目的は高密度の積層体を得ることである。
しかしながら例えば米国特許第４，７６４，８４６号明
細書中に記載されているように、個々のチップおよびそ
の支持体を積層体支持基体に取付けるためにチップから
の導線は一方の側部に延ばされなければならず、それは
比較的大きい面積を必要とし、所望の高密度の目的を阻
害する。
【０００５】またチップに細分される前にウエハの背面
から研磨材料によって研磨して薄いチップとして密度を
増加させることも可能である。しかしながら、この薄く
する処理は費用がかかり、積層体のコストを増加させ
る。バンプ取付け方式の積層体はまた費用がかかり、信
頼性のある接続の形成のための使用は航空機搭載システ
ムのような場合の使用には不安がある。
【０００６】この発明の目的は、これらおよびその他の
問題を克服し、回路基体または印刷配線板に２以上の集
積回路またはメモリチップを積層する前記のような従来
の技術によるものよりも高密度の構造を提供することで
ある。
【０００７】
【課題を解決するための手段】上記のような目的を達成
する本発明の方法においては、チップの平面は回路基体
または印刷配線板に対して垂直ではなく平行に配置され
る。チップは１つのエッジだけではなく、その全周囲に
おいて接続が形成され、好ましくはリボン導体接続によ
って回路基体または印刷配線板に接続される。それから
組立てられた装置は保護被覆および容器によってハーメ
チックシールされる。
【０００８】そのようなチップはやや寸法が大きくされ
ている点でウエハから通常切断されて細分されるチップ
とは異なっている。特に各チップはウエハ中の個々の回
路より大きい。すなわち個々のチップに形成するように
選択された各ウエハ部分は内蔵されるウエハ中の個々の
回路より大きく、したがって隣接する回路とオーバーラ
ップしている。
【０００９】このような構造によって幾つかの利点が得
られる。通常の設計と比較して、スペースおよび容積の
必要を最小に保持しながら全体の回路密度はさらに増加
させることができ、例えば前記米国特許第４，７６４，
８４６号明細書中に記載されたものの約５倍にすること
ができる。チップ間の間隔が最小にされるため、回路の
動作速度は増加し、配線のインピーダンスおよびキャパ
シタンスは対応して小さく成り、それによって回路の高
い信号伝播速度が得られる。製造コストは低下し、バン
プ取付けの使用は回避され、したがって信頼性の高い接
続が得られる。さらに熱放散も改善される。所望ならば
特別のハーメチックパッケージを使用しないでもよい。
本発明のその他の目的および利点並びに本発明の理解は
添付図面を参照にした以下の実施例の説明によって明ら
かにされるであろう。
【００１０】
【実施例】図１および図２を参照すると、図１は本発明
の製造および組立て工程のフロー図である。符号12は誘
電体マスクのセットが所望の電子的機能に基いた電気接
続を決定するように設計される製造工程を示し、符号14
はウエハ16（図２参照）が良品回路18（図２に符号
“Ｇ”で示されている）および不良回路20の位置を識別
する通常の試験方法によって試験される製造工程を示し
ている。符号“Ｇ”で示されるように良品回路にマーク
するよりは不良回路が発見されたウエハの部分にドット
を付けるのが普通である。
【００１１】本発明において、ダイ切断方法はウエハ16
に対して決定され（工程22）、図２に示されるようにウ
エハからダイ切断されるべきやや大きいチップ25の位置
24が定められる。切断は２段階で行われることが好まし
い。まず、ウエハは例えば破線27で示されるようにやや
大きいチップ25が切断されないように水平に鋸で切断さ
れ、図２に示されるようにウエハをチップ25の列に分離
する。それから各列はさらに前の図で水平の切断線27に
対して垂直に切断されて個々のやや大きいチップ25が形
成される。
【００１２】工程22（図１）の切断工程中に、ウエハ材
料の利用率を最大にするように必要な位置24をえるため
の切断線は不良回路を横切るように選択されるが、必要
な、或いは不可避な場合には良品回路上を横切ることも
あり得る。本発明において重要な工程（図１の工程26）
として良品回路は入力／出力パッドを保護するためにマ
スクされ、ウエハ16はチップ回路の必要なハーメチック
シールを行うために不浸透性の無機被覆で保護される。
その後さらに適当なマスクとして誘電材料被覆がウエハ
に施される（図１の工程28）。この誘電材料は有機樹脂
の薄い外側被覆からなる。入力／出力再配置金属は導線
32を定め、図２に示された各チップの入力／出力パッド
34を延長するためにウエハに供給される。この工程は図
１の工程30で示されている。
【００１３】この点において、ウエハの処理はウエハか
ら切断されるチップが一番上に配置されるチップかそれ
より下方に配置されるチップかにより変化する。この処
理の変化は図１において下のチップ36および最上位置の
チップ38に対して別の処理工程として表されている。最
上位置のチップとして機能することを予定されているチ
ップ38は２つの追加処理工程40および42を必要とする。
工程40で示されるようにリボン導体の結合可能な金属が
周辺のパッド34に付着されて工程42に示されるようにそ
れらのパッドはマスクされる。所望ならばワイヤ導線が
リボン導体の代りに使用されてもよいがリボン導体のほ
うが好ましい。最上位置のチップおよびその下方位置の
チップに対して工程46および48が行われ、ウエハはパッ
シベーションされ、続いて最上位置とその下方位置のチ
ップとに切断される。
【００１４】工程52に示されるように、各電気装置に対
して下方位置の、および最上位置のチップは積重ねら
れ、図３乃至図７に示されているように１つの組立体に
結合される。
【００１５】図３に示された実施例に対してのみ、図１
に示された括弧60で囲まれた三つの工程54，56，58が組
立て体62を生成するために実行される。例えば工程58に
おいて技術的によく知られているように、もしもウエハ
全体が切断される前に工程46で保護被覆を形成されてい
るならば接続パッドから保護被覆を除去する“清掃”と
呼ばれる工程および必要ならリボン導体結合を容易にす
るために適当な金属を被覆する“金属化”と呼ばれる工
程が行われる。
【００１６】図３の実施例では組立体62は最上部のチッ
プ64とそれと等しい寸法の下方位置のチップ66とから構
成されている。最上部のチップ64は図２に示されチップ
25の１つで構成され、それは図１の工程38，40，42，4
6，48にしたがって処理され、導線32' および端子パッ
ド34' を備えている。方位置のチップ66は最上部のチッ
プ64と同様に図２に示されチップ25の複数のものであ
り、図１の工程36，46，48にしたがって処理され、導線
（図示しないが端子パッド34' で終端する導線32'と同
様の導線である）を備えている。
【００１７】全てのチップ64および66は積層され、結合
されて組立体を構成し、それは接続が形成されるべき全
周辺エッジの壁部分68を研磨されて全ての端子パッド
（例えば最上部のチップ64の端子パッド34' および下部
のチップ66の同様の端子パッド）が確実に露出されて図
１の工程54によってそれぞれメッキされることができる
ようにされる。下部のチップ66の端子パッドの金属部分
の量を増加することが望ましいので金属被膜69がこれら
の露出された端子パッドに追加的に形成される。選択さ
れた端子パッドおよび金属被膜69間に相互接続体70が通
常の金属化技術を使用して形成され、さらに図１の工程
56，58にしたがって最上部のチップ64の端子パッド34'
は電気機能にしたがって金属化され、清掃される。
【００１８】積層され、結合された組立体62は工程76で
端子パッド74を有するベース72上に取付けられて固定さ
れ、工程80でリボン導体78がそれぞれ端子パッド34' お
よび端子パッド74に結合されて組立体82が形成される。
【００１９】組立体82は工程84で電気機能が所定のよう
に動作するか否かを決定するために電気的に試験され
る。試験結果が良好であれば、組立体82は工程86および
88においてファインライン等の適当な回路板に取付けら
れリボン導体が接続される。試験結果が不良であれば、
組立体82は適当に別の処理に戻され、或いは廃棄され
る。試験結果が良好であった組立体は必要ならば工程90
に示されるように容器に封入される。
【００２０】図４、図５、図６、図７にそれぞれ示され
た組立体92，94，96，98もまた図１に示された工程にし
たがって処理されるが、工程54，54，58は除外される。
図４の組立体92を製造する方法では、基体回路100 は、
互いに積層された個々のチップ104 の回路に直接接続を
可能にする充分な数の端子パッド102 を備えている。チ
ップ間には接続はなく、チップは基体回路100 上の共通
の選択された端子パッドを使用する。この技術は現在使
用されている処理を使用してさらに容易に組立てを行う
ことを可能にし、図３に示されるような垂直エッジ上で
チップの相互接続を行うような新しい技術の開発を必要
としない。
【００２１】図５に示された組立体94のように、別のチ
ップ108 に非常に近接してチップ106 を取付けることが
必要な場合には、チップ108 上にチップ106 を取付け、
中間の接続路のような基体へ行われる相互接続を必要と
せずに下方のチップ108 に上方のチップ106 を直接接続
する。そのためには、上方のチップ106 からの接続導線
またはリボン導体を接続する下方のチップ108 上の端子
パッドの領域が得られるように、上方のチップ106 は下
方のチップ108 より小さくする必要がある。組立体94は
その後基体（図示せず）に取付けられ、リボン導体112
により電気的に接続される。
【００２２】図６に示されるように、図４に示されたチ
ップ104 と同様の積層体114 の複数のチップ116 は、そ
れら上方のチップ116 が下方のチップ118 より小さく、
上部のチップ116 の全てに対して下方のチップの端子パ
ッドを接続することを可能にしている。下方のチップは
基体（図示せず）へのリボン導体120 による電気接続を
可能にするためにその周縁に端子パッドを有している。
【００２３】さらに別の方法が図７に示されている。上
方のチップ122 は下方のチップ126にバンプパッド124
によって反転チップ方式で取付けられている。この場合
シリコン上のシリコンの整合した熱膨脹係数が利用でき
る利点がある。
【００２４】以上この発明は特定の実施例を参照にして
説明されたが、当業者は特許請求の範囲に記載された本
発明の技術的範囲から逸脱することなく種々の変形、変
更を行うことが可能である。
【図面の簡単な説明】
【図１】本発明を含む典型的な製造および組立工程のフ
ロー図。
【図２】本発明の製造および組立工程の開始段階におけ
るウエハの全体図。
【図３】本発明の１実施例の回路基体への取付け前の積
層されたチップの斜視図。
【図４】本発明の別の実施例の回路基体への取付け前の
積層されたチップの斜視図。
【図５】本発明の別の実施例の回路基体への取付け前の
積層されたチップの斜視図。
【図６】本発明の別の実施例の回路基体への取付け前の
積層されたチップの斜視図。
【図７】本発明の別の実施例の回路基体への取付け前の
積層されたチップの斜視図。
【符号の説明】
16…ウエハ、62，92，94，96，98…チップ組立体、72…
基体。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/78 Ｑ 8617−4Ｍ 27/00 ３０１ Ｂ 8418−4Ｍ (72)発明者 リチャード・ケー・コクラン アメリカ合衆国、カリフォルニア州 90302、イングルウッド、ウエスト・フェ アビュー・ブールバード 212

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ２以上の集積回路またはメモリチップを
    製造し、組立て、接続することによって積層されたチッ
    プ組立体を製造する方法において、 ウエハ内の動作可能な回路か動作不能な回路かを決定す
    るために１つのウエハ全体を試験し、 個々のチップの大きさが個々のチップの回路の大きさよ
    りも大きく定められ、動作可能な回路の選択されたもの
    のチップのそれぞれを位置させて選択された回路に隣接
    する回路のチップが切断線に重なるように切断方式を定
    め、 積層されたチップ組立体の構成部分を決定する回路設計
    にしたがってウエハに誘電体マスク層を施し、 このマスク層を通して露出されたウエハの部分に入力／
    出力再配置金属層を形成し、 最上部のチップに対してウエハ上の周辺の端子パッドに
    リボン導体の結合可能な金属を付着させ、 ウエハに保護被覆を施し、 ウエハを最上部のチップおよび下方のチップに切断し、 チップの積層体を形成するようにチップを積重ねて組立
    てて結合し、 この積層体をベースに取付け、 積層体をベースを支持体にリボン導体で結合し、 積層され結合されたチップを電気的に試験し、 積層され結合されたチップおよびベースを支持体に取付
    け、 積層され結合されたチップおよびベースを支持体にリボ
    ン導体で結合し、 積層され結合されたチップ、ベースおよび支持体を密封
    することを特徴とする積層されたチップ組立体を製造す
    る方法。
  2. 【請求項２】 前記チップを積重ねて組立てて結合し、
    その積層体をベースに取付ける工程の途中において、 電気接触部分を露出させるためにチップの周辺の縁部を
    研磨し、 接触点の選択されたものの位置の縁部に金属層を付着さ
    せ、 最上部のチップの端子パッドの選択されたものに金属層
    を付着させ、 金属層を付着させた縁部および端子パッドからベース上
    の指定された接触区域にリボン導体を結合することによ
    って前記積層体をベースへリボン導体で結合する請求項
    １記載の方法。
  3. 【請求項３】 その厚さに比較して大きい表面を有する
    チップの組立体を製造する方法において、 チップの大きい表面が隣接するチップの大きい表面と接
    触するように２以上の集積回路チップを積層し、 チップの１つの大きい表面がベースの表面と接触するよ
    うにベースの表面上に積層されたチップを組立て、 チップをベースへ電気的に接続する工程を具備すること
    を特徴とするチップ組立体の製造方法。
  4. 【請求項４】 さらに、回路の個々のものよりそれぞれ
    大きい寸法の各チップによって定められたウエハの部分
    を選択し、回路の選択された動作可能なもののチップの
    個々のものを位置付けして選択された回路に隣接する回
    路のチップに切断線が重なるようにその上に複数の回路
    を有するウエハから各チップを形成する積層前の工程を
    有する請求項１記載の方法。
  5. 【請求項５】 積層されたチップは異なる大きさを有
    し、大きい寸法のチップの上に小さい寸法のチップを積
    重ねてチップを下方のチップに電気的に接続し、下方の
    チップをベースに電気的に接続する請求項４記載の方
    法。
  6. 【請求項６】 ２以上の集積回路チップを積重ね、 積重ねられたチップを平行にベース上に組立て、 チップをベースへ電気的に接続する工程を具備すること
    を特徴とするチップ組立体の製造方法。
  7. 【請求項７】 さらに、チップの回路の個々のものより
    それぞれ大きい寸法の各チップによって定められたウエ
    ハの部分を選択し、回路の選択された動作可能なものの
    チップの個々のものを位置付けして選択された回路に隣
    接する回路のチップに切断線が重なるようにその上に複
    数の回路を有するウエハから各チップを形成する積層前
    の工程を有する請求項６記載の方法。
  8. 【請求項８】 さらに各チップの周辺全部にコンタクト
    を位置させる工程を有する請求項１記載の方法。
  9. 【請求項９】 ２以上の集積回路チップが積重ねられ、
    ベース上に平行に組立てられ、ベースに電気的に接続さ
    れていることを特徴とするチップ組立体。
  10. 【請求項１０】 ウエハの部分が回路の個々のものより
    それぞれ大きい寸法の各チップによって選択され、前記
    チップの個々のものが回路の選択された動作可能なもの
    のチップに位置し、選択された回路に隣接する回路のチ
    ップに切断線が重なるようにその上に複数の回路を有す
    るウエハから各チップを形成する手段を具備している請
    求項９記載の組立体。
JP4204302A 1991-07-09 1992-07-09 積層チップ組立体およびその製造方法 Expired - Fee Related JPH0834283B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/727,500 US5311401A (en) 1991-07-09 1991-07-09 Stacked chip assembly and manufacturing method therefor
US727500 1991-07-09

Publications (2)

Publication Number Publication Date
JPH05259375A true JPH05259375A (ja) 1993-10-08
JPH0834283B2 JPH0834283B2 (ja) 1996-03-29

Family

ID=24922916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4204302A Expired - Fee Related JPH0834283B2 (ja) 1991-07-09 1992-07-09 積層チップ組立体およびその製造方法

Country Status (9)

Country Link
US (1) US5311401A (ja)
EP (1) EP0522518B1 (ja)
JP (1) JPH0834283B2 (ja)
KR (1) KR960003768B1 (ja)
AU (1) AU656595B2 (ja)
CA (1) CA2073363A1 (ja)
DE (1) DE69232611T2 (ja)
ES (1) ES2173861T3 (ja)
IL (1) IL102397A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097954B2 (en) 2004-06-07 2012-01-17 Fujitsu Semiconductor Limited Adhesive layer forming a capacitor dielectric between semiconductor chips

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
DE4311762C2 (de) * 1993-04-08 1995-02-02 Josef Dr Kemmer Verfahren zur Verbindung elektrischer Kontaktstellen
JP3354937B2 (ja) * 1993-04-23 2002-12-09 イルビン センサーズ コーポレーション それぞれが積層体表面に固定されたｉｃチップと相互作用するｉｃチップの積層体を含んだ電子モジュール
US5561622A (en) * 1993-09-13 1996-10-01 International Business Machines Corporation Integrated memory cube structure
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US6255726B1 (en) * 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US5698895A (en) * 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US6486528B1 (en) 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
MY114888A (en) * 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5612570A (en) * 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
US5754408A (en) * 1995-11-29 1998-05-19 Mitsubishi Semiconductor America, Inc. Stackable double-density integrated circuit assemblies
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5787569A (en) * 1996-02-21 1998-08-04 Lucent Technologies Inc. Encapsulated package for power magnetic devices and method of manufacture therefor
US5781413A (en) * 1996-09-30 1998-07-14 International Business Machines Corporation Method and apparatus for directing the input/output connection of integrated circuit chip cube configurations
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
JP2000031614A (ja) * 1997-11-04 2000-01-28 Seiko Epson Corp メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6121576A (en) 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
CN1338924A (zh) * 1999-01-08 2002-03-06 艾米斯菲尔技术有限公司 聚合物输送剂和输送剂化合物
US6313998B1 (en) * 1999-04-02 2001-11-06 Legacy Electronics, Inc. Circuit board assembly having a three dimensional array of integrated circuit packages
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6849480B1 (en) 1999-05-07 2005-02-01 Seagate Technology Llc Surface mount IC stacking method and device
FR2794570B1 (fr) * 1999-06-04 2003-07-18 Gemplus Card Int Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US6487078B2 (en) 2000-03-13 2002-11-26 Legacy Electronics, Inc. Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
NO20001360D0 (no) * 2000-03-15 2000-03-15 Thin Film Electronics Asa Vertikale elektriske forbindelser i stabel
US6660561B2 (en) 2000-06-15 2003-12-09 Dpac Technologies Corp. Method of assembling a stackable integrated circuit chip
US6404043B1 (en) 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP2002033363A (ja) * 2000-07-19 2002-01-31 Hitachi Ltd 半導体ウエハ、半導体チップ、および半導体装置の製造方法
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
JP4484430B2 (ja) * 2001-03-14 2010-06-16 レガシー エレクトロニクス， インコーポレイテッド 半導体チップの３次元表面実装アレイを有する回路基板を製造する方法
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
US6573460B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
AU2002337834A1 (en) * 2001-10-09 2003-04-22 Tessera, Inc. Stacked packages
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7053478B2 (en) * 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20050056921A1 (en) * 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
DE10250538B4 (de) * 2002-10-29 2008-02-21 Infineon Technologies Ag Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
US6841029B2 (en) * 2003-03-27 2005-01-11 Advanced Cardiovascular Systems, Inc. Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
US20040245615A1 (en) * 2003-06-03 2004-12-09 Staktek Group, L.P. Point to point memory expansion system and method
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US20060033187A1 (en) * 2004-08-12 2006-02-16 Staktek Group, L.P. Rugged CSP module system and method
WO2006076381A2 (en) * 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2008157779A2 (en) * 2007-06-20 2008-12-24 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
TWI515863B (zh) * 2008-03-12 2016-01-01 英維瑟斯公司 載體安裝式電氣互連晶粒組成件
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
FR2932004B1 (fr) * 2008-06-03 2011-08-05 Commissariat Energie Atomique Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
CN102473697B (zh) * 2009-06-26 2016-08-10 伊文萨思公司 曲折配置的堆叠裸片的电互连
TWI520213B (zh) 2009-10-27 2016-02-01 英維瑟斯公司 加成法製程之選擇性晶粒電絕緣
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
FR2959350B1 (fr) 2010-04-26 2012-08-31 Commissariat Energie Atomique Procede de fabrication d?un dispositif microelectronique et dispositif microelectronique ainsi fabrique
MY166609A (en) 2010-09-15 2018-07-17 Semiconductor Components Ind Llc Connector assembly and method of manufacture
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140652A (ja) * 1987-11-26 1989-06-01 Sharp Corp 立体型半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US456743A (en) * 1891-07-28 Charles e
US4567643A (en) * 1983-10-24 1986-02-04 Sintra-Alcatel Method of replacing an electronic component connected to conducting tracks on a support substrate
JPS60130854A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体集積回路
JPS6118164A (ja) * 1984-07-04 1986-01-27 Mitsubishi Electric Corp 半導体装置
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
JPH0750759B2 (ja) * 1988-07-01 1995-05-31 シャープ株式会社 半導体装置
US4996583A (en) * 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
EP0511218B1 (en) * 1989-07-07 1997-03-12 Irvine Sensors Corporation Fabricating eletronic circuitry unit containing stacked ic layers having lead rerouting

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140652A (ja) * 1987-11-26 1989-06-01 Sharp Corp 立体型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097954B2 (en) 2004-06-07 2012-01-17 Fujitsu Semiconductor Limited Adhesive layer forming a capacitor dielectric between semiconductor chips

Also Published As

Publication number Publication date
EP0522518A3 (en) 1994-11-30
DE69232611T2 (de) 2003-01-30
IL102397A (en) 1995-03-30
IL102397A0 (en) 1993-05-13
AU656595B2 (en) 1995-02-09
EP0522518B1 (en) 2002-05-22
DE69232611D1 (de) 2002-06-27
US5311401A (en) 1994-05-10
CA2073363A1 (en) 1993-01-10
KR930003308A (ko) 1993-02-24
AU1947592A (en) 1993-01-21
EP0522518A2 (en) 1993-01-13
ES2173861T3 (es) 2002-11-01
JPH0834283B2 (ja) 1996-03-29
KR960003768B1 (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
JPH05259375A (ja) 積層チップ組立体およびその製造方法
JP3343535B2 (ja) 半導体ダイと概ね同じ大きさのフットプリントを有する半導体デバイス用パッケージ及びその製造プロセス
US7535109B2 (en) Die assembly having electrical interconnect
US5384488A (en) Configuration and method for positioning semiconductor device bond pads using additional process layers
US6630372B2 (en) Method for routing die interconnections using intermediate connection elements secured to the die face
US6803254B2 (en) Wire bonding method for a semiconductor package
JP4143345B2 (ja) チップ積層型パッケージ素子及びその製造方法
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JPH08306723A (ja) 電子回路盤とその製造方法
JP2004071961A (ja) 複合モジュール及びその製造方法
JP2002270720A (ja) 半導体装置およびその製造方法
JP4422380B2 (ja) 半導体装置の製造方法
JP3339472B2 (ja) 半導体装置及びその製造方法
US6429534B1 (en) Interposer tape for semiconductor package
JPS6290959A (ja) 半導体装置の製造方法
JPH0810746B2 (ja) メモリーモジュール
JPH0661404A (ja) 半導体装置
JPH07130900A (ja) 半導体装置
JP2841825B2 (ja) 混成集積回路
JPH0787236B2 (ja) 半導体実装装置
JP2001060641A (ja) 半導体装置及びその製造方法
JPH05326618A (ja) 半導体装置
KR20020042958A (ko) 적층 칩 패키지
KR20020083572A (ko) 칩크기 패키지 구조 및 그 제조방법
JPS61212035A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees