CN102473697B - 曲折配置的堆叠裸片的电互连 - Google Patents

曲折配置的堆叠裸片的电互连 Download PDF

Info

Publication number
CN102473697B
CN102473697B CN201080035256.6A CN201080035256A CN102473697B CN 102473697 B CN102473697 B CN 102473697B CN 201080035256 A CN201080035256 A CN 201080035256A CN 102473697 B CN102473697 B CN 102473697B
Authority
CN
China
Prior art keywords
nude film
post
conductive material
trace
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080035256.6A
Other languages
English (en)
Other versions
CN102473697A (zh
Inventor
R·科
G·维拉维森西奥
J·利尔
S·J·S·麦克尔里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vertical circuit Co.,Ltd.
Adeia Semiconductor Technologies LLC
Original Assignee
Vertical Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vertical Circuits Inc filed Critical Vertical Circuits Inc
Publication of CN102473697A publication Critical patent/CN102473697A/zh
Application granted granted Critical
Publication of CN102473697B publication Critical patent/CN102473697B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

裸片(或裸片堆叠)被安装在基座上方并且被抬升至该基座之上，并且被电连接至基座中的电路。在基座的安装面处的一组键合焊盘上形成导电材料的柱，并且通过使裸片上的互连焊盘与柱接触，并且经由柱与基座的迹线接触，抬升的裸片(或抬升的裸片堆叠中的至少一个裸片)被电连接至基座。此外，曲折配置的层叠的偏移堆叠裸片组件电连接至基座，其中第一(下)叠层的互连边缘面向第一方向，并且堆叠在第一层上方的第二(上)叠层的互连边缘面向不同于第一方向的第二方向。第一叠层中的裸片是裸片到裸片地电互连的，以及通过与裸片上互连焊盘接触并且与基座上第一组键合焊盘接触的导电材料的迹线，该叠层电连接至基座。在第二组键合焊盘上形成导电材料的柱，并且第二叠层中的裸片是裸片到裸片地电互连的，并且通过将裸片上的互连焊盘与柱接触并且经由柱与基底接触的导电材料的迹线，该叠层被电连接至基座。

Description

曲折配置的堆叠裸片的电互连
相关申请的交叉引用
本申请要求R.Co等人于2009年6月26日提交的、名称为“Electrical interconnect for die stacked in zig-zag configuration”的美国临时申请号61/220,986的优先权，并且该申请通过引用并入于此。
技术领域
本发明涉及集成电路芯片的电互连，并且更具体地涉及堆叠裸片的电互连。
背景技术
典型的半导体裸片具有正(“有源“)面、背面以及侧壁，其中集成电路形成在正面中。侧壁在正边缘(edge)处与正面接合，并且在背边缘处与背面接合。半导体裸片通常具有位于正面处的互连焊盘(裸片焊盘)，以用于将裸片上的电路与裸片布置在其中的装置中的其他电路电互连。通常，裸片焊盘由导电金属或金属化构成，例如铜或铝。
所提供的某些裸片沿着一个或多个裸片边界(margin)在正面上具有裸片焊盘，并且这些裸片可以称作外围焊盘裸片。所提供的其他裸片裸片中心附近在正面上具有布置为一行或两行的裸片焊盘，并且这些裸片可以能称作中心焊盘裸片。某些裸片具有布置成分区阵列的焊盘。然而，裸片焊盘可以如此布置在裸片中，裸片可以被“重布线”，以在裸片的一个或多个边界处或在其附近提供互连焊盘的合适布置。
已提出用于增大集成电路芯片封装体中的有源半导体电路的密度而同时使封装体尺寸(封装占用面积(footprint)、封装体厚度)最小化的多种方法。在一种用于形成具有更小占用面积的高密度封装体的制造方法中，将两个或更多个具有相同或不同功能的半导体裸片堆叠在彼此上方并且将它们安装在封装基底上。
S.McElrea等人于2008年5月20日提交的、名称为“Electricallyinterconnected stacked die assemblies”的美国申请号12/124,077描述了堆叠裸片配置，其中裸片上的互连焊盘通过为导电互连材料的迹线电连接。在某些配置中，堆叠中的相邻裸片沿着裸片边界在正面处具有互连焊盘，并且使上层裸片的边界处的边缘相对于在其下方的裸片的边界偏移。这一偏移暴露了在下方裸片上的互连焊盘的至少一部分区域，从而使得在下方裸片上的焊盘可以与在上方裸片上的焊盘电互连。导电互连材料是导电聚合物，例如可固化的导电环氧树脂。可以通过在模组化设计中构造偏移堆叠的裸片单元，并且随后堆叠这些单元来制造更大的堆叠裸片组件。可以将一个这种模组化单元倒置并且安装在另一个上方，而相应的模组化单元的互连端对准并且连接；所得到的双层组件呈现曲折配置。
T.Caskey等人于2008年5月20日提交的、名称为“Electricalinterconnect formed by pulse dispense”的美国申请号12/124,097描述了用于堆叠中的裸片之间以及堆叠裸片与基底的电互连的方法，其通过在一系列脉冲中在原位沉积电互连材料来形成电连续的互连。互连材料可以是可固化材料，并且可以以未固化或部分固化状态来沉积；并且在分配之后的中间阶段该材料可以部分或附加地固化，并且当完成分配时该材料可以完全固化。合适的互连材料包括填充有颗粒形式的导电材料的聚合物，例如金属填充的聚合物，包括例如金属填充的环氧树脂、金属填充的热固性聚合物、金属填充的热塑性聚合物或导电墨。
发明内容
在一个通常方面，本发明的特征在于裸片(或裸片堆叠)安装并且抬升在基座(support)上方，并且电连接到基座中的电路。在基座的安装面处的一组键合焊盘上形成导电材料的柱，并且通过导电材料的迹线将抬升的裸片(或抬升的裸片堆叠中的至少一个裸片)电连接至基座，该迹线使裸片上的互连焊盘与柱接触，并且经由该柱连接至基座。
在某些实施例中，下层裸片或下层裸片堆叠或半导体封装体位于基座与抬升的裸片之间；并且在某些实施例中，下层裸片或下层裸片堆叠或封装体电连接至基座。在某些实施例中，下层裸片堆叠是下层的层叠的偏移堆叠裸片组件，并且在第一叠层中的裸片是裸片到裸片地电互连的，并且下层的叠层通过导电互连材料的迹线电连接至基座，该迹线与裸片上的互连焊盘以及基座上的一组键合焊盘接触。
在某些实施例中，抬升的裸片堆叠是层叠的偏移堆叠裸片组件，其中裸片的叠层的互连边缘面向第一方向，并且互连裸片焊盘与柱对准。
在各个实施例中，本发明的特征在于曲折配置的层叠的偏移堆叠裸片组件，其中第一(下)叠层的互连边缘面向第一方向，并且堆叠在第一叠层上方的第二(上)叠层的互连边缘面向不同于该第一方向的第二方向。第二叠层互连边缘的方向可以与第一叠层互连边缘的方向相反或者垂直。在第一叠层中的裸片是裸片到裸片地电互连的，并且该叠层通过导电材料的迹线电连接到基座，该迹线与裸片上的互连焊盘以及基座上的第一组键合焊盘接触。导电材料的柱形成在第二组键合焊盘上，并且第二叠层中的裸片是裸片到裸片地电互连的，并且该叠层通过导电材料的迹线电连接至基座，该迹线使裸片上的互连焊盘与柱接触，并且通过柱连接到基底。
导电材料包括聚合物基体中的金属颗粒。合适的材料包括可以以可流动形式沉积并且此后硬化或允许硬化以形成导体的材料。互连材料可以是可固化材料，并且可以以未固化或部分固化状态来沉积；并且该材料可以在沉积之后的中间阶段部分地或附加地固化，并且当沉积完成时可以完全固化。合适的互连材料包括填充有颗粒形式的导电材料的聚合物，例如金属填充的聚合物，其包括例如金属填充的环氧树脂、金属填充的热固性聚合物、金属填充的热塑性聚合物以及导电墨。
可以通过对于特定材料合适的任何技术来沉积互连材料。在某些实施例中，可以使用喷嘴或探针来分配该材料，或者以喷雾方式喷射，或者丝网印刷，或者喷墨印刷；例如可以连续分配或以脉冲来分配该材料，例如通过喷口或喷嘴来滴落。
在另一通常方面，本发明特征在于一种通过以下步骤将安装并且抬升在基座上方的裸片(或裸片堆叠)电连接到该基座中的电路的方法，即：在基座的安装面处的一组键合焊盘上形成导电材料的柱；形成导电材料的迹线，每条迹线与在抬升裸片上(或在抬升的裸片堆叠中的至少一个裸片上)的互连裸片焊盘接触，并且与柱接触。在某些实施例中，该迹线跨越柱与互连裸片焊盘之间的缝隙。在某些实施例中，形成柱的步骤包括在键合焊盘上沉积可固化的导电柱材料，以及使所沉积的柱材料固化。在某些实施例中，形成迹线的步骤包括沉积与柱接触的可固化导电迹线材料，以及使所沉积的迹线材料固化。在某些实施例中，在连续操作中形成该柱和迹线。
在另一通常方面，本发明的特征在于一种通过以下步骤来形成曲折配置的层叠的偏移堆叠裸片组件的制造方法，即：在基座上堆叠或安装第一(下)叠层，其被布置成使得第一(下)叠层的互连边缘面向第一方向，并且使得在第一叠层中的至少最下层的裸片上的互连焊盘与基座上的第一组键合焊盘对准；裸片到裸片地电互连在第一叠层中的裸片，并且通过形成每个均与裸片上的至少一个互连焊盘接触并且与所述第一组键合焊盘的一个接触的导电材料的第一叠层迹线，将该叠层电连接至基座；在该第一叠层上方堆叠或安装第二(上)叠层，其被布置成使得第二(上)叠层的互连边缘面向第二方向；在基座上的第二组键合焊盘上形成导电材料的柱；以及形成导电材料的第二叠层迹线，每条迹线与第二(上)叠层中的至少一个裸片上的互连裸片焊盘接触并且与柱接触。在某些实施例中，形成第一叠层迹线的步骤包括沉积与在至少一个下叠层裸片上的裸片焊盘接触并且与第一组键合焊盘的一个接触的可固化导电迹线材料，以及使所沉积的迹线材料固化。在某些实施例中，形成第二叠层迹线的步骤包括形成跨越柱与互连裸片焊盘之间缝隙的迹线。在某些实施例中，形成柱的步骤包括在键合焊盘上沉积可固化导电柱材料，以及使所沉积的柱材料固化。在某些实施例中，形成第二叠层迹线的步骤包括沉积与至少一个上叠层裸片上的裸片焊盘接触并且与柱接触的可固化导电迹线材料，以及使所沉积的迹线材料固化。柱、第一叠层迹线以及第二叠层迹线可以由相同或不同的材料形成。在其中柱和第二叠层迹线由相同材料形成的实施例中，可以分立地形成柱和迹线，或者可以在连续操作中形成柱和迹线。
在某些实施例中，用于制造层叠的偏移堆叠裸片组件的方法包括：在堆叠或安装第一叠层之后并且在形成第一叠层迹线之前，使用保形介电涂层涂覆组件，以及至少在选定的裸片焊盘和将要与第一叠层迹线接触的键合焊盘中形成开口。在某些实施例中，用于制造层叠的偏移堆叠裸片组件的方法包括：在堆叠或安装第二叠层之后并且在形成柱之前，使用保形介电涂层涂覆组件，并且至少在选定的第二叠层裸片焊盘和将要与柱接触的键合焊盘中形成开口。
附图说明
图1A和图1B是在平面图(图1A)和剖面图(图1B)显示了安装在基座上的偏移裸片堆叠的示意图。
图1C是在剖面中显示了如图1B的安装在基座上的偏移裸片堆叠的示意图，其中裸片是裸片到裸片地电互连的并且裸片堆叠电连接至基座。
图2A和图2B是在剖面图中显示了以曲折配置安装在彼此上方的两个堆叠裸片单元的示意图。
图3A是显示了可固化互连材料的独立微滴的示意图，以及图3B是显示了用于在裸片与基座之间形成电互连的工艺中的一个阶段的示意图。
图4A、图4B以及图4C是在剖面图中显示了以曲折配置安装在基座上并且电连接至基座的层叠的偏移堆叠裸片组件的示意图。
图5A、图5B以及图5C，图6A、图6B以及图6C，图7A、图7B以及图7C，图8A、图8B以及图8C，图9A、图9B以及图9C是在剖面图中显示了用于构建如图4A、图4B以及图4C中的以曲折配置安装在基座上并且电连接至基座的层叠的偏移堆叠裸片组件的工艺中各阶段的示意图。图4B、图5B、图6B、图7B、图8B以及图9B分别是图4A、图5A、图6A、图7A、图8A、图9A中在如B所示处的部分剖面图；以及图4C、图5C、图6C、图7C、图8C以及图9C分别是图4A、图5A、图6A、图7A、图8A、图9A中在如C所示处的部分剖面图。
图10A是安装在基座上的层叠的偏移堆叠裸片组件的一部分的正视图，其显示了下叠层至基座的电连接。
图10B是安装在基座上的层叠的偏移堆叠裸片组件的下叠层的一部分的平面图，其显示了下叠层至基座的电连接。
图11A是安装在基座上的层叠的偏移堆叠裸片组件的一部分的正视图，其显示了上叠层至基座的电连接。
图11B是安装在基座上的层叠的偏移堆叠裸片组件的一部分的平面图，其显示了上叠层至基座的电连接。
图12A是安装在基座上的层叠的偏移堆叠裸片组件的一部分的正视图，其显示了用于形成上叠层至基座的电连接的工艺中的一阶段。
图12B是如图12A中安装在基座上的层叠的偏移堆叠裸片组件的一部分的平面图，其显示了上叠层至基座的电连接。
图12C是如图12A中所示安装在基座上的层叠的偏移堆叠裸片组件的一部分的平面图，其显示了用于形成上叠层至基座的电连接的工艺中的一阶段。
具体实施方式
现在将参照说明了本发明备选实施例的附图来进一步详细描述本发明。附图为示意性的，其显示了本发明的特征以及这些特征与其他特征和结构的关系，并且附图未按比例绘制。为了增进呈现的清晰性，在说明了本发明实施例的附图中，对应于其他附图中所示元件的元件不再特意重编号，尽管它们在所有附图中是完全容易识别的。此外也为了呈现清晰，附图中未示出某些对于理解本发明而言并不必要的特征。在说明书中某些地方，可以参照附图中的视图方向来使用与相对位置的术语，例如“上方”“下方”“上”“下”“顶”“底”等等；这些术语并非意在限制装置在使用中的方向。
图1A在平面图中显示了安装在基座上的偏移堆叠裸片10的布置，每个裸片具有布置在与正面裸片边缘邻近的一个边界中的互连焊盘；以及图1B在图1A中1B-1B所示的剖面图中显示了安装在基座上的堆叠。在该示例中，该堆叠包括七个裸片141、142、143、144、145、146、147，每个裸片安装为使得裸片的有源面远离基座17。参照堆叠中的最上层的裸片147，例如，在该实例中，互连焊盘148位于沿着正裸片边缘149的行142中。电绝缘保形涂层144覆盖在该实例中的裸片147的所有表面(背表面、正表面、侧壁)上，其具有暴露了互连焊盘148的开口145。如在这些实例中，堆叠中后续涂覆的裸片可以直接层叠在彼此之上，以使得上层裸片的背面上的涂层可以与下层裸片的正面上的涂层接触。在其他示例中，保形涂层可以覆盖比所有裸片表面少的表面，或者可以仅仅覆盖一个或多个裸片的部分表面；通常，可以至少在那些要求与可以在完成的组件中接触的其他特征或表面电绝缘的表面或特征的上方形成电绝缘保形涂层。可选地或者附加地，可以在一个或多个裸片的背面上层叠裸片粘附膜。
在图1A和图1B所示的示例中，每个裸片具有位于沿一个正裸片边缘(“互连”边缘)的边界中的互连焊盘，并且堆叠中的后续裸片被布置成使得它们相应的互连边缘朝向堆叠的相同面。沿与焊盘所位于的裸片边缘正交的方向(偏移)移位堆叠中的后续裸片，并且在此处所示的示例中，该偏移使得在每个下方裸片中的焊盘完全暴露。该配置呈现出阶梯状的裸片堆叠，并且在台阶上方形成电互连。
在基座17(例如封装基底)上安装该堆叠，基座17具有暴露在裸片安装表面171处的键合位置172的行173。键合位置连接至基座中的电路(图中未示出)(或构成该电路的一部分)。裸片堆叠固定至基底的裸片安装表面171，并且被布置使得第一(最下层)裸片141的正侧壁与键合位置172的行173对准。在此处所示的示例中，最下层裸片的正侧壁以小范围与键合位置重叠；在其他示例中，最下层裸片的正侧壁可以相对于键合位置的行缩进，或者可以以较大范围与键合位置重叠。如在这些示例中，第一裸片的已涂覆的背面可以直接与基座表面171接触，并且可以适于将堆叠固定至基座。可选地，可以在第一裸片的背面上层叠裸片粘附膜以将堆叠固定至基座。
如图1C中所示，通过布置成与裸片焊盘例如148以及键合焊盘172接触的互连材料的迹线174，堆叠中的裸片(裸片到裸片)电互连，并且该堆叠电连接至基座。互连材料可以是导电聚合物，例如包含了导电材料颗粒的聚合物基体。材料可以是可固化材料，例如可固化聚合物，例如导电环氧树脂(例如银填充的环氧树脂)；并且可以通过以指定图形形成未固化材料的迹线并且此后使该材料固化来形成互连，以确保与裸片焊盘和键合位置的电接触，以及确保裸片焊盘和键合位置之间的迹线的机械完整性。材料可以是导电墨，其可以包括在载体中的导电颗粒，并且可以包括或者不包括聚合物基体。
如美国申请号12/124,077中所述的，可以通过在模组化设计中构建偏移堆叠裸片单元，并且随后堆叠这些单元来制造较大的堆叠裸片组件。一个这种模组单元可以被倒置并且安装在另一个上方，而相应的模组化单元的互连焊盘对准并且连接；所得到的两层叠组件呈现曲折配置，例如图2A、图2B中所示。第一偏移裸片堆叠构成第一模组化单元(第一叠层)210，第一模组化单元可以安装并且电连接至基座217上的键合焊盘272；并且第二类似的模组化单元(第二叠层)212可以倒置并且安装在第一叠层210上方，而相应的模组化单元的互连214、224的末端对准且连接。所得到的组件以示例的方式如图2A中所示。可以在第一层和第二层之间提供间隔物(图2A中未示出)。如可以理解的，在第一模组化单元和第二模组化单元相同的情况下，在使第二单元倒置时，在互连末端处的焊盘的相应行是反平行的；即，第一单元上的第一互连此时与第二裸片上的最后互连对准。在这种配置中，可能需要重布线电路，以连接裸片上恰当的相应的特征。重布线电路可以提供在第一单元的顶部裸片的有源面处；或者，在包括间隔物的情况下，该间隔物可以构成插入物(图2A中未示出)，其包括一个或多个介电层以及一个或多个导电重布线层。图2B显示了其中第二叠层安装在第一叠层上方但是第二叠层并未倒置的配置。在此，第二叠层220的互连224的末端靠近第一叠层210中的顶部裸片的相对边缘。包括至少一个介电层216(例如玻璃)以及至少一个图案化导电层244的插入物位于模组化单元之间，以提供从第一叠层210的一个边缘上的互连214的末端至第二叠层220的(位置相对的)边缘上的互连224的末端的重布线。
可以利用特定互连材料的流变特性(例如粘性或触变性)来提供具有受控形状的沉积物。特别地，对于某些材料，沉积物物质的一部分可以在分配脉冲完成之后的时间内保持与沉积工具接触，并且该工具可以在完成分离之前移动。可以通过在分配脉冲之后立即移动沉积工具来在沉积期间使处于未固化状态的具有高粘性和触变性的导电聚合物材料成形，以沿选定方向牵引材料的“尾线”，从而形成具有选定形状的互连。结果，可以通过工具移动的方向和速率以及材料的流变特性而在一定程度地确定沉积物物质的形状。
如上所述，显示了图1A、1B、1C、2A以及2B中所示的示例中的偏移裸片堆叠具有七个裸片。涵盖具有其他数目裸片的偏移堆叠，并且通常可能更经常使用偶数数目的裸片(例如每个偏移堆叠中具有四个裸片或八个裸片)。
参照图3A，例如，显示了微滴304附着至基座320上的电接触328(例如裸片上的焊盘，或者基底上的键合焊盘)。在所示的示例中，在微滴形成期间，将工具尖端(图中未示出)引导朝向接触328，并且将一团材料分配至接触上。随后，当材料团仍然与工具尖端接触时，从目标垂直地移走工具以朝上牵引出材料的“尾线”。最终，微滴物质与工具尖端分离，并且所得到的微滴304具有大致锥形的形状。适合用于形成所成形的微滴的材料包括导电环氧树脂(金属填充的环氧树脂)，其在未固化状态下具有约30000cps或更大的粘度和/或具有约6.5或更大的触变指数。如将理解的，粘性和/或触变性不能太高，否则材料可能不可用，或者材料可能不会与互连端子形成良好接触。
上述提到并且通过引用并入于此的美国申请号12/124,097描述了邻近裸片堆叠面形成一系列相互重叠的这种大致锥形的独立微滴，从而提供与互连端子接触的材料的圆柱(column)。在其中竖直相邻裸片之间具有足够大空间，从而互连迹线必须在没有横向支撑的情况下竖直贯穿该空间的情况下，这种圆柱形配置可以是特别有用的。这可能出现在具有多个裸片在彼此上方安装并且通过间隔物或者通过裸片的交错布置(即，将要连接的裸片之间的空间接近(或者稍微超过)插入的偏移裸片的厚度)将它们分离的裸片堆叠中；或者在具有伸长的堆叠裸片的裸片堆叠中，每个裸片与下方裸片呈90°定向，如以上提到并且通过引用并入于此的美国申请号12/124,077所述的。
如美国申请号12/124,097中进一步所述的，可以使工具沿与竖直远离目标不同的其他方向移动，并且可以产生各种有用的微滴形状。参照例如图3B，裸片341、342、343、344的偏移堆叠被显示为安装在基底317上，基底317具有在堆叠安装面中的电连接位置(例如键合焊盘)372。在该示例中的所有裸片具有外围焊盘例如348，其布置在沿着裸片边缘的互连边界中。相对于裸片下方来布置堆叠中的每个裸片，以暴露焊盘的区域的至少一部分(在所示示例中暴露了全部焊盘)。第一互连微滴314被显示为将第一裸片341上的裸片焊盘348连接至基底317中的键合焊盘372。为了形成该微滴，将工具引导朝向第一目标键合焊盘372，并且在键合焊盘上分配一团材料。随后，当材料团仍然与工具尖端接触时，首先远离第一目标向上和横向移动工具，并且随后朝向裸片焊盘348向下和横向移动工具，以牵引出朝向第二焊盘的弧形的材料“尾线”。可以类似地形成第二微滴和后续微滴，以连接后续裸片上的焊盘，从而形成裸片到裸片互连。
图4A、4B和4C中显示了依照本发明实施例的安装在基座上并且与基座电连接的曲折配置的层叠的偏移堆叠裸片组件。在该示例中，包括两个叠层的堆叠裸片组件428安装在基座(例如封装基底)447上，每个叠层具有四个偏移堆叠裸片。在该示例中，下叠层包括裸片441、442、443、444；并且上叠层包括裸片445、446、447、448。每个裸片的背面层叠有裸片粘附膜(分别为431、432、433、434、435、436、437、438)。互连裸片焊盘(例如548、648)被布置在靠近每个裸片的互连边缘的裸片边界中。互连材料的迹线404被形成在第一叠层的互连面上方，从而与互连裸片焊盘(例如548)接触，以形成裸片到裸片互连，并且与基座上的第一行中的键合焊盘472接触，以形成叠层到基座电连接。互连材料的底座502被形成为与基座上的第二行中的键合焊盘474接触；并且互连材料的迹线504被形成在第二叠层的互连面上方，从而与互连裸片焊盘(例如648)接触，以形成裸片到裸片互连，并且与底座502接触，以形成叠层到基座电连接。
基座477在与堆叠安装表面相对的表面处包括台476，以用于组件到其中布置该组件供使用的装置中的下层电路(这些图中未示出)的第二级电连接(例如作为台栅阵列或球栅阵列或载带型球栅(tab)阵列)。键合焊盘472、474以及台476连接至基底中的由一个或多个介电层隔开的图案化的导电层(或构成这些导电层一部分)，并且基底中的图案化的导电层经由穿过介电层的过孔连接。
图5A、5B以及5C，图6A、6B以及6C，图7A、7B以及7C，图8A、8B以及8C，图9A、9B以及9C中显示了用于构造如图4A、4B以及4C中所示安装在基座上并与基座电连接的曲折配置的层叠的偏移堆叠裸片组件的工艺的示例的各个阶段。该工艺的描述如下。
传统上，在半导体晶片的有源面(正面)中形成用于裸片阵列的半导体电路。通常通过背研磨使晶片减薄，并且将裸片粘附膜安装在经减薄的晶片的背面上。随后通过沿着阵列中的裸片之间的锯切线(saw street)来切割(例如通过锯切)使裸片单个化(singulate)。
使用例如拾取工具之类的工具以偏移布置来堆叠经单个化的裸片。在此所示的示例中，构成第一叠层420的裸片的第一偏移堆叠(在该示例中为四个裸片)被安装在基底477的堆叠安装表面上。第一叠层的位置使得最下层裸片441的裸片安装侧壁与基底上的第一键合焊盘行中的键合焊盘472对准(邻近，或部分重叠)。此后，使用介电涂层544涂覆该组件。介电涂层的材料可以是多种材料的任何一种，并且可以使用对于特定材料合适的多种各种技术的任何一种来形成。合适的材料包括有机聚合物，并且特别合适的材料包括聚对二甲苯，其通过以气相形式的前驱物分子的在原位聚合形成。涂层覆盖了在涂覆处理期间暴露于材料的所有表面，包括将要形成电连接的区域。因此，例如通过选择性激光烧蚀，在选定区域上方形成开口。例如，形成穿过涂层的开口545以暴露互连裸片焊盘(例如548)并且暴露基底上的第一行中的键合焊盘(例如472)。图5A中显示了所得到的构造，并且图5B、5C中显示了局部放大图。
此后，通过形成与互连裸片焊盘接触并且与键合焊盘472接触的导电材料的迹线404来制造第一叠层420中的裸片的互连以及第一叠层至基底的连接。图6A中显示了所得到的配置，并且图6B、6C中显示了局部放大图。介电涂层用于使那些可能与导电迹线接触但是却不期望电接触的特征绝缘，例如裸片焊盘沿着其位于的区域的裸片边界，以及相邻的裸片边缘和侧壁区域。如上所述，导电材料包括那些可以以可流动形式沉积并且此后硬化或者允许硬化以形成导体的材料。导电材料可以是可固化材料，并且可以以未固化或者部分固化状态来沉积；并且该材料可以在沉积之后的中间阶段处部分或者附加地固化，并且当已完成分配时完全固化。合适的导电材料包括填充有颗粒形式的导电材料的聚合物，例如金属填充的聚合物，其包括例如金属填充的环氧树脂、金属填充的热固性聚合物、金属填充的热塑性聚合物以及导电墨。
可以采用对于特定材料合适的任何技术来沉积互连材料。在某些实施例中，可以使用喷嘴或探针来分配材料，或者以喷雾方式喷射，或者丝网印刷，或者喷墨印刷；可以连续分配或者以脉冲分配材料，例如通过喷口或喷嘴来滴落。在分配之后，使材料固化以完成互连。
此后，在第一叠层420的上表面上安装构成第二叠层422的裸片的第二偏移堆叠(在该示例中为四个裸片)。在该示例中，布置第二叠层位于以使得最下层裸片445的裸片附接侧壁悬置在第一叠层上方，并且与基底上的第二键合焊盘行中的键合焊盘474垂直对准。随后采用第二介电涂层644来涂覆所得到的组件。第二介电涂层的材料可以是多种材料的任何一种，并且可以使用对于特定材料合适的多种各种技术的任何一种来形成。第二涂层材料可以与第一涂层材料相同或不同。合适的材料包括有机聚合物，并且特别合适的材料包括聚对二甲苯，其通过以气相形式的前驱物分子在原位聚合形成。涂层覆盖了那些在涂覆处理期间暴露于材料的所有表面，包括将要形成电连接的区域。因此，例如通过选择性激光烧蚀，在选定区域上方形成开口。例如，形成穿过涂层的开口645以暴露互连裸片焊盘(例如648)并且暴露基底上第二行中的键合焊盘(例如474)。图7A中显示了所得到的构造，并且图7B、7C中显示了局部放大图。
此后，导电材料的底座502被形成为与基底上的第二行中的键合焊盘474接触。图8A中显示了所得到的构造，并且图8B、8C中显示了局部放大图。如上所述，导电材料包括那些可以以可流动形式沉积并且此后硬化或者允许硬化以形成导体的材料。导电材料可以是可固化材料，并且可以以未固化或部分固化状态沉积；并且该材料可以在沉积之后的中间阶段处部分或者附加地固化，并且当已完成沉积时可以完全固化。合适的导电材料包括填充有颗粒形式的导电材料的聚合物，例如金属填充的聚合物，其包括例如金属填充的环氧树脂、金属填充的热固性聚合物、金属填充的热塑性聚合物、以及导电墨。将具有适于当分配时并且在最终固化之前维持底座的高度和大致形状的流变特性的材料选择为合适的材料。在特定实施例中，底座具有大致锥形的形状，例如具有约190um～310um范围的高度，并且具有约160um～180um范围的底部直径。取决于材料的特性，可以制造具有更大高度-直径比的底座。如图8B中的512处所示，在沉积以及固化工艺期间，可能得到围绕底部的环氧树脂“渗漏”；在某些实施例中，这可能不是期望的特征。
适用于导电底座的材料的特定示例包括Ormet Circuits有限公司制造的名为“800，700，500，400，200series inks”的导电胶。这些导电胶包括5～15wt％的环氧树脂混合物，以及最多5wt％的丁基卡必醇；其余组分包括各种比例的Cu、Bi、Sn以及Ag颗粒。
适用于导电底座的材料的其他特定示例包括Lord Corporation制造的名为“die attach adhesives”的材料，例如“Thermoset MD-141”。这些材料包括约10wt％的酚醛环氧树脂，约5wt％的乙二醇醚化合物，约10wt％的环氧树脂，以及约80wt％的银。
可以采用对于特定材料和底座形状合适的任何技术来沉积用于底座的互连材料。在某些实施例中，可以使用喷嘴或探针，或丝网印刷，或喷墨印刷来分配该材料；可以连续分配或以脉冲分配该材料，例如通过喷口或喷嘴来滴落。在分配之后，使底座的材料固化以完成底座的机械完整性。
此后，通过形成与互连裸片焊盘接触并且与底座502接触的导电材料的迹线504来制造在第二叠层422中裸片的互连以及第二叠层(借由底座502)至基底的连接。图9A中显示了所得到的构造，并且图9B、9C中显示了局部放大图。介电涂层用于使那些可能与导电迹线接触但是又不期望电接触的特征绝缘，例如裸片焊盘沿着位于区域的裸片边界，以及相邻的裸片边缘和侧壁。如上所述，导电材料包括可以以可流动形式沉积并且此后硬化或者允许硬化以形成导体的材料。导电材料可以是可固化材料，并且可以以未固化或部分固化状态来沉积；并且该材料在沉积之后的中间阶段处可以部分或者附加地固化，并且当已完成沉积时可以完全固化。合适的导电材料包括填充有颗粒形式的导电材料的聚合物，例如金属填充的聚合物，其包括例如金属填充的环氧树脂、金属填充的热固性聚合物、金属填充的热塑性聚合物、以及导电墨。将具有适于在分配之后并且在最终固化之前维持其跨越裸片445的侧壁与底座尖端之间缝隙的形状的流变特性的材料选择为合适的材料。
可以采用对于特定材料适用的任何技术来沉积互连材料。在某些实施例中，可以使用喷嘴或者探针、或者以喷雾方式喷射、或者丝网印刷、或者喷墨印刷来分配该材料；可以连续分配或以脉冲分配该材料，例如通过喷口或喷嘴滴落。
图10A和图10B是显示了形成第一叠层420中的裸片的裸片到裸片互连以及第一叠层420至基底上的键合焊盘472的连接的导电迹线404的局部视图。
图11A和11B是显示了形成第二叠层442中的裸片的裸片到裸片互连以及第二叠层422至基底上的底座502的连接的导电迹线504的局部视图。
图12A、12B、12C是显示了形成第二叠层422中的裸片的裸片到裸片互连以及第一叠层422至基底上的键合焊盘474上底座502的连接的导电迹线504的形成过程中各阶段的局部视图。
其他实施例也在本发明范围内。
例如，附图显示了其中层叠的裸片堆叠(在这些示例中为上层的偏移裸片堆叠)被抬升以高于基座的组件；并且采用柱以用于抬升的偏移裸片堆叠至基座上的键合焊盘的电连接。在其他考虑的实施例中，采用柱以用于抬升的裸片或(偏移或未偏移的)裸片堆叠至基座上的键合焊盘的电连接。并且，例如附图显示了其中下层的偏移裸片堆叠位于上层堆叠与基座之间的组件。特别地，在所示的示例中，下层的偏移裸片堆叠安装在基座上，并且上层堆叠安装在下层堆叠上，从而使得上层堆叠的抬升由在基底表面上方的下层堆叠的高度(或者下层堆叠的高度)实施。在其他考虑的实施例中，可以在不同于下层堆叠的某些其他特征上方安装上层堆叠，其他特征例如下层裸片或下层非偏移裸片堆叠、或者封装体。
此外，例如，所示的曲折层叠的裸片堆叠组件具有两个叠层(下叠层和上叠层)，并且每个叠层被显示为具有四个裸片。涵盖具有多于两个叠层的组件，并且涵盖具有其他数目裸片的叠层。例如，可以在第二叠层上方堆叠一个或多个附加的叠层。并且，例如，一个或多个叠层可以具有多于或少于四个的裸片，在某些实施例中，一个或多个叠层可以具有例如八个裸片。
此外，例如，上叠层和下叠层中的裸片被显示为具有相同的长度。该情况可能在例如其中所有裸片为相同类型或具有相同功能的情形中常见。每个层叠的堆叠可以例如包括相同类型的存储器裸片。涵盖其他裸片类型。例如，可以在叠层中包括具有不同功能的裸片；或者例如，在一个叠层中的裸片可以具有相同的功能，而在另一个叠层中的裸片可以具有一个或多个不同的功能。因此，在某些涵盖的实施例中，裸片可以具有不同大小；或者一个叠层中的裸片可以具有相同大小，而另一个叠层中的裸片可以具有不同尺度。
此外，例如，在示例中显示了上叠层中最下层裸片的互连边缘向外延伸超过下层特征的下层边缘(即超过在所示的示例中下叠层中的最上层裸片的下层裸片边缘)。在其他涵盖的实施例中，上层堆叠的互连边缘可以与下层特征的下层边缘垂直对准或者可以向内偏移。
此外，例如，在所示的示例中，介电涂层被显示为从堆叠中所有裸片上的互连焊盘移除。这允许了所有焊盘至后续形成的迹线的接触。可能期望的是，仅形成与选择的一个焊盘的电连接。如在以上提到并且通过引用并入于此的美国申请号12/124,077中所示和所述的，可以在任何裸片中的选定的焊盘或者堆叠中的后续裸片上的选定的对应焊盘的上方形成开口，从而使得剩余的焊盘被介电涂层覆盖并且这些焊盘不适用于电连接。并且，例如描述了在各阶段形成涂层，而每个阶段在每个叠层的构建之后。在某些涵盖的实施例中，在形成两个(或更多)层之后的单个阶段中施加涂层。在上叠层位于下叠层上方以便下叠层中的互连裸片焊盘易于移除(例如通过激光烧蚀)时，这可以是特别期望的。
此外，例如，在所示的示例中，描述了在两个分配操作中执行柱的形成以及连接抬升的(上层)裸片或抬升的(上层)裸片堆叠至柱的迹线的形成。在某些实施例中，可以通过对分配和分配工具的合适的控制来在连续操作中形成每个柱以及相应的迹线。

Claims (53)

1.一种半导体组件，包括安装在基座上方并且在裸片堆叠中抬升在所述基座之上的抬升裸片，其中至少一个裸片的至少部分设置在所述抬升裸片与所述基座之间，所述抬升裸片在其正面处具有互连焊盘，所述基座在其安装面处的键合焊盘上具有圆锥形的第一导电材料的柱，其中，所抬升的裸片通过第二导电材料的迹线电连接至所述基座，所述迹线被形成为与所述抬升裸片上的所述互连焊盘和所述柱接触，其中所述抬升裸片的侧壁被介电涂层电绝缘，所述迹线接触所述介电涂层，并且跨越在所述抬升裸片的侧壁与所述柱之间的缝隙。
2.根据权利要求1所述的组件，其中所述柱由沉积在所述键合焊盘上的第一可固化导电材料形成，并且所述迹线由在至少部分地固化所述柱的所述第一导电材料之后形成为与所述柱接触的第二导电材料形成。
3.根据权利要求1所述的组件，所述抬升的裸片在其所述正面处具有多个互连焊盘，并且所述基座在其安装面处的多个键合焊盘的每一个上具有第一导电材料的柱，其中，所述抬升的裸片通过第二导电材料的迹线电连接至所述基座，所述迹线使所述多个互连焊盘的至少两个中的每个与至少两个对应的键合焊盘中的每个上的柱接触。
4.根据权利要求1所述的组件，其中，所述第一导电材料和所述第二导电材料包括相同的材料。
5.根据权利要求1所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括可以以可流动形式沉积并且此后硬化或者允许硬化以形成导体的材料。
6.根据权利要求1所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括可固化材料。
7.根据权利要求1所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括在聚合物基体中以颗粒形式的导电材料。
8.根据权利要求1所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括金属填充的聚合物。
9.根据权利要求8所述的组件，其中，所述金属填充聚合物包括金属填充的环氧树脂。
10.根据权利要求8所述的组件，其中，所述金属填充的聚合物包括金属填充的热固性聚合物。
11.根据权利要求8所述的组件，其中，所述金属填充的聚合物包括金属填充的热塑性聚合物。
12.根据权利要求1所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括在载体中以颗粒形式的导电材料。
13.根据权利要求12所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括导电墨。
14.一种半导体组件，包括安装在基座上方的裸片堆叠中的多个裸片，至少第一裸片抬升在所述基座之上，其中至少一个第二裸片的至少部分设置在所述第一裸片与所述基座之间，所述第一裸片在其正面处具有互连焊盘，所述基座在安装面处的键合焊盘上具有第一导电材料的柱，其中，所述第一裸片通过第二导电材料的迹线连接至所述基座，所述迹线形成为与所述裸片上的所述互连焊盘接触并且与所述柱接触，所述第二导电材料跨越所述第一裸片的侧壁与所述柱之间的缝隙。
15.根据权利要求14所述的组件，其中，所述第一裸片的所述侧壁是所述裸片堆叠中最接近所述柱的任何裸片的侧壁。
16.根据权利要求15所述的组件，其中，所述第一裸片的所述侧壁被介电涂层电绝缘并且所述迹线接触所述介电涂层。
17.根据权利要求15所述的组件，其中，所述柱具有圆锥形和尖端，使得所述迹线跨越所述第一裸片的所述侧壁与所述柱的所述尖端之间的所述缝隙。
18.根据权利要求14所述的组件，其中，所述第一导电材料和所述第二导电材料包括相同的材料。
19.根据权利要求14所述的组件，其中，至少第二裸片通过第三导电材料的迹线电连接至所述第一裸片，所述第三导电材料的迹线使所述第一裸片上的互连焊盘与所述第二裸片上的互连焊盘接触。
20.根据权利要求19所述的组件，其中，所述第三导电材料和所述第二导电材料包括相同的材料。
21.根据权利要求14所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括可以以可流动形式沉积并且此后硬化或者允许硬化以形成导体的材料。
22.根据权利要求14所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括可固化材料。
23.根据权利要求14所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括在聚合物基体中以颗粒形式的导电材料。
24.根据权利要求14所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括金属填充的聚合物。
25.根据权利要求24所述的组件，其中，所述金属填充的聚合物包括金属填充的环氧树脂。
26.根据权利要求24所述的组件，其中，所述金属填充的聚合物包括金属填充的热固性聚合物。
27.根据权利要求24所述的组件，其中，所述金属填充的聚合物包括金属填充的热塑性聚合物。
28.根据权利要求14所述的组件，其中，所述第一导电材料和所述第二导电材料的至少一个包括在载体中以颗粒形式的导电材料。
29.根据权利要求28所述的组件，其中，所述导电材料包括导电墨。
30.一种半导体组件，包括安装在基座上方并且抬升在所述基座之上的上层裸片堆叠中的多个裸片，其中至少一个裸片的至少部分设置在所述基座与所述上层裸片堆叠的第一裸片之间，所述上层裸片堆叠中的所述第一裸片在其正面处具有互连焊盘，所述基座在其安装面处的键合焊盘上具有第一导电材料的柱，其中，所述上层裸片堆叠中的所述第一裸片通过第二导电材料的迹线电连接至所述基座，所述迹线被形成为与所述上层堆叠中的所述第一裸片上的所述互连焊盘接触并且与所述柱接触，所述第一裸片具有比所述组件的任何其它裸片的任何侧壁更接近所述柱的侧壁，其中所述迹线跨越所述第一裸片的所述侧壁与所述柱之间的缝隙。
31.根据权利要求30所述的半导体组件，其中，所述第一裸片的所述侧壁被介电涂层电绝缘并且所述迹线接触所述介电涂层。
32.根据权利要求30所述的半导体组件，进一步包括，位于所述基座和所述上层裸片堆叠之间的下层裸片。
33.根据权利要求30所述的半导体组件，进一步包括，位于所述基座和所述上层裸片堆叠之间的下层裸片堆叠。
34.根据权利要求30所述的半导体组件，进一步包括，位于所述基座和所述上层裸片堆叠之间的半导体封装体。
35.根据权利要求33所述的半导体组件，其中，所述下层裸片堆叠包括层叠的偏移堆叠裸片组件，并且其中下层裸片堆叠中的裸片是裸片到裸片地电互连的，以及通过导电材料的迹线将下层裸片堆叠电连接至基座，所述迹线与所述下层裸片堆叠的所述裸片上的互连焊盘以及所述基座上的一组键合焊盘接触。
36.根据权利要求30所述的半导体组件，其中，所述上层裸片堆叠包括层叠的偏移堆叠裸片组件，其中所述上层裸片堆叠中的所述裸片的互连边缘面向第一方向，并且互连裸片焊盘与所述柱对准。
37.根据权利要求30所述的半导体组件，其中，所述第一导电材料和所述第二导电材料中的至少一个包括在聚合物基体中以颗粒形式的导电材料。
38.根据权利要求30所述的半导体组件，其中，在所述上层堆叠中的所述裸片中的至少第二裸片通过将所述第一裸片上的互连焊盘与所述第二裸片上的互连焊盘进行接触的第三导电材料的迹线被电连接到所述第一裸片。
39.一种裸片堆叠组件，包括曲折配置的第一层叠的偏移裸片堆叠和第二层叠的偏移裸片堆叠，具有第一组键合焊盘和第二组键合焊盘的基座，以及向上突出并且与所述第二组键合焊盘电连接的多个柱，每个柱具有圆锥形和尖端，其中
在所述第一层叠的偏移裸片堆叠中的裸片通过将所述第一层叠的偏移裸片堆叠的裸片上的互连焊盘进行接触的导电材料的第一迹线被裸片到裸片地电互连，并且导电材料的所述第一迹线将所述第一层叠的偏移裸片堆叠中的所述裸片与所述第一组键合焊盘电连接；
在所述第二层叠的偏移裸片堆叠中的裸片通过将所述第二层叠的偏移裸片堆叠的裸片上的互连焊盘进行接触的导电材料的第二迹线被裸片到裸片地电互连，并且导电材料的所述第二迹线将所述第二层叠的偏移裸片堆叠中的所述裸片与所述柱电连接并且跨越在所述第二层叠的偏移裸片堆叠中的第一裸片的侧壁与所述柱的所述尖端之间的缝隙，其中所述第一裸片的所述侧壁被介电涂层电绝缘，并且所述第二迹线接触所述介电涂层。
40.根据权利要求39所述的裸片堆叠组件，其中，所述第一层叠的偏移裸片堆叠中的所述裸片的互连边缘面向第一方向，并且所述第二层叠的偏移裸片堆叠中的所述裸片的互连边缘面向不同于所述第一方向的第二方向。
41.根据权利要求40所述的裸片堆叠组件，其中，所述第一方向与所述第二方向相反。
42.根据权利要求39所述的裸片堆叠组件，其中，所述第一方向与所述第二方向正交。
43.根据权利要求39所述的裸片堆叠组件，其中，所述导电材料包括在聚合物基体中以颗粒形式的导电材料。
44.一种用于将安装在基座上方并且抬升到所述基座之上的裸片电连接至所述基座中的电路的方法，其中至少一个第一裸片的至少部分设置在所述抬升裸片与所述基座之间，所述方法包括：
在所述基座的安装面处的一组键合焊盘上形成导电材料的多个柱，每个柱具有尖端；以及
在形成所述多个柱之后，形成导电材料的迹线，每个所述迹线与所抬升的裸片上的互连裸片焊盘接触并且与所述多个柱中的柱的尖端接触，每个迹线跨越所述抬升裸片的侧壁与所接触的柱的所述尖端之间的缝隙。
45.根据权利要求44所述的方法，其中，形成所述柱的步骤包括，在所述键合焊盘上沉积可固化的导电柱材料并且使所沉积的柱材料固化，并且形成所述迹线包括将可固化的导电极限材料沉积为与所述多个柱的固化的沉积的柱材料接触。
46.根据权利要求44所述的方法，其中，形成所述迹线的步骤包括，沉积与所述柱接触的可固化导电迹线材料并且使所沉积的迹线材料固化。
47.一种用于将安装在基座上方并且抬升到所述基座之上的裸片堆叠中的抬升裸片电连接至所述基座中的电路的方法，其中至少一个第一裸片的至少部分设置在所述抬升裸片与所述基座之间，所述方法包括：
在所述基座的安装面处的一组键合焊盘上形成导电材料的多个柱，每个柱具有从所述抬升裸片的侧壁以缝隙间隔开的尖端，其中所述抬升裸片的所述侧壁是所述裸片堆叠中最接近所述柱的所述尖端的任何裸片的侧壁；以及
在形成所述多个柱之后，通过形成导电材料的迹线电互连所述抬升裸片与所属多个柱，每个所述迹线与所述抬升裸片上的互连裸片焊盘接触并且与所属多个柱中的柱接触，所述迹线跨越所述侧壁与所述多个柱之间的缝隙。
48.一种用于制造曲折配置的层叠的偏移堆叠裸片组件的方法，包括：
在基座上安装第一叠层，其被布置成使得所述第一叠层的互连边缘面向第一方向，并且使得所述第一叠层中的至少最下层裸片上的互连焊盘与所述基座上的第一组键合焊盘对准；
裸片到裸片地电互连所述第一叠层中的裸片，并且通过形成导电材料的第一叠层迹线将所述叠层电连接至所述基座，所述第一叠层迹线的每一个与所述裸片上的至少一个互连焊盘接触并且与所述第一组键合焊盘的一个接触；
在所述第一叠层上方堆叠或者安装第二叠层，其被布置成使得所述第二叠层的互连边缘面向第二方向；
在所述基座上的第二组键合焊盘上形成导电材料的多个柱；以及
在形成所述多个柱之后，通过形成导电材料的第二叠层迹线电互连所述第二叠层与所述多个柱，每个第二叠层迹线与所述第二叠层中的至少一个裸片上的互连裸片焊盘接触并且与所述多个柱中的柱接触，所述第二叠层迹线跨越所述第二叠层中的裸片的侧壁与所述柱之间的缝隙。
49.根据权利要求48所述的方法，其中，形成所述第一叠层迹线的步骤包括，沉积与至少一个下叠层裸片上的裸片焊盘接触并且与第一组键合焊盘的一个接触的可固化导电迹线材料，以及使所沉积的迹线材料固化。
50.根据权利要求48所述的方法，其中，形成所述多个柱的每个柱的步骤包括，在键合焊盘上沉积可固化导电柱材料，并且使所沉积的柱材料固化。
51.根据权利要求48所述的方法，其中，形成所述第二叠层迹线的步骤包括，沉积与至少一个上叠层裸片上的裸片焊盘接触并且与所述多个柱中的柱接触的可固化导电迹线材料，以及使所沉积的迹线材料固化。
52.根据权利要求48所述的方法，进一步包括，在堆叠或者安装所述第一叠层之后并且在形成所述第一叠层迹线之前，使用保形介电涂层涂覆所述组件，以及至少在选定的裸片焊盘和将要与所述第一叠层迹线接触的键合焊盘中形成开口，其中所述第一叠层迹线被形成为与所述保形介电涂层接触。
53.根据权利要求48所述的方法，进一步包括，在堆叠或者安装所述第二叠层之后并且在形成所述柱之前，使用保形介电涂层涂覆所述组件，以及至少在选定的第二叠层裸片焊盘和将要与所述柱接触的键合焊盘中形成开口，其中所述第二叠层迹线被形成为与所述保形介电涂层接触。
CN201080035256.6A 2009-06-26 2010-06-23 曲折配置的堆叠裸片的电互连 Expired - Fee Related CN102473697B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US22098609P 2009-06-26 2009-06-26
US61/220,986 2009-06-26
PCT/US2010/039639 WO2010151578A2 (en) 2009-06-26 2010-06-23 Electrical interconnect for die stacked in zig-zag configuration
US12/821,454 US8680687B2 (en) 2009-06-26 2010-06-23 Electrical interconnect for die stacked in zig-zag configuration
US12/821,454 2010-06-23

Publications (2)

Publication Number Publication Date
CN102473697A CN102473697A (zh) 2012-05-23
CN102473697B true CN102473697B (zh) 2016-08-10

Family

ID=43379798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080035256.6A Expired - Fee Related CN102473697B (zh) 2009-06-26 2010-06-23 曲折配置的堆叠裸片的电互连

Country Status (6)

Country Link
US (1) US8680687B2 (zh)
JP (1) JP5963671B2 (zh)
KR (1) KR101715426B1 (zh)
CN (1) CN102473697B (zh)
TW (1) TWI570879B (zh)
WO (1) WO2010151578A2 (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
WO2009114670A2 (en) * 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US8829677B2 (en) 2010-10-14 2014-09-09 Invensas Corporation Semiconductor die having fine pitch electrical interconnects
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8765031B2 (en) 2009-08-13 2014-07-01 Align Technology, Inc. Method of forming a dental appliance
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
JP5512292B2 (ja) * 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9211166B2 (en) 2010-04-30 2015-12-15 Align Technology, Inc. Individualized orthodontic treatment index
US9241774B2 (en) 2010-04-30 2016-01-26 Align Technology, Inc. Patterned dental positioning appliance
US8587088B2 (en) 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
US9403238B2 (en) 2011-09-21 2016-08-02 Align Technology, Inc. Laser cutting
US9196588B2 (en) * 2011-11-04 2015-11-24 Invensas Corporation EMI shield
US9375300B2 (en) 2012-02-02 2016-06-28 Align Technology, Inc. Identifying forces on a tooth
US9220580B2 (en) 2012-03-01 2015-12-29 Align Technology, Inc. Determining a dental treatment difficulty
US20130234330A1 (en) * 2012-03-08 2013-09-12 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
US9414897B2 (en) 2012-05-22 2016-08-16 Align Technology, Inc. Adjustment of tooth position in a virtual dental model
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
CN104769714B (zh) 2013-02-26 2018-10-26 晟碟信息科技（上海）有限公司 包括交替形成台阶的半导体裸芯堆叠的半导体器件
KR20140109134A (ko) * 2013-03-05 2014-09-15 삼성전자주식회사 멀티-채널을 갖는 반도체 패키지 및 관련된 전자 장치
CN103474421B (zh) 2013-08-30 2016-10-12 晟碟信息科技（上海）有限公司 高产量半导体装置
US10449016B2 (en) 2014-09-19 2019-10-22 Align Technology, Inc. Arch adjustment appliance
US9610141B2 (en) 2014-09-19 2017-04-04 Align Technology, Inc. Arch expanding appliance
US9744001B2 (en) 2014-11-13 2017-08-29 Align Technology, Inc. Dental appliance with cavity for an unerupted or erupting tooth
US10504386B2 (en) 2015-01-27 2019-12-10 Align Technology, Inc. Training method and system for oral-cavity-imaging-and-modeling equipment
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US11931222B2 (en) 2015-11-12 2024-03-19 Align Technology, Inc. Dental attachment formation structures
US11554000B2 (en) 2015-11-12 2023-01-17 Align Technology, Inc. Dental attachment formation structure
US11103330B2 (en) 2015-12-09 2021-08-31 Align Technology, Inc. Dental attachment placement structure
US11596502B2 (en) 2015-12-09 2023-03-07 Align Technology, Inc. Dental attachment placement structure
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US10383705B2 (en) 2016-06-17 2019-08-20 Align Technology, Inc. Orthodontic appliance performance monitor
EP3471599A4 (en) 2016-06-17 2020-01-08 Align Technology, Inc. INTRAORAL DEVICES WITH SENSOR
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CA3030676A1 (en) 2016-07-27 2018-02-01 Align Technology, Inc. Intraoral scanner with dental diagnostics capabilities
WO2018085718A2 (en) 2016-11-04 2018-05-11 Align Technology, Inc. Methods and apparatuses for dental images
WO2018102809A1 (en) 2016-12-02 2018-06-07 Align Technology, Inc. Palatal expanders and methods of expanding a palate
CN113440273A (zh) 2016-12-02 2021-09-28 阿莱恩技术有限公司 一系列腭扩张器及其形成方法和形成设备
WO2018102770A1 (en) 2016-12-02 2018-06-07 Align Technology, Inc. Force control, stop mechanism, regulating structure of removable arch adjustment appliance
US11026831B2 (en) 2016-12-02 2021-06-08 Align Technology, Inc. Dental appliance features for speech enhancement
US10548700B2 (en) 2016-12-16 2020-02-04 Align Technology, Inc. Dental appliance etch template
US10779718B2 (en) 2017-02-13 2020-09-22 Align Technology, Inc. Cheek retractor and mobile device holder
US10147705B2 (en) * 2017-02-21 2018-12-04 Micron Technology, Inc. Stacked semiconductor die assemblies with die substrate extensions
US10613515B2 (en) 2017-03-31 2020-04-07 Align Technology, Inc. Orthodontic appliances including at least partially un-erupted teeth and method of forming them
CN108878398B (zh) * 2017-05-16 2020-07-21 晟碟半导体（上海）有限公司 包括导电凸块互连的半导体器件
KR20180130043A (ko) * 2017-05-25 2018-12-06 에스케이하이닉스 주식회사 칩 스택들을 가지는 반도체 패키지
US11045283B2 (en) 2017-06-09 2021-06-29 Align Technology, Inc. Palatal expander with skeletal anchorage devices
US10639134B2 (en) 2017-06-26 2020-05-05 Align Technology, Inc. Biosensor performance indicator for intraoral appliances
US10885521B2 (en) 2017-07-17 2021-01-05 Align Technology, Inc. Method and apparatuses for interactive ordering of dental aligners
CN111107806B (zh) 2017-07-21 2022-04-19 阿莱恩技术有限公司 颚轮廓锚固
CN115462921A (zh) 2017-07-27 2022-12-13 阿莱恩技术有限公司 牙齿着色、透明度和上釉
WO2019023631A1 (en) 2017-07-27 2019-01-31 Align Technology, Inc. SYSTEM AND METHODS FOR TREATING AN ORTHODONTIC ALIGNMENT USING OPTICAL COHERENCE TOMOGRAPHY
US11116605B2 (en) 2017-08-15 2021-09-14 Align Technology, Inc. Buccal corridor assessment and computation
US11123156B2 (en) 2017-08-17 2021-09-21 Align Technology, Inc. Dental appliance compliance monitoring
US10813720B2 (en) 2017-10-05 2020-10-27 Align Technology, Inc. Interproximal reduction templates
CN111565668B (zh) 2017-10-27 2022-06-07 阿莱恩技术有限公司 替代咬合调整结构
CN111295153B (zh) 2017-10-31 2023-06-16 阿莱恩技术有限公司 具有选择性牙合负荷和受控牙尖交错的牙科器具
CN115252177A (zh) 2017-11-01 2022-11-01 阿莱恩技术有限公司 自动治疗规划
US11534974B2 (en) 2017-11-17 2022-12-27 Align Technology, Inc. Customized fabrication of orthodontic retainers based on patient anatomy
EP3716885B1 (en) 2017-11-30 2023-08-30 Align Technology, Inc. Orthodontic intraoral appliances comprising sensors
US11432908B2 (en) 2017-12-15 2022-09-06 Align Technology, Inc. Closed loop adaptive orthodontic treatment methods and apparatuses
US10980613B2 (en) 2017-12-29 2021-04-20 Align Technology, Inc. Augmented reality enhancements for dental practitioners
US10813727B2 (en) 2018-01-26 2020-10-27 Align Technology, Inc. Diagnostic intraoral tracking
US11937991B2 (en) 2018-03-27 2024-03-26 Align Technology, Inc. Dental attachment placement structure
CA3096417A1 (en) 2018-04-11 2019-10-17 Align Technology, Inc. Releasable palatal expanders
US11024604B2 (en) * 2019-08-10 2021-06-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
KR20220067572A (ko) 2020-11-16 2022-05-25 삼성전자주식회사 메모리 패키지 및 이를 포함하는 저장 장치
US11942430B2 (en) * 2021-07-12 2024-03-26 Micron Technology, Inc. Stacked die modules for semiconductor device assemblies and methods of manufacturing stacked die modules

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326244B1 (en) * 1998-09-03 2001-12-04 Micron Technology, Inc. Method of making a cavity ball grid array apparatus
CN1638118A (zh) * 2004-01-08 2005-07-13 松下电器产业株式会社 半导体装置
CN1905148A (zh) * 2005-07-27 2007-01-31 精工爱普生株式会社 接合焊盘及其制造方法、电子设备及其制造方法

Family Cites Families (193)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53147968A (en) * 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
US4323914A (en) * 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
US4363076A (en) * 1980-12-29 1982-12-07 Honeywell Information Systems Inc. Integrated circuit package
US4500905A (en) * 1981-09-30 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Stacked semiconductor device with sloping sides
JPS6149432A (ja) * 1984-08-18 1986-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5311401A (en) * 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5331591A (en) * 1993-02-01 1994-07-19 At&T Bell Laboratories Electronic module including a programmable memory
FR2704690B1 (fr) 1993-04-27 1995-06-23 Thomson Csf Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5502333A (en) * 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
US5698895A (en) * 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6255726B1 (en) * 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US6228686B1 (en) * 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5616953A (en) * 1994-09-01 1997-04-01 Micron Technology, Inc. Lead frame surface finish enhancement
US5619476A (en) * 1994-10-21 1997-04-08 The Board Of Trustees Of The Leland Stanford Jr. Univ. Electrostatic ultrasonic transducer
US5466634A (en) * 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
EP0740340B1 (en) * 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
US5721151A (en) * 1995-06-07 1998-02-24 Lsi Logic Corporation Method of fabricating a gate array integrated circuit including interconnectable macro-arrays
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5538758A (en) * 1995-10-27 1996-07-23 Specialty Coating Systems, Inc. Method and apparatus for the deposition of parylene AF4 onto semiconductor wafers
JP3527350B2 (ja) * 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
US6784023B2 (en) 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
JP3685585B2 (ja) * 1996-08-20 2005-08-17 三星電子株式会社 半導体のパッケージ構造
US6034438A (en) * 1996-10-18 2000-03-07 The Regents Of The University Of California L-connect routing of die surface pads to the die edge for stacking in a 3D array
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
CN1171298C (zh) * 1996-11-21 2004-10-13 株式会社日立制作所 半导体器件
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
US5879965A (en) * 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US6271598B1 (en) 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
JP2001516148A (ja) 1997-08-21 2001-09-25 キュービック・メモリー・インコーポレーテッド 誘電性絶縁を備えるシリコンセグメントを垂直に相互接続する方法
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6138349A (en) 1997-12-18 2000-10-31 Vlt Corporation Protective coating for an electronic device
US6315856B1 (en) * 1998-03-19 2001-11-13 Kabushiki Kaisha Toshiba Method of mounting electronic component
DE19833713C1 (de) * 1998-07-27 2000-05-04 Siemens Ag Verfahren zur Herstellung eines Verbundkörpers aus wenigstens zwei integrierten Schaltungen
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US6303977B1 (en) * 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
US6297657B1 (en) * 1999-01-11 2001-10-02 Wentworth Laboratories, Inc. Temperature compensated vertical pin probing device
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
JP2001183415A (ja) 1999-12-28 2001-07-06 Molex Inc ベアチップ用ｉｃソケット
JP3879351B2 (ja) 2000-01-27 2007-02-14 セイコーエプソン株式会社 半導体チップの製造方法
DE10004941A1 (de) * 2000-02-06 2001-08-09 Reimer Offen Temperierter Probennehmer für Flüssigkeiten
JP2001223323A (ja) 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
WO2001064344A2 (en) 2000-03-02 2001-09-07 Microchips, Inc. Microfabricated devices for the storage and selective exposure of chemicals and devices
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6956283B1 (en) 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6525413B1 (en) 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
JP4361670B2 (ja) * 2000-08-02 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
US6593648B2 (en) * 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment
JP3405456B2 (ja) 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6580165B1 (en) * 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
DE10103186B4 (de) * 2001-01-24 2007-01-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
JP2002305286A (ja) * 2001-02-01 2002-10-18 Mitsubishi Electric Corp 半導体モジュールおよび電子部品
US6910268B2 (en) 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
WO2002096389A1 (en) * 2001-05-30 2002-12-05 Microchips, Inc. Conformal coated microchip reservoir devices
US6900528B2 (en) 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US20030006493A1 (en) 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたｃｏｃデバイス、並びに、これらの製造方法
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US20030038353A1 (en) * 2001-08-23 2003-02-27 Derderian James M. Assemblies including stacked semiconductor devices separated by discrete conductive elements therebetween, packages including the assemblies, and methods
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US7518223B2 (en) 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US6569709B2 (en) 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP2003142518A (ja) 2001-11-02 2003-05-16 Nec Electronics Corp 半導体製造装置、半導体製造方法、半導体装置及び電子装置
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6627509B2 (en) * 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
JP2003163324A (ja) 2001-11-27 2003-06-06 Nec Corp ユニット半導体装置及びその製造方法並びに３次元積層型半導体装置
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6607941B2 (en) * 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
US6802446B2 (en) * 2002-02-01 2004-10-12 Delphi Technologies, Inc. Conductive adhesive material with metallurgically-bonded conductive particles
KR100486832B1 (ko) 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
USD475981S1 (en) * 2002-03-29 2003-06-17 Mitsubishi Denki Kabushiki Kaisha Integrated circuits substrate
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US6756252B2 (en) * 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP4081666B2 (ja) 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6656827B1 (en) * 2002-10-17 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical performance enhanced wafer level chip scale package with ground
US6667543B1 (en) * 2002-10-29 2003-12-23 Motorola, Inc. Optical sensor package
US7268005B2 (en) 2002-10-30 2007-09-11 Finisar Corporation Apparatus and method for stacking laser bars for uniform facet coating
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004153130A (ja) 2002-10-31 2004-05-27 Olympus Corp 半導体装置及びその製造方法
JP2004158536A (ja) 2002-11-05 2004-06-03 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP4381675B2 (ja) 2002-11-21 2009-12-09 富士通株式会社 半導体装置及びその製造方法、該半導体装置に係る測定用治具
US6881610B2 (en) * 2003-01-02 2005-04-19 Intel Corporation Method and apparatus for preparing a plurality of dice in wafers
JP2004214548A (ja) 2003-01-08 2004-07-29 Mitsubishi Electric Corp 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
WO2004070809A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
KR100499289B1 (ko) 2003-02-07 2005-07-04 삼성전자주식회사 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
JP2004281538A (ja) 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
JP3772984B2 (ja) 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
TWI231023B (en) * 2003-05-27 2005-04-11 Ind Tech Res Inst Electronic packaging with three-dimensional stack and assembling method thereof
CN100468719C (zh) 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
JP3718205B2 (ja) 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
KR20050009036A (ko) 2003-07-15 2005-01-24 삼성전자주식회사 적층 패키지 및 그 제조 방법
US20050067694A1 (en) 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
SG120123A1 (en) 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US7064010B2 (en) 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US7064069B2 (en) 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JP4198072B2 (ja) 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
DE102004008135A1 (de) 2004-02-18 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP3811160B2 (ja) 2004-03-09 2006-08-16 株式会社東芝 半導体装置
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
KR100890073B1 (ko) 2004-03-23 2009-03-24 텍사스 인스트루먼츠 인코포레이티드 수직으로 적층된 반도체 장치 및 그 제조 방법
US7245021B2 (en) 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US20050251031A1 (en) 2004-05-06 2005-11-10 Scimed Life Systems, Inc. Apparatus and construction for intravascular device
US7239020B2 (en) 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
TWI236110B (en) 2004-06-25 2005-07-11 Advanced Semiconductor Eng Flip chip on leadframe package and method for manufacturing the same
JP2006019493A (ja) 2004-07-01 2006-01-19 Disco Abrasive Syst Ltd ウェーハの分割方法
DE102004039906A1 (de) 2004-08-18 2005-08-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
JP4424351B2 (ja) 2004-09-08 2010-03-03 パナソニック株式会社 立体的電子回路装置の製造方法
TWI288448B (en) 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
US7566634B2 (en) 2004-09-24 2009-07-28 Interuniversitair Microelektronica Centrum (Imec) Method for chip singulation
US8324725B2 (en) 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
DE102004052921A1 (de) 2004-10-29 2006-05-11 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
JP2006140294A (ja) 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
KR100626618B1 (ko) 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
US20060138626A1 (en) 2004-12-29 2006-06-29 Tessera, Inc. Microelectronic packages using a ceramic substrate having a window and a conductive surface region
US7326592B2 (en) 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7208345B2 (en) 2005-05-11 2007-04-24 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
US20060267173A1 (en) 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7351657B2 (en) 2005-06-10 2008-04-01 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance
JP2006351793A (ja) 2005-06-15 2006-12-28 Fujitsu Ltd 半導体装置
US7196262B2 (en) 2005-06-20 2007-03-27 Solyndra, Inc. Bifacial elongated solar cell devices
KR100629498B1 (ko) 2005-07-15 2006-09-28 삼성전자주식회사 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법
US7452743B2 (en) 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
JP2007073803A (ja) * 2005-09-08 2007-03-22 Toshiba Corp 半導体装置及びその製造方法
JP2007134486A (ja) 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
US7981726B2 (en) 2005-12-12 2011-07-19 Intel Corporation Copper plating connection for multi-die stack in substrate package
US7408243B2 (en) 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
US20070158807A1 (en) * 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
US20070158799A1 (en) 2005-12-29 2007-07-12 Chin-Tien Chiu Interconnected IC packages with vertical SMT pads
TWI284971B (en) 2006-01-26 2007-08-01 Siliconware Precision Industries Co Ltd Multichip stack structure
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US8710675B2 (en) 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
US7429521B2 (en) 2006-03-30 2008-09-30 Intel Corporation Capillary underfill of stacked wafers
US7732912B2 (en) 2006-08-11 2010-06-08 Tessera, Inc. Semiconductor chip packages and assemblies with chip carrier units
US7888185B2 (en) 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
JP2008071953A (ja) 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
KR100813624B1 (ko) 2006-10-25 2008-03-17 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8154881B2 (en) 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US20080173792A1 (en) 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
WO2008094749A1 (en) 2007-01-29 2008-08-07 Digital Angel Corporation Micron-scale implatable transponder
US20080203566A1 (en) 2007-02-27 2008-08-28 Chao-Yuan Su Stress buffer layer for packaging process
US7638869B2 (en) 2007-03-28 2009-12-29 Qimonda Ag Semiconductor device
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
KR100914977B1 (ko) 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
JP5049684B2 (ja) * 2007-07-20 2012-10-17 新光電気工業株式会社 積層型半導体装置及びその製造方法
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US7906853B2 (en) * 2007-09-06 2011-03-15 Micron Technology, Inc. Package structure for multiple die stack
US20090068790A1 (en) * 2007-09-07 2009-03-12 Vertical Circuits, Inc. Electrical Interconnect Formed by Pulsed Dispense
WO2009052150A1 (en) 2007-10-18 2009-04-23 Vertical Circuits, Inc. Chip scale stacked die package
WO2009114670A2 (en) 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
EP2308087B1 (en) 2008-06-16 2020-08-12 Tessera, Inc. Stacking of wafer-level chip scale packages having edge contacts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326244B1 (en) * 1998-09-03 2001-12-04 Micron Technology, Inc. Method of making a cavity ball grid array apparatus
CN1638118A (zh) * 2004-01-08 2005-07-13 松下电器产业株式会社 半导体装置
CN1905148A (zh) * 2005-07-27 2007-01-31 精工爱普生株式会社 接合焊盘及其制造方法、电子设备及其制造方法

Also Published As

Publication number Publication date
CN102473697A (zh) 2012-05-23
KR101715426B1 (ko) 2017-03-10
JP2012531750A (ja) 2012-12-10
US20100327461A1 (en) 2010-12-30
KR20120055541A (ko) 2012-05-31
WO2010151578A3 (en) 2011-03-31
TWI570879B (zh) 2017-02-11
US8680687B2 (en) 2014-03-25
JP5963671B2 (ja) 2016-08-03
TW201119007A (en) 2011-06-01
WO2010151578A2 (en) 2010-12-29

Similar Documents

Publication Publication Date Title
CN102473697B (zh) 曲折配置的堆叠裸片的电互连
CN105304509B (zh) 半导体封装和封装半导体装置的方法
US8178978B2 (en) Support mounted electrically interconnected die assembly
CN102959700B (zh) 用于堆叠的芯片组件的芯片焊盘和z-互连之间的电接触点
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
US20140264945A1 (en) Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
CN102770957A (zh) 模穿孔聚合物块封装
CN102246298A (zh) 通过电传导材料的喷雾施加形成的半导体裸片互连
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
US9036363B2 (en) Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
US20080169574A1 (en) Direct Die Attachment
CN106898557B (zh) 集成有供电传输系统的封装件的封装方法
CN114567975A (zh) 嵌埋器件封装基板及其制作方法
CN104051284B (zh) 电子封装结构以及其制造方法
CN113436979A (zh) 半导体封装方法
CN106847710B (zh) 集成有供电传输系统的封装件的封装方法
US9287205B2 (en) Fan-out high-density packaging methods and structures
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
CN113299564A (zh) 一种板级扇出柔性封装基板的封装结构及其制备方法
CN111883439A (zh) 一种芯片封装方法
CN106601626A (zh) 先封后蚀电镀铜柱导通三维系统级线路板的工艺方法
CN103811475A (zh) 具有背对背内嵌半导体元件及内建定位件的半导体组体板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: EVAN SASS CORPORATION

Free format text: FORMER OWNER: VERTICAL CIRCUITS CO., LTD.

Effective date: 20130123

Owner name: VERTICAL CIRCUITS CO., LTD.

Free format text: FORMER OWNER: VERTICAL CIRCUITS INC

Effective date: 20130123

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130123

Address after: California, USA

Applicant after: INVENSAS Corp.

Address before: California, USA

Applicant before: Vertical circuit Co.,Ltd.

Effective date of registration: 20130123

Address after: California, USA

Applicant after: Vertical circuit Co.,Ltd.

Address before: California, USA

Applicant before: VERTICAL CIRCUITS, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160810

Termination date: 20200623