JP2007073803A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007073803A
JP2007073803A JP2005260363A JP2005260363A JP2007073803A JP 2007073803 A JP2007073803 A JP 2007073803A JP 2005260363 A JP2005260363 A JP 2005260363A JP 2005260363 A JP2005260363 A JP 2005260363A JP 2007073803 A JP2007073803 A JP 2007073803A
Authority
JP
Japan
Prior art keywords
layer
stud bump
chip
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005260363A
Other languages
English (en)
Inventor
Junya Sagara
潤也 相良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005260363A priority Critical patent/JP2007073803A/ja
Publication of JP2007073803A publication Critical patent/JP2007073803A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48483—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 チップ高容量化に伴うチップサイズ拡大に対し、パッケージサイズ不変での対応が可能となりパッケージサイズに対するチップ占有面積の拡大が可能となる半導体装置を提供する。
【解決手段】 同一半導体チップ積層パッケージを有する半導体装置において、各層半導体チップ１と配線基板１０間の電気的接続を積層スタッドバンプ４とワイヤボンディング６とを組み合わせることによって最短ループ長での接続を行う。この接続により配線基板のボンディング部の面積が減少し、高容量化に伴うチップサイズ拡大に対し、ワイヤボンディング時の寸法制約が低減されるのでパッケージサイズ不変の状態でチップ面積を大きくすることができる。
【選択図】 図１

Description

本発明は、チップサイズ及び種類が同じである半導体チップを用いる同一チップ積層パッケージを有する半導体装置及びその製造方法に関するものである。
近年、メモリ容量の拡大要求に伴ってチップサイズも拡大する傾向が見られるが、パッケージサイズに制約があることによりワイヤボンディングエリアも縮小されるようになり、技術的難易度が上昇する傾向にある。チップ積層パッケージを有する半導体装置は、はんだボールなどの外部接続端子を備えた配線基板に半導体チップを複数積層し、半導体チップと配線基板との電気的な接続は、ボンディングワイヤで行い、樹脂封止体により半導体チップ及びボンディングワイヤを封止するチップ積層パッケージを備えている。
このようなチップ積層パッケージを有する半導体装置において従来技術ではワイヤボンディング時のネックダメージ回避の為にワイヤ長を自由に長くすることは出来ず、また、基板接続ピッチ制約などワイヤボンディングプロセス面での諸制約があり、最悪の場合では従来のパッケージサイズに収まらずパッケージサイズ拡大と顧客要求（小型薄型化）に相反する結果となり、市場競争力を失う可能性がある。従来技術として特許文献１に複数のチップを積層してパッケージングする半導体装置が開示されている。
特開２００１−２５７３０８号公報
本発明は、チップ高容量化に伴うチップサイズ拡大に対し、パッケージサイズ不変での対応が可能となりパッケージサイズに対するチップ占有面積の拡大が可能となるチップ積層パッケージを有する半導体装置を提供する。
本発明の半導体装置の一態様は、配線基板上に積層され、各層と前記配線基板との電気的接続をボンディングワイヤにより行われる同じサイズで同じ種類の複数の半導体チップを備えた半導体装置において、サイズ及び種類が同じ積層された複数の半導体チップと、前記複数の半導体チップが積層されて搭載された配線基板と、前記配線基板上の接続電極上に形成された少なくとも２つのスタッドバンプが垂直に積み重ねられて構成された複数の積層スタッドバンプと、一端が前記積層スタッドバンプの上あるいは前記積層スタッドバンプを構成する所定のバンプ間に接続され、他端が前記半導体チップの接続電極あるいはこの接続電極上に形成されたスタッドバンプに接続されたボンディングワイヤと、前記半導体チップ、前記積層スタッドバンプ及び前記ボンディングワイヤを封止し、前記配線基板上に形成された樹脂封止体とを備えていることを特徴としている。
また、本発明の半導体装置の製造方法の一態様は、配線基板のボンディング部に複数の第１層のスタッドバンプを形成し、裏面に絶縁性接着層が形成された第１層の半導体チップを前記配線基板のチップ搭載部に搭載して前記絶縁性接着層により接合し、前記第１層のスタッドバンプと前記第１層の半導体チップの接続電極又はこの接続電極上のスタッドバンプとを複数の第１のボンディングワイヤでそれぞれ接続する工程と、前記第１層の半導体チップ上に前記第１層の半導体チップよりサイズの小さい第１層のスペーサを接合後、前記第１層のスタッドバンプ上に第２層のスタッドバンプを形成し、裏面に絶縁性接着層が形成された第２の半導体チップを前記第１層のスペーサ上に接合し、前記第２層のスタッドバンプと前記第２層の半導体チップの接続電極又はこの接続電極上のスタッドバンプとを第２のボンディングワイヤで接続する工程と、前記工程以降、次の工程を行わないか、或いは前記工程を繰り返して第３層のスタッドバンプ若しくはこのスタッドバンプを含むそれ以上の層のスタッドバンプを積層して積層スタッドバンプを複数形成し、第３層の半導体チップ若しくはこの半導体チップを含むそれ以上の層の半導体チップを層間にスペーサを介して積層し、第３のボンディングワイヤ若しくはこのボンディングワイヤを含むそれ以上のボンディングワイヤをそれぞれ対応する前記積層スタッドバンプ中の所定のスタッドバンプと積層された所定の半導体チップの接続電極又はこの接続電極上のスタッドバンプとを接続する工程と、前記半導体チップ、前記積層スタッドバンプ及び前記ボンディングワイヤとを封止する樹脂封止体を前記配線基板上に形成する工程を具備し、前記半導体チップと前記配線基板との間は、前記積層スタッドバンプと前記ボンディングワイヤとにより最短ループ長で接続されていることを特徴としている。
本発明は、以上の構成により、チップ高容量化に伴うチップサイズ拡大に対し、ワイヤボンディング時の寸法制約が低減されるので、パッケージサイズ不変での対応が可能となりパッケージサイズに対するチップ占有面積の拡大が可能となる。
本発明は、同一半導体チップ積層パッケージを有する半導体装置において、各層半導体チップと配線基板間の電気的接続をスタッドバンプボンディングとワイヤボンディングとを組み合わせることによって最短ループ長での接続を可能とすることを特徴としている。
以下、実施例を参照しながら発明の実施の形態を説明する。
図１乃至図３を参照して実施例１を説明する。
図１は、この実施例に係る半導体装置の概略的な部分断面図、図２は、この実施例に係る半導体装置の平面図、図３は、この実施例で用いるボンディング方法を説明するボンディングワイヤの概略的な断面図である。図１は、図２のＡ−Ａ′線に沿う部分の断面図である。
図１に示すように、配線基板１０上に、半導体素子が形成された半導体チップ（アクティブチップ）１（１ａ、１ｂ、１ｃ、１ｄ）を、その間にダミーシリコンチップなどのスペーサ２を介在させて、積層する。各半導体チップ１及びスペーサ２の間はペースト樹脂やダイアタッチフィルムなどの絶縁性接着剤３により接合されている。接着剤３は、予めシリコンウェーハなどの裏面に接着剤層を塗布しておき、半導体チップに個片化したときに、裏面に接着剤層が形成されているように構成されているものを用いても良い。スペーサ２の裏面にも予め接着剤を塗布しておくようにする事が出来る。半導体チップ１間に半導体チップよりサイズの小さいスペーサ２を介在することにより、隣接する１対の半導体チップ１の周辺部に空間部が形成され、これがボンディングワイヤ６のボンディング部として確保される。配線基板１０にはその裏面に、主面上の配線と基板内部の接続配線を介して電気的に接続されたはんだボールなどの外部接続端子を取付ける事もできる。配線基板１０主面には配線（図示しない）及び配線に繋がる接続電極（パッド）９が形成されている。配線基板１０に積層される半導体チップ１主面にはチップ内部に形成された半導体素子と電気的に接続される複数の接続電極（パッド）８が形成されている。
図２は、半導体装置を上方から見た平面図であり、配線基板１０上には第４層の半導体チップ１ｄが表示される。この図では配線基板１０の接続電極９上に積層スタッドバンプ４が形成され、積層スタッドバンプ４と半導体チップ１ｄの接続電極８は、ボンディングワイヤ６により接続されている。同様に、積層スタッドバンプ４と半導体チップ１ａ、１ｂ、１ｃの接続電極８とは、ボンディングワイヤ６により接続されている。積層された半導体チップ１及びスペーサ２、積層スタッドバンプ及びボンディングワイヤ６は、エポキシ樹脂などの樹脂封止体７により封止されている。
次に、この半導体装置の製造方法を説明する。
図３は、ボンディングワイヤの概略的な断面図であり、配線基板１０の接続電極９が形成されたボンディング部に第１層のスタッドバンプあるいはチップ高さに応じて第２層以上のスタッドバンプ５を形成する。また、裏面に絶縁性接着層３が形成された第１層の半導体チップ１ａを前記配線基板１０のチップ搭載部に搭載し、これを絶縁性接着層３により接合する。第１層のスタッドバンプ５と第１層の半導体チップ１ａの接続電極（図示せず）とを第１のボンディングワイヤ６でそれぞれ接続する。
第１層の半導体チップ１ａ上に第１層の半導体チップ１ａよりサイズの小さい第１層のスペーサ２を接合後、あるいは第１層のスペーサを接合する前に、第１層のスタッドバンプ５上に１層以上のスタッドバンプ５を形成し、裏面に絶縁性接着層３が形成された第２の半導体チップ１ｂを第１層のスペーサ２上に接合し、積層された前記１層以上のスタッドバンプ５の最上層と第２層の半導体チップ１ｂの接続電極（図示せず）とを第２のボンディングワイヤ６で接続する。
次に、積層された前記１層以上のスタッドバンプ５に１層以上のスタッドバンプを積層して積層スタッドバンプ４を形成する。一方、第３層の半導体チップ１ｃ及び第４層の半導体チップ１ｄをスペーサ２を介して積層する。第３のボンディングワイヤ６及び第４のボンディングワイヤ６をそれぞれ対応する積層スタッドバンプ４中の所定のスタッドバンプ５と積層された第３及び第４の半導体チップ１ｃ、１ｄの接続電極８とをそれぞれ前述の方法を用いてボンディングする。次に、半導体チップ１（１ａ〜１ｄ）、積層スタッドバンプ４及びボンディングワイヤ６とを配線基板１０上に形成された樹脂封止体７により封止する。半導体チップ１と配線基板１０との間は、積層スタッドバンプ４とボンディングワイヤ６とにより最短ループ長で接続されている。また、積層スタッドバンプ４の所定のスタッドバンプ５とボンディングワイヤ６との接続部は、積み上げ時のズレを考慮して垂直になるように各接続部で補正されるようにすることもできる。
この実施例では、このように、積層半導体チップ数に応じてスペーサ＋半導体チップ積層〜配線基板側ボンディング部のスタッドバンプ積層〜スタッドバンプと半導体チップ側接続電極とのボンディングを繰り返して半導体装置を完成させる。なお、配線基板側ボンディング部のスタッドバンプ積層数（バンプ高さ）は、積層半導体チップ厚みに依存し、ボンディングワイヤは、最短距離で配線される。
次に、配線基板のボンディング部と半導体チップのボンディング部とのボンディングワイヤを用いたボンディング方法を説明する。
第１の方法は、配線基板１０上に積層された半導体チップ１のボンディング部（接続電極）からワイヤボンディングを始め、配線基板１０のボンディング部に形成された積層スタッドバンプ４の最上層にボンディングワイヤ６を接合する。ワイヤボンディングを始める際に、接合部にバンプが形成され、それに続いてワイヤが延びるが、バンプとワイヤとの間には堅く脆い再結晶領域が形成される。この再結晶領域は堅いので、この部分は上に延びている（図３（ａ））。第２の方法は、第１の方法と同じであるが、再結晶領域が圧縮されている。したがって、低い姿勢でワイヤボンディングを行うことができるので、半導体チップ間にスペーサにより形成されるボンディングの空間を狭くする事ができる（図３（ｂ））。第３の方法は、配線基板１０のボンディング部に形成された積層スタッドバンプ４の最上層からワイヤボンディングを始め、配線基板１０上に積層された半導体チップ１のボンディング部（接続電極）にボンディングワイヤ６を接合する（図３（ｃ））。第４の方法は、半導体チップ１の接続電極上にスタッドバンプを設けてから、第３の方法を行うことに特徴がある（図３（ｄ））。なお、第２の方法は、他の第３及び第４の方法にも適用することができる。
この実施例は、チップ高容量化に伴うチップサイズ拡大に対し、ワイヤボンディングの際の寸法制約が低減されるのでパッケージサイズを変わらないように対応することが可能となりパッケージサイズに対するチップ占有面積の拡大が可能となる。また、ワイヤルーピング形状より金ワイヤ細線化時における樹脂封止時のワイヤの流れマージンの向上が見込まれる。
次に、図４を参照して実施例２を説明する。
この実施例は、半導体チップ間のスペーサを廃し絶縁性接着層により半導体チップ間の間隔を保持してチップ積層を実施する方法に特徴がある。
図４は、この実施例に係る半導体装置の概略的な部分断面図である。
シリコンなどからなる半導体チップ裏面に予め一定厚のダイアタッチフィルム（接着剤）が貼り付けられている。図に示すように、配線基板２０上に、半導体素子が形成された半導体チップ（アクティブチップ）２１（２１ａ、２１ｂ、２１ｃ、２１ｄ）を、その間にダイアタッチフィルムなどの絶縁性接着層２２を介在させて、積層する。配線基板１０にはその裏面に、主面上の配線と基板内部の接続配線を介して電気的に接続されたはんだボールなどの外部接続端子を取付ける事もできる。配線基板２０主面には図示しない配線及び配線に繋がる接続電極が形成されている。配線基板２０に積層される半導体チップ２１主面にはチップ内部に形成された半導体素子と電気的に接続される複数の接続電極が形成されている。配線基板２０の接続電極上には積層スタッドバンプ２４が形成され、積層スタッドバンプ２４と半導体チップ２１（２１ａ、２１ｂ、２１ｃ、２１ｄ）の接続電極とはボンディングワイヤ２６により接続されている。
半導体チップ２１間に半導体チップとほぼ同径の絶縁性接着層２２を介在させることにより、ボンディングワイヤ２６の半導体チップ２１に接続される先端部はこの絶縁性接着層２２に保護される。また、積層された半導体チップ２１及び絶縁性接着層２２、積層スタッドバンプ２４及びボンディングワイヤ２６は、エポキシ樹脂などの樹脂封止体２７により封止されている。
この実施例の半導体装置の製造方法は、次のように行われる。配線基板２０側接続電極にスタッドバンプを単一もしくは複数個積層形成し、第１層の半導体チップ２１ａ側からワイヤボンディングを行う。次に、第１層の半導体チップ２１ａ上に絶縁性接着層２２を介して第２層の半導体チップ２１ｂを積層後、配線基板２０側ボンディングワイヤ接続部上に必要高さのスタッドバンプ２５を単一もしくは複数個積層し、第２層の半導体チップ２１ｂ側接続電極からワイヤボンディングを行う。以降必要積層半導体チップ数に応じて半導体チップ積層〜配線基板側ワイヤ接続部にバンプ積層〜チップ側接続電極ワイヤボンディングを繰り返し、半導体装置を完成させる。配線基板側ワイヤ接続部のバンプ積層数（バンプ高さ）は積層チップ厚みに依存し、ボンディングワイヤは最短距離で配線されるものとする。
チップ積層に関しては上述のアクティブチップ裏面に予め一定厚のダイアタッチフィルムを貼り付けておく方法と下層チップ上にペーストを塗布後上層チップを積層する方法が考えられる。
この実施例は、薄い絶縁性接着層を用いることにより薄型化／多段化（高容量化）の促進が可能になる。この実施例では、チップ高容量化に伴うチップサイズ拡大に対し、ワイヤボンディングの際の寸法制約が低減されるのでパッケージサイズ不変での対応が可能となりパッケージサイズに対するチップ占有面積の拡大が可能となる。また、ワイヤルーピング形状より金ワイヤ細線化時における樹脂封止時のワイヤの流れマージンの向上が見込まれる。
次に、図５乃至図７を参照して実施例３を説明する。
図５は、この実施例に係る半導体装置の概略平面図、図６は、図５のＡ−Ａ′線に沿う部分の断面図、図７は、図５のＢ−Ｂ′線に沿う部分の断面図である。この実施例の特徴は、同種、同サイズの半導体チップを複数備え、さらに加えて前記同種、同サイズの半導体チップ以外の半導体チップを積層する半導体装置に特徴が有り、同種、同サイズの半導体チップを積層スタッドバンプとボンディングワイヤとを用いる方法により、それ以外の半導体チップは、ボンディングワイヤのみを用いる従来の方法によりボンディングすることに特徴が有る。
図５は、半導体装置を上方から見た平面図であり、配線基板３０上には第８層の半導体チップ３１ｈが表示される。この図では配線基板３０の対向する２辺に沿って配置された接続電極３９上に積層スタッドバンプ３４が形成され、この積層スタッドバンプ３４と上部の４層の半導体チップ３１（３１ｅ〜３１ｈ）の接続電極３８は、ボンディングワイヤ３６により接続されている。配線基板３０の積層スタッドバンプが形成された辺に隣接している辺に形成された接続電極３９は、下部の４層の半導体チップ３１（３１ａ〜３１ｄ）の接続電極とボンディングワイヤ３６′でボンディングされている。即ち、下部の４層の半導体チップ３１は、従来のボンディングワイヤのみによる方法で配線基板３０とボンディングされている。配線基板３０上の半導体チップ３１（３１ａ〜３１ｈ）は、スペーサ３２と交互に、絶縁性接着層３３により接合されて積層されている。積層された半導体チップ３１、スペーサ３２、積層スタッドバンプ３４及びボンディングワイヤ３６、３６′は、エポキシ樹脂などの樹脂封止体３７により封止されている。
以上のように、この実施例では積層スタッドバンプを摘要する方法と従来の方法とを併せて用いるので、種類とサイズの異なる積層チップを有する半導体装置に適用することができる。この実施例では、チップ高容量化に伴うチップサイズ拡大に対し、ワイヤボンディングの際の寸法制約が低減されるのでパッケージサイズ不変での対応が可能となりパッケージサイズに対するチップ占有面積の拡大が可能となる。また、ワイヤルーピング形状より金ワイヤ細線化時における樹脂封止時のワイヤの流れマージンの向上が見込まれる。
次に、図８乃至図１０を参照して実施例４を説明する。
図８は、この実施例に係る半導体装置の概略平面図、図９は、図８のＡ−Ａ′線に沿う部分の断面図、図１０は、図８のＢ−Ｂ′線に沿う部分の断面図である。この実施例の特徴は、同種、同サイズの第１種の半導体チップを複数備え、さらに加えて前記第１種の半導体チップとは種類、サイズ等がことなる第２種の半導体チップを複数積層する半導体装置に特徴が有り、第１種及び第２種の半導体チップは共にそれぞれ積層スタッドバンプとボンディングワイヤとを用いる方法によりボンディングすることに特徴が有る。
図８は、半導体装置を上方から見た平面図であり、配線基板４０上には第８層の半導体チップ４１ｈが表示される。この図では配線基板４０の対向する２辺に沿って配置された接続電極４９上に積層スタッドバンプ４４が形成され、この積層スタッドバンプ４４と上部の４層の半導体チップ４１（４１ｅ〜４１ｈ）の接続電極４８とはボンディングワイヤ４６により接続されている。配線基板４０の積層スタッドバンプ４４が形成された辺に隣接している辺に形成された接続電極４９上には、積層スタッドバンプ４４′が形成され、この積層スタッドバンプ４４′と下部の４層の半導体チップ４１（４１ａ〜４１ｄ）の接続電極とはボンディングワイヤ４６′でボンディングされている。配線基板４０上の半導体チップ４１（４１ａ〜４１ｈ）は、スペーサ４２と交互に、絶縁性接着層４３により接合されて積層されている。積層された半導体チップ４１、スペーサ４２、積層スタッドバンプ４４、４４′及びボンディングワイヤ４６、４６′は、エポキシ樹脂などの樹脂封止体４７により封止されている。
以上のように、この実施例では積層スタッドバンプを適用する方法を下部の４層の半導体チップのグループと上部の４層の半導体チップのグループにそれぞれ別に用いるので、種類とサイズの異なる積層チップを有する半導体装置に適用を拡大することができる。この実施例では、チップ高容量化に伴うチップサイズ拡大に対し、ワイヤボンディングの際の寸法制約が低減されるのでパッケージサイズ不変での対応が可能となりパッケージサイズに対するチップ占有面積の拡大が可能となる。また、ワイヤルーピング形状より金ワイヤ細線化時における樹脂封止時のワイヤの流れマージンの向上が見込まれる。
本発明の一実施例である実施例１に係る半導体装置の概略的な部分断面図。 本発明の一実施例である実施例１に係る半導体装置の平面図。 本発明の一実施例である実施例１で用いるボンディング方法を説明するボンディングワイヤの概略的な断面図。 本発明の一実施例である実施例２に係る半導体装置の概略的な部分断面図。 本発明の一実施例である実施例３に係る半導体装置の概略平面図。 図５のＡ−Ａ′線に沿う部分の断面図。 図５のＢ−Ｂ′線に沿う部分の断面図。 本発明の一実施例である実施例４に係る半導体装置の概略平面図。 図８のＡ−Ａ′線に沿う部分の断面図。 図８のＢ−Ｂ′線に沿う部分の断面図。
符号の説明
１（１ａ〜１ｄ）、２１（２１ａ〜２１ｄ）、３１（３１ａ〜３１ｈ）、４１（４１ａ〜４１ｈ）・・・半導体チップ
２、３２、４２・・・スペーサ
３、２２、３３、４３・・・絶縁性接着層
４、２４、３４、４４、４４′・・・積層スタッドバンプ
５、２５、３５、４５・・・スタッドバンプ
６、２６、３６、３６′、４６、４６′・・・ボンディングワイヤ
７、２７、３７、４７・・・樹脂封止体
８、３８、４８・・・半導体チップの接続電極（バンプ）
９、３９、４９・・・配線基板の接続電極（バンプ）
１０、２０、３０、４０・・・配線基板

Claims (6)

  1. 配線基板上に積層され、各層と前記配線基板との電気的接続をボンディングワイヤにより行われる同じサイズで同じ種類の複数の半導体チップを備えた半導体装置において、
    サイズ及び種類が同じ積層された複数の半導体チップと、
    前記複数の半導体チップが積層されて搭載された配線基板と、
    前記配線基板上の接続電極上に形成された少なくとも２つのスタッドバンプが垂直に積み重ねられて構成された複数の積層スタッドバンプと、
    一端が前記積層スタッドバンプの上あるいは前記積層スタッドバンプを構成する所定のバンプ間に接続され、他端が前記半導体チップの接続電極あるいはこの接続電極上に形成されたスタッドバンプに接続されたボンディングワイヤと、
    前記半導体チップ、前記積層スタッドバンプ及び前記ボンディングワイヤを封止し、前記配線基板上に形成された樹脂封止体とを備えていることを特徴とする半導体装置。
  2. 前記半導体チップと前記配線基板との間は、前記積層スタッドバンプと前記ボンディングワイヤとにより最短ループ長で接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記配線基板上に積層された前記複数の半導体チップは、隣接する半導体チップ間にこれら半導体チップよりサイズの小さいスペーサが挿入され、前記隣接する半導体チップとその間に配置された前記スペーサとで構成される空間にはボンディング部が形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記配線基板上に積層された前記複数の半導体チップは、隣接する半導体チップ間にこれら半導体チップと同じサイズの絶縁性接着層が介在され、前記半導体チップと前記配線基板とを電気的に接続する前記ボンディングワイヤは、前記絶縁性接着層に埋め込まれていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  5. 配線基板のボンディング部に複数の第１層のスタッドバンプを形成し、裏面に絶縁性接着層が形成された第１層の半導体チップを前記配線基板のチップ搭載部に搭載して前記絶縁性接着層により接合し、前記第１層のスタッドバンプと前記第１層の半導体チップの接続電極又はこの接続電極上のスタッドバンプとを複数の第１のボンディングワイヤでそれぞれ接続する工程と、
    前記第１層の半導体チップ上に前記第１層の半導体チップよりサイズの小さい第１層のスペーサを接合後、前記第１層のスタッドバンプ上に第２層のスタッドバンプを形成し、裏面に絶縁性接着層が形成された第２の半導体チップを前記第１層のスペーサ上に接合し、前記第２層のスタッドバンプと前記第２層の半導体チップの接続電極又はこの接続電極上のスタッドバンプとを第２のボンディングワイヤで接続する工程と、
    前記工程以降、次の工程を行わないか、或いは前記工程を繰り返して第３層のスタッドバンプ若しくはこのスタッドバンプを含むそれ以上の層のスタッドバンプを積層して積層スタッドバンプを複数形成し、第３層の半導体チップ若しくはこの半導体チップを含むそれ以上の層の半導体チップを層間にスペーサを介して積層し、第３のボンディングワイヤ若しくはこのボンディングワイヤを含むそれ以上のボンディングワイヤをそれぞれ対応する前記積層スタッドバンプ中の所定のスタッドバンプと積層された所定の半導体チップの接続電極又はこの接続電極上のスタッドバンプとを接続する工程と、
    前記半導体チップ、前記積層スタッドバンプ及び前記ボンディングワイヤとを封止する樹脂封止体を前記配線基板上に形成する工程を具備し、
    前記半導体チップと前記配線基板との間は、前記積層スタッドバンプと前記ボンディングワイヤとにより最短ループ長で接続されていることを特徴とする半導体装置の製造方法。
  6. 前記積層スタッドバンプの所定のスタッドバンプとボンディングワイヤとの接続部は積み上げ時のズレを考慮して垂直になるように各接続部で補正されることを特徴とする請求項５に記載の半導体装置の製造方法。


JP2005260363A 2005-09-08 2005-09-08 半導体装置及びその製造方法 Pending JP2007073803A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005260363A JP2007073803A (ja) 2005-09-08 2005-09-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260363A JP2007073803A (ja) 2005-09-08 2005-09-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007073803A true JP2007073803A (ja) 2007-03-22

Family

ID=37934982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260363A Pending JP2007073803A (ja) 2005-09-08 2005-09-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007073803A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012511835A (ja) * 2008-12-09 2012-05-24 ヴァーティカル・サーキツツ・インコーポレーテッド 電気伝導材料のエアゾール・アプリケーションによって形成される半導体ダイ相互接続
JP2012531750A (ja) * 2009-06-26 2012-12-10 ヴァーティカル・サーキツツ・インコーポレーテッド ジグザクの構成でスタックされたダイに関する電気的相互接続
CN103329263A (zh) * 2010-08-10 2013-09-25 斯班逊有限公司 用于缩减多重堆栈的整体封装尺寸的针脚凸块堆栈设计
US8884403B2 (en) 2008-06-19 2014-11-11 Iinvensas Corporation Semiconductor die array structure
US8912661B2 (en) 2009-11-04 2014-12-16 Invensas Corporation Stacked die assembly having reduced stress electrical interconnects
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
WO2015198609A1 (ja) * 2014-06-27 2015-12-30 旭化成エレクトロニクス株式会社 電流センサ
US9252116B2 (en) 2007-09-10 2016-02-02 Invensas Corporation Semiconductor die mount by conformal die coating
US9305862B2 (en) 2008-03-12 2016-04-05 Invensas Corporation Support mounted electrically interconnected die assembly
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252116B2 (en) 2007-09-10 2016-02-02 Invensas Corporation Semiconductor die mount by conformal die coating
US9824999B2 (en) 2007-09-10 2017-11-21 Invensas Corporation Semiconductor die mount by conformal die coating
US9305862B2 (en) 2008-03-12 2016-04-05 Invensas Corporation Support mounted electrically interconnected die assembly
US9508689B2 (en) 2008-05-20 2016-11-29 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8884403B2 (en) 2008-06-19 2014-11-11 Iinvensas Corporation Semiconductor die array structure
JP2012511835A (ja) * 2008-12-09 2012-05-24 ヴァーティカル・サーキツツ・インコーポレーテッド 電気伝導材料のエアゾール・アプリケーションによって形成される半導体ダイ相互接続
JP2012531750A (ja) * 2009-06-26 2012-12-10 ヴァーティカル・サーキツツ・インコーポレーテッド ジグザクの構成でスタックされたダイに関する電気的相互接続
TWI570879B (zh) * 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
US9490230B2 (en) 2009-10-27 2016-11-08 Invensas Corporation Selective die electrical insulation by additive process
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US8912661B2 (en) 2009-11-04 2014-12-16 Invensas Corporation Stacked die assembly having reduced stress electrical interconnects
JP2013539213A (ja) * 2010-08-10 2013-10-17 スパンション エルエルシー 多重スタックの全体的なパッケージサイズ縮小のためのステッチバンプスタッキング設計
KR101925951B1 (ko) * 2010-08-10 2018-12-06 사이프레스 세미컨덕터 코포레이션 다중 적층에 대한 전체 패키지 크기 감소를 위한 스티치 범프 적층 설계
EP2603929A4 (en) * 2010-08-10 2017-05-03 Cypress Semiconductor Corporation Stitch bump stacking design for overall package size reduction for multiple stack
CN103329263A (zh) * 2010-08-10 2013-09-25 斯班逊有限公司 用于缩减多重堆栈的整体封装尺寸的针脚凸块堆栈设计
KR20170008864A (ko) * 2014-06-27 2017-01-24 아사히 가세이 일렉트로닉스 가부시끼가이샤 전류 센서
WO2015198609A1 (ja) * 2014-06-27 2015-12-30 旭化成エレクトロニクス株式会社 電流センサ
JPWO2015198609A1 (ja) * 2014-06-27 2017-04-20 旭化成エレクトロニクス株式会社 電流センサ
US10101368B2 (en) 2014-06-27 2018-10-16 Asahi Kasei Microdevices Corporation Current sensor
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9666513B2 (en) 2015-07-17 2017-05-30 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9859257B2 (en) 2015-12-16 2018-01-02 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Similar Documents

Publication Publication Date Title
JP2007073803A (ja) 半導体装置及びその製造方法
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
JP5529371B2 (ja) 半導体装置及びその製造方法
JP5032623B2 (ja) 半導体記憶装置
JP3768761B2 (ja) 半導体装置およびその製造方法
JP4489100B2 (ja) 半導体パッケージ
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2009044110A (ja) 半導体装置及びその製造方法
JP2008034567A (ja) 半導体装置及びその製造方法
JP2001257307A (ja) 半導体装置
JP2004071947A (ja) 半導体装置
JP2953899B2 (ja) 半導体装置
JP4635202B2 (ja) 両面電極パッケージの製造方法
JP2011061112A (ja) 半導体チップ積層体及び製造方法
JP2008103685A (ja) 半導体装置及びその製造方法
JP2000101016A (ja) 半導体集積回路装置
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
JP4175138B2 (ja) 半導体装置
JPH08125112A (ja) 半導体装置およびその製造方法
JP5275019B2 (ja) 半導体装置
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP2010087403A (ja) 半導体装置
JP2004063579A (ja) 積層型半導体装置
JP2005167286A (ja) 半導体装置およびその製造方法
JP2009193982A (ja) 半導体装置及び半導体装置の製造方法