JPH08125112A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08125112A
JPH08125112A JP6262130A JP26213094A JPH08125112A JP H08125112 A JPH08125112 A JP H08125112A JP 6262130 A JP6262130 A JP 6262130A JP 26213094 A JP26213094 A JP 26213094A JP H08125112 A JPH08125112 A JP H08125112A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
lead
semiconductor device
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6262130A
Other languages
English (en)
Inventor
Masahiko Nishiuma
雅彦 西馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP6262130A priority Critical patent/JPH08125112A/ja
Publication of JPH08125112A publication Critical patent/JPH08125112A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 個々の半導体素子の形状や位置関係の制約を
受けることなく、多様な形状の半導体素子の積層実装を
可能にする。 【構成】 同寸法の２つの第１の半導体素子１ａ、第２
の半導体素子１ｂのパッド２ａ、２ｂ上にネイルヘッド
ボンディングにてボール３ａ、３ｂを形成し、形成した
ボール３ａ、３ｂを押圧成形することにより平坦化して
バンプ４ａ、４ｂを得るとともに、第１の半導体素子１
ａの平坦化したバンプ４ａをキャリアテープ５ｂに支持
されたリード５ａと接続した後、残りのバンプ４ａと第
２の半導体素子１ｂに形成したバンプ４ｂとを直接に熱
圧着することによりボンディングした半導体装置であ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造技術に関し、特に、フィルムテープキャリア方式に
よる縦型複合構造の半導体装置の組み立て技術等に適用
して有効な技術に関する。
【０００２】
【従来の技術】たとえば、実装面積の低減、さらには一
個の封止形態当たりの記憶容量や機能の豊富化等の目的
で、複数の半導体素子を重ね合わせた形態で封止および
実装する技術が知られている。たとえば、特開昭６２−
６７８２８号公報に開示されている技術では、テープキ
ャリアフィルムの両面にそれぞれデバイス接続用電極を
形成し、このテープキャリアフィルムの各々の側面に半
導体デバイスを対向した姿勢で実装した実装構造が示さ
れている。また、たとえば特開平２−９０５４１号公報
には、テープキャリアフィルムに周辺部に配置されたバ
ンプを介して接続された大寸法のチップの中央部に、小
寸法のチップを当該小寸法のチップの側に設けられたバ
ンプを介して接続することにより積層した構成の半導体
装置が開示されている。
【０００３】
【発明が解決しようとする課題】前述の前者の従来技術
にて、同寸法の２つの半導体チップをテープキャリアの
両面に同時一括接続して実装する場合は、テープキャリ
アの内部リードと２つのチップの電極の３点を同時に正
確に位置合わせする事が困難となり、ボンディング不良
が発生することが懸念される。
【０００４】また、前述の前者の従来技術にて、２つの
半導体チップをテープキャリアの両面に２段階に実装す
る場合、即ち一方のチップの電極をテープキャリアの内
部リードに接続した後、この上方より他方のチップの電
極を前記内部リードに接続して実装する場合は、一方の
チップのボンディングによりテープキャリアの内部リー
ド（デバイス接続用電極）が凹凸を呈する状態となるた
め不安定な接続となり、ボンディング不良が発生するこ
とが懸念される。
【０００５】また、後者の従来技術では、積層される二
つの半導体素子の寸法は、テープキャリアフィルムに実
装される一方のチップの寸法が、当該チップ上にバンプ
を介して搭載される他方のチップの寸法よりも大きくな
ければならない、という制約があり、必然的に２種類の
半導体チップが必要となるため、たとえば互いに等価な
機能を有する同一の寸法のチップや、大小関係が逆の多
種類のチップの実装はできない、という問題がある。
【０００６】本発明の目的は、個々の半導体素子の形状
や位置関係の制約を受けることなく、多様な形状の半導
体素子の積層実装を可能にした半導体装置およびその製
造技術を提供することにある。
【０００７】本発明の他の目的は、多様な形状の半導体
素子の積層実装を、高い信頼性をもって実現することが
可能な半導体装置およびその製造技術を提供することに
ある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】本発明では、たとえば、予め、リード支持
構造上のリード等に接続した第１の半導体素子の上に、
リード支持構造やリードの厚さより高い突起電極を形成
した同寸法の第２の半導体素子を対向させ、突起電極を
第１の半導体素子の電極と接続することにより、複数の
半導体素子を積層実装するものである。
【００１１】
【作用】上記した手段によれば、第１の半導体素子の突
起電極と第２の半導体素子の突起電極を対向させること
により、接続部の位置決めが容易でかつ整合しやすくな
る。また、第１および第２の半導体素子の寸法を自由に
選べるので、個々の半導体素子の形状や位置関係の制約
を受けることなく、多様な形状の半導体素子の積層実装
を行うことができる。たとえば、同一の半導体素子を積
層実装することで、一方の半導体素子の歩留まりに合わ
せて別種の半導体素子を調達する必要がなく、安定した
生産が実現できる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００１３】（実施例１）図１（ａ）〜（ｅ）は、本発
明の一実施例である半導体装置の製造工程の一例を工程
順に示す説明図である。
【００１４】まず、第１の半導体素子１ａのパッド２ａ
上に、たとえば純度９9.９９％以上の金ワイヤを用いた
ネイルヘッドボンディングにより、たとえば金（Ａｕ）
からなるボール３ａ（たとえばボール径１２０μｍ，ボ
ール高さ８０μｍ）を１段に圧着形成する（図１（ａ）
の左側）（第１の工程）。
【００１５】次に、このボール３ａを平坦化治具（たと
えば先端部に、平坦に研磨したセラミックチップを有す
る治具）を用いて一括加重する（たとえば１００ｇｆ／
個）ことにより、全てのボール３ａを圧縮平坦化して高
さの揃った金（Ａｕ）からなるバンプ４ａ（たとえばバ
ンプ径１３０μｍ，バンプ高さ５０μｍ）を形成する
（図１（ｂ）の左側）（第１の工程）。
【００１６】また、同様に、第２の半導体素子１ｂのパ
ッド２ｂ上には、金ワイヤを用いたネイルヘッドボンデ
ィングにより、たとえば金（Ａｕ）からなるボール３ｂ
を３段に圧着形成する（図１（ａ）の右側）（第１の工
程）。
【００１７】次に、このボール３ｂを第１の半導体素子
１ａのボール３ａと同様に圧縮平坦化して高さの揃った
金（Ａｕ）からなるバンプ４ｂ（たとえばバンプ径１３
０μｍ，バンプ高さ１５０μｍ）を形成する（図１
（ｂ）の右側）（第１の工程）。
【００１８】次に、たとえばポリイミド等の絶縁性の樹
脂等からなるキャリアテープ５ｂに支持されたリード５
ａ（たとえば厚さ１００μｍ）の内端部５ｃを、第１の
半導体素子１ａのバンプ４ａ上に位置決めし、熱圧着等
の方法で接続する。この場合、リード５ａを支持するキ
ャリアテープ５ｂと同一側面側に第１の半導体素子１ａ
はボンディングされる。この時、第１の半導体素子１ａ
上の複数のバンプ４ａの一部は、ボンディングされず、
キャリアテープ５ｂおよびリード５ａの間隙から、上方
に対して露出した状態となる（図１（ｃ））（第２の工
程）。
【００１９】その後、第２の半導体素子１ｂの多段のバ
ンプ４ｂを、キャリアテープ５ｂおよびリード５ａの間
隙から露出した、第１の半導体素子１ａのバンプ４ａの
上に重なり合うように位置決めし、所定の温度に加熱し
つつ、第２の半導体素子１ｂの背面より加重することに
より熱圧着で接続する。この時、第１の半導体素子１ａ
の側の１段のバンプ４ａと、第２の半導体素子１ｂの側
の３段のバンプ４ｂの高さの和は、たとえば２００μｍ
で、リード５ａの厚さよりも大きくなるため、第２の半
導体素子１ｂは、リード５ａに対して非接触となり、第
１の半導体素子１ａと第２の半導体素子１ｂの間には比
較的大きな間隙が形成される（図１（ｄ））（第３の工
程）。
【００２０】その後、たとえば、図示しない金型成形装
置等により、レジン６にて、第１の半導体素子１ａと第
２の半導体素子１ｂの間隙を封止し、さらに必要に応じ
てリード５ａの外端部５ｄ側をキャリアテープ５ｂから
切り離す切断操作を経て、半導体装置Ｄ１を形成する。
この時、たとえば、第１の半導体素子１ａおよび第２の
半導体素子１ｂの背面は外部に露出するように封止され
る。（図１（ｅ））（第４の工程）。
【００２１】このように、本実施例の半導体装置によれ
ば、第１の半導体素子１ａをリード５ａに接続し、第２
の半導体素子１ｂは、このリード５ａ越しに露出したバ
ンプ４ａにバンプ４ｂをボンディングすることによって
接続されるので、第１の半導体素子１ａおよび第２の半
導体素子１ｂの双方を共にリード５ａにボンディングす
る場合に比較して、２つの部材の位置合わせとなるため
位置合わせが容易でボンディングが容易になるととも
に、リード５ａの凹凸等に影響されることなく安定な接
続が得られ、ボンディング部位の信頼性は高くなる。ま
た、第１の半導体素子１ａと第２の半導体素子１ｂの間
隙が大きく確保されているので、レジン６が間隙全体に
行き渡り、ボイド等のない良好な封止結果を得ることが
できる。
【００２２】また、第１の半導体素子１ａと第２の半導
体素子１ｂとを接続するバンプ４ａおよびバンプ４ｂの
高さの和が両者の間に位置するリード５ａの厚さよりも
大きいので、たとえば第１の半導体素子１ａと第２の半
導体素子１ｂとを同一の寸法にしたり、あるいは、必要
に応じて第２の半導体素子１ｂを第１の半導体素子１ａ
よりも大きくする、等のように、任意の寸法の組み合わ
せが可能となり、多様な機能や構成の半導体装置Ｄ１を
提供することができる。
【００２３】たとえば、第１の半導体素子１ａと第２の
半導体素子１ｂとを同一の寸法にする場合、両者を同一
の半導体素子で構成することにより、たとえば容易に大
容量の半導体メモリを構築できる。また、一方の歩留り
に応じて他方の生産を調整する等の煩雑さもなくなる。
【００２４】また、第１の半導体素子１ａおよび第２の
半導体素子１ｂを同一寸法、同一機能とし、パッド２ａ
および２ｂの配置を鏡面対称にして、同一のパッド同士
を接続する構成としてもよい。
【００２５】また、第１の半導体素子１ａと第２の半導
体素子１ｂとを異なる寸法にする場合には、たとえば、
一方をマイクロプロセッサ等の論理素子で構成し、他方
を、当該論理素子によってアクセスされるキャッシュメ
モリとすることで、配線遅延の少ない高速なマイクロプ
ロセッサユニットを小さな実装スペースで実現すること
ができる。
【００２６】また、第１の半導体素子１ａおよび第２の
半導体素子１ｂの一方に、素子の一部として、あるいは
一方を置き換える形で受動素子、たとえば高容量のパス
コンデンサ、インダクタ、抵抗素子等を形成した構成と
してもよい。
【００２７】さらに、第１の半導体素子１ａおよび第２
の半導体素子１ｂは、両方とも機能する必要はなく、た
とえば、一方の半導体素子を他方の半導体素子と同一寸
法、同一材料からなるダミー半導体素子とし、放熱のた
めのヒートシンクとして機能させるようにしてもよい。
この場合には、熱応力的なバランスも良くなる。
【００２８】また、特に図示しないが、第１の半導体素
子１ａの上に搭載される第２の半導体素子１ｂを複数個
にしてもよい。
【００２９】（実施例２）図２（ａ）〜（ｄ）は、本発
明の他の実施例である半導体装置の製造工程の一例を工
程順に示す説明図である。また、図３〜図１０は、その
様々な実装形態の一例を示した図である。
【００３０】この実施例２の場合には、リード５ａを支
持するキャリアテープ５ｂの反対側に、当該リード５ａ
にバンプ４ａを介してボンディングされる第１の半導体
素子１ａを配置し、バンプ４ｂおよびバンプ４ａを介し
て第１の半導体素子１ａにボンディングされる第２の半
導体素子１ｂは、キャリアテープ５ｂと同一側面に配置
される構成としたところが、前記実施例１の場合と異な
っている。また、第１の半導体素子１ａと第２の半導体
素子１ｂとをボンディングするバンプ４ａおよびバンプ
４ｂは、両者にそれぞれ２段ずつ振り分けて形成されて
いる。これにより、キャリアテープ５ｂに関して、第１
の半導体素子１ａおよび第２の半導体素子１ｂの位置関
係はほぼ対称となっている。
【００３１】この実施例２の場合の組み立て手順は、ま
ず、キャリアテープ５ｂをリード５ａの上側にして、リ
ード５ａと、第１の半導体素子１ａの１段のバンプ４ａ
とをボンディングした後、キャリアテープ５ｂの間から
露出した２段のバンプ４ａに２段のバンプ４ｂを重ね合
わせてボンディングすることにより、第２の半導体素子
１ｂを第１の半導体素子１ａに接続する（図２
（ｂ））。
【００３２】その後、第１の半導体素子１ａおよび第２
の半導体素子１ｂの間隙や周囲をレジン６で封止し（図
２（ｃ））、さらに、このレジン６から外部に突出した
リード５ａの外端部５ｄの側のキャリアテープ５ｂを切
除して、半導体装置Ｄ２とする（図２（ｃ））。
【００３３】これにより、前記実施例１の場合と同等の
効果が得られるとともに、キャリアテープ５ｂに関して
第１の半導体素子１ａおよび第２の半導体素子１ｂの配
置が対称であるため、機械的および熱的なバランスが良
好となる。
【００３４】このような、半導体装置Ｄ２および前記実
施例１に例示した半導体装置Ｄ１の実装形態の種々の例
を以下に示す。
【００３５】図３の断面図は、モジュール基板１０の表
裏両面に、半導体装置Ｄ２をバンプ１０ａを介して実装
し、モジュール基板１０に穿設された実装孔１０ｂの内
部に収容されるようにした実装構造の一例である。この
場合、二つの半導体装置Ｄ２の接触面は、たとえば樹脂
１０ｃなどで封着される。
【００３６】図４の断面図は、モジュール基板１０の表
裏両面に、それぞれ二つの半導体装置Ｄ２を配置し、一
つの実装孔１０ｂの位置に、合計４個の半導体装置Ｄ２
が配置されるようにした実装構造の一例である。この場
合、最も外側の半導体装置Ｄ２のリード５ａは、屈曲さ
れてバンプ１０ａにより、より内側の半導体装置Ｄ２の
リード５ａに接続される。
【００３７】図５の断面図は、モジュール基板１０の実
装孔１０ｂに一つの半導体装置Ｄ２をバンプ１０ａを介
して実装し、実装面と反対側に露出した第２の半導体素
子１ｂの背面には、接着剤層１１を介して、放熱フィン
１２が装着されるようにした実装構造である。
【００３８】図６の断面図は、図５の実装構造におい
て、放熱フィン１２の反対側に、もう一つの半導体装置
Ｄ２を、そのリード５ａを屈曲させることによってスタ
ック状に実装した実装構造の一例である。
【００３９】図７の断面図は、裏面に複数のリードピン
１３ｄが突設された多層配線基板１３の実装孔１３ａの
内部にスタック状に二つの半導体装置Ｄ２をバンプ１０
ａを介して実装し、樹脂１３ｃを実装孔１３ａに充填し
て封止した実装構造の一例である。二つの半導体装置Ｄ
２のリード５ａは、バンプ１０ａおよび多層配線基板１
３の内部配線構造１３ｂを介して個々のリードピン１３
ｄに接続されている。また、多層配線基板１３の表面側
には、一方の半導体装置Ｄ２の第２の半導体素子１ｂの
背面に接着剤層１１を介して放熱フィン１２が接続され
ている。
【００４０】図８の斜視図は、モジュール基板１４の表
面に複数の半導体装置Ｄ２を配置し、裏面側には、放熱
フィン１５を配置した実装例である。
【００４１】図９の斜視図は、一端に、コネクタ１６ａ
が設けられた実装基板１６の上に、複数の半導体装置Ｄ
２を実装した形態を示している。
【００４２】図１０の斜視図は、一端にコネクタ１７ａ
が設けられたカード基板１７の一側面または両面に複数
の半導体装置Ｄ２を配置し、表裏両面をキャップ１８に
よって隠蔽する構造とした実装例である。
【００４３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００４４】たとえば、リードの支持構造としてはキャ
リアテープに限らず、セラミックス基板等に直接的に支
持されたリードに対して第１および第２の半導体素子を
重ね合わせて実装してもよい。
【００４５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４６】本発明の半導体装置によれば、個々の半導
体素子の形状や位置関係の制約を受けることなく、多様
な形状の半導体素子の積層実装を実現できる、という効
果が得られる。
【００４７】また、本発明の半導体装置によれば、多様
な形状の半導体素子の積層実装を、高い信頼性をもって
実現することができる、という効果が得られる。
【００４８】また、本発明の半導体装置の製造方法によ
れば、形状や位置関係の制約を受けることなく、多様な
形状の半導体素子の積層実装を実現できる、という効果
が得られる。
【００４９】また、本発明の半導体装置の製造方法によ
れば、多様な形状の半導体素子の積層実装を、高い信頼
性をもって実現することができる、という効果が得られ
る。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、本発明の一実施例である半
導体装置の製造工程の一例を工程順に示す説明図であ
る。
【図２】（ａ）〜（ｄ）は、本発明の他の実施例である
半導体装置の製造工程の一例を工程順に示す説明図であ
る。
【図３】本発明の半導体装置の各実施例の実装形態の一
例を示した断面図である。
【図４】本発明の半導体装置の各実施例の実装形態の一
例を示した断面図である。
【図５】本発明の半導体装置の各実施例の実装形態の一
例を示した断面図である。
【図６】本発明の半導体装置の各実施例の実装形態の一
例を示した断面図である。
【図７】本発明の半導体装置の各実施例の実装形態の一
例を示した断面図である。
【図８】本発明の半導体装置の各実施例の実装形態の一
例を示した斜視図である。
【図９】本発明の半導体装置の各実施例の実装形態の一
例を示した斜視図である。
【図１０】本発明の半導体装置の各実施例の実装形態の
一例を示した斜視図である。
【符号の説明】
１ａ 第１の半導体素子 １ｂ 第２の半導体素子 ２ａ，２ｂ パッド ３ａ，３ｂ ボール ４ａ バンプ（第１のバンプ：第２のバンプ） ４ｂ バンプ（第２のバンプ） ５ａ リード ５ｂ キャリアテープ（リードの支持構造） ５ｃ 内端部 ５ｄ 外端部 ６ レジン １０ モジュール基板 １０ａ バンプ １０ｂ 実装孔 １０ｃ 樹脂 １１ 接着剤層 １２ 放熱フィン １３ 多層配線基板 １３ａ 実装孔 １３ｂ 内部配線構造 １３ｃ 樹脂 １３ｄ リードピン １４ モジュール基板 １５ 放熱フィン １６ 実装基板 １６ａ コネクタ １７ カード基板 １７ａ コネクタ １８ キャップ Ｄ１ 半導体装置 Ｄ２ 半導体装置

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 リードの内端部に第１のバンプを介して
    接続された第１の半導体素子と、前記リードを介して前
    記第１の半導体素子に対向し、前記リードあるいは当該
    リードの支持構造の厚さ寸法よりも高さの高い第２のバ
    ンプを介して当該第１の半導体素子に接続された第２の
    半導体素子とからなることを特徴とする半導体装置。
  2. 【請求項２】 前記リードの支持構造は、ＴＡＢ工程に
    おけるキャリアテープであり、前記第２のバンプの高さ
    を前記キャリアテープの厚さよりも高くしてなることを
    特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記第１および第２の半導体素子の背面
    を露出させた状態で前記リードに対するボンディング部
    位を樹脂封止してなることを特徴とする請求項１または
    ２記載の半導体装置。
  4. 【請求項４】 第１および第２の半導体素子におけるボ
    ンディングパッドに第１および第２のバンプを形成する
    第１の工程と、前記第１のバンプを介して前記第１の半
    導体素子をリードの内端部に接続する第２の工程と、前
    記第１の半導体素子に対して前記リードを介して対向さ
    せた姿勢で、前記リードあるいは当該リードの支持構造
    の厚さ寸法よりも高さの高い前記第２のバンプを介して
    前記第２の半導体素子を前記第１の半導体素子に接続す
    る第３の工程とを含むことを特徴とする半導体装置の製
    造方法。
  5. 【請求項５】 前記第３の工程に引き続いて、前記第１
    および第２の半導体素子の背面を露出させた状態で前記
    第１および第２のバンプを含むボンディング部位を樹脂
    封止する第４の工程を行うことを特徴とする請求項４記
    載の半導体装置の製造方法。
  6. 【請求項６】 前記第１および第２のバンプは、熱エネ
    ルギおよび超音波エネルギの少なくとも一方を用いたネ
    イルヘッドボンディングにて１段または複数段に形成す
    ることを特徴とする請求項４または５記載の半導体装置
    の製造方法。
JP6262130A 1994-10-26 1994-10-26 半導体装置およびその製造方法 Withdrawn JPH08125112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6262130A JPH08125112A (ja) 1994-10-26 1994-10-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6262130A JPH08125112A (ja) 1994-10-26 1994-10-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08125112A true JPH08125112A (ja) 1996-05-17

Family

ID=17371475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6262130A Withdrawn JPH08125112A (ja) 1994-10-26 1994-10-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08125112A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304085B1 (ko) * 1996-12-16 2001-11-07 포만 제프리 엘 열전도성 구조체의 제조 방법
KR100424741B1 (ko) * 1998-06-26 2004-03-30 인터내셔널 비지네스 머신즈 코포레이션 칩-온-칩 상호 접속 디바이스 및 그 제조 방법
WO2004057668A3 (en) * 2002-12-20 2004-08-12 Koninkl Philips Electronics Nv Electronic device and method of manufacturing same
WO2006030662A1 (ja) * 2004-09-14 2006-03-23 Matsushita Electric Industrial Co., Ltd. 半導体装置およびその製造方法
JP2006165209A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7112468B2 (en) 1998-09-25 2006-09-26 Stmicroelectronics, Inc. Stacked multi-component integrated circuit microprocessor
JP2007042786A (ja) * 2005-08-02 2007-02-15 Sony Corp マイクロデバイス及びそのパッケージング方法
KR101019793B1 (ko) * 2006-02-15 2011-03-04 텍사스 인스트루먼츠 인코포레이티드 반도체 장치 및 그 제조 방법
US8174093B2 (en) 1996-12-02 2012-05-08 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
WO2012086107A1 (ja) * 2010-12-24 2012-06-28 パナソニック株式会社 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法
EP3163609A4 (en) * 2014-07-29 2017-06-28 Huawei Technologies Co. Ltd. Chip integration module, chip encapsulation structure and chip integration method

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174093B2 (en) 1996-12-02 2012-05-08 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US8283755B2 (en) 1996-12-02 2012-10-09 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
KR100304085B1 (ko) * 1996-12-16 2001-11-07 포만 제프리 엘 열전도성 구조체의 제조 방법
KR100424741B1 (ko) * 1998-06-26 2004-03-30 인터내셔널 비지네스 머신즈 코포레이션 칩-온-칩 상호 접속 디바이스 및 그 제조 방법
US7112468B2 (en) 1998-09-25 2006-09-26 Stmicroelectronics, Inc. Stacked multi-component integrated circuit microprocessor
WO2004057668A3 (en) * 2002-12-20 2004-08-12 Koninkl Philips Electronics Nv Electronic device and method of manufacturing same
CN100382298C (zh) * 2002-12-20 2008-04-16 Nxp股份有限公司 电子器件及其制造方法
WO2006030662A1 (ja) * 2004-09-14 2006-03-23 Matsushita Electric Industrial Co., Ltd. 半導体装置およびその製造方法
JP2006165209A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4578220B2 (ja) * 2004-12-07 2010-11-10 パナソニック株式会社 半導体装置
JP2007042786A (ja) * 2005-08-02 2007-02-15 Sony Corp マイクロデバイス及びそのパッケージング方法
KR101019793B1 (ko) * 2006-02-15 2011-03-04 텍사스 인스트루먼츠 인코포레이티드 반도체 장치 및 그 제조 방법
WO2012086107A1 (ja) * 2010-12-24 2012-06-28 パナソニック株式会社 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法
CN103270591A (zh) * 2010-12-24 2013-08-28 松下电器产业株式会社 电子元器件安装结构中间体、电子元器件安装结构体及电子元器件安装结构体的制造方法
JPWO2012086107A1 (ja) * 2010-12-24 2014-05-22 パナソニック株式会社 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法
US9041221B2 (en) 2010-12-24 2015-05-26 Panasonic Intellectual Property Management Co., Ltd. Electronic component implementing structure intermediate body, electronic component implementing structure body and manufacturing method of electronic component implementing structure body
EP3163609A4 (en) * 2014-07-29 2017-06-28 Huawei Technologies Co. Ltd. Chip integration module, chip encapsulation structure and chip integration method
US11462520B2 (en) 2014-07-29 2022-10-04 Huawei Technologies Co., Ltd. Chip integration module, chip package structure, and chip integration method

Similar Documents

Publication Publication Date Title
US9147623B2 (en) Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US7704794B2 (en) Method of forming a semiconductor device
US6388313B1 (en) Multi-chip module
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US6593662B1 (en) Stacked-die package structure
US20100038764A1 (en) Package on Package Design a Combination of Laminate and Tape Substrate with Back-to-Back Die Combination
US7211886B2 (en) Three-dimensional multichip stack electronic package structure
JP2000307057A (ja) 半導体装置、およびその製造方法
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2002222889A (ja) 半導体装置及びその製造方法
JP2007073803A (ja) 半導体装置及びその製造方法
TW200423269A (en) Semiconductor device
JP3494901B2 (ja) 半導体集積回路装置
JP3066801B2 (ja) 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法
US20050181543A1 (en) Semiconductor package module and manufacturing method thereof
JPH08125112A (ja) 半導体装置およびその製造方法
JPH11288977A (ja) 複数チップ混載型半導体装置
US6750545B1 (en) Semiconductor package capable of die stacking
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
US7126209B2 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
WO2004015758A1 (ja) 半導体装置及びその製造方法
JP2002141459A (ja) 半導体装置および製造方法
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JP2000049279A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115