WO2004015758A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2004015758A1
WO2004015758A1 PCT/JP2002/008193 JP0208193W WO2004015758A1 WO 2004015758 A1 WO2004015758 A1 WO 2004015758A1 JP 0208193 W JP0208193 W JP 0208193W WO 2004015758 A1 WO2004015758 A1 WO 2004015758A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
semiconductor
chip
semiconductor device
chips
Prior art date
Application number
PCT/JP2002/008193
Other languages
English (en)
French (fr)
Inventor
Kazuyuki Aiba
Akira Takashima
Kaname Ozawa
Tetsuya Hiraoka
Takaaki Suzuki
Yasurou Matsuzaki
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to JP2004527308A priority Critical patent/JP4299783B2/ja
Priority to PCT/JP2002/008193 priority patent/WO2004015758A1/ja
Priority to CNB028292510A priority patent/CN100401486C/zh
Priority to EP02758823A priority patent/EP1528593B1/en
Priority to KR1020047021035A priority patent/KR100630588B1/ko
Priority to DE60233077T priority patent/DE60233077D1/de
Priority to TW091118453A priority patent/TWI234827B/zh
Publication of WO2004015758A1 publication Critical patent/WO2004015758A1/ja
Priority to US11/006,664 priority patent/US7138723B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to a semiconductor device, and more particularly, to a semiconductor device such as a stacked mono chip package (MCP) or a multi chip module (MCM) having a curved semiconductor element.
  • MCP stacked mono chip package
  • MCM multi chip module
  • FIG. 1 is a perspective view showing a modified semiconductor chip disclosed in Japanese Patent Application Laid-Open No. 2001-118882.
  • the semiconductor chip 1 is wound around a cylindrical support substrate 2 and deformed into a cylindrical shape.
  • the electrode pads 1a of the semiconductor chip 1 are arranged so as to be aligned in the longitudinal direction of the cylinder, and can be mutually connected to another semiconductor chip similarly deformed into a cylindrical shape.
  • FIG. 2 is a side view showing a modified semiconductor chip disclosed in Japanese Patent Application Laid-Open No. H11-3455823. .is there.
  • the semiconductor chip 3 is curved such that the side on which the solder bumps 3 a as external connection electrodes are provided is concave, and the solder bumps 3 a are joined to the wiring portions 4 a of the interposer 4. Even if the interposer 4 is thermally deformed, for example, the semiconductor chip can be easily deformed (bent), so that the stress generated between the semiconductor chip 3 and the interposer 4 (that is, the solder bump 3a) is reduced. Can be done.
  • the semiconductor chip 1 shown in FIG. 1 wraps around the cylindrical substrate 2 to increase the weight or the combination of chips (the chip wound around the cylinder is placed on top). In some cases, it is necessary to connect stacked chips, so it is necessary to optimize the chip pad. Therefore, it is necessary to redesign the chip, and the conventional semiconductor chip cannot be used as it is. In addition, it is necessary to precisely wind the semiconductor chip 1 around the cylindrical substrate 2, and such a method must be devised.
  • the chip When a semiconductor chip is bent and flip-chip mounted as in the case of the semiconductor chip 3 shown in Fig. 2, the chip is thin and has low strength, so when connecting to an interposer or sealing with a resin, etc. Cracks may occur in the chips. In addition, since the semiconductor chip is deformed in an arc shape, it is considered that the positional accuracy of a connection portion between the interposer and the semiconductor chip is low. Disclosure of the invention
  • a general object of the present invention is to provide an improved and useful semiconductor device which has solved the above-mentioned problems, and a method of manufacturing the same.
  • a more specific object of the present invention is to provide a semiconductor device in which a semiconductor chip is deformed by using an ultra-thin chip and the chips are spatially arranged efficiently.
  • Another object of the present invention is to provide a semiconductor device in which the degree of freedom in combining a plurality of semiconductor chips is increased and the transmission line is shortened.
  • At least one semiconductor chip is formed on a surface of the semiconductor chip, and the semiconductor chip is deformed into a substantially cylindrical shape or a curved shape.
  • the semiconductor chip is fixed in a deformed state by the fixing member, so that the semiconductor chip can be directly flip-chip connected to the package substrate.
  • the fixing member also functions as a reinforcing member for preventing the semiconductor chip from cracking.
  • the semiconductor chip is deformed into a cylindrical shape or a curved shape, a smaller package substrate for mounting the semiconductor chip in a flat state can be used.
  • the projected area of the semiconductor device can be reduced.
  • the position of the external connection electrode pad can be changed to an appropriate position by deforming the semiconductor chip, and the wiring on the package substrate can be shortened.
  • a semiconductor device that operates at high speed can be achieved.
  • the fixing member may be a resin layer formed on the inner surface of the substantially cylindrical or curved semiconductor chip. Further, in order to enable easy deformation, the thickness of the semiconductor chip is preferably 50 ⁇ or less.
  • the semiconductor device according to the present invention may include a plurality of semiconductor chips flip-chip connected to each other.
  • the plurality of semiconductor chips have a substantially cylindrical shape.
  • a second semiconductor chip formed in a substantially cylindrical shape having a diameter larger than that of the first semiconductor chip and arranged so as to surround the outer periphery of the first semiconductor chip.
  • An end of the first semiconductor chip may protrude and extend from an end of the second semiconductor chip, and the first semiconductor chip and the package substrate may be flip-chip connected.
  • the plurality of semiconductor chips include a first semiconductor chip having a curved shape and a second semiconductor chip formed in a larger curved shape than the first semiconductor chip and arranged along the outer periphery of the first semiconductor chip. May be included.
  • the end of the second semiconductor chip may extend farther than the end of the second semiconductor chip, and the second semiconductor chip and the package substrate may be flip-chip connected.
  • the semiconductor device has a semiconductor chip formed in a plurality of curved shapes having different sizes, and is provided in a space formed by the curved shape of the larger-sized semiconductor chip and smaller than the larger-sized semiconductor chip.
  • a configuration in which a semiconductor chip of a size is accommodated can also be adopted.
  • Each of the plurality of semiconductor chips may be individually flip-chip connected to the package substrate.
  • a plurality of semiconductor chips may be configured such that a semiconductor chip of a smaller size is flip-chip connected to a semiconductor chip of a larger size, and the semiconductor chip of the largest size is flip-chip connected to a package substrate. Good.
  • the semiconductor chip includes a plurality of stacked flat semiconductor chips, and a top semiconductor chip and a package substrate in a state where a circuit formation surface faces upward among the flat semiconductor chips. It may also include a deformed semiconductor chip connected to a flip chip.
  • a method of manufacturing a semiconductor device having a deformed semiconductor chip comprising supporting a flat semiconductor chip, and forming a liquid semiconductor chip on the flat semiconductor chip.
  • the semiconductor chip is deformed so that the surface coated with the liquid resin is on the inside, and the liquid resin is cured to fix the semiconductor chip in a cylindrical or curved shape.
  • a method of manufacturing a semiconductor device having each step of flip-chip mounting on a package substrate.
  • the step of applying a liquid resin may be performed after the semiconductor chip is deformed.
  • FIG. 1 is a perspective view of a semiconductor chip deformed into a cylindrical shape.
  • FIG. 2 is a side view of a semiconductor chip mounted on a substrate in a curved state.
  • FIG. 3 is a sectional view of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 4 is a block diagram of an internal circuit of a semiconductor chip used in a conventional memory device.
  • FIG. 5 is a block diagram of an internal circuit when a cylindrical semiconductor chip is used as a memory device.
  • FIG. 6 is a diagram showing the internal configuration of a semiconductor chip when the circuit shown in FIG. 5 is formed.
  • FIG. 7 is a plan view of an interposer for mounting the semiconductor chip shown in FIG.
  • FIG. 8 is a perspective view of a deformation jig for forming a semiconductor chip into a cylindrical shape.
  • 9A, 9B and 9C are diagrams for explaining the operation of the deformation jig shown in FIG. It is.
  • FIGS. 10A, 10B, and 10C are diagrams of a deformation jig for forming a semiconductor chip into a cylindrical shape.
  • FIGS. 11A to 11E are views for explaining the operation of deforming the semiconductor chip into a cylindrical shape using the deforming jig shown in FIGS. 10A to 10C.
  • FIG. 12 is a cross-sectional view of a semiconductor device incorporating a plurality of cylindrical semiconductor chips.
  • FIG. 13 is a cross-sectional view showing another example of a semiconductor device incorporating a plurality of cylindrical semiconductor chips.
  • FIG. 14 is a cross-sectional view showing another example of a semiconductor device incorporating a plurality of cylindrical semiconductor chips.
  • FIG. 15 is a sectional view of the semiconductor chip shown in FIG.
  • FIG. 16 is a side view showing an end portion of a semiconductor chip formed in a double cylindrical shape.
  • FIG. 17 is a sectional view of a semiconductor device according to a second embodiment of the present invention.
  • FIG. 18 is a cross-sectional perspective view of a deformation jig for forming a semiconductor chip having a curved shape.
  • FIGS. 19A, 19B, and 19C are diagrams for explaining a process of forming a semiconductor chip into a curved shape using the deformation jig shown in FIG.
  • FIG. 20 is a sectional view of another deforming jig for forming a semiconductor chip having a curved shape.
  • FIGS. 21 and 21B are views for explaining a step of forming a semiconductor chip into a curved shape using the deformation jig shown in FIG.
  • FIG. 22 is a diagram for explaining the flow of the sealing resin when sealing a plurality of curved semiconductor chips.
  • FIG. 23 is a cross-sectional view of a semiconductor device having a configuration in which a small-sized semiconductor chip is accommodated in a space formed by bending a semiconductor chip.
  • FIG. 24 is a cross-sectional view of an example in which a heat sink is provided on the semiconductor device shown in FIG. Figure 25 shows a small-sized semi-conductor in the space formed by the curvature of the semiconductor chip. It is sectional drawing of another example of the semiconductor device of the structure which accommodated the body chip.
  • FIG. 26 is a plan view showing the solid wiring layer shown in FIG.
  • FIG. 27 is a cross-sectional view of an example in which a heat sink is provided on the semiconductor device shown in FIG.
  • FIG. 28 is a cross-sectional view showing still another semiconductor device on which a plurality of semiconductor chips are mounted.
  • FIG. 29 is a plan view showing a wiring example in the semiconductor chip shown in FIG.
  • FIGS. 30A to 30D are diagrams for explaining a process of forming a semiconductor device by simultaneously deforming a plurality of semiconductor chips.
  • FIG. 3 is a sectional view of the semiconductor device according to the first embodiment of the present invention.
  • the semiconductor device shown in FIG. 3 has a semiconductor chip 10 curved in a substantially cylindrical shape.
  • the bump 10a serving as an external connection terminal is curved outward.
  • the bump 10a is formed by solder or gold.
  • the bumps 10a arranged around both sides of the semiconductor chip 10 are aligned in two rows in the longitudinal direction of the cylindrical shape.
  • a coating material 11 such as a resin is applied as a fixing member and cured to form a resin layer. Therefore, the semiconductor chip is fixed by the resin layer while being curved in a cylindrical shape.
  • the semiconductor chip 10 is connected to the package substrate (interposer) 12 via the bump 10a. That is, the bump 10 a of the semiconductor chip is flip-chip connected to the interposer 12.
  • the semiconductor chip is sealed on the interposer 12 with a sealing resin 13.
  • a solder ball 14 is provided as an external connection terminal of the semiconductor device.
  • the thickness of the semiconductor chip 10 is preferably thin, and is preferably 50 ⁇ m or less.
  • the semiconductor chip 10 Since the semiconductor chip 10 has a cylindrical shape, an interposer having a smaller size can be used than when the semiconductor chip 10 is mounted on the interposer in a flat state. Therefore, it is necessary to reduce the horizontal projection area of the semiconductor device. it can.
  • FIG. 4 is a block diagram of an internal circuit of a semiconductor chip used for a conventional memory device.
  • the data input circuit 15 and the data output circuit 16 are sometimes connected to one electrode pad 17.
  • a write circuit 19 and a read circuit 20 are provided on both sides of the memory cell array 18, respectively.
  • the data output circuit 16 is provided in the vicinity of the read circuit 20, the distance between the data input circuit 15 and the write circuit 19 will be long, and the chip in the chip connecting them Wiring 21 becomes longer. Such a long wiring in the chip hinders a high-speed read operation.
  • FIG. 5 is a block diagram of an internal circuit when the cylindrical semiconductor chip 10 according to the present embodiment is used as a memory device.
  • FIG. 6 is a diagram showing the internal configuration of the semiconductor chip 10 when the circuit shown in FIG. 5 is formed.
  • the data input circuit 15 is provided near the write circuit 19
  • the data output circuit 16 is provided near the read circuit 20.
  • the data input terminal 22 is provided in the vicinity of the data input circuit 15 and the write circuit 19 in an aligned state.
  • the data output terminal 23 is provided in the vicinity of the data input circuit 15 and the write circuit 19 so as to be aligned.
  • the row of data input terminals 22 corresponds to the electrodes arranged on one side of the semiconductor chip 10, and the row of data output terminals 23 corresponds to the electrodes arranged on the opposite side of the semiconductor chip 10. .
  • Each of the columns of the data input terminals 22 and the columns of the data output terminals 23 includes a clock (CLK) terminal 24.
  • the rows of the data input terminals 22 and the rows of the data output terminals 23 extend in parallel with each other in two rows.
  • the electrodes of the semiconductor chip 10 By connecting the electrodes of the semiconductor chip 10 to the electrode pads 25 of the interposer 12 shown in FIG. 7, the data input terminal 22 and the corresponding data output terminal 23 are interconnected.
  • the connection can be made by a wiring 26 formed on one poser 12. Therefore, the wiring 21 (see FIG. 4) formed in the conventional semiconductor chip can be replaced with a short wiring on the interposer 12, and high-speed operation can be realized.
  • FIG. 8 is a perspective view of a jig for forming a semiconductor chip into a cylindrical shape by the first method.
  • the deforming jig 30 shown in FIG. 8 includes a center indicating portion 31 and an arc-shaped possible portion 32 rotatably provided on both sides of the supporting portion 31.
  • One end of the movable portion 32 is rotatably supported by the support portion.
  • the support portion 31 has a hole 31a for vacuum suction, and is configured to be able to vacuum-suck a central portion of the semiconductor chip 10 in a flat state.
  • a heating wire 32 a is incorporated in the movable portion 32, and is configured to be able to heat when deformed by the deformation jig 30. '
  • the flat surface of the semiconductor chip 10 on which the bumps 10 a are provided is vacuum-adsorbed by the support portion 31.
  • the coating material 11 is applied to the back surface of the semiconductor chip 10.
  • the semiconductor chip 10 is gradually deformed along the arc of the movable part 32 by rotating the movable part 32.
  • the movable portion 32 is rotated until the semiconductor chip has a substantially cylindrical shape.
  • the coating material 11 applied to the back surface of the semiconductor chip 10 is thermally cured by a heating wire incorporated in the movable part 32.
  • the movable portion 32 is returned to the original state, the vacuum suction is released, and the substantially cylindrical semiconductor chip 10 is removed from the deformation jig 30. At this time, the cylindrical shape of the semiconductor chip 10 is maintained by the cured coating material 11.
  • the coating may be applied to the back surface of the semiconductor chip 10 (the inner surface of the cylinder) after the semiconductor chip is deformed into a cylindrical shape, and then cured. Further, the rotation of the movable portion 32 is stopped in a state where the semiconductor chip 10 is curved before the semiconductor chip 10 becomes cylindrical, and the coating material 11 is cured to cure the curved semiconductor chip. Top 10 can also be formed.
  • the coating material 11 used for fixing the shape is not particularly limited, but it is preferable to use a liquid epoxy resin or the like excellent in quick drying property. Also, since the semiconductor chip 10 is sealed with a sealing resin, the coating material 11 is made of a resin having characteristics similar to those of the sealing resin 13 so that a semiconductor device can be mounted. This can prevent peeling in the package due to stress at the time of reflow, which is a problem during reflow.
  • the thickness of the coating material 11 is smaller, the influence of the shrinkage of the coating material, such as a further change in the shape of the chip, is smaller. Therefore, it is considered that the thickness of the coating material 11 should be thinner than the thickness of the chip, and the thinner the coating material, the better.
  • the temperature at which the coating material 11 is thermally cured is preferably 200 ° C. or less in consideration of the effect on the semiconductor chip 10.
  • the semiconductor chip is not wound around the cylindrical substrate to be deformed, and the semiconductor chip can be reduced in weight because no cylindrical member is used. Further, a semiconductor chip having a conventional design can be used without being changed so that the electrode pads and the like of the semiconductor chip can be wound around the cylindrical member and stacked.
  • a coating material By fixing the shape of the semiconductor chip with a coating material, not only can the shape of the chip be fixed arbitrarily, but also the strength of the semiconductor chip can be increased, and chip cracking during resin sealing and flip chip connection can be prevented. Can be.
  • FIGS. 10A, 10B and 10C are diagrams of a deformation jig for forming a semiconductor chip into a cylindrical shape by the second method.
  • FIGS. 11A to 11E are diagrams for explaining the operation of deforming a semiconductor chip into a cylindrical shape by the second method. .
  • the support jig 35 shown in FIG. 10A is attached to the back surface of the semiconductor chip (the surface opposite to the surface on which the bumps 10a are provided). Then, the semiconductor chip 10 is vacuum-sucked through the holes 35 a provided in the support jig 35.
  • the semiconductor chip 10 supported by the support jig 35 is placed on the curved jig 36 and pressed by the support jig 35.
  • the bending jig 36 is a jig whose cross section is curved in a substantially semicircular shape, and has elasticity.
  • the semiconductor chip 10 When the semiconductor chip 10 is deformed by pressing the support jig 35, the semiconductor chip 10 is deformed into a shape along the inner surface of the curved jig 36 as shown in FIG. 11C. .
  • the vacuum jig 36 By providing the vacuum jig 36 with the vacuum suction section, the semiconductor chip 10 can be maintained along the inner surface of the bending jig. It is preferable that a heating wire for heating is incorporated in the bending jig 36.
  • the support jig 35 is removed from the semiconductor chip 10 and the bending jig 36 is pressed from the left and right by the pressing jigs 37 (37A, 37B). .
  • the cross section of the pressing jig 36 is deformed to a shape closer to a circular shape than a semicircular shape. Therefore, the semiconductor chip 10 disposed inside the bending jig 36 is deformed into a substantially cylindrical shape.
  • the coating material 11 is applied to the back surface of the semiconductor chip and cured as in the first method described above, whereby the semiconductor chip 10 is cured. Can be fixed so as to maintain the cylindrical shape.
  • FIG. 12 is a cross-sectional view of a semiconductor device incorporating a plurality of cylindrical semiconductor chips.
  • three semiconductor chips 10 are flip-chip connected to a package substrate (interposer) 38 and sealed with a sealing resin 39.
  • a solder pole 40 is provided as an external connection terminal.
  • the horizontal projection area of the semiconductor device can be made smaller than when a flat semiconductor chip is used. Further, all of the plurality of semiconductor chips 10 can be flip-chip connected.
  • FIG. 13 is a cross-sectional view showing another example of a semiconductor device incorporating a plurality of cylindrical semiconductor chips.
  • three are placed on each side of interposer 41.
  • a total of six semiconductor chips 10 are flip-chip connected, and each is sealed with a sealing resin 42.
  • the solder balls 43 as external connection terminals are arranged outside the sealing resin 42 on one side, and have dimensions larger than the thickness of the sealing resin.
  • the semiconductor chip 10 shown in FIG. 13 has an elliptical shape as if the cylindrical shape was slightly crushed. In this way, the thickness of the sealing tree 42 can be reduced.
  • FIG. 14 is a sectional view showing still another example of a semiconductor device incorporating a plurality of cylindrical semiconductor chips. In the example shown in FIG.
  • FIG. 14 is a double cylindrical shape.
  • FIG. 15 is a sectional view of the semiconductor chip shown in FIG. That is, as shown in FIG. 15, by providing a cylindrical semiconductor chip 1 OB (outer peripheral chip) outside the cylindrical semiconductor chip 1 OA (inner peripheral chip), a plurality of semiconductor chips can be formed. It is formed integrally.
  • the semiconductor chips 1OA and 10B are flip-chip connected to the interposer 45 as if they were one semiconductor chip.
  • the semiconductor chips 1 OA and 1 OB are sealed on the interposer 45 by a sealing resin 46.
  • solder balls 47 are provided as external connection terminals.
  • FIG. 16 is a side view showing an end portion of a semiconductor chip formed in a double cylindrical shape.
  • the surface of the outer semiconductor chip on which the bumps are formed faces the inner semiconductor chip 10B, and has a cylindrical inner peripheral surface. Therefore, external connection terminals cannot be provided on the outer semiconductor chip 10B.
  • the surface (circuit formation surface) on which the bumps of the inner semiconductor chip 1OA are formed becomes a cylindrical outer peripheral surface and faces outward. Therefore, the end of the inner semiconductor chip 10A is made to protrude from the end of the outer semiconductor chip 10B, and the protruding portion is provided with a bump 10Aa as an external connection terminal.
  • the outer semiconductor chip 10B is connected to the interposer 47 via the wiring in the inner semiconductor chip 10B and the bump 10OA.
  • a plurality of semiconductor chips can be spatially and efficiently arranged by overlapping the semiconductor chips to form a cylindrical shape, and the density of the semiconductor chips can be improved.
  • FIG. 17 is a sectional view of a semiconductor device according to a second embodiment of the present invention.
  • the semiconductor device shown in FIG. It has a curved semiconductor chip 50.
  • the semiconductor chip 50 is curved so that the surface (circuit forming surface) on which the bumps 50a as external connection terminals are provided is inside.
  • the bump 50a is formed of solder or gold.
  • a coating material 11 such as a resin is applied to the circuit forming surface of the semiconductor chip 50 and hardened to form a resin layer.
  • the semiconductor chip 50 is fixed by a resin layer in a curved state.
  • the semiconductor chip 50 is connected to a package substrate (interposer) 52 via a bump 50a. That is, the bump 50 a of the semiconductor chip is flip-chip connected to the interposer 52.
  • the semiconductor chip 50 is sealed with the sealing resin 53 on the interposer 52.
  • a solder pole 54 is provided as an external connection terminal of the semiconductor device.
  • the thickness of the semiconductor chip 50 is thin, and it is preferable that the thickness be 50 ⁇ or less.
  • the semiconductor chip 50 Since the semiconductor chip 50 is curved, a smaller interposer can be used than when the semiconductor chip 50 is mounted on the interposer in a flat state. Therefore, the horizontal projection area of the semiconductor device can be reduced.
  • a curved semiconductor chip 50 can be formed by using the method for forming a cylindrical semiconductor chip 10 according to the first embodiment described above.
  • a semiconductor chip 50 having a curved shape can be formed using a deformation jig 30 shown in FIG.
  • the flat semiconductor chip 50 is fixed to the support portion 31 with the front and back opposite to the semiconductor chip 10 shown in FIG. That is, the bump 50a is fixed to the supporting portion 31 with the bump 50a facing downward.
  • the rotation of the movable portion is stopped, and the coating material: 11 is cured to cure the semiconductor chip in a curved shape.
  • the semiconductor chip 50 can also be formed by using the deformation jigs 35 and 36 shown in FIGS. 1OA and 1OB. Also in this case, the semiconductor chip 50 in a flat state is attached to the indicating jig 35 with the front and back reversed, that is, with the bumps 50a facing down. Then, by coating and curing the coating material 11 in the state shown in FIG. 11C, a semiconductor chip 50 fixed in a curved shape is obtained.
  • FIG. 18 is a sectional perspective view of a deforming jig for forming a curved semiconductor chip.
  • the deforming jig 55 shown in FIG. 18 is a block-shaped jig in which a concave portion 55a is provided in the center of the bottom to form a space.
  • a hole 55b for vacuum suction is opened at the center of the space at the bottom.
  • an injection passage 50c for injecting the coating material is opened in the space at the bottom.
  • a heating wire 50d for heating is embedded near the bottom of the deformation jig.
  • the bottom of the deformation jig 55 is placed on the back surface of the semiconductor chip 50 in a flat state. In this state, the space of the concave portion 55a is located at the center of the semiconductor chip 55. A coating material 56 is applied to the circuit forming surface of the semiconductor chip 50.
  • the semiconductor chip 50 is vacuum-sucked through the holes 55 for vacuum suction, the semiconductor chip 50 is in a curved state as shown in FIG. 19B.
  • a coating material is injected from an injection passage between the semiconductor chip 50 and the bottom surface of the concave portion of the deformation jig, and is heated and cured by a heating wire.
  • the semiconductor chip 50 is fixed in a curved shape by the coating material 56 on the circuit forming surface side and the coating material on the back surface side.
  • FIG. 20 is a sectional view of another deforming jig for forming a semiconductor chip having a curved shape.
  • the deforming jig 60 shown in FIG. 20 includes a central supporting portion 6 OA that supports a central portion of the semiconductor chip 50, and end supporting portions 60 B and 60 B that support both ends of the semiconductor chip 50. 6 0 C.
  • the center support portion 6OA and the end support portions 6OB and 60C vacuum-suck the semiconductor chip 50 in a flat state through the vacuum suction holes 60a.
  • FIG. 20 shows a state in which the semiconductor chip 50 in a flat state is vacuum-adsorbed to the deformation jig 60.
  • the center support 6 OA is moved relative to the end supports 6 OB and 60 C so that the center of the semiconductor chip 50 is bent and deformed. Moving. As a result, the semiconductor chip 50 is deformed into a curved state between the central portion and the end while the central portion and the end maintain a flat surface.
  • a coating material 56 is applied to the circuit forming surface and the back surface of the semiconductor chip 50 and cured. As a result, the semiconductor chip 50 is fixed in a curved shape.
  • the direction in which the space formed by the curvature of the semiconductor chip opens is aligned with the flow direction of the sealing resin (indicated by the arrow in the figure).
  • the sealing resin is easily introduced into the space formed between the semiconductor chip 50 and the interposer 52, and the sealing resin is easily filled into the space. Adjust the position of the gate 65 to be injected.
  • Such a configuration is the same also in the cylindrical semiconductor chip 10 according to the first embodiment described above.
  • FIG. 23 is a cross-sectional view of a semiconductor device having a configuration in which a small-sized semiconductor chip is accommodated in a space formed by bending a semiconductor chip.
  • a large-sized semiconductor chip 50A is formed in a curved shape
  • a slightly smaller semiconductor chip 50B is formed in a curved shape and arranged inside the semiconductor chip 50A.
  • a semiconductor chip 50 C is arranged.
  • Each of the semiconductor chips 50 A, 50 B, and 50 C is flip-chip connected to the interposer 52, and is sealed with a sealing resin 53.
  • FIG. 23 The configuration shown in FIG. 23 is the same as the stacked semiconductor chips, but all the semiconductor chips can be flip-chip connected to one interposer 52. If there is a risk of heat generation due to an increase in the mounting density of the semiconductor chips, as shown in FIG. 24, a heat sink 66 made of a metal plate or the like is provided on the upper surface of the sealing resin 53 as shown in FIG. It may be provided.
  • FIG. 25 is a cross-sectional view of another example of a semiconductor device having a configuration in which a small-sized semiconductor chip is accommodated in a space formed by bending a semiconductor chip.
  • the semiconductor chip 50B is arranged upside down, and the semiconductor chip 5OA Are flip-chip bonded to each other.
  • the semiconductor chip 50C is arranged in a space formed between the semiconductor chip 50A and the semiconductor chip 50B.
  • the semiconductor chip 50C is flip-chip connected to the semiconductor chip 50B.
  • a solid wiring layer 67 such as copper is formed in the interposer 52 as shown in FIG.
  • Heat radiation from the semiconductor chip 50B can be promoted.
  • a heat sink 66 made of a metal plate or the like may be provided on the upper surface of the sealing resin 53 to further promote heat radiation.
  • the semiconductor chips are flip-chip connected to each other, and the connection wiring length between the chips is shortened, so that high-speed operation can be realized.
  • FIG. 28 is a cross-sectional view showing still another semiconductor device on which a plurality of semiconductor chips are mounted.
  • a plurality of semiconductor chips are connected in a flat state on the interposer 52, and the connection between the highest-order chip and the interposer is made by a chip having a changed shape.
  • the semiconductor chips 7OA and 70B are stacked so that the back faces each other, and the semiconductor chip 7OA is flip-chip connected to the interposer 52. Therefore, the semiconductor chip 70B is in a state where the circuit formation surface faces upward.
  • a semiconductor chip 70 C is further flip-chip connected to the semiconductor chip 70 B.
  • the semiconductor chip 70B and the interposer 52 are generally connected by a bonding wire, but in the example shown in FIG. Instead, modified semiconductor chips 70 D and 70 E are used.
  • the shape of the semiconductor chips 7 OD and 70 E connected instead of the bonding wires can be changed to achieve the stacking. No restrictions on the thickness of semiconductor chips It becomes. Also, even in the case of a semiconductor chip with a large number of electrode pads or a large number of stacked chips, there is no need to connect the electrode pads individually.
  • the connection with the interposer can be made at once by flip chip. Therefore, the semiconductor chip and the interposer can be connected in a short time.
  • the type of the semiconductor chips 70D and 70E for connecting the highest-order semiconductor chip to the interposer or the lower-order semiconductor chip is not particularly limited, and may have a semiconductor circuit or may have only a wiring pattern. It may be formed.
  • FIG. 29 is a plan view showing a wiring example in the semiconductor chip 7OD.
  • the electrode pads 71 connected to the electrode pads of the semiconductor chip 70B are arranged near one side, and the electrode pads 72 connected to the electrode pads of the interposer 52 are arranged near the opposite side. Is done.
  • the pattern wiring 73 connects the electrode pad 71 and the electrode pad 72, and connects the semiconductor chip 7 OB and the interposer 52.
  • the pattern wiring 74 connects a circuit in the semiconductor 7 OD and the interposer 52.
  • the pattern wiring 75 connects a circuit in the semiconductor 7OD and the semiconductor chip 70B.
  • the pattern wiring 76 simultaneously connects the semiconductor chip 70B, the semiconductor chip 70D, and the interposer 52.
  • 3A to 3OD are diagrams for explaining a process of forming a semiconductor device by simultaneously deforming a plurality of semiconductor chips.
  • a plurality of semiconductor chips 80A, 80B, 8OC are flip-chip connected to each other as shown in Fig. 3 OA, and an underfill material 81 is filled between semiconductor chips and fixed as shown in Fig. 3 OB. .
  • the integrally fixed semiconductor chips 8OA, 8OB, and 80C are deformed (curved) by any of the methods described above, and the semiconductor chips 80B, 80C, and 8OA are deformed.
  • resin 82 is filled and cured as a fixing member.
  • the deformed semiconductor chips 80A, 8OB, 80C are flip-chip connected to the interposer 52 as shown in FIG. According to the above deformation method, a plurality of semiconductor chips can be deformed collectively. Further, even a small-sized semiconductor chip (semiconductor chip A80 in this case) that cannot be easily deformed by itself can be easily deformed.
  • FIGS. 30A to 30D three semiconductor chips are used.
  • the semiconductor chips 80B and 80C may be used as one large-sized semiconductor chip.
  • the present invention is not limited to the specifically disclosed embodiments described above, and various modifications and improvements may be made without departing from the scope of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

明細書 半導体装置及びその製造方法 技術分野
本発明は半導体装置に係り、 特に湾曲した半導体素子を有するスタックド ·マ ノレチチップパッケージ （MC P) やマルチチップモジユー/レ (MCM) のような 半導体装置に関する。 背景技術
半導体装置の集積度を向上し、 また動作速度を高速化するため、 従来の平坦な 半導体チップを所望の形状に変形して搭載する技術が注目されている。 半導体チ ップの薄型化が著しく進み、 半導体チップ自体を容易に変形 （湾曲） できるよう になってきている。 特開 2 0 0 1— 1 1 8 9 8 2号公報及ぴ特開平 1 1—3 4 5 8 2 3号公報は、 半導体素子を変形 （湾曲） して実装する技術を開示している。 図 1は特開 2 0 0 1— 1 1 8 9 8 2号公報に開示された変形した半導体チップ を示す斜視図である。 半導体チップ 1は円筒形の支持基板 2に卷きつけられて円 筒状に変形される。 半導体チップ 1の電極パッド 1 aは円筒の長手方向に整列し た状態で配列され、 同様に円筒状に変形された他の半導体チップと互いに接続す ることができる。
図 2は特開平 1 1— 3 4 5 8 2 3号公報に開示された変形した半導体チップを 示す側面図 ·？.ある。 半導体チップ 3は、 外部接続電極としての半田バンプ 3 aが 設けられた側が凹となるように湾曲され、 半田バンプ 3 aがインターポーザ 4の 配線部 4 aに接合されている。 インターポーザ 4が例えば熱変形しても、 半導体 チップが容易に変形する （撓む） ことができるため、 半導体チップ 3とインター ポーザ 4との間 （すなわち半田バンプ 3 a ) に生じる応力を緩和することができ る。
し力 しな力 Sら、 図 1に示す半導体チップ 1は、 円筒基板 2に卷きつけることに より、 重量が増加したり、 チップの組み合わせ （筒に卷きつけたチップを上に置 く場合） によっては積層するチップ同士を接続する必要があるため、 チップのパ ッドを最適化する必要がある。 このため、 チップの再設計を行う必要があり、 従 来の半導体チップをそのまま使用することができない。 また、 半導体チップ 1を 円筒基板 2に精度良く卷きつける必要があり、 そのような方法を考案しなくては ならない。
図 2に示す半導体チップ 3のように、 半導体チップを湾曲させてフリップチッ プ実装する場合には、 チップが薄く強度が弱いため、 インターポーザに接続する 際や、 樹脂などで封止する際に、 半導体チップにクラックが発生するおそれがあ る。 また、 半導体チップが円弧状に変形しているため、 インターポーザと半導体 チップとの接続部の位置精度が低いと考えられる。 発明の開示
本発明の総括的な目的は、 上述の問題を解消した改良された有用な半導体装置 及びその製造方法を提供することである。
本発明のより具体的な目的は、 極薄チップを利用して半導体チップを変形し、 チップが空間的に効率よく配置された半導体装置を提供することである。
本発明の他の目的は、 複数の半導体チップの組み合わせの自由度が増し、 伝送 線路が短縮された半導体装置を提供することである。
上述の目的を達成するために、 本発明の一つの面によれば、 少なくとも一つの 半導体チップと、 該半導体チップの表面に形成され、 該半導体チップを略円筒形 状または湾曲形状に変形した状態に固定する固定部材と、 該変形した半導体チッ プがフリツプチップ接続されたパッケージ基板と、 半導体チップを該パッケージ 基板上で封止する封止樹脂と、 該パッケージ基板に設けられた外部接続端子とを 有する半導体装置が提供される。
上述の発明によれば、 半導体チップは固定部材により変形した状態に固定され るため、 そのままパッケージ基板に対してフリップチップ接続することができる 。 固定部材は半導体チップの半導体チップの割れを防止する補強部材としても機 能する。 また、 半導体チップが円筒形状又は湾曲形状に変形しているため、 平坦 な状態の半導体チップを実装するより小さなパッケージ基板を用レ、ることができ 、 半導体装置の推移平投影面積を縮小することができる。 また、 複数の変形した 半導体チップを適当に組合せることにより、 パッケージ基板上の空間を有効に利 用することができ、 半導体装置の実装密度を高めることができる。 さらに、 半導 体チップを変形して外部接続用電極パッドの位置を適当な位置に変えることがで き、 パッケージ基板上の配線を短くすることができる。 これにより、 高速な動作 を行う半導体装置を達成することができる。
上述の発明において、 固定部材は、 略円筒形状又は湾曲形状の半導体チップの 内側の面に形成された樹脂層としてもよレ、。 また、 容易に変形を可能とするため に、 半導体チップの厚さは 5 0 μ πι以下とすることが好ましい。
また、 本発明による半導体装置は、 互いにフリップチップ接続された複数の半 導体チップを有することとしてもよい。 複数の半導体チップは、 略円筒形状の第
1の半導体チップと、 第 1の半導体チップより大きな直径の略円筒形状に形成さ れて第 1の半導体チップの外周を包囲するように配置された第 2の半導体チップ とを含むように構成してもよい。 第 1の半導体チップの端部は前記第 2の半導体 チップの端部から突出して延在し、 第 1の半導体チップとパッケージ基板とがフ リップチップ接続された構成としてもよい。 また、 複数の半導体チップは、 湾曲 形状の第 1の半導体チップと、 第 1の半導体チップより大きな湾曲形状に形成さ れて第 1の半導体チップの外周に沿って配置された第 2の半導体チップとを含む こととしてもよい。 第 2の半導体チップの端部は第 2の半導体チップの端部より 大きく延在し、 第 2の半導体チップと前記パッケージ基板とがフリップチップ接 続された構成としてもよレ、。
また、 本発明による半導体装置は、 サイズの異なる複数の湾曲形状に形成され た半導体チップを有し、 より大きいィサイズの半導体チップの湾曲形状により形 成される空間に、 大きいサイズの半導体チップより小さいサイズの半導体チップ が収容された構成とすることもできる。 複数の半導体チップの各々は個別にパッ ケージ基板にフリップチップ接続されてもよい。 あるいは、 複数の半導体チップ は、 大きいサイズの半導体チップに対して該大きいサイズより小さいサイズの半 導体チップがフリツプチップ接続され、 最大のサイズの半導体チップがパッケー ジ基板にフリップチップ接続された構成としてもよい。 また、 本発明による半導体装置において、 半導体チップは、 複数の積層された 平坦な半導体チップと、 平坦な半導体チップのうち回路形成面が上を向いた状態 の最上位置の半導体チップとパッケージ基板とにフリツプチップ接続された変形 した半導体チップとを含むこととしてもよレ、。
また、 本発明の他の面によれば、 変形した半導体チップを有する半導体装置の 製造方法であって、 平坦な状態の半導体チップを支持し、 平坦な状態の半導体チ ップに液状の樹月旨を塗布し、 液状の樹脂が塗布された面が内側となるように半導 体チップを変形し、 液状の樹脂を硬化させて半導体チップを円筒形状又は湾曲形 状に固定し、 半導体チップをパッケージ基板にフリップチップ実装する各工程を 有する半導体装置の製造方法が提供される。 上述の半導体装置の製造方法におい て、 液状の樹脂を塗布する工程は前記半導体チップを変形した後に行われること としてもよい。
本発明の他の目的、 特徴及び利点は添付の図面を参照しながら以下の詳細な説 明を読むことにより、 一層明瞭となるであろう。 図面の簡単な説明
図 1は円筒形状に変形された半導体チップの斜視図である。
図 2は湾曲した状態で基板に搭載された半導体チップの側面図である。
図 3は本発明の第 1実施例による半導体装置の断面図である。
図 4は従来のメモリデバイスに用いられる半導体チップの内部回路のプロック 図である。
図 5は円筒形状の半導体チップをメモリデバイスとして用いた場合の内部回路 のブロック図である。
図 6は図 5に示す回路を形成した場合の半導体チップの内部構成を示す図であ る。
図 7は図 6に示す半導体チップを搭載するためのィンターポーザの平面図であ る。
図 8は半導体チップを円筒形状に形成するための変形用治具の斜視図である。 図 9 A、 図 9 B及ぴ図 9 Cは図 8に示す変形用治具の動作を説明するための図 である。
図 1 0 A， 1 0 B及び 1 0 Cは半導体チップを円筒形状に形成するための変形 用治具の図である。
図 1 1 A〜図 1 1 Eは図 1 0 A〜図 1 0 Cに示す変形用治具を用いて半導体チ ップを円筒形状に変形する動作を説明するための図である。
図 1 2は複数の円筒形状の半導体チップを組み込んだ半導体装置の断面図であ る。
図 1 3は複数の円筒形状の半導体チップを組み込んだ半導体装置の他の例を示 す断面図である。
図 1 4は複数の円筒形状の半導体チップを組み込んだ半導体装置の他の例を示 す断面図である。
図 1 5は図 1 4に示す半導体チップの断面図である。
図 1 6は 2重の円筒形状に形成された半導体チップの端部を示す側面図である 図 1 7は本発明の第 2実施例による半導体装置の断面図である。
図 1 8は湾曲形状の半導体チップを形成するための変形用治具の断面斜視図で める。
図 1 9 A， 1 9 B及び 1 9 Cは図 1 8に示す変形用治具を用いて半導体チップ を湾曲形状に形成する工程を説明するための図である。
図 2 0は湾曲形状の半導体チップを形成するための他の変形用治具の断面図で ある。
図 2 1及ぴ 2 1 Bは図 2 8に示す変形用治具を用いて半導体チップを湾曲形状 に形成する工程を説明するための図である。
図 2 2は複数の湾曲形状の半導体チップを封止する際の封止樹脂の流れを説明 するための図である。
図 2 3は半導体チップの湾曲により形成される空間の中に小さなサイズの半導 体チップを収容した構成の半導体装置の断面図である。
図 2 4は図 2 3に示す半導体装置にヒートシンクを設けた例の断面図である。 図 2 5は半導体チップの湾曲により形成される空間の中に小さなサイズの半導 体チップを収容した構成の半導体装置の他の例の断面図である。
図 2 6は図 2 5に示すベタ配線層を示す平面図である。
図 2 7は図 2 5に示す半導体装置にヒートシンクを設けた例の断面図である。 図 2 8は複数の半導体チップを搭載した更に別の半導体装置を示す断面図であ る。
図 2 9は図 2 8に示す半導体チップ内の配線例を示す平面図である。
図 3 0 A〜 3 0 Dは複数の半導体チップを一括して変形して半導体装置を形成 する工程を説明するための図である。 発明を実施するための最良の形態
本発明の実施例について図面を参照しながら説明する。
図 3は本発明の第 1実施例による半導体装置の断面図である。 図 3に示す半導 体装置は、 略円筒状に湾曲した半導体チップ 1 0を有する。 半導体チップ 1 0は 外部接続端子と'してのバンプ 1 0 aが外側を向いて湾曲される。 バンプ 1 0 aは 半田あるいは金などにより形成される。 半導体チップ 1 0の両辺の周囲に配列さ れたバンプ 1 0 aは、 円筒形状の長手方向に 2列に整列した状態となる。 半導体 チップ 1 0の裏側 （円筒形状の内面） には、 固定部材として樹脂等のコーティン グ材 1 1が塗布され硬化されて樹脂層が形成される。 したがって、 半導体チップ は円筒形状に湾曲した状態で樹脂層により固定される。
半導体チップ 1 0はバンプ 1 0 aを介してパッケージ基板 （インターポーザ） 1 2に接続される。 すなわち、 半導体チップのバンプ 1 0 aはインターポーザ 1 2に対してフリップチップ接続される。 半導体チップはインターポーザ 1 2上で 封止樹脂 1 3により封止される。 ィンターポーザ 1 2の裏側には半導体装置の外 部接続端子としてハンダボール 1 4が設けられる。
上述のように半導体チップ 1 0を円筒形状に変形させるには、 半導体チップ 1 0の厚みは薄いほうがよく、 5 0 μ m以下が好ましい。
半導体チップ 1 0が円筒形状となっているため、 半導体チップ 1 0が平坦な状 態でィンターポーザに実装される場合より、 小さなサイズのィンターポーザを用 いることができる。 したがって、 半導体装置の水平投影面積を小さくすることが できる。
ここで、 半導体チップ 1 0を円筒形状にした場合の他の利点について説明する 。 図 4は従来のメモリデバイスに用いられる半導体チップの内部回路のブロック 図である。 従来のメモリデバイス用半導体チップでは、 データ入力回路 1 5とデ ータ出力回路 1 6とが一つの電極パッド 1 7に接続される場合がある。 また、 メ モリセルアレイ 1 8の両側に書き込み回路 1 9及ぴ読み出し回路 2 0が夫々設け られる。 そのような場合に、 データ出力回路 1 6を読み出し回路 2 0の近傍に設 けると、 データ入力回路 1 5と書き込み回路 1 9との間の距離が長くなり、 これ らを接続するチップ内の配線 2 1の長さが長くなる。 このようなチップ内の長い 配線は、 高速な読み出し動作の妨げとなる。
本実施例による半導体装置は、 上述のチップ内の配線をィンターポーザ上に形 成された短い配線で置き代えることができる。 以下にその理由を説明する。 図 5は本実施例による円筒形状の半導体チップ 1 0をメモリデバイスとして用 いた場合の内部回路のプロック図である。 図 6は図 5に示す回路を形成した場合 の半導体チップ 1 0の内部構成を示す図である。 この場合、 データ入力回路 1 5 は書き込み回路 1 9の近傍に設けられ、 データ出力回路 1 6は読み出し回路 2 0 の近傍に設けられる。 そして、 データ入力端子 2 2は、 データ入力回路 1 5及び 書き込み回路 1 9の近傍に整列した状態で設けられる。 一方、 データ出力端子 2 3は、 データ入力回路 1 5及び書き込み回路 1 9の近傍に整列した状態で設けら れる。
データ入力端子 2 2の列は半導体チップ 1 0の一側辺に配列された電極に相当 し、 データ出力端子 2 3の列は半導体チップ 1 0の反対側の辺に配列された電極 に相当する。 なお、 データ入力端子 2 2の列及びデータ出力端子 2 3の列の各々 にはクロック （C L K) 端子 2 4が含まれる。 ·
半導体チップ 1 0が円筒形状に変形されると、 データ入力端子 2 2の列及ぴデ ータ出力端子 2 3の列は近接した状態で 2列に平行に延在する。 このような半導 体チップ 1 0の電極を図 7に示すィンタ一ポーザ 1 2の電極パッド 2 5に接続す ることにより、 データ入力端子 2 2と対応するデータ出力端子 2 3とを、 インタ 一ポーザ 1 2上に形成した配線 2 6により接続することができる。 したがって、 従来半導体チップ内に形成されていた配線 2 1 (図 4参照） をィ ンターポーザ 1 2上の短い配線に代えることができ、 高速な動作を実現すること ができる。
次に、 半導体チップを円筒形状に形成する方法について説明する。
まず、 半導体チップを円筒形状に形成する第 1の方法について説明する。 図 8 は第 1の方法により半導体チップを円筒形状に形成するための治具の斜視図であ る。 図 8に示す変形用治具 3 0は、 中央の指示部 3 1と支持部 3 1の両側に回動 可能に設けられた円弧状の可能部 3 2とよりなる。 可動部 3 2は一端が支持部に 回動可能に支持されている。
支持部 3 1は真空吸着用の孔 3 1 aを有しており、 平坦な状態の半導体チップ 1 0の中央部分を真空吸着できるように構成されている。 また、 可動部 3 2の中 には電熱線 3 2 aが組み込まれており、 変形用治具 3 0による変形の際に加熱で きるように構成されている。 '
まず、 図 9 Aに示すように、 平坦な状態の半導体チップ 1 0のバンプ 1 0 aが 設けられた面を支持部 3 1により真空吸着する。 この際、 半導体チップ 1 0の裏 面にコーティング材 1 1を塗布する。 次に、 図 9 Bに示すように、 可動部 3 2を 回動することにより半導体チップ 1 0を可動部 3 2円弧状に沿って徐々に変形さ せる。 最終的に、 図 9 Cに示すように、 半導体チップが略円筒形状となるまで、 可動部 3 2を回動する。
図 9 Cに示すように半導体チップが略円筒形状となった後、 可動部 3 2に組み 込まれた電熱線により半導体チップ 1 0の裏面に塗布したコーティング材 1 1を 熱硬化させる。 コーティング材 1 1の硬化が完了したら、 可動部 3 2をもとの状 態に戻し、 真空吸着を解除して略円筒形状となった半導体チップ 1 0を変形用治 具 3 0から取り外す。 この際、 硬化したコーティング材 1 1により半導体チップ 1 0の円筒形状は維持される。
なお、 可能であれば半導体チップを円筒形状に変形した後にコーティング材を 半導体チップ 1 0の裏面 （円筒の内面） に塗布してから硬化させることとしても よレ、。 また、 半導体チップ 1 0が円筒形状になる前の湾曲した状態で可動部 3 2 の回動を停止し、 コーティング材 1 1を硬化させることにより湾曲状の半導体チ ップ 1 0を形成することもできる。
形状固定用に用いられるコーティング材 1 1は、 特に制約は無いものの、 速乾 性に優れた液状のエポキシ樹脂などを用いることが好ましい。 また、 半導体チッ プ 1 0は封止樹脂によって封止されるため、 コーティング材 1 1は封止樹脂 1 3 の特性に近似した特性を有する樹脂を使用することにより、 半導体装置を実装す る場合に問題となるリフロー時のストレスによるパッケージ内の剥離を防止する ことができる。
また、 コーティング材 1 1の厚さは、 薄いほうがコーティング材の収縮により チップの形状が更に変化するなどの影響が小さい。 このため、 コーティング材 1 1の厚さは、 チップの厚さより薄いほうがよいと考えられ、 薄ければ薄いほどよ レ、と考えられる。 また、 コーティング材 1 1を熱硬化させるときの温度は、 半導 体チップ 1 0への影響を考慮すると、 2 0 0 °C以下が望ましい。
また、 コーティング材 1 1の特性によっては、 ウェハ状態でコーティング材 1 1を塗布し、 上述の変形用治具 3 0を用いて半導体チップを変形した後、 熱をか けて形状を固定する方法なども考えられる。
本実施例では円筒状の基板に半導体チップを巻き付けて変形させるわけではな く、 円筒状の部材を使用しないため、 半導体チップを軽量化することができる。 また、 半導体チップの電極パッド等を筒上部材に卷きつけて積層できるように変 更することなく、 従来の設計の半導体チップでも使用可能である。 半導体チップ の形状をコーティング材により固定することにより、 チップの形状を任意に固定 できるだけでなく、 半導体チップの強度を増すことができ、 樹脂封止時ゃフリツ プチップ接続時のチップクラックを防止することができる。
次に、 半導体チップを円筒形状に形成する第 2の方法について説明する。 図 1 0 A、 図 1 0 B及ぴ図 1 0 Cは第 2の方法により半導体チップを円筒形状に形成 するための変形用治具の図である。 図 1 1 A〜図 1 1 Eは第 2の方法により半導 体チップを円筒形状に変形する動作を説明するための図である。 .
まず、 図 1 1 Aに示すように、 図 1 0 Aに示す支持治具 3 5を半導体チップの 裏面 （バンプ 1 0 aが設けられた面の反対側の面） に支持治具 3 5を接触させ、 支持治具 3 5に設けられた孔 3 5 aを介して半導体チップ 1 0を真空吸着する。 次に、 図 1 1 Bに示すように、 支持治具 3 5により支持された半導体チップ 1 0を湾曲治具 3 6の上に載置し、 支持治具 3 5により押圧する。 湾曲治具 3 6は 断面がほぼ半円状に湾曲した治具であり、 弾性を有している。 支持治具 3 5を押 圧して半導体チップ 1 0を変形させていくと、 図 1 1 Cに示すように、 半導体チ ップ 1 0は湾曲治具 3 6の内面に沿った形状に変形する。 湾曲治具 3 6に真空吸 着部を設けておくことにより半導体チップ 1 0を湾曲治具の内面に沿った状態に 維持することができる。 また、 湾曲治具 3 6には加熱用の電熱線を組み込んでお くことが好ましい。
次に、 図 1 1 Dに示すように、 支持治具 3 5を半導体チップ 1 0から取り外し 、 押圧治具 3 7 ( 3 7 A, 3 7 B) により湾曲治具 3 6を左右から押圧する。 こ れにより、 図 1 1 Eに示すように、 押圧治具 3 6の断面が半円形状よりさらに円 形状に近い形状に変形する。 したがって、 湾曲治具 3 6の内側に配置されている 半導体チップ 1 0は略円筒形状に変形する。
なお、 図 1 1 Dに示す状態あるいは図 1 1 Eに示す状態において、 上述の第 1 の方法のようにコーティング材 1 1を半導体チップの裏面に塗布して硬化させる ことにより、 半導体チップ 1 0が円筒形状を維持するように固定することができ る。
次に、 上述の円筒形状に変形された半導体チップを搭載した半導体装置につい て説明する。
図 1 2は複数の円筒形状の半導体チップを組み込んだ半導体装置の断面図であ る。 図 1 2において、 3個の半導体チップ 1 0がパッケージ基板 （インターポー ザ） 3 8にフリップチップ接続され、 封止樹脂 3 9により封止されている。 イン ターポーザ 3 8の裏面には外部接続端子として半田ポール 4 0が設けられる。 こ のように、 円筒形状の半導体チップ 1 0を用いることにより、 同一数の半導体チ ップを組み込む場合、 半導体装置の水平投影面積を平坦な半導体チップを用いる 場合より小さくすることができる。 また、 複数の半導体チップ 1 0を全てフリツ プチップ接続することができる。
図 1 3は複数の円筒形状の半導体チップを組み込んだ半導体装置の他の例を示 す断面図である。 図 1 3に示す例では、 インターポーザ 4 1の両側に 3個ずつ合 計 6個の半導体チップ 1 0がフリツプチップ接続され、 それぞれ封止樹脂 4 2に より封止されている。 外部接続端子としてのハンダボール 4 3は片側の封止樹脂 4 2の外側に配置され、 封止樹脂の厚みより大きな寸法を有している。 図 1 3に 示す半導体チップ 1 0は円筒形状を僅かに押し潰したような楕円形状となってい る。 このようにすることにより、 封止樹月旨 4 2の厚みを低くすることができる。 図 1 4は複数の円筒形状の半導体チップを組み込んだ半導体装置の更に他の例 を示す断面図である。 図 1 4に示す例では、 半導体チップを 2重の円筒形状に形 成している。 図 1 5は図 1 4に示す半導体チップの断面図である。 すなわち、 図 1 5に示すように、 円筒形状に形成した半導体チップ 1 O A (内周チップ） の外 側にさらに円筒形状の半導体チップ 1 O B (外周チップ） を設けることにより、 複数の半導体チップが一体的に形成される。 半導体チップ 1 O A及び 1 0 Bは、 あたかも一つの半導体チップのようにインターポーザ 4 5にフリップチップ接続 される。 半導体チップ 1 O A， 1 O Bはインターポーザ 4 5上で封止樹脂 4 6に より封止される。 インターポーザ 4 5の裏面には外部接続端子として半田ボール 4 7が設けられる。
図 1 6は 2重の円筒形状に形成された半導体チップの端部を示す側面図である 。 外側の半導体チップのバンプが形成される面 （回路形成面） は、 内側の半導体 チップ 1 0 Bに向いており、 円筒形状の内周面となる。 したがって、 外側の半導 体チップ 1 0 Bに外部接続端子を設けることはできない。 一方、 内側の半導体チ ップ 1 O Aのバンプが形成される面 （回路形成面） は、 円筒形状の外周面となり 外側を向くこととなる。 そこで、 内側の半導体チップ 1 0 Aの端部を外側の半導 体チップ 1 0 Bの端部から突出させて、 突出した部分に外部接続端子としてバン プ 1 0 A aを設ける。 外側の半導体チップ 1 0 Bは、 内側の半導体チップ 1 0 B 内の配線とバンプ 1 O A aを介してインターポーザ 4 7に接続される。
以上のように、 半導体チップを 2重に重ねて円筒形状に形成することにより、 複数の半導体チップを、 空間的に効率よく配置することができ、 半導体チップの 密度を向上することができる。
次に、 本発明の第 2実施例による半導体装置について説明する。 図 1 7は本発 明の第 2実施例による半導体装置の断面図である。 図 1 7に示す半導体装置は、 湾曲した半導体チップ 5 0を有する。 半導体チップ 5 0は、 外部接続端子として のバンプ 5 0 aが設けられた面 （回路形成面） が内側となるような形状に湾曲さ れる。 バンプ 5 0 aは半田あるいは金などにより形成される。 半導体チップ 5 0 の回路形成面には樹脂等のコーティング材 1 1が塗布され硬ィ匕されて樹脂層が形 成される。 半導体チップ 5 0は湾曲した状態で樹脂層により固定される。
半導体チップ 5 0はバンプ 5 0 aを介してパッケージ基板 （インターポーザ） 5 2に接続される。 すなわち、 半導体チップのバンプ 5 0 aはインターポーザ 5 2に対してフリップチップ接続される。 半導体チップ 5 0はインターポーザ 5 2 上で封止樹脂 5 3により封止される。 ィンターポーザ 5 2の裏側には半導体装置 の外部接続端子としてハンダポール 5 4が設けられる。
上述のように半導体チップ 5 0を湾曲させるには、 半導体チップ 5 0の厚みは 薄いほうがよく、 5 0 μ πι以下が好ましい。
半導体チップ 5 0が湾曲しているため、 半導体チップ 5 0が平坦な状態でイン ターポーザに実装される場合より、 小さなインターポーザを用いることができる 。 したがって、 半導体装置の水平投影面積を小さくすることができる。
次に、 半導体チップを湾曲形状に形成する方法について説明する。
まず、 上述の第 1実施例による円筒形状の半導体チップ 1 0を形成する方法を 用いて湾曲形状の半導体チップ 5 0を形成することができる。 例えば、 図 8に示 す変形用治具 3 0を用いて湾曲形状の半導体チップ 5 0を形成することができる 。 この場合、 平坦な半導体チップ 5 0は、 図 8に示す半導体チップ 1 0とは表裏 が反対になって支持部 3 1に固定される。 すなわち、 バンプ 5 0 aが下向きの状 態で支持部 3 1に固定される。 そして、 図 9 B示す状態で可動部の回動を停止し 、 コーティング材：1 1を硬化させことにより湾曲形状に固定された半導体チップ
5 0が得られる。
また、 図 1 O A及び図 1 O Bに示す変形用治具 3 5 , 3 6を用いても、 半導体 チップ 5 0を形成することができる。 この場合も、 平坦な状態の半導体チップ 5 0を表裏を逆にして、 すなわちバンプ 5 0 aを下側にして指示治具 3 5に取り付 ける。 そして図 1 1 Cに示状態でコーティング材 1 1を塗布し硬化させることで 湾曲形状に固定された半導体チップ 5 0が得られる。 図 1 8は湾曲形状の半導体チップを形成するための変形用治具の断面斜視図で ある。 図 1 8に示す変形用治具 5 5は、 底部の中央部分に凹部 5 5 aが設けられ て空間が形成されたプロック状の治具である。 底部の空間の中央には真空吸着用 の孔 5 5 bが開口している。 また、 底部の空間にはコーティング材を注入するた めの注入通路 5 0 cが開口している。 また、 変形用治具の底部付近には加熱用の 電熱線 5 0 dが埋め込まれている。
まず、 図 1 9 Aに示すように、 変形用治具 5 5の底部を平坦な状態の半導体チ ップ 5 0の裏面に配置する。 この状態で凹部 5 5 aの空間は半導体チップ 5 5の 中央部分に位置する。 半導体チップ 5 0の回路形成面にコーティング材 5 6を塗 布しておく。 次に、 真空吸着用の孔 5 5を介して半導体チップ 5 0を真空吸着す ると、 図 1 9 Bに示すように、 半導体チップ 5 0は湾曲した状態となる。 ここで 、 図 1 9 Cに示すように、 半導体チップ 5 0と変形用治具の凹部の底面との間に 、 注入通路からコーティング材を注入し、 電熱線により加熱して硬化させる。 こ れにより、 半導体チップ 5 0は、 回路形成面側のコ一ティング材 5 6と裏面側の コーティング材とにより湾曲形状に固定される。
図 2 0は湾曲形状の半導体チップを形成するための他の変形用治具の断面図で ある。 図 2 0に示す変形用治具 6 0は、 半導体チップ 5 0の中央部分を支持する 中央支持部 6 O Aと、 半導体チップ 5 0の両端部をそれぞれ支持する端部支持部 6 0 B及ぴ 6 0 Cとよりなる。 中央支持部 6 O A及び端部支持部 6 O B， 6 0 C は、 真空吸着用の孔 6 0 aを介して平坦な状態の半導体チップ 5 0を真空吸着す る。 図 2 0は平坦な状態の半導体チップ 5 0が変形用治具 6 0に真空吸着された 状態を示す。
図 2 0に示す状態から、 図 2 1 Aに示すように、 半導体チップ 5 0の中央部が 湾曲変形するように、 中央支持部 6 O Aを端部支持部 6 O B， 6 0 Cに対して移 動する。 これにより、 半導体チップ 5 0は、 中央部分と端部とが平面を維持した 状態のまま、 中央部分と端部との間が変形して湾曲状態となる。
次に、 図 2 1 Bに示すように、 半導体チップ 5 0の回路形成面及び裏面にコー ティング材 5 6を塗布して硬化させる。 これにより、 半導体チップ 5 0は湾曲形 状に固定される。 本実施例による半導体チップをインターポーザ上に複数個並べて搭載する場合
、 図 2 2に示すように、 半導体チップの湾曲によって形成される空間の開いてい る方向が封止樹脂の流動方向 （図中矢印で示す） に整列することが好ましい。 す なわち、 封止樹脂が半導体チップ 5 0とインターポーザ 5 2との間に形成された 空間に容易に流れこんで、 封止樹脂が空間に容易に充填できるように、 封止樹月旨 を注入するゲート 6 5の位置を調整する。 このような構成は、 上述の第 1実施例 ' による円筒形状の半導体チップ 1 0においても同様である。
次に、 湾曲形状の半導体チップを複数個組合せて一つのパッケージとした半導 体装置について説明する。 図 2 3は半導体チップの湾曲により形成される空間の 中に小さなサイズの半導体チップを収容した構成の半導体装置の断面図である。 図 2 3に示す例では、 大きなサイズの半導体チップ 5 0 Aを湾曲形状に形成し、 その内側に一回り小さな半導体チップ 5 0 Bを湾曲形状に形成して配置し、 その 内側にさらに平坦な半導体チップ 5 0 Cを配置している。 半導体チプ 5 0 A， 5 O B , 5 0 Cの各々はインターポーザ 5 2に対してフリップチップ接続され、 封 止樹脂 5 3により封止される。
図 2 3に示す構成とした場合、 積層した半導体チップと同様となるが、 一枚の インターポーザ 5 2に対して全ての半導体チップをフリツプチップ接続すること ができる。 なお、 半導体チップの実装密度が上がることにより、 発熱の問題が生 じるおそれがある場合は、 図 2 4に示すように、 封止樹脂 5 3の上面に金属板等 よりなるヒートシンク 6 6を設けてもよい。
なお、 図 2 3に示すような積層構造の場合、 小さい半導体チップから上に積み 重ねた後全ての半導体チップを変形 （湾曲） させ 一括でフリップチップ接続す る方法も考えられる。 この方法は工程数がへるが、 インターポーザと半導体チッ プの接続精度や、 半導体チップを積層することによってチップが厚くなり、 チッ プを変形しにくくなることを考えると、 チップを個別に変形してフリップチプ接 続することが好ましい。
図 2 5は半導体チップの湾曲により形成される空間の中に小さなサイズの半導 体チップを収容した構成の半導体装置の他の例の断面図である。 図 2 5に示す半 導体装置では、 半導体チップ 5 0 Bが上下反対に配置され、 半導体チップ 5 O A に対してフリップチップ接合されている。 そして、 半導体チップ 5 0 Cは、 半導 体チップ 5 0 Aと半導体チップ 5 0 Bとの間に形成される空間に配置される。 図 2 5に示す例では、 半導体チップ 5 0 Bに対して半導体チップ 5 0 Cをフリップ チップ接続している。
図 2 5に示す構成では、 半導体チップ 5 0 Bの背面がィンターポーザ 5 2に対 向するため、 図 2 6に示すように銅などのベタ配線層 6 7をインターポーザ 5 2 に形成することにより、 半導体チップ 5 0 Bからの放熱を促進することができる 。 また、 図 2 7に示すように、 封止樹脂 5 3の上面に金属板等よりなるヒートシ ンク 6 6を設けて、 更に放熱を促進することとしてもよい。 さらに、 放熱を促進 するために、 サーマルボールを入れたり、 放熱性の良い封止樹脂などを用いたり して熱抵抗を小さくするなどの方法をとることが考えられる。
図 2 5に示す構成の半導体装置では、 半導体チップ同士がフリップチップ接続 されており、 チップ間の接続配線長が短くなるため、 高速動作を実現することが できる。
図 2 8は複数の半導体チップを搭載した更に別の半導体装置を示す断面図であ る。 インターポーザ 5 2上に複数個の半導体チップをフラットな状態で接続し、 最上位チップとインターポーザとの接続を、 形状を変化させたチップにて接続を 行う。 図 2 8に示す例では、 半導体チップ 7 O Aと 7 0 Bとが互いに背面が対向 するように積層されており、 半導体チップ 7 O Aはインターポーザ 5 2にフリッ プチップ接続されている。 したがって、 半導体チップ 7 0 Bは回路形成面が上を 向いた状態となっている。
半導体チップ 7 0 Bの上に更に半導体チップ 7 0 Cがフリツプチップ接続され ている。 ここで、 従来の M C P型半導体装置では、 半導体チップ 7 0 Bとインタ 一ポーザ 5 2との間をボンディングワイヤにて接続することが一般的であつたが 、 図 2 8に示す例ではボンディングワイヤの代わりに変形した半導体チップ 7 0 D, 7 0 Eを用いている。
このような構造にすることにより、 パッケージ内に積層してあるチップの厚さ が違っていても、 ボンディングワイヤの代わりに接続する半導体チップ 7 O D， 7 0 Eの形状を変化させることにより、 積層する半導体チップの厚さに制限が無 くなる。 また、 電極パッド数が多い半導体チップの場合や、 積層してあるチップ の数が多い場合でも、 電極パッドを個別に接続する必要はなく、 変形したチップ を使用して、 最上位の半導体チップとインターポーザとの接続をフリップチップ にて一括で行うことができる。 このため、 半導体チップとインターポーザとを短 時間で接続できるようになる。
最上位の半導体チップとィンターポーザまたは下位の半導体チップとを接続す るための半導体チップ 70 D， 70Eの種類は、 特に制限は無く、 半導体回路を 有していてもよいいし、 配線パターンだけが形成されていてもよレ、。
図 29は半導体チップ 7 OD内の配線例を示す平面図である。 半導体チップ 7 ODにおいて、 半導体チップ 70Bの電極パッドに接続される電極パッド 71が 一つの辺に近傍に配列され、 インターポーザ 52の電極パッドに接続される電極 パッド 72が反対側の辺の近傍に配置される。
パターン配線 73は電極パッド 71と電極パッド 72とを接続しており、 半導 体チップ 7 OBとインターポーザ 52とを接続する。 パターン配線 74は半導体 7 OD内の回路とインターポーザ 52とを接続する。 パターン配線 75は半導体 7 OD内の回路と半導体チップ 70Bとを接続する。 パターン配線 76は半導体 チップ 70 Bと半導体チップ 70 Dとィンターポーザ 52とを同時に接続する。 このように、 ボンディングワイヤの代わりに変形した半導体チップを用いるこ とにより、 多数の電極パッドを一括して接続することができ、 力 様々な配線経 路を容易に形成することができる。
図 3 OA〜3 ODは複数の半導体チップを一括して変形して半導体装置を形成 する工程を説明するための図である。 まず図 3 OAに示すように複数の半導体チ ップ 80A， 80 B, 8 OC同士をフリップチップ接続し、 図 3 OBに示すよう に半導体チップの間にアンダーフィル材 81を充填して固定する。 次に、 図 30 Cに示すように、 一体的に固定された半導体チップ 8 OA， 8 OB, 80Cを上 述の方法のいずれかにより変形 （湾曲） させ、 半導体チップ 80Bと 80Cと 8 OAとの間に固定部材として樹脂 82を充填し硬化させる。 そして、 図 30Dに 示すように変形した半導体チップ 80A， 8 OB, 80 Cをインターポーザ 52 にフリップチップ接続し、 封止樹脂 53により封止する。 以上の変形方法では、 複数の半導体チップを一括して変形することができる。 また、 単体では容易に変形することができないような小さなサイズの半導体チッ プ （この場合半導体チップ A 8 0 ) でも容易に変形するこおとができる。
図 3 0 A〜3 0 Dに示す例では、 3個の半導体チップを用いているが、 半導体 チップ 8 0 B， 8 0 Cを一つの大きなサイズの半導体チップとしてもよレ、。 本発明は上述の具体的に開示された実施例に限定されるこおとなく、 本発明の 範囲ないにおいて様々な変形例及ぴ改良例がなされるであろう。

Claims

請求の範囲
1 . 少なくとも一つの半導体チップと、
該半導体チップの表面に形成され、 該半導体チップを略円筒形状または湾曲形 状に変形した状態に固定する固定部材と、
該変形した半導体チップがフリップチップ接続されたパッケージ基板と、 前記半導体チップを該パッケージ基板上で封止する封止樹脂と、
該パッケージ基板に設けられた外部接続端子と
を有する半導体装置。
2 . 請求の範囲第 1項記載の半導体装置であって、
前記固定部材は、 略円筒形状又は湾曲形状の半導体チップの内側の面に形成さ れた樹脂層である半導体装置。
3 . 請求の範囲第 1項記載の半導体装置であって、
前記半導体チップの厚さは 5 0 μ m以下である半導体装置。
4. 請求の範囲第 1項記載の半導体装置であって、
互いにフリップチップ接続された複数の前記半導体チップを有する半導体装 置。
5 . 請求の範囲第 4項記載の半導体装置であって、
前記複数の半導体チップは、 略円筒形状の第 1の半導体チップと、 該第 1の半 導体チップより大きな直径の略円筒形状に形成されて前記第 1の半導体チップの 外周を包囲するように配置された第 2の半導体チップとを含む半導体装置。
6 . 請求の範囲第 5項記載の半導体装置であって、
前記第 1の半導体チップの端部は前記第 2の半導体チップの端部から突出して 延在し、 前記第 1の半導体チップと前記パッケージ基板とがフリップチップ接続 された半導体装置。
7 . 請求の範囲第 4項記載の半導体装置であって、
前記複数の半導体チップは、 湾曲形状の第 1の半導体チップと、 該第 1の半導 体チップより大きな湾曲形状に形成されて前記第 1の半導体チップの外周に沿つ て配置された第 2の半導体チップとを含む半導体装置。
8， 請求の範囲第 7項記載の半導体装置であって、
前記第 2の半導体チップの端部は前記第 2の半導体チップの端部より大きく延 在し、 前記第 2の半導体チップと前記パッケージ基板とがフリップチップ接続さ れた半導体装置。
9 . 請求の範囲第 1項記載の半導体装置であって、
サイズの異なる複数の湾曲形状に形成された前記半導体チップを有し、 より大 きいィサイズの半導体チップの湾曲形状により形成される空間に、 該大きいサイ ズの半導体チップより小さレ、サイズの半導体チップが収容された半導体装置。
1 0 . 請求の範囲第 9項記載の半導体装置であって、
前記複数の半導体チップの各々は個別に前記パッケージ基板にフリ
接続された半導体装置。
1 1 . 請求の範囲第 9項記載の半導体装置であって、
前記複数の半導体チップは、 大きレ、サイズの半導体チップに対して該大きいサ ィズより小さいサイズの半導体チップがフリップチップ接続され、 最大のサイズ の半導体チップが前記パッケージ基板にフリップチップ接続された半導体装置。
1 2 . 請求の範囲第 1項記載の半導体装置であって、
前記半導体チップは、 複数の積層された平坦な半導体チップと、 該平坦な半導 体チップのうち回路形成面が上を向いた状態の最上位置の半導体チップと前記パ ッケージ基板とにフリツプチップ接続された変形した半導体チップとを含む半導
1 3 . 変形した半導体チップを有する半導体装置の製造方法であって、 平坦な状態の半導体チップを支持し、
該平坦な状態の半導体チップに液状の樹脂を塗布し、
該液状の樹脂が塗布された面が内側となるように前記半導体チップを変形し、 前記液状の樹脂を硬化させて前記半導体チップを円筒形状又は湾曲形状に固定 し、
前記半導体チップをパッケージ基板にフリップチップ実装する
各工程を有する半導体装置の製造方法。
1 4. 請求の範囲第 1 3項記載の半導体装置の製造方法であって、
前記液状の樹脂を塗布する工程は前記半導体チップを変形した後に行われる半 導体装置の製造方法。
PCT/JP2002/008193 2002-08-09 2002-08-09 半導体装置及びその製造方法 WO2004015758A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004527308A JP4299783B2 (ja) 2002-08-09 2002-08-09 半導体装置及びその製造方法
PCT/JP2002/008193 WO2004015758A1 (ja) 2002-08-09 2002-08-09 半導体装置及びその製造方法
CNB028292510A CN100401486C (zh) 2002-08-09 2002-08-09 半导体装置及其制造方法
EP02758823A EP1528593B1 (en) 2002-08-09 2002-08-09 Semiconductor device and method for manufacturing the same
KR1020047021035A KR100630588B1 (ko) 2002-08-09 2002-08-09 반도체 장치 및 그 제조 방법
DE60233077T DE60233077D1 (de) 2002-08-09 2002-08-09 Halbleiterbauelement und verfahren zu seiner herstellung
TW091118453A TWI234827B (en) 2002-08-09 2002-08-15 Semiconductor device and manufacturing method thereof
US11/006,664 US7138723B2 (en) 2002-08-09 2004-12-08 Deformable semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/008193 WO2004015758A1 (ja) 2002-08-09 2002-08-09 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/006,664 Continuation US7138723B2 (en) 2002-08-09 2004-12-08 Deformable semiconductor device

Publications (1)

Publication Number Publication Date
WO2004015758A1 true WO2004015758A1 (ja) 2004-02-19

Family

ID=31513601

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/008193 WO2004015758A1 (ja) 2002-08-09 2002-08-09 半導体装置及びその製造方法

Country Status (8)

Country Link
US (1) US7138723B2 (ja)
EP (1) EP1528593B1 (ja)
JP (1) JP4299783B2 (ja)
KR (1) KR100630588B1 (ja)
CN (1) CN100401486C (ja)
DE (1) DE60233077D1 (ja)
TW (1) TWI234827B (ja)
WO (1) WO2004015758A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266563A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc フォールデッドチッププレーナスタック型パッケージ
JP2016537814A (ja) * 2013-12-19 2016-12-01 インテル・コーポレーション 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法
JP2018098512A (ja) * 2011-05-06 2018-06-21 イリディウム メディカル テクノロジー カンパニー リミテッドＩｒｉｄｉｕｍ Ｍｅｄｉｃａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． 非平面デバイスの組立方法
US12020972B2 (en) * 2020-04-29 2024-06-25 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101310570B (zh) * 2005-11-18 2010-11-10 日本电气株式会社 安装基板以及电子设备
US8954156B2 (en) 2010-10-27 2015-02-10 National Tsing Hua University Methods and apparatuses for configuring artificial retina devices
US9114004B2 (en) 2010-10-27 2015-08-25 Iridium Medical Technology Co, Ltd. Flexible artificial retina devices
US8530265B2 (en) 2010-10-27 2013-09-10 National Tsing Hua University Method of fabricating flexible artificial retina devices
US8613135B2 (en) 2011-05-06 2013-12-24 National Tsing Hua University Method for non-planar chip assembly
US9155881B2 (en) 2011-05-06 2015-10-13 Iridium Medical Technology Co, Ltd. Non-planar chip assembly
TWI507182B (zh) * 2011-10-26 2015-11-11 Iridium Medical Technology Co Ltd 用以製造可撓性人工視網膜裝置的方法
TWI473220B (zh) * 2012-01-10 2015-02-11 Xintec Inc 半導體堆疊結構及其製法
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
EP3240026A4 (en) * 2014-12-24 2018-09-05 NSK Ltd. Power semiconductor module and electric power steering device employing same
KR20170060372A (ko) * 2015-11-24 2017-06-01 에스케이하이닉스 주식회사 휘어진 칩을 이용한 플렉서블 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
JPH06244243A (ja) * 1992-12-24 1994-09-02 Hitachi Ltd 半導体装置およびその製造方法
JPH11345823A (ja) * 1998-05-29 1999-12-14 Sony Corp 半導体チップのフリップチップ実装方法及び実装治具
JP2000031316A (ja) * 1998-07-09 2000-01-28 Nec Corp 表面実装型半導体装置の実装構造
JP2001118982A (ja) * 1999-10-19 2001-04-27 Fujitsu Ltd 半導体装置及び半導体集積装置の製造方法
US20010049155A1 (en) * 2000-06-05 2001-12-06 Kabushiki Kaisha Toshiba Semiconductor device using substrate having cubic structure and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255599B1 (en) * 1997-08-18 2001-07-03 Ibm Relocating the neutral plane in a PBGA substrate to eliminate chip crack and interfacial delamination
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
KR100506963B1 (ko) * 1998-10-05 2005-08-10 세이코 엡슨 가부시키가이샤 반도체 장치 및 그의 제조방법
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
US6949404B1 (en) * 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
US6888238B1 (en) * 2003-07-09 2005-05-03 Altera Corporation Low warpage flip chip package solution-channel heat spreader

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
JPH06244243A (ja) * 1992-12-24 1994-09-02 Hitachi Ltd 半導体装置およびその製造方法
JPH11345823A (ja) * 1998-05-29 1999-12-14 Sony Corp 半導体チップのフリップチップ実装方法及び実装治具
JP2000031316A (ja) * 1998-07-09 2000-01-28 Nec Corp 表面実装型半導体装置の実装構造
JP2001118982A (ja) * 1999-10-19 2001-04-27 Fujitsu Ltd 半導体装置及び半導体集積装置の製造方法
US20010049155A1 (en) * 2000-06-05 2001-12-06 Kabushiki Kaisha Toshiba Semiconductor device using substrate having cubic structure and method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1528593A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266563A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc フォールデッドチッププレーナスタック型パッケージ
JP2018098512A (ja) * 2011-05-06 2018-06-21 イリディウム メディカル テクノロジー カンパニー リミテッドＩｒｉｄｉｕｍ Ｍｅｄｉｃａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． 非平面デバイスの組立方法
JP2016537814A (ja) * 2013-12-19 2016-12-01 インテル・コーポレーション 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法
US12020972B2 (en) * 2020-04-29 2024-06-25 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Also Published As

Publication number Publication date
EP1528593A4 (en) 2008-02-27
US20050082684A1 (en) 2005-04-21
KR100630588B1 (ko) 2006-10-04
DE60233077D1 (de) 2009-09-03
JPWO2004015758A1 (ja) 2005-12-02
CN100401486C (zh) 2008-07-09
EP1528593A1 (en) 2005-05-04
JP4299783B2 (ja) 2009-07-22
TWI234827B (en) 2005-06-21
US7138723B2 (en) 2006-11-21
CN1633704A (zh) 2005-06-29
KR20050009759A (ko) 2005-01-25
EP1528593B1 (en) 2009-07-22

Similar Documents

Publication Publication Date Title
US10170458B2 (en) Manufacturing method of package-on-package structure
US6388336B1 (en) Multichip semiconductor assembly
JP5856103B2 (ja) 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール
US6316822B1 (en) Multichip assembly semiconductor
US7138706B2 (en) Semiconductor device and method for manufacturing the same
TWI357663B (en) Multiple chip package module having inverted packa
US8183687B2 (en) Interposer for die stacking in semiconductor packages and the method of making the same
JP4633971B2 (ja) 半導体装置
WO2004015758A1 (ja) 半導体装置及びその製造方法
US20090317947A1 (en) Semiconductor package with heat sink, stack package using the same and manufacturing method thereof
US20060220208A1 (en) Stacked-type semiconductor device and method of manufacturing the same
TW201025532A (en) Chip stacked package having single-sided pads on chips
JP2004165283A (ja) 半導体装置
US20080009096A1 (en) Package-on-package and method of fabricating the same
US20060091516A1 (en) Flexible leaded stacked semiconductor package
JPH08125112A (ja) 半導体装置およびその製造方法
JPH10335577A (ja) 半導体装置及びその製造方法
US20080179726A1 (en) Multi-chip semiconductor package and method for fabricating the same
JP3628991B2 (ja) 半導体装置及びその製造方法
CN114551364A (zh) 一种多芯片扇出型封装结构及封装方法
JPH10135406A (ja) 半導体装置の実装構造
JP3669986B2 (ja) 半導体装置及びその製造方法
TWI385740B (zh) 銲線接合結構、強化銲線接合之方法及半導體封裝構造的製造方法
TW201201348A (en) Multi-chip stacked package and its manufacturing method for saving bonding wire
TWI307940B (en) Method of forming a through substrate packaged structure

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004527308

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11006664

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2002758823

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020047021035

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20028292510

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020047021035

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002758823

Country of ref document: EP