JP2016537814A - 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法 - Google Patents

集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法 Download PDF

Info

Publication number
JP2016537814A
JP2016537814A JP2016531017A JP2016531017A JP2016537814A JP 2016537814 A JP2016537814 A JP 2016537814A JP 2016531017 A JP2016531017 A JP 2016531017A JP 2016531017 A JP2016531017 A JP 2016531017A JP 2016537814 A JP2016537814 A JP 2016537814A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit die
substrate
flexibility
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016531017A
Other languages
English (en)
Other versions
JP6167375B2 (ja
Inventor
アルバース、スヴェン
スキナー、マイケル
バース、ハンス−ヨアヒム
バウムガートナー、ピーター
ゴズナー、ハラルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016537814A publication Critical patent/JP2016537814A/ja
Application granted granted Critical
Publication of JP6167375B2 publication Critical patent/JP6167375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
    • H01L2224/03334—Manufacturing methods by local deposition of the material of the bonding area in solid form using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48482—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

柔軟性を伴って包まれた集積回路ダイデバイスと、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法との複数の実施形態が開示される。幾つかの実施形態において、柔軟性を伴って包まれた集積回路ダイデバイスは、基板と、基板の表面に対して実質的に鉛直方向に基板に結合される柔軟な集積回路ダイとを含む。

Description

本明細書で説明される実施形態は、概して、集積回路に関する。幾つかの実施形態は、集積回路ボンディングに関する。
製造業者は、電子デバイスを小型化しようと試みており、デバイスの電子機器をよりコンパクトにする目的で、集積回路ダイを結合する方法を見出しているかもしれない。複数の集積回路ダイを接続する１つの一般的な方法は、複数のダイの層間で回路を接続するビアを使用して、ダイを層のように鉛直にスタックすることであろう。この結果として、下部の基板の回路によって生成される熱が、スタックされたダイを通って上方に伝播するであろう。これは、上部のダイの層の回路によって既に生成されている熱を増大させ、これにより、上部のダイの層の信頼性は低下することになるであろう。
他の方法は、ダイを並べて設置し、ワイヤボンディングを使用することでそれぞれの間における回路を接続することであろう。この結果として、全体パッケージサイズが大きくなるだけでなく、ボンドワイヤを長くすることになり、より破損し易くなるであろう。
このように、比較的小さなパッケージにおける複数の集積回路を結合するための全般的な必要性が存在する。
柔軟性を伴って包まれた集積回路ダイの実施形態を示している。
複数の集積回路ダイのスタックの周りに形成される、柔軟性を伴って包まれた集積回路ダイの実施形態を示している。
アンテナを備え、柔軟性を伴って包まれた集積回路ダイの実施形態を示している。
遮蔽部を備え、柔軟性を伴って包まれた集積回路ダイの実施形態を示している。
複数のエッジ接続部を備え、柔軟性を伴って包まれた集積回路ダイの実施形態を示している。
柔軟性を伴って包まれた集積回路ダイを他の基板に接続する方法の実施形態を示している。
柔軟性を伴って包まれた集積回路ダイ上でスタックされるスタッド型接続部の実施形態を示している。 柔軟性を伴って包まれた集積回路ダイ上でスタックされるスタッド型接続部の実施形態を示している。 柔軟性を伴って包まれた集積回路ダイ上でスタックされるスタッド型接続部の実施形態を示している。 柔軟性を伴って包まれた集積回路ダイ上でスタックされるスタッド型接続部の実施形態を示している。
複数のアライメントピラーの実施形態を示している。
以下の説明および図面は、当業者がそれらを実施することを可能にするように、具体的な実施形態を十分に示している。他の実施形態は、構造的変更、論理的変更、電気的変更、処理的変更、及び、他の変更を組み込んでもよい。幾つかの実施形態の複数の部分及び特徴が、他の実施形態の複数の部分及び特徴に含まれてもよく、又は、それらで代用されてもよい。特許請求の範囲で記載される実施形態は、特許請求の範囲の全ての利用可能な等価物を包含する。
次の説明では、複数の集積回路ダイについて言及する。集積回路ダイという用語は、電気回路だけでなく、任意のフィルム、（例えばシリコン）基板、および／または、回路を実装すべく用いられる他の部材も指し得る。従って、本明細書で使用されるように、集積回路ダイは、基板上に又はその一部として形成される電気回路、フィルム、および／または、回路を実装するための任意の他の部材を含み得る。
複数の集積回路ダイを層構造で鉛直にスタックすることで、複数の集積回路ダイは結合されてもよい。複数の集積回路ダイはそれから、複数のビアを使用して、第１層上の回路を、第１層の上方および／または下方に存在する他の複数の層上の回路に接続してもよい。
この方向付けの結果として、下部の集積回路ダイ上で動作する電気回路からの熱が、上部の複数の集積回路ダイを通じて伝播するであろう。この余分な熱が上部の複数の集積回路ダイにおける動作中の回路の熱に追加された場合、その結果として、上部の複数の集積回路ダイにおける複数の回路要素に対し、複数の熱に関する問題がもたらされ、その故障率が増大されるであろう。
これらの問題は、１または複数の水平に方向付けられた集積回路ダイの周りにおいて、鉛直に方向付けられた比較的薄い集積回路ダイを包むことによって低減され得る。例えば、柔軟性を伴って包まれた集積回路ダイの厚みを、それが撓んで屈曲することを可能にする厚み（例えば、複数のＳｉダイでは厚さ５０μｍより小さい；他のダイ又はダイ基板部材に対しては複数の異なる厚さ制限が適用されてもよい）まで低減することで、柔軟性を伴って包まれた集積回路ダイは、１または複数の水平に方向付けられた集積回路ダイの複数のエッジの周囲において、鉛直方向に結合されてもよい。柔軟性を伴って包まれた集積回路ダイ上の回路によって生成される熱は、水平に方向付けられた集積回路ダイから上方へと離れるように発散されてもよい。
本明細書において、鉛直に方向付けられている柔軟性を伴って包まれた集積回路ダイ、及び水平に方向付けられた集積回路ダイ（及びダイが取り付けられる基板）を参照するが、複数の本実施形態は、２つのダイ間における正確に直交する関係に限定されない。例えば、鉛直に方向付けられている柔軟性を伴って包まれた集積回路ダイは、それが実装される基板又はパッケージに対する角度、及び、その柔軟性を伴って包まれた集積回路ダイによって周囲を包まれ得る集積回路ダイに対する角度が、９０°以外であってもよい。
図１は、柔軟性を伴って包まれた集積回路ダイ１００デバイスの実施形態を示している。デバイスは、基板又はパッケージ１１５上に実装される、柔軟性を伴って包まれた集積回路ダイ１００を含んでもよい。
柔軟性を伴って包まれた集積回路ダイ１００は、それが円弧、弓形、円、楕円、又は何らかの他の形状で形成されるには十分に撓むことを可能にすべく、低減された厚みを有してもよい。柔軟性を伴って包まれた集積回路ダイ１００は、フィルム、基板（例えばシリコン基板、ゲルマニウム基板）、若しくは、何らかの他のダイ部材上に形成された、又は、それらの一部として形成された回路（例えば複数のトレース、複数のビア、複数の電子コンポーネント）を備えてもよい。
柔軟性を伴って包まれた集積回路ダイ１００は、構造的保護、環境的保護、遮蔽、および／または、複数のヒートシンク能力の１または複数を提供し得るパッケージ１１５内に形成されてもよい。パッケージ１１５の底部は、基板であってもよく、基板に取り付けられてもよい。パッケージ１１５は、柔軟性を伴って包まれた集積回路ダイ１００デバイスを実質的に包囲する。
図１はまた、複数の水平に方向付けられた集積回路ダイが、幾つかの実施形態においては用いられなくてもよいことも示している。例えば、柔軟性を伴って包まれた集積回路ダイ１００は、示されるように、複数の水平に方向付けられた集積回路ダイを実質的に備えずに形成されてもよい。ある実施形態では、複数のボンディングワイヤ１２１は、柔軟性を伴って包まれた集積回路ダイ１００からの回路を、回路が実装され得る基板又はパッケージ１１５に連結してもよい。
柔軟性を伴って包まれた集積回路ダイ１００は、柔軟性を伴って包まれた集積回路ダイ１００の複数の端部が接するように完結回路で形成されてもよく、互いに接続されてもよい。他の実施形態は、図１に示される間隙のような、柔軟性を伴って包まれた集積回路ダイ１００の複数の端部間における間隙を含んでもよい。そのような実施形態では、１または複数のボンディングワイヤ１２０は、１または複数の回路が完結されることを必要とする場合に、その間隙をブリッジして回路を接続すべく用いられてもよい。他の実施形態では、柔軟性を伴って包まれた集積回路ダイ１００は、円弧形態又は湾曲形態だけを形成してもよい。
他の実施形態では、柔軟性を伴って包まれた集積回路ダイ１００は、分割された基板部材（例えば、複数のリンクされた短いセグメント）を備えてもよく、ここでは、それぞれのセグメントは、個別に柔軟であるほど十分に薄くなくてもよく、一体となって、柔軟性を伴って包まれた集積回路ダイ１００を擬態してもよい。他の実施形態は、初期的に柔軟であっても、それから、一旦所望の形状及び位置に形成されるともはや柔軟ではなくなる円弧形状、湾曲形状、円形形状へと硬化される、集積回路ダイ１００を使用してもよい。
柔軟性を伴って包まれた集積回路ダイ１００の一側面はアクティブ側面１１１であってもよく、その一方で、その他側面は非アクティブ側面１１０であってもよい。アクティブ側面は、複数の回路トレースおよび／または複数の回路要素（例えば、複数のトランジスタ、複数の相互接続、複数のキャパシタ、複数のレジスタ、複数のロジック要素）を含む電子回路の大部分を含んでもよい。非アクティブ側面１１０は、その電子回路のより少ない量を含んでもよい。
図２は、水平に方向付けられた集積回路ダイ２００（例えば、複数の集積回路ダイ、複数の基板、および／または、複数の電気コンポーネントのスタック）の周りに形成される、柔軟性を伴って包まれた集積回路ダイ１００の実施形態を示している。集積回路ダイ２００のスタックは、複数の半田ボールおよび複数のボンディングワイヤ２０５によって、互いに機械的且つ電気的に結合されてもよい。複数のビアは、複数のダイおよび／または複数の基板の異なる複数の層における複数の回路を電気的に接続してもよい。パッケージ１１５の底部が回路を有する基板を備えている場合、水平に方向付けられた集積回路ダイ２００は、１または複数のボンディングワイヤ２０５を用いて、その回路に結合されてもよい。
柔軟性を伴って包まれた集積回路ダイ１００のアクティブ側面１１１上の回路は、１または複数のボンディングワイヤ２０３によって、水平に方向付けられた集積回路ダイ２００に結合されてもよい。柔軟性を伴って包まれた集積回路ダイ１００のアクティブ側面１１１上の回路はまた、１または複数のボンディングワイヤ１２１によって、基板および／またはパッケージ１１５上の回路に結合されてもよい。
図３は、アンテナ３００を有する、柔軟性を伴って包まれた集積回路ダイ１００の実施形態を示している。アンテナ３００は、柔軟性を伴って包まれた集積回路ダイ１００の非アクティブ側面１１０（例えば、外側の側面）上に実装されてもよい。アンテナ３００は、ビアまたはジャンパ線によって、アクティブ側面１１１上の回路に電気的に結合されてもよい。アンテナ３００はまた、ビアに結合されたボンディングワイヤ３１０によって、水平に方向付けられた集積回路ダイ２００に電気的に結合されてもよい。
アンテナ３００は、シグナルを外に向かって発するように構成されてもよく、これにより、水平に方向付けられた集積回路ダイ２００が乱されないようにしておいてもよい。これは、アンテナ３００と、柔軟性を伴って包まれた集積回路ダイ１００の非アクティブ側面１１０との間にシールド層を形成することによって達成されてもよい。ある実施形態では、アンテナ３００は、図４に示されるように、遮蔽部４００の一部であってもよく、又は、それと結合されてもよい。
アンテナ３００は、エッチング処理または金属堆積処理によって、柔軟性を伴って包まれた集積回路ダイ１００上に形成された金属であってもよい。アンテナ３００はまた、柔軟性を伴って包まれた集積回路ダイ１００の表面に、電気的および／または機械的に結合されるアンテナ要素であってもよい。
図４は、遮蔽部４００、４０１を有する、柔軟性を伴って包まれた集積回路ダイ１００の実施形態を示している。遮蔽部４００、４０１は、金属遮蔽部であってもよく、柔軟性を伴って包まれた集積回路ダイ１００の非アクティブ面１１０上の遮蔽と、柔軟性を伴って包まれた集積回路ダイ１００の上部４０１用のカバーとの両方を含んでもよい。
ある実施形態では、柔軟性を伴って包まれた集積回路ダイ１００の非アクティブ面１１０だけが遮蔽部４００を含む。他の実施形態では、柔軟性を伴って包まれた集積回路ダイ１００の上部４０１だけが遮蔽部４０１を含む。図３を参照して前に述べたように、上部の遮蔽部４０１または側面の遮蔽部４００の何れか一方は、遮蔽部材の中へと形成されたアンテナ３００を含んでもよい。
幾つかの実施形態において、柔軟性を伴って包まれた集積回路ダイ１００は、前に示されたように、パッケージ１１５に、接着剤のようなもので取り付けられ、半田付けされ、又は、何らかの様式で結合されてもよい。図５は、複数のエッジ接続部を使用して基板又はパッケージ１１５に取り付けられる、柔軟性を伴って包まれた集積回路ダイ１００の実施形態を示している。
例えば、複数の半田領域（例えば複数の半田ボール）が、特定パターンで、基板又はパッケージ１１５の上面に取り付けられてもよい。柔軟性を伴って包まれた集積回路ダイ１００の下部エッジは、それぞれのランディングパッドが半田ボール位置に対応するように、同じ特定パターンで複数のランディングパッド５０１を有してもよい。柔軟性を伴って包まれた集積回路ダイ１００はそれから、複数の半田ボール５００と一致する、対応する複数のランディングパッド５０１を用いて、基板又はパッケージ１１５の上面上に又はその近くに下げられてもよい。アセンブリが加熱されると、複数の半田ボール５００は溶け、冷やされると、その関連付けられたランディングパッドに結合し、従って、柔軟性を伴って包まれた集積回路ダイ１００を基板又はパッケージ１１５に取り付けることになる。
図６は、柔軟性を伴って包まれた集積回路ダイ１００を、基板若しくはパッケージ１１５、又は、他の基板に接続する方法の実施形態を示している。チューブ６００は、柔軟性を伴って包まれた集積回路ダイ１００を実質的に取り巻くべく、柔軟性を伴って包まれた集積回路ダイ１００のパッケージ１１５への取り付け中に一時的に用いられてもよく、又は、基板又はパッケージ１１５に恒久的に結合されて用いられてもよい。チューブ６００は、ボンディング処理中に生じ得る複数のクラックを低減すべく、ワイヤボンディング処理中に用いられてもよい。
チューブ６００は、それがヒートシンクとして動作することを可能にする部材を含んでもよい。例えば、チューブ６００が、金属部材である、又は、金属材料で表面を仕上げられる場合、チューブ６００は、柔軟性を伴って包まれた集積回路ダイ１００に機械的に結合され、柔軟性を伴って包まれた集積回路ダイ１００から熱を逃がすように放出してもよい。
図７Ａから図７Ｄは、柔軟性を伴って包まれた集積回路ダイ１００上にスタックされたスタッド型接続部７０５を形成し、スタックされたスタッド型接続部７０５と水平に方向付けられた集積回路ダイ７１０との間にボンディングワイヤを配置する方法の実施形態を示している。複数のワイヤボンディング機構は単に鉛直方向で移動しなくてはいけないだけなので、スタックされたスタッド型接続部７０５は、ワイヤボンディング処理の複雑性を低減し、その信頼性を増大し得る。しかしながら、そのような実施形態は単に例示を目的としているだけであって、他の実施形態は、実質的に水平方向にも、ワイヤを、柔軟性を伴って包まれた集積回路ダイ１００に結合してもよい。
図７Ａは、柔軟性を伴って包まれた集積回路ダイ１００が平らに位置している、初期の段階を示している。柔軟性を伴って包まれた集積回路ダイ１００は、複数の半田パッド７００−７０２を備える。ある実施形態では、複数の半田パッド７００−７０２は、柔軟性を伴って包まれた集積回路ダイ１００のアクティブ側面１１１上に設置される。
図７Ｂは、複数の半田パッドのうちの１つの半田パッド７０１上に形成される複数の半田ボール（例えば複数の半田バンプ）のスタック７０５を示している。ある実施形態では、金属シリンダまたは単一の半田シリンダが、複数の半田ボールの代わりに用いられてもよい。
図７Ｃは、実質的に鉛直方向にあって、実質的に水平な集積回路ダイ７１０の近くに配置される、柔軟性を伴って包まれた集積回路ダイ１００を示している。実質的に水平な集積回路ダイ７１０は、複数の半田パッド７１１、７１２を備えてもよい。
図７Ｄは、スタック７０５と、実質的に水平な集積回路ダイ７１０上の複数の半田パッドのうちの１つの半田パッド７１１との両方に取り付けられるボンディングワイヤを示している。ワイヤのボンディングでは、半田を加熱し、ワイヤを配置し、半田を冷却する、公知の処理を使用してもよい。
図７Ａから図７Ｄのワイヤボンディング処理は、単に例示を目的としているだけである。他の複数のワイヤボンディング処理が用いられてもよい。
図８は、柔軟性を伴って包まれた集積回路ダイ１００が結合される基板又はパッケージ１１５に、柔軟性を伴って包まれた集積回路ダイ１００を位置合わせするための、複数のアライメントピラーの実施形態を示している。複数のアライメントピラーは、パッケージ１１５の複数の角に設置された複数のピラー８００−８０３を備えてもよい。他の複数の実施形態は、４つのピラー８００−８０３より多くのピラーを位置決めしてもよく、および／または、それらをパッケージ１１５の複数の角とは異なる複数の位置に位置決めしてもよい。
柔軟性を伴って包まれた集積回路ダイ１００を他の複数の基板又はパッケージ１１５にボンディングする処理中に、柔軟性を伴って包まれた集積回路ダイ１００は、複数のアライメントピラー８００−８０３の内側に配置されてもよい。複数のアライメントピラー８００−８０３はそれから、その位置で、柔軟性を伴って包まれた集積回路ダイ１００を、それがパッケージ１１５に恒久的に取り付けられるまで保持してもよい。例えば、図５を参照すると、柔軟性を伴って包まれた集積回路ダイ１００の正確な位置合わせは、複数の半田ボール５００と複数のランディングパッド５０１との配置に起因して所望されてもよい。複数のピラー８００−８０３は、柔軟性を伴って包まれた集積回路ダイ１００の取り付けの後に取り除かれてもよく、又は、パッケージ１１５上に恒久的に残されてもよい。
複数のアライメントピラー８００−８０３が恒久的に残される場合、それらは、位置合わせ以外の目的で機能してもよい。例えば、複数のアライメントピラー８００−８０３は、柔軟性を伴って包まれた集積回路ダイ１００、複数の基板、又は、パッケージ１１５からの熱を除去する複数のヒートシンクとして機能してもよい。複数のアライメントピラー８００−８０３はまた、複数のアンテナとして、選択的遮蔽として、および／または、アセンブリ周りの気流（例えば冷却ファン気流）を修正すべく、用いられてもよい。
［複数の例］
以下の複数の例は、更なる複数の実施形態に関する。
例１は、基板と、基板の表面に対して実質的に鉛直方向に基板に結合される湾曲した集積回路ダイとを備える集積回路ダイデバイスである。
例２では、例１の主題は、湾曲した集積回路ダイが、複数のリンクされたセグメントを含む、分割された基板部材を有することを、任意選択で含むことができる。
例３では、例１−２の主題は、湾曲した集積回路ダイが、アクティブ側面と非アクティブ側面とを有することを、任意選択で含むことができる。
例４では、例１−３の主題は、アクティブ側面が、非アクティブ側面と比べて付加的な電子回路を含むことを、任意選択で含むことができる。
例５では、例１−４の主題は、湾曲した集積回路ダイ上の電子回路を基板上の回路に結合する複数のボンディングワイヤを、任意選択で含むことができる。
例６では、例１−５の主題は、湾曲した集積回路ダイに対して実質的に水平方向に基板に結合される、少なくとも１つの集積回路ダイを任意選択で含むことができ、湾曲した集積回路ダイは、少なくとも１つの集積回路ダイの周囲の少なくとも一部の周りで包まる。
例７では、例１−６の主題は、湾曲した集積回路ダイ上の電子回路が、１または複数のボンディングワイヤを用いて、少なくとも１つの集積回路ダイに結合されることを、任意選択で含むことができる。
例８では、例１−７の主題は、湾曲した集積回路ダイが、少なくとも１つの集積回路ダイの周囲の周りにおいて、円形パターンで基板に結合されることを、任意選択で含むことができる。
例９では、例１−８の主題は、湾曲した集積回路ダイの複数の端部が互いに結合されることを、任意選択で含むことができる。
例１０では、例１−９の主題は、湾曲した集積回路ダイの非アクティブ側面上に形成されるシールドを任意選択で含むことができる。
例１１は、基板と、基板に結合される集積回路ダイと、基板の表面に対して実質的に鉛直方向に基板に結合され、集積回路ダイをその周囲で実質的に取り巻く柔軟な集積回路ダイとを備える、柔軟性を伴って包まれた集積回路ダイデバイスである。
例１２では、例１１の主題は、基板に結合される集積回路ダイが、スタックされた複数の集積回路ダイを有することを、任意選択で含むことができる。
例１３では、例１１−１２の主題は、基板に結合され、柔軟な集積回路ダイを実質的に取り巻くチューブを任意選択で含むことができる。
例１４では、例１１−１３の主題は、柔軟な集積回路ダイが、柔軟な集積回路ダイの下部エッジ周りに特定パターンで配置される複数のランディングパッドを更に有し、それぞれのランディングパッドは、基板に特定パターンで結合された複数の半田ボールのうちの対応する１つに結合されることを、任意選択で含むことができる。
例１５では、例１１−１４の主題は、基板が、柔軟性を伴って包まれた集積回路ダイデバイスを実質的に取り巻くパッケージの一部であることを、任意選択で含むことができる。
例１６では、例１１−１５の主題は、基板に結合され、柔軟な集積回路ダイを基板に位置合わせするように構成された複数のアライメントピラーを任意選択で含むことができる。
例１７は、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法であって、基板上に複数の半田領域を特定パターンで提供する段階と、柔軟性を伴って包まれた集積回路ダイの下部エッジ上に特定パターンで形成された複数のランディングパッドのそれぞれを、複数の半田領域のうちの関連付けられた１つと位置合わせする段階と、複数のランディングパッドのそれぞれを、複数の半田領域のうちの、それと関連付けられた１つと結合させる段階とを含む方法である。
例１８では、例１７の主題は、柔軟性を伴って包まれた集積回路ダイ上に、スタックされた複数のスタッドを形成する段階と、スタックされた複数のスタッドから基板へと、複数のボンディングワイヤを取り付ける段階とを任意選択で含むことができる。
例１９では、例１７−１８の主題は、スタックされた複数のスタッドのそれぞれを形成する段階が、柔軟性を伴って包まれた集積回路ダイの半田パッド上に複数の半田ボールをスタックする段階を含むことを、任意選択で含むことができる。
例２０では、例１７−１９の主題は、複数のランディングパッドのそれぞれを位置合わせする段階が、基板上の複数のアライメントピラーを使用して、柔軟性を伴って包まれた集積回路ダイを、基板上の複数の半田領域の特定パターンと位置合わせする段階を含むことを、任意選択で含むことができる。
例２１では、例１７−２０の主題は、複数のランディングパッドのそれぞれを位置合わせする段階は、基板に取り付けられたチューブの内側に柔軟性を伴って包まれた集積回路ダイを形成する段階を含むことを、任意選択で含むことができる。
例２２では、例１７−２１の主題は、１または複数のボンディングワイヤを用いて、柔軟な集積回路ダイの複数の端部を互いに結合する段階を任意選択で含むことができる。
例２３は、底面上に基板を有するパッケージと、基板の表面に対して実質的に鉛直方向に基板に結合される柔軟な集積回路ダイと、柔軟な集積回路ダイに結合されるシールドとを備える、柔軟性を伴って包まれた集積回路ダイデバイスである。
例２４では、例２３の主題は、パッケージが柔軟な集積回路ダイを実質的に囲むことを、任意選択で含むことができる。
例２５では、例２３−２４の主題は、パッケージがヒートシンク能力を有することを、任意選択で含むことができる。
例２６では、例２３−２５の主題は、パッケージが遮蔽能力を有することを、任意選択で含むことができる。
例２７では、例２３−２６の主題は、シールドが、柔軟な集積回路ダイの非アクティブ側面上において、柔軟な集積回路ダイの周りで包まれたシールドを含むことを、任意選択で含むことができる。
例２８では、例２３−２７の主題は、柔軟な集積回路ダイの周りで包まれたシールドの上部エッジに結合される上部シールドを任意選択で含むことができる。
例２９では、例２３−２８の主題は、基板に結合され、複数のヒートシンク能力を有する複数のアライメントピラーを任意選択で含むことができる。
例３０では、例２３−２９の主題は、基板に結合され、少なくとも１つの面上にアンテナを有する複数のアライメントピラーを任意選択で含むことができる。
例３１では、例２３−３０の主題は、基板に結合され、デバイス周りの冷却空気を方向付けるように構成される複数のアライメントピラーを任意選択で含むことができる。
例３２は、底面上に基板を有するパッケージと、あるパターンで基板の上面上に結合される第１の複数の実装手段と、当該パターンで下部エッジに沿って設置されることでそれぞれが第１の複数の実装手段のうちの１つに対応する第２の複数の実装手段を有し、基板の上面に対して実質的に鉛直方向に基板に結合される柔軟な集積回路ダイとを備える、柔軟性を伴って包まれた集積回路ダイデバイスである。
例３３では、例３２の主題は、第１の複数の実装手段が複数の半田ボールを有し、第２の複数の実装手段が複数のランディングパッドを有することを、任意選択で含むことができる。
例３４では、例３２−３３の主題は、柔軟な集積回路ダイが２−２５ｍｍの範囲の厚みを有することを、任意選択で含むことができる。
例３５では、例３２−３４の主題は、柔軟な集積回路ダイがアンテナを有することを、任意選択で含むことができる。

Claims (20)

  1. 基板と、
    前記基板の表面に対して実質的に鉛直方向に前記基板に結合される、湾曲した集積回路ダイと
    を備える集積回路ダイデバイス。
  2. 前記湾曲した集積回路ダイは、複数のリンクされたセグメントを含む、分割された基板部材を有する、
    請求項１に記載の集積回路ダイデバイス。
  3. 前記湾曲した集積回路ダイは、アクティブ側面と非アクティブ側面とを有する、
    請求項１または２に記載の集積回路ダイデバイス。
  4. 前記アクティブ側面は、非アクティブ側面と比べて付加的な電子回路を含む、
    請求項３に記載の集積回路ダイデバイス。
  5. 前記湾曲した集積回路ダイ上の電子回路を前記基板上の回路に結合する複数のボンディングワイヤを更に備える、
    請求項１から４の何れか一項に記載の集積回路ダイデバイス。
  6. 前記湾曲した集積回路ダイに対して実質的に水平方向に前記基板に結合される、少なくとも１つの集積回路ダイを更に備え、
    前記湾曲した集積回路ダイは、前記少なくとも１つの集積回路ダイの周囲の少なくとも一部の周りで包まる、
    請求項１から５の何れか一項に記載の集積回路ダイデバイス。
  7. 前記湾曲した集積回路ダイ上の電子回路は、１または複数のボンディングワイヤを用いて、前記少なくとも１つの集積回路ダイに結合される、
    請求項６に記載の集積回路ダイデバイス。
  8. 前記湾曲した集積回路ダイは、前記少なくとも１つの集積回路ダイの周囲の周りにおいて、円形パターンで前記基板に結合される、
    請求項６または７に記載の集積回路ダイデバイス。
  9. 前記湾曲した集積回路ダイの複数の端部は互いに結合される、
    請求項８に記載の集積回路ダイデバイス。
  10. 前記湾曲した集積回路ダイの非アクティブ側面上に形成されるシールドを更に備える、
    請求項１に記載の集積回路ダイデバイス。
  11. 基板と、
    前記基板に結合される集積回路ダイと、
    前記基板の表面に対して実質的に鉛直方向に前記基板に結合され、前記集積回路ダイをその周囲で実質的に取り巻く柔軟な集積回路ダイと
    を備える、柔軟性を伴って包まれた集積回路ダイデバイス。
  12. 前記基板に結合される前記集積回路ダイは、スタックされた複数の集積回路ダイを有する、
    請求項１１に記載の柔軟性を伴って包まれた集積回路ダイデバイス。
  13. 前記基板に結合され、前記柔軟な集積回路ダイを実質的に取り巻くチューブを更に備える、
    請求項１１または１２に記載の柔軟性を伴って包まれた集積回路ダイデバイス。
  14. 前記柔軟な集積回路ダイは、前記柔軟な集積回路ダイの下部エッジ周りに特定パターンで配置される複数のランディングパッドを更に有し、前記複数のランディングパッドのそれぞれは、前記基板に前記特定パターンで結合された複数の半田ボールのうちの対応する１つに結合される、
    請求項１１から１３の何れか一項に記載の柔軟性を伴って包まれた集積回路ダイデバイス。
  15. 前記基板は、前記柔軟性を伴って包まれた集積回路ダイデバイスを実質的に取り巻くパッケージの一部である、
    請求項１１から１４の何れか一項に記載の柔軟性を伴って包まれた集積回路ダイデバイス。
  16. 前記基板に結合され、前記柔軟な集積回路ダイを前記基板に位置合わせする複数のアライメントピラーを更に備える、
    請求項１１から１５の何れか一項に記載の柔軟性を伴って包まれた集積回路ダイデバイス。
  17. 柔軟性を伴って包まれた集積回路ダイを基板に実装する方法であって、
    前記基板上に複数の半田領域を特定パターンで提供する段階と、
    前記柔軟性を伴って包まれた集積回路ダイの下部エッジ上に前記特定パターンで形成された複数のランディングパッドのそれぞれを、前記複数の半田領域のうちの関連付けられた１つと位置合わせする段階と、
    前記複数のランディングパッドのそれぞれを、前記複数の半田領域のうちの、それと関連付けられた１つと結合させる段階と
    を含む方法。
  18. 前記柔軟性を伴って包まれた集積回路ダイ上に、スタックされた複数のスタッドを形成する段階と、
    前記スタックされた複数のスタッドから前記基板へと、複数のボンディングワイヤを取り付ける段階と
    を更に含む、請求項１７に記載の方法。
  19. 前記スタックされた複数のスタッドのそれぞれを形成する段階は、前記柔軟性を伴って包まれた集積回路ダイの半田パッド上に複数の半田ボールをスタックする段階を含む、
    請求項１８に記載の方法。
  20. 前記複数のランディングパッドのそれぞれを位置合わせする段階は、前記基板上の複数のアライメントピラーを使用して、前記柔軟性を伴って包まれた集積回路ダイを、前記基板上の前記複数の半田領域の前記特定パターンと位置合わせする段階を含む、
    請求項１７から１９の何れか一項に記載の方法。
JP2016531017A 2013-12-19 2013-12-19 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法 Active JP6167375B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/076397 WO2015094259A1 (en) 2013-12-19 2013-12-19 Flexibly-wrapped integrated circuit die

Publications (2)

Publication Number Publication Date
JP2016537814A true JP2016537814A (ja) 2016-12-01
JP6167375B2 JP6167375B2 (ja) 2017-07-26

Family

ID=53275444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016531017A Active JP6167375B2 (ja) 2013-12-19 2013-12-19 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法

Country Status (8)

Country Link
US (2) US9515049B2 (ja)
EP (1) EP3084824A4 (ja)
JP (1) JP6167375B2 (ja)
KR (1) KR101833155B1 (ja)
CN (1) CN106030781B (ja)
DE (1) DE102014116930A1 (ja)
RU (1) RU2642170C2 (ja)
WO (1) WO2015094259A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106030781B (zh) 2013-12-19 2019-06-14 英特尔公司 柔软包裹的集成电路管芯
KR20160047423A (ko) 2014-09-26 2016-05-02 인텔 코포레이션 플렉시블 패키징 아키텍처
GB2566029B (en) 2017-08-30 2022-11-02 Pragmatic Printing Ltd Methods and apparatus for manufacturing a plurality of electronic circuits
US11798901B1 (en) 2018-10-31 2023-10-24 Avery Dennison Retail Information Services Llc Wafer-scale integration with alternative technology wafer processes that can be folded into three-dimensional packaging

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5228067U (ja) * 1975-08-20 1977-02-26
JPS60109358U (ja) * 1983-12-28 1985-07-25 アルプス電気株式会社 ブロツク基板の接続構造
JPH03174762A (ja) * 1990-03-29 1991-07-29 Sanyo Electric Co Ltd 混成集積回路装置
JPH08102586A (ja) * 1994-09-30 1996-04-16 Sanyo Electric Co Ltd 混成集積回路装置
JPH08321580A (ja) * 1995-05-25 1996-12-03 Rohm Co Ltd 混成集積回路装置の構造及びその製造方法
JP2001118982A (ja) * 1999-10-19 2001-04-27 Fujitsu Ltd 半導体装置及び半導体集積装置の製造方法
JP2001352032A (ja) * 2000-06-05 2001-12-21 Toshiba Corp 半導体装置とその製造方法
JP2002043357A (ja) * 2000-07-26 2002-02-08 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2002076057A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
WO2004015758A1 (ja) * 2002-08-09 2004-02-19 Fujitsu Limited 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6714336A (ja) * 1967-10-21 1969-04-23
US3755891A (en) * 1971-06-03 1973-09-04 S Hawkins Three dimensional circuit modules for thick-film circuits and the like and methods for making same
US4810917A (en) * 1985-05-28 1989-03-07 Autotech Corporation Digital resolver/encoder assembly
JP2894071B2 (ja) * 1992-03-09 1999-05-24 株式会社日立製作所 半導体装置
SE9900164D0 (sv) * 1999-01-20 1999-01-20 Piezomotors Uppsala Ab Flexible microsystem and building techniques
US6617671B1 (en) * 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
JP4604307B2 (ja) 2000-01-27 2011-01-05 ソニー株式会社 撮像装置とその製造方法及びカメラシステム
JP3580749B2 (ja) 2000-02-18 2004-10-27 シャープ株式会社 粒状半導体装置の実装方法
JP2003347355A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd 半導体チップの実装構造
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
JP2005183498A (ja) * 2003-12-17 2005-07-07 Fuji Electric Device Technology Co Ltd Ｍｏｓ型半導体装置および該半導体装置の製造方法
KR100655218B1 (ko) * 2005-07-01 2006-12-08 삼성전자주식회사 다각기둥 형상의 접지 블록을 갖는 3차원 반도체 모듈
US7972650B1 (en) * 2005-07-13 2011-07-05 Nscrypt, Inc. Method for manufacturing 3D circuits from bare die or packaged IC chips by microdispensed interconnections
KR101486984B1 (ko) * 2008-10-30 2015-01-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 형성방법
KR20100058909A (ko) * 2008-11-25 2010-06-04 삼성전자주식회사 가변저항 메모리 소자의 형성방법
GB0915473D0 (en) * 2009-09-07 2009-10-07 St Microelectronics Res & Dev Improvements in or relating to CMOS sensors
WO2012154211A1 (en) 2011-05-06 2012-11-15 National Tsing Hua University Non-planar chip assembly
GB201210151D0 (en) * 2012-06-08 2012-07-25 Wfs Technologies Ltd Antenna system
CN106030781B (zh) 2013-12-19 2019-06-14 英特尔公司 柔软包裹的集成电路管芯

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5228067U (ja) * 1975-08-20 1977-02-26
JPS60109358U (ja) * 1983-12-28 1985-07-25 アルプス電気株式会社 ブロツク基板の接続構造
JPH03174762A (ja) * 1990-03-29 1991-07-29 Sanyo Electric Co Ltd 混成集積回路装置
JPH08102586A (ja) * 1994-09-30 1996-04-16 Sanyo Electric Co Ltd 混成集積回路装置
JPH08321580A (ja) * 1995-05-25 1996-12-03 Rohm Co Ltd 混成集積回路装置の構造及びその製造方法
JP2001118982A (ja) * 1999-10-19 2001-04-27 Fujitsu Ltd 半導体装置及び半導体集積装置の製造方法
JP2001352032A (ja) * 2000-06-05 2001-12-21 Toshiba Corp 半導体装置とその製造方法
JP2002043357A (ja) * 2000-07-26 2002-02-08 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2002076057A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
WO2004015758A1 (ja) * 2002-08-09 2004-02-19 Fujitsu Limited 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6167375B2 (ja) 2017-07-26
RU2016119458A (ru) 2017-11-23
US20150214188A1 (en) 2015-07-30
EP3084824A1 (en) 2016-10-26
RU2642170C2 (ru) 2018-01-24
WO2015094259A1 (en) 2015-06-25
CN106030781B (zh) 2019-06-14
KR101833155B1 (ko) 2018-02-27
DE102014116930A1 (de) 2015-06-25
CN106030781A (zh) 2016-10-12
KR20160074586A (ko) 2016-06-28
US20170084578A1 (en) 2017-03-23
US9515049B2 (en) 2016-12-06
EP3084824A4 (en) 2017-08-16

Similar Documents

Publication Publication Date Title
US9570405B2 (en) Semiconductor device and method for manufacturing same
TWI520283B (zh) 加強扇出晶圓級封裝
JP2009295959A (ja) 半導体装置及びその製造方法
TWI481001B (zh) 晶片封裝結構及其製造方法
TWI551198B (zh) 具散熱功能之印刷電路板結構
JP2006196709A (ja) 半導体装置およびその製造方法
JP6167375B2 (ja) 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法
TWI566340B (zh) 半導體封裝及製造其之方法
WO2014156921A1 (ja) 半導体装置
US20110039376A1 (en) Method for manufacturing semiconductor device
US8546187B2 (en) Electronic part and method of manufacturing the same
JP2017028228A (ja) マルチチップモジュールおよびその製造方法
JP2005252074A (ja) 半導体装置及び電子装置
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
US20170263581A1 (en) Electronic device, part mounting board, and electronic apparatus
JP4652428B2 (ja) 半導体装置およびその製造方法
JP5171720B2 (ja) 半導体装置
KR20130025641A (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
US20160163624A1 (en) Package structure
JPH11111882A (ja) Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置
WO2011036840A1 (ja) 半導体装置、半導体実装体、および半導体装置の製造方法
TW200845334A (en) Chip stacked package structure and applications thereof
KR20090008601A (ko) 반도체 패키지
KR20170008958A (ko) 적층형 반도체 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170602

R150 Certificate of patent or registration of utility model

Ref document number: 6167375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250