JP2005183498A

JP2005183498A - Ｍｏｓ型半導体装置および該半導体装置の製造方法

Info

Publication number: JP2005183498A
Application number: JP2003418952A
Authority: JP
Inventors: Daisuke Kishimoto; 大輔岸本; Tadashi Hebinuma; 匡蛇沼
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-12-17
Filing date: 2003-12-17
Publication date: 2005-07-07

Abstract

【課題】トレンチ内部で析出物が残り易い端部を無くして、清浄し易くし、小さい曲率半径部分を無くしてゲート耐圧特性を改善し、全半導体チップ面積に対する表面耐圧構造部の占有比率を小さくして電気的活性領域の面積比率の大きいトレンチゲート構造を有するＭＯＳ型半導体装置の提供。
【解決手段】円筒または円柱状低抵抗半導体コア部と、前記半導体コア部の外周面にエピタキシャル成長により形成される第一導電型円筒状半導体層と、該半導体層の外周面に同軸環状に形成される第二導電型ウェル領域と、該ウェル領域内に同軸環状に形成され該ウェル領域より深いトレンチと、該トレンチの開口表面に沿って形成される第一導電型ソース領域と、前記トレンチ内表面で該ソース領域と前記半導体層とに挟まれる前記ウェル領域であるチャネル領域の表面に形成されるゲート酸化膜と該ゲート酸化膜を介して前記トレンチ内に堆積されるポリシリコンゲート電極とを備えるＭＯＳ型半導体装置とする。
【選択図】図１

Description

本発明は、ＭＯＳ型半導体装置に関し、詳しくは、円筒状、円柱状または球状などの閉じた曲面を有する半導体基板にトレンチゲート構造を形成したＭＯＳ型半導体装置に関するものである。

円柱状半導体単結晶インゴットから切り出された円板状半導体基板内に形成された、従来の複数の平板状ディスクリート半導体装置（半導体チップ）や半導体集積回路装置（半導体ＩＣチップ）は、それらのチップ面積が大になるほど急激なコストの上昇を伴うので、従来は単結晶インゴットの大口径化によりコストダウンが計られてきた。しかし、大口径インゴットの製造技術的限界や大口径半導体ウェハに対応する製造技術も難しくなることおよび大口径化への対応には経済的にも莫大な製造設備投資を伴いそのコストダウンにも限界があることおよび平板状の半導体チップはその面積増大に比例して組み立てに要する面積も増大するので、コンパクト化やコストダウンに限界が問われるようになってきた。
このような状況に対して、円筒状又は円柱形の半導体基板を用いた半導体装置が提案されている。その一は円筒状半導体基板の外周面の半導体回路を形成すると共に、軸を含む端面に電極パッドを形成することにより、三次元的な電極配置および配線を容易かつ精度よくできるようにした円筒状半導体素子である（特許文献１）。その二は円筒形または円柱形半導体基板の外表面に半導体素子を形成することにより、半導体基板面積の拡大に対応でき、かつ低価格で量産可能な円筒形または円柱形半導体装置である（特許文献２）。

一方、ＭＯＳゲート構造を有する半導体装置として、トレンチ型のＭＯＳゲート構造を有する半導体装置、たとえば、ＭＯＳＦＥＴ、ＩＧＢＴが知られている。そのような従来の円板状にスライスされた半導体ウェハを用いて作り込まれたトレンチゲート型ＭＯＳＦＥＴチップのトレンチ部分の断面図を図７に示す。このトレンチゲート型ＭＯＳＦＥＴは低抵抗のｎ型シリコン基板１００上に高抵抗の同導電型シリコンエピタキシャル層１０１を成長させる。このエピタキシャル層１０１上に１μｍ程度の厚さの初期熱酸化膜を形成し、ＭＯＳＦＥＴチップの電気的活性領域内の前記酸化膜除去とゲート電極配線の絶縁のための酸化膜とフィールド酸化膜等を残すパターニングをする。前記酸化膜を選択除去した前記エピタキシャル層１０１表面にｐ型のドーパント（ボロン）をイオン注入し、２．８μｍ程度の深さのｐウェル層１０２を選択形成する。トレンチエッチング用のマスク酸化膜を形成し、表面がストライプ形状のトレンチ形成用の窓開けエッチングをする。

前記ｐウェル層１０２を貫通して、前記エピタキシャル層１０１に達する深さ３μｍ程度のストライプ表面形状のトレンチ１０４をＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）等の異方性エッチングにより形成する。前記トレンチ内表面のエッチングダメージ層を除去するためにＣＦ_４系エッチングを行い、さらに犠牲酸化をした後、この犠牲酸化膜を前記トレンチ用マスク酸化膜と共に一旦除去し、厚さ１０００オングストローム程度のゲート酸化膜１０３を形成する。前記基板全面にポリシリコンを堆積させることにより、トレンチ内にポリシリコン１０６を埋め込み、さらに、基板表面のポリシリコンをポリシリコンゲート電極１０６として配線されるようにパターニングし、エッチバックする。
次にｎ型のドーパント（ひ素）をストライプ状トレンチの長手方向に接するパターンによりイオン注入してソース領域１０５を選択形成する。さらに、前記ｐウェル領域１０２内で、前記ソース領域１０５の長手方向に隣接するｐ領域にはさらにｐ型のドーパント（ボロン）をイオン注入して次工程で付着されるソース電極１０７とのオーム接触性を均一にすることが好ましい。

次に前記ポリシリコンゲート電極１０６とＡｌソース電極１０７との絶縁を確保するために層間絶縁膜１０８を被着し、パターニング後、ゲート金属電極（不図示）とソース電極１０７とをアルミニウムを主成分とする金属膜により被着し、それぞれパターニングして形成する。以上の説明では、トレンチ型ＭＯＳＦＥＴの場合について、その製造方法を説明したが、シリコン基板を前記ｎ型基板からｐ型基板に変えることにより、容易にＩＧＢＴの製造方法とすることができる。
特開２０００−３４０７８５号公報特開２００１−１６７９９４号公報

しかしながら、前述の円板状ウェハを用いて作成したトレンチゲート型の半導体装置には、次に述べるような問題がある。第一は、トレンチをエッチングにより形成した後はどのようなエッチング方法であろうと、通常は、トレンチ内部をフッ酸や超純水やイソプロピルアルコールなどの組み合わせによる仕上げ洗浄と遠心力を利用した高速回転乾燥が欠かせない。遠心力を利用した高速回転乾燥は円板状ウェハを運搬ケースに入れて、この運搬ケースを乾燥用遠心機にウェハ面に平行な遠心力が加わるようにセットして乾燥する方法である。さらに同時に空気を不活性ガスに置換させながら乾燥させることが多い。この場合、洗浄液はウェハが乾燥する直前に遠心力によりトレンチ内の周端部に押し付けられながら乾燥する。すると洗浄液中に僅かに残っていた不純物が急速に濃縮され、トレンチ内の周端部に析出する結果となる。この析出不純物がその後の工程で形成されるゲート酸化膜の膜質に重大な悪影響を及ぼすという問題がある。

第二は、複数のトレンチ形状が始端と終端を有する細長いスリット溝形状であるために、特に始端と終端部に曲率半径の小さい領域ができる結果、ゲートバイアスを加えたときに曲率半径の小さい領域で電界集中が起きて耐圧不良を起こしやすいという問題がある。さらに、前記曲率半径の問題を回避するために隣接する２本のスリット状トレンチを連結してリング状にして曲率を緩和することも考えられたが、トレンチの幅や間隔は将来、狭くされる方向にあるので根本的解決とは言えなかった。
第三は、すべての電力用半導体装置用のチップに共通する問題であるが、従来の通常の平面状のチップでは、平面状チップの中央部に電気的活性領域を設け、その外周部に表面耐圧構造部を設ける必要がある。その理由は平面状チップでは曲率半径に関して中央部より外周部の方が相対的に大きくし易いので、耐圧の確保、安定性、信頼性の点で外周部が有利なためであり、実質的に外周部以外は不可能であった。

第４は、現在の平面状半導体チップの集積パターンをさらに微細化して性能の向上を図る技術は限界に近づきつつある。たとえば、トレンチゲート構造もそのような微細化技術のひとつとしてなされた技術であり、性能の向上に貢献してきた技術であるが、この技術を含めて前述のように平面状のチップを前提とするトレンチゲート構造を含むＭＯＳ型半導体装置の微細化技術は限界に近づいている。
本発明は、以上述べた問題点に鑑みてなされたものであり、トレンチ内部で析出物が残り易い端部を無くして、清浄し易くし、小さい曲率半径部分を無くしてゲート耐圧特性を改善し、全半導体チップ面積に対する表面耐圧構造部の占有比率を小さくして電気的活性領域の面積比率の大きいトレンチゲート構造を有するＭＯＳ型半導体装置の提供を目的とする。

本発明は前記目的を達成するために、円筒または円柱状低抵抗半導体コア部と、前記半導体コア部の外周面にエピタキシャル成長により形成される第一導電型円筒状半導体層と、該半導体層の外周面に同軸環状に形成される第二導電型ウェル領域と、該ウェル領域内に同軸環状に形成され該ウェル領域より深いトレンチと、該トレンチの開口表面に沿って形成される第一導電型ソース領域と、前記トレンチ内表面で該ソース領域と前記半導体層とに挟まれる前記ウェル領域であるチャネル領域の表面に形成されるゲート酸化膜と該ゲート酸化膜を介して前記トレンチ内に堆積されるポリシリコンゲート電極とを備えるＭＯＳ型半導体装置とするものである。
本発明は、好ましくは、ドレイン電極が少なくとも円筒の一方または円柱端面の一方に形成されている特許請求の範囲の請求項１記載のＭＯＳ型半導体装置とするものである。

本発明は望ましくは、表面耐圧構造が第二導電型同軸環状ウェル領域の外側の外周面に形成されている特許請求の範囲の請求項１または２記載のＭＯＳ型半導体装置とするものである。
本発明は、好適には、トレンチがそれぞれ平行に複数形成されている特許請求の範囲の請求項１乃至３のいずれか一項に記載のＭＯＳ型半導体装置とするものである。
本発明は、より好ましくは、トレンチが一本の螺旋状トレンチである特許請求の範囲の請求項１乃至３のいずれか一項に記載のＭＯＳ型半導体装置とするものである。
本発明は、前記目的を達成するために、球形状低抵抗半導体コア部と該半導体コア部の外表面にエピタキシャル成長により形成される第一導電型球形状半導体層と、該コア部から外表面に導出される孔と、少なくとも該孔の開口周辺に円形状に形成される表面耐圧構造部と、該表面耐圧構造部を残して前記球形状半導体層の外表面に形成される第二導電型ウェル領域と、前記コア部から外表面に導出される前記孔の方向を軸として前記ウェル領域内に同軸環状に形成され前記ウェル領域より深いトレンチと、該トレンチの開口表面に沿って形成される第一導電型ソース領域と、該ソース領域と前記半導体層に前記トレンチ内表面で挟まれる前記ウェル領域であるチャネル領域の表面に形成されるゲート酸化膜と該ゲート酸化膜を介して前記トレンチ内に堆積されるポリシリコンゲート電極と、前記ソース領域と該ソース領域間のウェル領域の両表面に跨って形成されるソース電極と前記ポリシリコンゲート電極の一部に形成されるゲート電極パッドと前記孔を通って引き出されるドレイン電極とを備えるＭＯＳ型半導体装置とするものである。

本発明は、前記目的を達成するために、トレンチ形成後の洗浄および乾燥の際に、ＭＯＳ型半導体装置を、回転対称となる軸を中心として、回転させる特許請求の範囲の請求項１乃至６のいずれか一項に記載のＭＯＳ型半導体装置の製造方法とするものである。

本発明によれば、トレンチ内部で析出物が残り易い端部を無くして、清浄し易くし、小さい曲率半径部分を無くしてゲート耐圧特性を改善し、全半導体チップ面積に対する表面耐圧構造部の占有比率を小さくして電気的活性領域の面積比率の大きいトレンチゲート構造を有するＭＯＳ型半導体装置を提供することができる。

以下、本発明にかかるＭＯＳ型半導体装置およびその製造方法の実施例について、図面を参照して詳細に説明する。図１は本発明にかかる円柱形ＭＯＳＦＥＴの半導体チップの中心軸を含む断面図、図２は本発明にかかる円柱形ＭＯＳＦＥＴの半導体装置（半導体チップ）の製造方法におけるステップ１の半導体チップの斜視図、図３は同じくステップ２の半導体チップの断面図、図４は同じくステップ３の半導体チップの断面図、図５は同じくステップ４の半導体チップの断面図、図９は同ステップ４の半導体チップの部分斜視図、図６は本発明にかかる球形状のＭＯＳＦＥＴの半導体チップの球の中心を含む断面図、図８は本発明にかかる円筒形ＭＯＳＦＥＴの複数個の半導体チップを用いて金属基板上に搭載したことを示す斜視図である、但し、本発明は、以下に説明する実施例の記載のみに限定されるものではなく、発明の要旨を逸脱しない範囲で、さまざまなバリエーションを含み得ることは言うまでもない。

以下、円柱形または円筒形ＭＯＳ型半導体装置（半導体チップ）について、円柱形の中心軸を含む面で切断した断面図を主に、さらに斜視図を加えた図面を用いて説明する。図２は円柱状半導体基板の斜視図である。不純物濃度１×１０^２０ｃｍ^-３以上で低抵抗の直径１０ｍｍ、高さ１０ｍｍの円柱形ｎ^＋型シリコン半導体結晶をコア１として（またドレイン領域１でもある）、その外表面に高不純物濃度５×１０^１６ｃｍ^-３の高抵抗のｎ型シリコンエピタキシャル層２を６０μｍの厚さに形成する。前記円柱形半導体コア１は中心部をくり抜いて円筒形のコアとしてもよい。前記ｎ型エピタキシャル層２の表面に厚さ１μｍ程度のシリコン酸化膜３を形成する（図３）。フォトリソグラフィにより前記酸化膜３に幅Ｌ_１が約１μｍで間隔Ｌ_２が４μｍのリング状でそれぞれ平行なトレンチ用窓開けを行う（図４）。

異方性を示すエッチング手段、たとえば、プラズマエッチャー、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）、ウェットエッチングなどにより、深さＬ_３が５μｍのトレンチ４を形成する（図５）。図９は図５の断面図の一部を斜視図としたものであり、内部断面を理解しやすいように、円柱形をした半導体チップを中心軸を含む方向に図９に示されるような角度範囲を除去したものである。この図９に示したように、前記トレンチ４の異方性エッチングは、矢印で示すイオンビームやプラズマ状気体の指向性によって、エッチングされる方向に選択性が生じることを利用するものであるので、円柱形シリコン基板を中心軸中心に回転させながらエッチングすることにより、均一性の極めて高いトレンチ４ができる。該トレンチ４の形成後フッ酸洗浄によって該トレンチ４の形成時に生じた堆積物を除去する。次にプラズマエッチャーやＣＤＥ（ＣｈｅｍｉｃａｌＤｒｙＥｔｃｈｉｎｇ）などにより、前記トレンチ４の形成の際にできた凹凸状の表面荒れや表面結晶性ダメージを除去する。さらに厚さ数ｎｍ〜０．１μｍ程度の犠牲酸化膜を前記トレンチ４の内壁に形成し、フッ酸洗浄により除去し、超純水洗浄する。この超純水洗浄後の乾燥の際には、すばやく超純水が蒸発する前に乾燥工程に投入する。この乾燥工程は、円柱形または円筒形シリコン基板の中心軸を回転軸として数百〜数千回転／分の高速回転させ、遠心力により超純水を短時間に吹き飛ばして乾燥させる。乾燥工程中の雰囲気は空気中でもよいが、窒素ガス、アルゴンガスなどの不活性ガス中の方が好ましい。以上説明した本発明によれば、前記トレンチ４は円柱状または円筒状半導体基板の円周面にすべてリング状に形成されており、終端部というものが無いので、トレンチ内に析出残さが残ることなく均一に乾燥される。トレンチ４が１本のラセン状に形成されている場合でも、トレンチ端部は２個所だけであり、平行トレンチが数百本〜数千本の従来のトレンチで、それぞれのトレンチに２個所の端部がそれぞれ存在する場合に比べるとその数の差は明らかである。このように、本発明によれば、トレンチについて、端部が無いか、または実質的に無いも同然と言っても過言ではないほどに少なくなるので、トレンチ端部の存在に起因するゲート耐圧不良が少なくなる。

次に、従来と同様にして、ｐウェル領域７、ゲート酸化膜５、ポリシリコンゲート電極６、第２ｐ^＋領域８、ｎ^＋ソース領域９、ソース電極１０などを形成し、円筒状基板の上下両端面にドレイン電極１１を作り込む。さらに、ｐウェル領域７の外側であって、ドレイン電極１１との間の外周部に表面耐圧構造１２として、ｐ型のガードリング１３を形成する。表面耐圧構造１２としては、前記ガードリング１３の他に、公知のフィールドプレートや抵抗性窒化膜あるいはいずれかの組み合わせなどを形成することにより、耐圧を確保し、耐圧の信頼性を図るようにしてもよい。ドレイン電極１１は円筒状基板の上下両端面だけでなく、円筒形基板の内部にも金属を流し込んで、上下両電極間の電気抵抗を低くすることもできる。なお、前述したＭＯＳ型半導体装置の形成に必要な各要素の形成順序は必要に応じて入れ替えることもできる。たとえば、ｐウェル領域７形成とトレンチ４形成の順番を入れ替えることができる。以上の製造方法によれば、６０ＶクラスのＭＯＳ型半導体装置（半導体チップ）２０が形成される。このような円筒形のＭＯＳ型半導体装置２０によれば、半導体チップ２０の組み立てにおいて、図８の斜視図に示すように金属基板上２１に林立させることができるので、平板状の半導体チップを用いた時に比べてコンパクトに組み立てができる。

以上は、ＭＯＳＦＥＴについて主に説明してきたが、円筒形シリコン基板の内表面にｐ^＋型コレクタ領域を形成するか、最初のシリコン基板として、前記円柱形または円筒形ｐ^＋型シリコン基板を用いると、トレンチゲート構造を備える円柱形または円筒形のＩＧＢＴを作ることができる。その他、本発明にかかるＭＯＳ型半導体装置としては、ＭＯＳゲート型の円筒形サイリスタなども電気的活性部をｐｎｐｎの４層を備えるような構成とするように応用すれば、容易に作ることができる。
以上説明した円筒形または円柱形のＭＯＳ型半導体装置２０の他、球形状のＭＯＳ半導体装置もまた、本発明に含まれる。球形状のトレンチゲート構造を有するＭＯＳ型半導体装置の一実施例について、図６を用いて説明する。
前述の円筒形半導体基板を用いた場合と、基本的には同じようにして作ることができるが、上下両端面が存在する円筒形基板とは異なり、球にはドレイン電極を設ける端面がないので、球表面から球の中心にドレイン電極用の孔を穿つ必要がある点が異なる。

不純物濃度が１×１０^２０ｃｍ^−３以上のｎ^＋導電型で、直径１０ｍｍの球形状のシリコン半導体をコア３１として、その外周面に不純物濃度が５×１０^１６ｃｍ^−３で、６０μｍ厚のｎ導電型エピタキシャル層３２を形成する。この球形状の半導体表面のいずれかに直径１ｍｍ程度の孔４４を前記半導体コア３１に達するように穿つ。前記球形状の半導体の外周表面に１μｍ厚程度のシリコン酸化膜を形成した後、フォトリソグラフィにより、前記孔の長さ方向を回転対称軸とするパターンであって、前記ドレイン電極４１の取り出し用の孔４４の周囲に半径Ｌ_４の円形状の表面耐圧構造４２を残して、前記酸化膜に幅約１μｍで４μｍ間隔のリング状でそれぞれ平行なトレンチ用窓開けを行う。その後、従来と同様のトレンチ形成技術によりトレンチ３４エッチングを行う。前記表面耐圧構造は符号４２の位置に対して球の中心を対称点とする位置の外表面にも直径Ｌ_５の円形状の表面耐圧構造４２ａを追加して設けることもできる。

次に、従来と同様にして、ｐウェル領域３７、ゲート酸化膜３５、ポリシリコンゲート電極３６、第２ｐ^＋領域３８、ｎ^＋ソース領域３９、ソース電極などを形成し、ドレイン電極取り出し用の孔４４を通って、コア（ドレイン）部３１にドレイン電極４１を接続する。
前述した円柱形、円筒形あるいは球形のトレンチゲート構造を備えたＭＯＳ型半導体装置とすると、円柱形、円筒形の中心軸方向の長さが長くなるほど、すなわち半導体装置の面積が大きくなっても、表面耐圧構造の面積は変える必要が無く、また、球形の場合、直径が大きくなっても表面耐圧構造の面積を変える必要が無いので、いずれの場合も全半導体チップ面積が大きくなればなるほど、全半導体チップ面積に対する表面耐圧構造部の占有比率は小さくなることは明らかである。

本発明にかかる円柱状ＭＯＳＦＥＴの断面図本発明にかかる円柱状ＭＯＳＦＥＴの製造ステップ１を示す斜視図本発明にかかる円柱状ＭＯＳＦＥＴの製造ステップ２を示す断面図本発明にかかる円柱状ＭＯＳＦＥＴの製造ステップ３を示す断面図本発明にかかる円柱状ＭＯＳＦＥＴの製造ステップ４を示す断面図本発明にかかる球形状ＭＯＳＦＥＴの断面図従来のＭＯＳＦＥＴの要部断面図本発明にかかる円柱状ＭＯＳＦＥＴを金属基板上に複数搭載したことを示す斜視図本発明にかかる円柱状ＭＯＳＦＥＴの製造ステップ４を示す斜視図である。

符号の説明

１半導体コア部（ドレイン領域）
２エピタキシャル成長部
３シリコン酸化膜
４トレンチ
５ゲート酸化膜
６ポリシリコン電極
７ｐウェル領域
８第２ｐ領域
９ｎソース領域
１０ソース電極
１１ドレイン電極
１２表面耐圧構造
２０円柱状ドレインゲート型ＭＯＳＦＥＴ。

Claims

円筒または円柱状低抵抗半導体コア部と、前記半導体コア部の外周面にエピタキシャル成長により形成される第一導電型円筒状半導体層と、該半導体層の外周面に同軸環状に形成される第二導電型ウェル領域と、該ウェル領域内に同軸環状に形成され該ウェル領域より深いトレンチと、該トレンチの開口表面に沿って形成される第一導電型ソース領域と、前記トレンチ内表面で該ソース領域と前記半導体層とに挟まれる前記ウェル領域であるチャネル領域の表面に形成されるゲート酸化膜と該ゲート酸化膜を介して前記トレンチ内に堆積されるポリシリコンゲート電極とを備えることを特徴とするＭＯＳ型半導体装置。
ドレイン電極が少なくとも円筒の一方または円柱端面の一方に形成されていることを特徴とする請求項１記載のＭＯＳ型半導体装置。
表面耐圧構造が第二導電型同軸環状ウェル領域の外側の外周面に形成されていることを特徴とする請求項１または２記載のＭＯＳ型半導体装置。
トレンチがそれぞれ平行に複数形成されていることを特徴とする請求項１乃至３のいずれか一項に記載のＭＯＳ型半導体装置。
トレンチが一本の螺旋状トレンチであることを特徴とする請求項１乃至３のいずれか一項に記載のＭＯＳ型半導体装置。
球形状低抵抗半導体コア部と該半導体コア部の外表面にエピタキシャル成長により形成される第一導電型球形状半導体層と、該コア部から外表面に導出される孔と、少なくとも該孔の開口周辺に円形状に形成される表面耐圧構造部と、該表面耐圧構造部を残して前記球形状半導体層の外表面に形成される第二導電型ウェル領域と、前記コア部から外表面に導出される前記孔の方向を軸として前記ウェル領域内に同軸環状に形成され前記ウェル領域より深いトレンチと、該トレンチの開口表面に沿って形成される第一導電型ソース領域と、該ソース領域と前記半導体層に前記トレンチ内表面で挟まれる前記ウェル領域であるチャネル領域の表面に形成されるゲート酸化膜と該ゲート酸化膜を介して前記トレンチ内に堆積されるポリシリコンゲート電極と、前記ソース領域と該ソース領域間のウェル領域の両表面に跨って形成されるソース電極と前記ポリシリコンゲート電極の一部に形成されるゲート電極パッドと前記孔を通って引き出されるドレイン電極とを備えることを特徴とするＭＯＳ型半導体装置。
トレンチ形成後の洗浄および乾燥の際に、ＭＯＳ型半導体装置を、回転対称となる軸を中心として、回転させることを特徴とする請求項１乃至６のいずれか一項に記載のＭＯＳ型半導体装置の製造方法。