KR20090008601A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20090008601A
KR20090008601A KR1020070071670A KR20070071670A KR20090008601A KR 20090008601 A KR20090008601 A KR 20090008601A KR 1020070071670 A KR1020070071670 A KR 1020070071670A KR 20070071670 A KR20070071670 A KR 20070071670A KR 20090008601 A KR20090008601 A KR 20090008601A
Authority
KR
South Korea
Prior art keywords
leads
semiconductor package
circuit board
printed circuit
bonding pads
Prior art date
Application number
KR1020070071670A
Other languages
English (en)
Other versions
KR100911461B1 (ko
Inventor
최현규
코초홍
Original Assignee
최현규
코초홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최현규, 코초홍 filed Critical 최현규
Priority to KR1020070071670A priority Critical patent/KR100911461B1/ko
Publication of KR20090008601A publication Critical patent/KR20090008601A/ko
Application granted granted Critical
Publication of KR100911461B1 publication Critical patent/KR100911461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

경박단소하며 방열 기능이 우수한 반도체 패키지가 제공되며, 반도체체 패키지는, 다이패드, 상기 다이패드상에 접착되며, 상부면에 복수개의 칩 본딩패드들이 형성된 반도체 칩, 상기 반도체 칩 주변을 따라 이격배치된 복수개의 리드들, 상기 각 리드들에 대응하여 상기 리드들 위로 배치되며, 상부면에 복수개의 와이어 본딩패드들이 형성되며, 하부면에 상기 와이어 본딩패드들과 전기적으로 연결된 복수개의 접속패드들이 형성된 인쇄회로기판, 상기 리드들과 상기 접속패드들 사이를 전기적으로 연결하는 복수개의 솔더 조인트들, 상기 칩 본딩패드들과 상기 와이어 본딩패드들을 연결하는 복수개의 본딩와이어들 및 상기 다이패드, 반도체 칩, 리드들, 솔더 조인트들, 인쇄회로기판, 본딩와이어들을 고정시키는 몰딩부재를 포함한다.
패키지, 리드, 몰딩부재, 투명물질, 적층, 이미지 센서, 솔더 조인트

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것이다. 보다 상세하게는 열방출성이 우수하며, 경바단소화와 적층화가 용이한 반도체 패키지에 관한 것이다.
반도체 패키지는 내부에 형성된 반도체 칩을 외부의 오염 환경으로부터 보호하는 동시에 반도체 칩을 외부 회로기판에 전기적으로 접속이 용이하도록 형성하며, 반도체 칩으로부터 발생된 열을 방열하기 용이하도록 구성한다.
도1은 리드 프레임을 사용하는 종래의 일반적인 반도체 패키지(10)의 일 예를 보여주는 단면도이다. 도1을 참조하면, 중앙에 형성된 다이패드(11)를 중심으로 다이패드(11)로부터 이격된 복수개의 리드(16)가 배치된 리드 프레임을 준비하고, 다이패드(11) 상에 반도체 칩(12)을 부착하고, 반도체 칩(12)과 리드(16)를 본딩와이어(14)에 의해 전기적으로 연결한 후, 몰딩 공정에 의해 다이패드(11), 반도체 칩(12), 본딩와이어(14) 및 리드(16)를 몰딩부재(18)로 함께 고정함으로써 반도체 패키지(10)를 형성한다. 반도체 패키지(10)의 몰딩부재(18) 측벽 외부로 노출된 리드(16)들은 외부 기판에 장착하기에 용이하도록 갈매기 형상으로 변형된다.
그러나 상기와 같은 리드 프레임을 사용하는 일반적인 반도체 패키지(10)는 리드 프레임의 리드 간의 협 피치 구현이 어려워 경박단소한 반도체 패키지를 형성하는 것이 매우 어렵다는 문제점이 있으며, 반도체 칩(12)의 중앙에 본딩패드들(도시안됨)이 배치된 경우에는 패키지화가 매우 곤란한 문제점이 있다.
도2는 인쇄회로기판(PCB)을 사용하는 종래의 일반적인 반도체 패키지(20)의 일 예를 보여주는 단면도이다. 도2를 참조하면, 상부면의 가장자리를 따라 배치된 복수개의 와이어 본딩패드(23)들이 형성된 인쇄회로기판(21)의 상부면 중앙에 반도체 칩(22)을 부착한 후, 반도체 칩(22)의 상부면에 형성된 복수개의 칩 본딩패드(도시 안됨)과 인쇄회로기판(21) 상부면에 형성된 복수개의 와이어 본딩패드(23)를 본딩와이어(24)에 의해 전기적으로 연결한 후, 몰딩 공정에 의해 인쇄회로기판(21), 반도체 칩(22), 본딩와이어(24)를 몰딩부재(28)로 함께 고정함으로써 반도체 패키지(20)를 형성한다. 인쇄회로기판(21)의 하부면에는 상부면에 형성된 와이어 본딩패드(23)와 전기적으로 연결되며 외부 기판과 접속하기 위한 노출패드(25)들이 형성된다.
그러나 상기와 같은 인쇄회로기판을 사용하는 일반적인 반도체 패키지(20)는 반도체 칩(22)이 인쇄회로기판(21) 상에 탑재되기 때문에 반도체 칩(22)의 동작에 의해 발생된 열을 외부로 방출하기가 매우 어려운 구조이며, 경박단소한 반도체 패키지를 형성하는 것도 어렵다는 문제점이 있으며, 반도체 칩(22)의 중앙에 칩 본딩패드들이 배치된 경우에는 패키지화가 매우 곤란한 문제점이 있다.
도3은 리드 프레임을 사용하는 종래의 일반적인 반도체 패키지(30)의 다른 예를 보여주는 단면도이다. 도3을 참조하면, 중앙의 공간을 중심으로 이격 배치된 복수개의 리드(36)가 배치된 리드 프레임을 준비하고, 각 리드(36)의 말단 하부면에 접착 테이프(37)를 형성한 후 반도체 칩(32)을 리드(36)의 하부면상에 부착하고, 반도체 칩(32)의 중앙에 정렬된 복수개의 칩 본딩패드(도시안됨)과 리드(36)의 말단에 형성된 복수개의 와이어 본딩패드(도시안됨)를 본딩와이어(34)에 의해 전기적으로 연결한 후, 몰딩 공정에 의해 반도체 칩(32), 본딩와이어(34) 및 리드(36)를 몰딩부재(38)로 함께 고정함으로써 반도체 패키지(30)를 형성한다. 반도체 패키지(30)의 몰딩부재(38) 측벽 외부로 노출된 리드(36)들은 외부 기판에 장착하기에 용이하도록 갈매기 형상으로 변형된다.
그러나 상기와 같은 리드 프레임을 사용하는 일반적인 반도체 패키지(30)는 도1에서와 같이 리드 프레임의 리드 간의 협 피치 구현이 어려워 경박단소한 반도체 패키지를 형성하는 것이 매우 어렵다는 문제점이 있으며, 다이패드가 없어서 패키지가 매우 약하다는 문제점이 있다.
도4는 인쇄회로기판(PCB)을 사용하는 종래의 일반적인 반도체 패키지(40)의 다른 예를 보여주는 단면도이다. 도4를 참조하면, 중앙이 개방된 인쇄회로기판(41) 의 하부면에 접착테이프(43)를 부착하고, 상기 접착테이프(43)를 통하여 반도체 칩(42)의 상부면을 인쇄회로기판(41) 하부면상에 부착한다. 반도체 칩(42)의 상부면 중앙에 정렬된 복수개의 칩 본딩패드(도시 안됨)와 인쇄회로기판(41) 상부면에 형성된 복수개의 와이어 본딩패드(도시안됨)를 본딩와이어(44)에 의해 전기적으로 연결한 후, 몰딩 공정에 의해 인쇄회로기판(41), 반도체 칩(42), 본딩와이어(44)를 몰딩부재(48)로 함께 고정하고, 인쇄회로기판(41)의 상부면 가장자리를 따라 복수 개의 솔더볼(45)을 형성함으로써 반도체 패키지(40)를 형성한다.
그러나 상기와 같은 인쇄회로기판을 사용하는 반도체 패키지(40)는 반도체 칩(42)이 인쇄회로기판(41) 상에 탑재되기 때문에 반도체 칩(42)의 동작에 의해 발생된 열을 외부로 방출하기가 매우 어려운 구조이며, 경박단소한 반도체 패키지를 형성하는 것도 어렵다는 문제점이 있으며, 다이패드가 없어서 패키지가 매우 약하다는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 상기 종래 기술의 문제점을 감안하여 경박 단소화된 반도체 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 인쇄회로기판을 이용하면서도 방열효과가 우수한 반도체 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 인쇄회로기판을 이용하면서도 견고한 반도체 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 기술적 과제를 달성하면서도 적층화된 반도체 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 이미지 센서용 반도체 패키지를 제공하는 데 있다.
상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 반 도체 패키지는, 다이패드; 상기 다이패드상에 접착되며, 상부면에 복수개의 칩 본딩패드들이 형성된 반도체 칩; 상기 반도체 칩 주변을 따라 이격배치된 복수개의 리드들; 상기 각 리드들에 대응하여 상기 리드들 위로 배치되며, 상부면에 복수개의 와이어 본딩패드들이 형성되며, 하부면에 상기 와이어 본딩패드들과 전기적으로 연결된 복수개의 접속패드들이 형성된 인쇄회로기판; 상기 리드들과 상기 접속패드들 사이를 전기적으로 연결하는 복수개의 솔더 조인트들; 상기 칩 본딩패드들과 상기 와이어 본딩패드들을 연결하는 복수개의 본딩와이어들; 및 상기 다이패드, 반도체 칩, 리드들, 솔더 조인트들, 인쇄회로기판, 본딩와이어들을 고정시키는 몰딩부재를 포함한다.
상기 인쇄회로기판 상부면의 와이어 본딩패드들의 숫자가 하부면의 접속패드들의 숫자보다 많은 것이 바람직하며, 상기 칩 본딩패드들은 상기 반도체 칩의 상부면의 가장자리를 따라 배치되거나 또는 상부면의 중앙에 배치될 수 있다. 상기 다이패드의 높이는 상기 리드들의 높이와 동일하거나 그 이하로 하프-에칭(half-etching)된 것일 수 있다. 상기 리드들은 상기 몰딩부재의 외측벽과 일치하도록 절단되거나, 상기 몰딩부재의 외측벽으로부터 일정한 길이만큼 연장되어 있을 수 있다.
상기 인쇄회로기판은 상기 반도체 칩 위로 중앙이 개방되며, 상기 각 리드들 위로 배치된 하나의 기판으로 이루어진 것이 바람직하지만, 필요에 따라 상기 각 리드들에 대응하여 분리된 복수개의 기판으로 이루어진 것일 수도 있다.
한편, 상기 인쇄회로기판의 상부면에 전기적 연결부재를 형성한 후, 상기 연 결부재와 상기 본 발명에 따른 반도체 패키지와 동일한 부가적인 반도체 패키지의 리드들을 전기적으로 연결하는 형태로 적층된 반도체 패키지를 형성할 수 있다.
상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 다른 형태에 따른 반도체 패키지는, 중앙 하단에 형성된 다이패드; 상기 다이패드상에 접착되며, 상부면에 복수개의 칩 본딩패드들이 형성된 반도체 칩; 상기 반도체 칩 주변을 따라 이격배치된 복수개의 리드들; 상기 각 리드들에 대응하여 상기 리드들 위로 배치되며, 상부면에 복수개의 와이어 본딩패드들이 형성되며, 하부면에 복수개의 접속패드들이 형성된 인쇄회로기판; 상기 리드들과 상기 접속패드들 사이를 전기적으로 연결하는 복수개의 솔더 조인트들; 상기 칩 본딩패드들과 상기 와이어 본딩패드들을 연결하는 복수개의 본딩와이어들; 상기 반도체 칩 위로 캐비티를 형성하면서 상기 다이패드, 리드들, 솔더 조인트들, 인쇄회로기판을 고정시키는 몰딩부재; 및 상기 반도체 칩 위에 배치된 투명기판을 포함한다.
상기 인쇄회로기판의 와이어 본딩패드들의 숫자가 접속패드들의 숫자보다 많은 것이 바람직하며, 상기 칩 본딩패드들은 상기 반도체 칩의 상부면의 가장자리를 따라 배치될 수 있다. 상기 다이패드의 높이는 상기 리드들의 높이와 동일하거나 그 이하로 하프-에칭된 것일 수 있다. 상기 리드들은 상기 몰딩부재의 외측벽과 일치하도록 절단되거나, 상기 몰딩부재의 외측벽으로부터 일정한 길이만큼 연장되어 있을 수 있다.
상기 인쇄회로기판은 상기 반도체 칩 위로 중앙이 개방되며, 상기 각 리드들 위로 배치된 하나의 기판으로 이루어진 것일 수 있다.
한편, 상기 인쇄회로기판의 상부면 가장자리에 형성된 접착부재를 더 포함하며, 상기 투명기판은 상기 접착부재상에 부착될 수 있다.
본 발명에 따르면, 경박 단소화된 반도체 패키지를 실현할 수 있으며, 방열기능이 향상되면서 견고한 반도체 패키지를 실현할 수 있으며, 이미지 센서용 반도체 패키지도 형성할 수 있다.
이하, 첨부 도면을 참조하면서 본 발명의 바람직한 실시예들을 상세히 설명한다.
다음에 설명되는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어 질 수도 있다.
도5는 본 발명의 제1 실시예에 따른 반도체 패키지(50)의 단면도이며, 도6은 도5의 상면도이고, 도7은 측면도이며, 도8은 저면도이다.
도5 내지 도8을 참조하면, 반도체 패키지(50)의 하단에는 리드 프레임을 구 성하는 다이패드(51)와 다이패드(51)를 둘러싸며 이격된 복수개의 리드(62)들이 배치된다. 다이패드(51)는 지지바(55)에 의해 리드 프레임에 연결된다. 상기 다이패드(51) 상에는 반도체 칩(52)이 접착제(57)에 의해 접착된다. 반도체 칩(52)의 상부면에는 가장자리를 따라 복수개의 칩 본딩패드(53)들이 형성된다. 상기 리드 프레임을 구성하는 다이패드(51) 및 리드(62)의 하부면에는 하부 도금층(61)이 형성되고, 상부면에는 상부 도금층(63)이 형성되며, 다이패드(51)의 상부면에는 상부 도금층(63)이 형성되거나 형성되지 않을 수 있다.
한편 리드들(62)에 대응하여 리드들(62) 위로 중앙이 개방된 인쇄회로기판(68)이 솔더 조인트(64)를 통하여 접착된다. 상기 인쇄회로기판(68)의 상부면에는 상기 반도체 칩(52)의 상부면에 형성된 칩 본딩패드(53)에 대응하는 복수개의 와이어 본딩패드(69)들이 형성되며, 하부면에는 상기 와이어 본딩패드(69)들과 예를 들어, 관통홀(도시안됨)들을 통하여 전기적으로 연결된 접속패드(66)가 형성된다. 인쇄회로기판(68)의 상부면에 형성된 와이어 본딩패드(69)의 숫자는 하부면에 형성된 접속패드(66)의 숫자보다 많으며, 이것은 인쇄회로기판(66) 상에서 다양한 회로 패턴을 형성하여 와이어 본딩패드(69)를 전기적으로 직렬 또는 병렬로 결합함으로써 접속패드(66)의 숫자를 감소시킬 수 있다. 또한 각 접속패드(66)에 대응하여 리드(62)들이 전기적으로 연결되기 때문에 결과적으로 와이어 본딩패드(69) 또는 이에 대응하여 전기적으로 연결되는 칩 본딩패드(53)의 숫자에 비하여 감소된 리드(62)들의 숫자를 얻을 수 있다. 따라서 하나의 반도체 패키지에서 상대적으로 적은 숫자의 리드들(62)을 통하여 상대적으로 많은 숫자의 칩 본딩패드(53)들을 형 성할 수 있기 때문에, 리드드(62)들 간의 협 피치 구현이 용이하다. 본 실시예에서는 예를 들어, 14개의 칩 본딩패드(53)에 대하여 8개의 리드(62)들이 연결된 것을 보여준다.
한편, 예를 들어 SnAg등으로 이루어진 상기 솔더 조인트(64)는 리드(62)와 접속패드(66) 사이를 연결하며, 상기 칩 본딩패드(53)와 와이어 본딩패드(69) 사이는 예를 들어 금선의 본딩 와이어(54)들에 의해 전기적으로 연결된다.
한편, 에폭시 등의 몰딩 수지를 이용하여 몰딩 공정을 수행함으로써, 상기 다이패드(51), 리드(62), 반도체 칩(52), 솔더 조인트(64), 인쇄회로기판(68), 본딩 와이어(54)를 각기 자기 위치에 정렬하면서 고정 밀봉하는 몰딩부재(58)가 형성되어 반도체 패키지(50)를 완성한다.
본 실시예에서의 반도체 패키지(50)는 리드 프레임과 인쇄회로기판을 모두 사용하고 있으며, 몰딩부재(58)의 외측벽과 일치되도록 리드(62)들이 절단되고, 패키지의 바닥면으로 리드(62)들이 노출되며, 다이패드(51)의 하부면도 외부로 노출되는 형태를 띠기 때문에 경박단소한 패키지를 이룰 수 있으며, 동시에 반도체 칩(52)으로부터 발생되는 열을 다이패드(51)를 통하여 외부로 용이하게 방출할 수 있는 구조라 할 수 있다.
도9는 본 발명의 제2 실시예에 따른 반도체 패키지(60)를 보여주는 단면도이며, 도10은 도9의 반도체 칩(52a)의 상부면에 형성된 칩 본딩패드(53a)들의 배치 상태를 보여주는 도면이다. 도5에 도시된 제1 실시예에 따른 반도체 패키지와 동일한 구성요소는 동일한 참조번호를 사용하였으며, 그 상세한 설명은 생략한다.
도9 및 도10을 참조하면, 도5에 도시된 제1 실시예에 따른 반도체 패키지(50)와 매우 유사하지만, 칩 본딩패드(53a)가 반도체 칩(52a)의 중앙에 배열된 경우를 나타낸다. 도10에서는 칩 본딩패드(53a)가 중앙에 일렬로 배열된 것을 보여주고 있으나. 칩 본딩패드(53a)는 반도체 칩(52a)의 상부면 중앙에 배치되는 한 2열로 되거나, 지그재그 형태로 배치되거나 원형으로 배치되는 등 다양한 형태로 배열될 수 있다.
도11은 본 발명의 제3 실시예에 따른 반도체 패키지(70)를 보여주는 단면도이다. 도5에 도시된 제1 실시예에 따른 반도체 패키지와 동일한 구성요소는 동일한 참조번호를 사용하였으며, 그 상세한 설명은 생략한다.
도11를 참조하면, 도5에 도시된 제1 실시예에 따른 반도체 패키지(50)와 매우 유사하지만, 리드(62a)들이 몰딩부재(58)의 외측벽과 일치되도록 절단되지 않고, 외측벽으로부터 일정한 거리만큼 연장된 후 외부 구조물에 접착이 용이하도록 갈매기 형상으로 변형된 형태를 보여준다.
도12는 본 발명의 제4 실시예에 따른 반도체 패키지(80)를 보여주는 단면도이다. 도5에 도시된 제1 실시예에 따른 반도체 패키지와 동일한 구성요소는 동일한 참조번호를 사용하였으며, 그 상세한 설명은 생략한다.
도12를 참조하면, 도5에 도시된 제1 실시예에 따른 반도체 패키지(50)와 매우 유사하지만, 반도체 칩(52)이 부착되는 다이패드(51a)가 리드(62)의 높이 이하로 하프 에칭(half-etching)된 경우를 나타낸다.
도13은 본 발명의 제5 실시예에 따른 반도체 패키지(90)를 보여주는 단면도 이며, 도14는 그 측면도로서, 이미지 센서용 반도체 패키지를 나타낸다. 도5에서와 동일한 구성요소는 동일한 참조번호를 사용하였으며, 그 상세한 설명을 생략한다.
도13 및 도14를 참조하면, 반도체 패키지(90)의 하단에는 리드 프레임을 구성하는 다이패드(51)와 다이패드(51)를 둘러싸며 이격된 복수개의 리드(62)들이 배치된다. 상기 다이패드(51)와 리드(62)들의 상부면에는 상부 도금층(63)이 형성되며, 하부면에는 하부 도금층(61)이 형성된다. 상기 다이패드(51) 상에는 반도체 칩(52)이 접착제(57)에 의해 접착된다. 반도체 칩(52)의 상부면에는 가장자리를 따라 복수개의 칩 본딩패드(도시안됨)들이 형성된다.
한편 리드들(62)에 대응하여 리드들(62) 위로 중앙이 개방된 인쇄회로기판(68)이 솔더 조인트(64)를 통하여 접착된다. 상기 인쇄회로기판(68)의 상부면에는 상기 반도체 칩(52)의 상부면에 형성된 칩 본딩패드에 대응하는 복수개의 와이어 본딩패드(69)들이 형성되며, 하부면에는 상기 와이어 본딩패드(69)들과 전기적으로 연결된 접속패드(66)가 형성된다. 상기 솔더 조인트(64)는 리드(62)와 접속패드(66) 사이를 연결한다.
제1 실시예에서 설명한 바와 같이, 인쇄회로기판(68)의 상부면에 형성된 와이어 본딩패드(69)의 숫자는 하부면에 형성된 접속패드(66)의 숫자보다 많으며, 이것은 인쇄회로기판(66) 상에서 다양한 회로 패턴을 형성하여 와이어 본딩패드(69)를 전기적으로 직렬 또는 병렬로 결합함으로써 접속패드(66)의 숫자를 감소시킬 수 있다. 따라서 하나의 반도체 패키지에서 상대적으로 적은 숫자의 리드들(62)을 통하여 상대적으로 많은 숫자의 칩 본딩패드(53)들을 형성할 수 있기 때문에, 리드 드(62)들 간의 협 피치 구현이 용이하다.
한편, 에폭시 등의 몰딩 수지를 이용하여 몰딩 공정을 수행하여, 반도체 칩(52) 위로 빈 공간을 이루는 캐비티(cavity)를 형성하면서 상기 다이패드(51), 리드(62), 반도체 칩(52), 솔더 조인트(64), 인쇄회로기판(68), 본딩 와이어(54)를 각기 자기 위치에 정렬하면서 이들 사이를 고정 밀봉하는 몰딩부재(75)가 형성된다.
한편, 상기 인쇄회로기판(68)의 상부면을 접착부재(69)가 형성되며, 그 위에 유리등과 같은 투명기판(72)이 접착된다.
본 실시예에 따른 반도체 패키지(90)는 전술한 바와 같이 이미지 센서용 반도체 패키지에서 특히 유용하게 사용될 수 있는 구조이다.
도15는 본 발명의 제6 실시예에 따른 적층된 반도체 패키지를 보여주는 단면도이다. 도5에서와 동일한 구성요소는 동일한 참조번호를 사용하였으며, 그 상세한 설명을 생략한다.
도15를 참조하면, 도5에 도시된 반도체 패키지(50)와 도5에 도시된 반도체 패키지(50a)를 적층한 적층 반도체 패키지로서, 하부에 위치하는 반도체 패키지(50a)의 인쇄회로기판(68) 상부면 가장자리를 따라 복수개의 접속부재(80)을 접착제(82)를 개재하여 형성한 후 이 접속부재(80)와 상부에 위치하는 반도체 패키지(50)의 리드(62)들 간을 전기적을 연결한다.
본 실시예에서는 2개의 반도체 패키지가 적층된 것을 보여주지만 그 이상의 반도체 패키지를 적층할 수도 있다.
이상에서는 본 발명을 여러 가지 실시예를 들어 설명하였으나, 본 발명은 상기한 실시예들에 한정되지 않으며 본 발명이 속하는 기술적 사상 내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
도1은 종래의 반도체 패키지의 일 예를 나타내는 단면도이다.
도2는 종래의 반도체 패키지의 다른 예를 나타내는 단면도이다.
도3은 종래의 반도체 패키지의 다른 예를 나타내는 단면도이다.
도4는 종래의 반도체 패키지의 다른 예를 나타내는 단면도이다.
도5는 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도6은 몰딩부재를 제외한 도5의 상면도이다.
도7은 도5의 측면도이다.
도8은 도5의 저면도이다.
도9는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도10은 도9의 반도체 칩의 상면도이다.
도11은 본 발명의 또다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도12는 본 발명의 또다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도13은 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지를 나타내는 단면도이다.
도14는 도13의 측면도이다.
도15는 도5의 반도체 패키지를 적층화한 스택 패키지를 나타내는 단면도이다.
* 도면의 주요 부분에 부호의 설명
51 ; 다이 패드 52 ; 반도체 칩
54 ; 본딩 와이어 58 ; 몰딩부재
61 ; 하부도금층 63 ; 상부도금층
62 ; 리드 64 ; 솔더 조인트
66 ; 접속 패드 68 ; 인쇄회로기판
69 ; 와이어 본딩패드 53 ; 칩 본딩패드

Claims (10)

  1. 다이패드;
    상기 다이패드상에 접착되며, 상부면에 복수개의 칩 본딩패드들이 형성된 반도체 칩;
    상기 반도체 칩 주변을 따라 이격배치된 복수개의 리드들;
    상기 각 리드들에 대응하여 상기 리드들 위로 배치되며, 상부면에 복수개의 와이어 본딩패드들이 형성되며, 하부면에 상기 와이어 본딩패드들과 전기적으로 연결된 복수개의 접속패드들이 형성된 인쇄회로기판;
    상기 리드들과 상기 인쇄회로기판의 접속패드들을 전기적으로 연결하는 복수개의 솔더 조인트들;
    상기 칩 본딩패드들과 상기 와이어 본딩패드들을 연결하는 복수개의 본딩와이어들; 및
    상기 다이패드, 반도체 칩, 리드들, 솔더 조인트들, 인쇄회로기판, 본딩와이어들을 고정시키는 몰딩부재;
    를 포함하는 반도체 패키지.
  2. 중앙 하단에 형성된 다이패드;
    상기 다이패드상에 접착되며, 상부면에 복수개의 칩 본딩패드들이 형성된 반도체 칩;
    상기 반도체 칩 주변을 따라 이격배치된 복수개의 리드들;
    상기 각 리드들에 대응하여 상기 리드들 위로 배치되며, 상부면에 복수개의 와이어 본딩패드들이 형성되며, 하부면에 상기 와이어 본딩패드들과 전기적으로 연결된 복수개의 접속패드들이 형성된 인쇄회로기판;
    상기 리드들과 상기 인쇄회로기판의 접속패드를 전기적으로 연결하는 복수개의 솔더 조인트들;
    상기 칩 본딩패드들과 상기 와이어 본딩패드들을 연결하는 복수개의 본딩와이어들;
    상기 반도체 칩 위로 캐비티를 형성하면서 상기 다이패드, 리드들, 솔더조인트들 및 인쇄회로기판을 고정시키는 몰딩부재; 및
    상기 반도체 칩 위에 배치된 투명기판;
    을 포함하는 반도체 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 인쇄회로기판 상의 와이어 본딩패드들의 숫자가 접속패드들의 숫자보다 많은 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 칩 본딩패드들은 상기 반도체 칩의 상부면의 가장자리를 따라 배치되거나 또는 상부면의 중앙에 배치되는 것을 특징으로 하는 반도체 패키지.
  5. 제1항 또는 제2항에 있어서, 상기 다이패드의 높이는 상기 리드들의 높이와 동일하거나 상기 리드들의 높이 이하로 하프-에칭(half-etching)된 것임을 특징으로 하는 반도체 패키지.
  6. 제1항 또는 제2항에 있어서, 상기 리드들은 상기 몰딩부재의 외측벽과 일치하도록 절단된 것을 특징으로 하는 반도체 패키지.
  7. 제1항 또는 제2항에 있어서, 상기 리드들은 상기 몰딩부재의 외측벽으로부터 일정한 길이만큼 연장되어 있는 것을 특징으로 하는 반도체 패키지.
  8. 제1항 또는 제2항에 있어서, 상기 인쇄회로기판은 상기 반도체 칩 위로 중앙이 개방되며, 상기 각 리드들 위로 배치된 하나의 기판으로 이루어진 것임을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서,
    상기 인쇄회로기판의 상부면의 가장자리에 형성된 전기적 연결부재; 및
    제1항에 따른 반도체 패키지와 동일한 형태의 부가적인 반도체 패키지;를 더 포함하며,
    상기 전기적 연결부재와 상기 부가적인 반도체 패키지의 상기 리드들이 전기적으로 연결되어 적층되는 것을 특징으로 하는 반도체 패키지.
  10. 제2항에 있어서, 상기 인쇄회로기판의 상부면 상에 형성된 접착부재를 더 포함하며, 상기 투명기판은 상기 접착부재 상에 부착되는 것을 특징으로 하는 반도체 패키지.
KR1020070071670A 2007-07-18 2007-07-18 반도체 패키지 KR100911461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070071670A KR100911461B1 (ko) 2007-07-18 2007-07-18 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070071670A KR100911461B1 (ko) 2007-07-18 2007-07-18 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20090008601A true KR20090008601A (ko) 2009-01-22
KR100911461B1 KR100911461B1 (ko) 2009-08-11

Family

ID=40488655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070071670A KR100911461B1 (ko) 2007-07-18 2007-07-18 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100911461B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130001705U (ko) * 2011-09-02 2013-03-12 센시리온 에이지 센서 모듈

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000014539U (ko) * 1998-12-30 2000-07-25 김영환 반도체 패키지
KR20020048315A (ko) * 2002-03-16 2002-06-22 김영선 이미지 센서 시스템을 위한 반도체 모듈 패캐지
KR200294446Y1 (ko) 2002-07-25 2002-11-13 이덕기 이미지 센서용 반도체 패키지
KR100553717B1 (ko) * 2003-08-11 2006-02-24 광전자 주식회사 고방열 구조를 갖는 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130001705U (ko) * 2011-09-02 2013-03-12 센시리온 에이지 센서 모듈

Also Published As

Publication number Publication date
KR100911461B1 (ko) 2009-08-11

Similar Documents

Publication Publication Date Title
US7476962B2 (en) Stack semiconductor package formed by multiple molding and method of manufacturing the same
US5018005A (en) Thin, molded, surface mount electronic device
KR100621991B1 (ko) 칩 스케일 적층 패키지
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US5053357A (en) Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon
US6664617B2 (en) Semiconductor package
US7808084B1 (en) Semiconductor package with half-etched locking features
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US7391106B2 (en) Stack type package
JP5557204B2 (ja) 集積回路パッケージシステムおよびその製造システム
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US8318548B2 (en) Method for manufacturing semiconductor device
JP2018002211A (ja) 半導体装置の梱包方法
KR100911461B1 (ko) 반도체 패키지
KR20020085102A (ko) 칩 적층형 반도체 패키지
KR100708050B1 (ko) 반도체패키지
KR100337455B1 (ko) 반도체패키지
JP2011211077A (ja) 半導体積層パッケージ及びその製造方法
KR101217434B1 (ko) 반도체 디바이스
KR20030054066A (ko) 적층 패키지 및 그 제조 방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100336578B1 (ko) 칩 스캐일 패키지의 제조 방법
KR100639203B1 (ko) 플라스틱 패키지를 갖는 반도체 장치와 비지에이 패키지를갖는 반도체 장치를 적층하는 방법
KR100542664B1 (ko) 반도체패키지 및 그 제조 방법
KR20000066197A (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee