JP2018002211A - 半導体装置の梱包方法 - Google Patents

半導体装置の梱包方法 Download PDF

Info

Publication number
JP2018002211A
JP2018002211A JP2016129848A JP2016129848A JP2018002211A JP 2018002211 A JP2018002211 A JP 2018002211A JP 2016129848 A JP2016129848 A JP 2016129848A JP 2016129848 A JP2016129848 A JP 2016129848A JP 2018002211 A JP2018002211 A JP 2018002211A
Authority
JP
Japan
Prior art keywords
main surface
semiconductor device
sealing body
carrier tape
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016129848A
Other languages
English (en)
Other versions
JP6649192B2 (ja
Inventor
田上　啓明
Keimei Tagami
啓明 田上
慶 後藤
Kei Goto
慶 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016129848A priority Critical patent/JP6649192B2/ja
Priority to US15/489,775 priority patent/US10103036B2/en
Priority to CN201710424839.1A priority patent/CN107554852B/zh
Publication of JP2018002211A publication Critical patent/JP2018002211A/ja
Application granted granted Critical
Publication of JP6649192B2 publication Critical patent/JP6649192B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Packages (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

【課題】半導体装置の歩留りを向上する。【解決手段】半導体装置の梱包方法は、主面１ａを有する封止体１と、複数のリード２と、を有する半導体装置ＳＤを準備する工程、周縁部１０と、段差部１２と、ポケット部１３と、を有するベースキャリアテープＢＴを準備する工程、を有する。さらに、ポケット部１３に、半導体装置ＳＤを収納する工程、封止体１が、ベースキャリアテープＢＴに押圧されるように、カバーテープＣＶＴを、段差部１２に接着する工程、半導体装置ＳＤを収納し、かつ、カバーテープＣＶＴを貼り付けたベースキャリアテープＢＴを、リールに巻き取る工程、を有する。そして、ベースキャリアテープＢＴは、周縁部１０の主面１０ａと、段差部１２の主面１２ａと、ポケット部１３の主面１３ａと、を有し、カバーテープＣＶＴを、段差部１２に接着した段階で、封止体１の主面１ａは、段差部１２の主面１２ａよりも高い。【選択図】図９

Description

本発明は、例えば、封止体の側面から突出したリードを有する半導体装置の梱包方法であって、特に、ガルウイング形状のリードを有する面実装型の半導体装置の梱包方法に適用して有効な技術に関する。
特開平７−１０１４６１号公報（特許文献１）には、キャリアテープのポケット部に電子部品を収納した後、係合部を有するカバーテープで塞ぐ技術が開示されている。そして、電子部品の上部を支える凹部が形成された係合部は、ポケット開口部に嵌め込まれている。
特開２０１１−２４０９４５号公報（特許文献２）には、被収納品を搭載する台座の周縁に位置規制リブを設け、移動に伴う被収納品の変形や損傷等を防止するエンボスキャリアテープが開示されている。
特開平７−１０１４６１号公報 特開２０１１−２４０９４５号公報
ＱＦＰ（Quad Flat Package）またはＳＯＰ（Small Outline Package）等の半導体装置の出荷、搬送方法として、前述のエンボスキャリアテープ（以下、キャリアテープと呼ぶ）が用いられている。エンボス加工されたベースキャリアテープの半導体装置収納部（ポケット部と呼ぶ）に、半導体装置を収納し、ポケット部および半導体装置を覆うように、ベースキャリアテープの主面側にカバーテープを貼り付け、キャリアテープを準備する。次に、キャリアテープをリールに巻き取り、その状態で出荷、搬送する。キャリアテープは、トレイに比べ、大量搬送が可能であり、生産効率が向上するというメリットがある。
キャリアテープをリールに巻き取る場合、出荷、搬送後に半導体装置を実装基板に搭載する実装機との関係で、ベースキャリアテープの裏面側（ポケット部が突出した側）が中心側（リールの芯側）で、ベースキャリアテープの主面側（カバーテープが貼り付けられた側）が外側になるようにしている。
キャリアテープは、リールの芯を中心とする円周に沿って巻き取られているため、ベースキャリアテープのポケット部の底面は、中心から外側に向かって凸反りしている。また、中心に近いキャリアテープほど曲率半径が小さいため、凸反りの程度が大きくなる。ポケット部の底面が凸反りするため、半導体装置がポケット部内でずれてしまい、半導体装置のリードが、ポケット部の内壁等に接触して、変形するという不良が確認された。特に、リールの芯側に近いキャリアテープにおいて、このような不良が起き易いことが確認された。このような半導体装置のリード変形は、半導体装置を実装基板に実装する際の実装不良につながるため、出荷、搬送工程において、半導体装置の歩留りが低下することとなる。
つまり、半導体装置の梱包方法において、半導体装置の歩留りの向上が求められている。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の梱包方法は、第１主面を有する封止体と、複数のリードと、を有する半導体装置を準備する工程、周縁部と、周縁部の間の段差部と、段差部に形成されたポケット部と、を有するベースキャリアテープを準備する工程、ポケット部に、半導体装置を収納する工程、を有する。さらに、封止体が、ベースキャリアテープに押圧されるように、カバーテープを、段差部に接着する工程、半導体装置を収納し、かつ、カバーテープを貼り付けたベースキャリアテープを、リールに巻き取る工程、を有する。そして、ベースキャリアテープは、周縁部の第２主面と、段差部の第３主面と、ポケット部の第４主面と、を有し、カバーテープを、段差部に接着した段階で、第３主面は、第２主面よりも低く、第４主面は、第３主面よりも低く、封止体の第１主面は、段差部の第３主面よりも高い。
一実施の形態によれば、半導体装置の梱包方法において、半導体装置の歩留りを向上することができる。
一実施の形態における半導体装置の梱包工程を示すプロセスフローである。 一実施の形態における半導体装置の平面図である。 図２のＡ−Ａ線に沿う断面図である。 一実施の形態におけるベースキャリアテープの平面図である。 図４のＢ−Ｂ線に沿う断面図である。 一実施の形態における半導体装置の梱包工程中の平面図である。 図６のＣ−Ｃ線に沿う断面図である。 図６に続く半導体装置の梱包工程中の平面図である。 図８のＤ−Ｄ線に沿う断面図である。 図８に続く半導体装置の梱包工程中の側面図である。 変形例１における半導体装置の斜視図である。 変形例２における半導体装置の梱包工程中の平面図である。 変形例３における半導体装置の断面図である。 変形例３におけるベースキャリアテープの平面図である。 変形例３における半導体装置の梱包工程中の断面図である。 変形例４におけるベースキャリアテープの平面図である。 図１６のＥ−Ｅ線に沿う断面図である。 変形例５におけるベースキャリアテープの平面図である。 図１８のＦ−Ｆ線に沿う断面図である。 変形例６におけるベースキャリアテープの平面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
本実施の形態の半導体装置の梱包方法について説明する。
＜半導体装置の梱包方法＞
図１は、本実施の形態における半導体装置の梱包工程を示すプロセスフローである。図２は、本実施の形態における半導体装置の平面図である。図３は、図２のＡ−Ａ線に沿う断面図である。図４は、本実施の形態におけるベースキャリアテープの平面図である。図５は、図４のＢ−Ｂ線に沿う断面図である。図６は、本実施の形態における半導体装置の梱包工程中の平面図である。図７は、図６のＣ−Ｃ線に沿う断面図である。図８は、図６に続く半導体装置の梱包工程中の平面図である。図９は、図８のＤ−Ｄ線に沿う断面図である。図１０は、図８に続く半導体装置の梱包工程中の側面図である。
本実施の形態の半導体装置の梱包方法は、図１に示す工程からなる。
まず、図１のプロセスフローに示す「半導体装置ＳＤを準備する」工程（ステップＳ１）を実施する。本実施の形態の半導体装置ＳＤの構成について、図２および図３を用いて説明する。
本実施の形態の半導体装置ＳＤは、図２に示すように、略四角形の封止体１と複数本のリード２とを有する。封止体は、４つの辺を有し、各辺に直交する方向に延在するように複数本のリード２が封止体１から突出している。封止体１の中央部分には、半導体チップ３が配置されている。この半導体装置ＳＤは、ＱＦＰと呼ばれる面実装型半導体装置である。
図３は、図２のＡ−Ａ線に沿った断面図である。図３において、半導体装置ＳＤが実装される実装基板の実装面ＭＢを二点鎖線で表している。半導体装置ＳＤは、半導体チップ３、複数本のリード２および封止体１を有する。
半導体チップ３は、例えば、シリコン（Ｓｉ）からなる半導体基板で構成され、複数の半導体素子、複数の配線、および、複数の端子（外部電極、外部引出電極）４を有する。半導体素子は、例えば、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）であり、配線および端子４は、例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）を主成分とする金属からなる。半導体チップ３の主面３ａには、複数の半導体素子と複数の端子４が形成されている。複数の半導体素子は、複数の配線により接続されて回路ブロックを構成し、回路ブロックは、配線を介して端子４と電気的に接続されている。そして、複数の端子４は、複数のリード２と電気的に接続されている。端子４は、例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）を主成分とするワイヤ５によりリード２に接続されている。端子４とリード２の接続には、ワイヤ５に代えて金（Ａｕ）バンプまたは半田バンプ等を用いても良い。
封止体１は、半導体チップ３、ワイヤ５、リード２、ダイパッド６、および、接着層７を覆っている。半導体チップ３は、接着層７によりダイパッド６に接着されている。封止体１は、平坦な主面（封止体主面）１ａ、平坦な裏面（封止体裏面）１ｂ、および、主面１ａと裏面１ｂ間を繋ぐ側面（封止体側面）１ｃを有している。半導体装置ＳＤを実装基板に実装した状態で、主面（上面、表面）１ａおよび裏面（下面）１ｂは、実装面ＭＢに対して平行となる。なお、半導体装置ＳＤを実装基板に実装した状態で、実装面ＭＢに近い側を裏面（封止体裏面）１ｂ、遠い側を主面（封止体主面）１ａと定義する。
複数のリード２は、半導体チップ３を取り囲むように配置されており、半導体チップ３を中心に放射状に延在している。複数のリード２は、基材である銅（Ｃｕ）または４２アロイで構成されており、各々のリード２は、主面（上面、表面、リード主面）２ａと裏面（下面、リード裏面）２ｂとを有する。リード２は、封止体１の内部に位置するインナーリード部ＩＬと、封止体１の外部に位置するアウターリード部ＯＬとからなり、アウターリード部ＯＬの主面２ａおよび裏面２ｂは、半田メッキ膜２ｃで覆われている。アウターリード部ＯＬのリード２の側面も半田メッキ膜２ｃで覆われているが、アウターリード部ＯＬの先端２ｄには半田メッキ２ｃで覆われておらず、基材が露出する部分が存在する。ただし、先端２ｄの基材の周囲は、半田メッキ膜２ｃで覆われている。ワイヤ５は、リード２のインナーリード部ＩＬの主面２ａに接続されている。因みに、金（Ａｕ）バンプまたは半田バンプの場合、リード２の裏面２ｂに接続される。
また、アウターリード部ＯＬは、ガルウイング形状を有し、インナーリード部ＩＬから連続して、直線的に、封止体１の外部に突出する突出部と、突出部から実装面ＭＢに向かって延びる屈曲部と、実装面ＭＢに対してほぼ平行に屈曲部から延在し、実装半田を介して実装基板に接続される接続部とを有している。つまり、封止体１の側面１ｃから突出したリード２は、封止体１の裏面１ｂ側に向かって屈曲し、さらに、その後、封止体１の裏面１ｂと略平行な方向に屈曲している。
また、図３に示すように、半導体装置ＳＤを実装面に搭載した状態で、封止体１の裏面１ｂは、実装面ＭＢから所定の間隔を有しており、この間隔はスタンドオフＳＯＦと呼ばれる。スタンドオフＳＯＦは、半導体装置ＳＤを実装基板に実装する際の接続信頼性を確保するためのものであり、この値がマイナスになってはいけない。つまり、接続部において、アウターリード部ＯＬの裏面２ｂは、封止体１の裏面１ｂよりも低い位置にある。
次に、図１のプロセスフローに示す「ベースキャリアテープＢＴを準備する」工程（ステップＳ２）を実施する。なお、ステップＳ１に続いてステップＳ２を実施する例で説明するが、ステップＳ２をステップＳ１に先行させても良い。図４の平面図および図５の断面図を用いてベースキャリアテープＢＴについて説明する。なお、説明の都合上、図５には、この工程では、ベースキャリアテープＢＴ上に載置されていない半導体装置ＳＤを二点鎖線で示している。
ベースキャリアテープＢＴは、膜厚が０．３ｍｍ程度の熱可塑性樹脂（例えば、ポリスチレン系樹脂）等からなり、エンボス加工が施された長尺テープ状の構造体である。図４に示すように、ベースキャリアテープＢＴの長さ方向をＸ方向、幅方向をＹ方向とする。ベースキャリアテープＢＴは、Ｙ方向において、その両端に位置し、それぞれＸ方向に延在する２つの周縁部１０と、Ｙ方向において、２つの周縁部１０間に位置し、Ｘ方向に延在する段差部１２と、段差部１２に形成され、Ｘ方向において等間隔に配置された複数のポケット部（半導体装置収納部）１３と、を有している。段差部１２は、周縁部１０とポケット部１３との間、および、隣り合うポケット部１３の間に形成されているので、段差部１２は、各ポケット部１３の周囲を完全に囲んでいる。
２つの周縁部１０には、ベースキャリアテープＢＴを貫通する複数の穴（スプロケット穴）１１が形成されており、穴１１は、Ｘ方向において、等間隔に配置されている。
また、ポケット部１３は、略４角形の封止体収納部１４と、その周囲を囲む環状の側面支持部１７と、それらの周囲を囲む環状のリード収納部１８と、を有している。封止体収納部１４は、平面視にて、正方形または長方形とすることができ、角部が面取りされた正方形または長方形であっても良い。封止体収納部１４の形状は、半導体装置ＳＤの封止体１の平面形状と同様とするのが好適である。
図５に示すように、周縁部１０、段差部１２、および、ポケット部１３は、ベースキャリアテープＢＴにエンボス加工を施すことで形成されている。従って、周縁部１０、段差部１２、リード収納部１８、および、封止体収納部１４等の平坦部は、それぞれ、ほぼ等しい膜厚を有している。なお、ベースキャリアテープＢＴにおいて、半導体装置ＳＤが収納される側の面を主面ＢＴａ、それと反対側の面を裏面ＢＴｂと定義する。図５は、図４のＢ−Ｂ線に沿う断面図であるが、各部のサイズは、必ずしも図４と対応していない。
図５に示すように、ベースキャリアテープＢＴの主面ＢＴａは、周縁部１０に主面１０ａ、段差部１２に主面１２ａ、リード収納部１８に主面１８ａ、封止体収納部１４に主面１４ａを有している。
封止体収納部１４は、半導体装置ＳＤの封止体１部分を収納する領域であり、封止体１の裏面１ｂは、封止体収納部１４の主面１４ａに接触している。側面支持部１７は、その側壁が封止体１の側面１ｃと接触しており、封止体１（半導体装置ＳＤ）の平面的なずれを防止している。このように、封止体収納部１４の主面１４ａと側面支持部１７とで、封止体１を支持しているため、リード２は、ベースキャリアテープＢＴの主面ＢＴａに接触することなく、ベースキャリアテープＢＴから離れている。側面支持部１７の頂点１７ａもリード２から離間しており、リード２には接触していない。しかしながら、側面支持部１７の頂点１７ａは、リード２に接触しないように、封止体１の厚さの１／２より小さい。その為、前述したように、ポケット部１３が凸反りすると、封止体１の裏面１ｂが側面支持部１７の頂点１７ａを越えてしまうため、半導体装置ＳＤのずれが発生する。
図５に示すように、封止体収納部１４の主面１４ａは、リード収納部１８の主面１８ａを基準にして、距離ａだけ高くなっている。これは、前述のスタンドオフＳＯＦに起因している。仮に、封止体収納部１４の主面１４ａを、リード収納部１８の主面１８ａと等しい高さにした場合、リード２が、封止体収納部１４の主面１４ａに接触して変形するからである。従って、距離ａは、スタンドオフＳＯＦ量よりも大きくすることが好適である。
段差部１２の主面１２ａは、リード収納部１８の主面１８ａより距離ｂ（ｂ＞ａ）だけ高い。ただし、段差部１２の主面１２ａは、封止体１の主面１ａよりも低くすることが肝要であり、封止体１の厚さｔとすると、次の関係式１となる。
ｂ＜ｔ＋ａ・・・（式１）
（式１）を満たすことで、後述するように、段差部１２に接着するカバーテープＣＶＴにより、半導体装置ＳＤの封止体１をベースキャリアテープＢＴに押圧し、半導体装置ＳＤのずれを防止できる。
また、周縁部１０の主面１０ａは、リード収納部１８の主面１８ａより距離ｃだけ高い。主面１０ａは、主面１２ａより高い（ｃ＞ｂ）ことが肝要であるが、次の関係式２とすることが好適である。
ｃ≧ｔ＋ａ・・・（式２）
後述するが、（式１）および（式２）を満たすことで、半導体装置ＳＤのずれを防止しながら、キャリアテープＣＴをリールＴＲに巻き取った際の巻き数（言い換えると、半導体装置の数）を増加することができる。
つまり、後述するベースキャリアテープＢＴをリールＴＲに巻き取る前の段階（状態）で、半導体装置ＳＤの主面１ａが、段差部１２の主面１２ａと、周縁部１０の主面１０ａとの間に位置するよう、次の関係式３とすることが肝要である。
ｂ＜ｔ＋ａ≦ｃ・・・（式３）
次に、図１のプロセスフローに示す「半導体装置ＳＤをベースキャリアテープＢＴに収納する」工程（ステップＳ３）を実施する。
図６および図７に示すように、半導体装置ＳＤを、ベースキャリアテープＢＴのポケット部１３に収納する。半導体装置ＳＤの封止体１を、ベースキャリアテープＢＴの封止体収納部１４に収納する。つまり、封止体１の裏面１ｂを、封止体収納部１４の主面１４ａに接触させる。
次に、図１のプロセスフローに示す「カバーテープＣＶＴを接着する」工程（ステップＳ４）を実施する。半導体装置ＳＤを覆うように、ベースキャリアテープＢＴにカバーテープＣＶＴを貼り付けて、キャリアテープＣＴを形成する。
図８および図９に示すように、複数の半導体装置ＳＤおよびベースキャリアテープＢＴの複数のポケット部１３を覆うように、帯状のカバーテープＣＶＴを、ベースキャリアテープＢＴの段差部１２に接着する。本実施の形態では、カバーテープＣＶＴは、Ｙ方向の幅Ｗが、段差部１２の幅Ｗ２よりも狭く、周縁部１０には達していない。そのため、カバーテープＣＶＴは、段差部１２を覆い、周縁部１０を覆っておらず、露出している。なお、カバーテープＣＶＴのＹ方向の幅Ｗは、穴１１を覆わなければ、段差部１２の幅Ｗ２よりも大きくてもよい。
カバーテープＣＶＴは、例えば、膜厚５０μｍ程度のポリエチレン系の樹脂膜であり、例えば、熱圧着等の手法によりベースキャリアテープＢＴの段差部１２に接着される。図８に示すように、接着部（接着領域）１２ｓは、周縁部１０とポケット部１３との間に位置し、Ｘ方向に延在している。接着部１２ｓは、Ｙ方向において、ポケット部１３の両側に形成されている。接着部１２ｓは、ポケット部１３の間には形成されていない。
なお、ＪＩＳ規格Ｃ０８０６−３：２０１４の２０頁の７ｆには、「上面カバーテープは，キャリアテープの隣り合う二つの部品収納部間の表面に接着してはならない。」の規定があるが、本実施の形態の接着部１２ｓは、このＪＩＳ規格を満足している。
図９に示すように、封止体１の主面１ａは、段差部１２の主面１２ａよりも距離ｅだけ高くなっており、段差部１２の主面１２ａに接着されたカバーテープＣＶＴは、前述の特許文献１とは異なり、１枚のシート状の樹脂膜からなり、封止体１の主面１ａに接触している。伸縮性を有するカバーテープＣＶＴは、図８のＹ方向において、伸びた状態で接着されているため、縮む力によって封止体１をベースキャリアテープＢＴに押し付けているため、半導体装置ＳＤの位置ずれ、または、ポケット部１３からの飛び出しを防止することができる。つまり、半導体装置ＳＤの位置ずれ、または、ポケット部１３からの飛び出しを防止するためには、封止体１の主面１ａが、ベースキャリアテープＢＴの段差部１２の主面１２ａよりも高いことが肝要である（ｅ＞０と表せる）。
また、ベースキャリアテープＢＴの段差部１２の主面１２ａと周縁部１０の主面１０ａとの段差を距離ｆと定義すると、封止体１の主面１ａは、この段差の範囲に位置することが好適である（ｅ≦ｆと表せる）。つまり、封止体１の主面１ａを、ベースキャリアテープＢＴの周縁部１０の主面１０ａと段差部１２の主面１２ａとの間に位置させる（０＜ｅ≦ｆと表せ、前述の式３に相当する）。
さらに、封止体１の主面１ａ上に位置するカバーテープＣＶＴの上面が、この段差の範囲に位置することが、より好適である（ｅ＋ｄ≦ｆと表せる）。
このように、封止体１の主面１ａ、または、封止体１の主面１ａ上に位置するカバーテープＣＶＴの上面が、ベースキャリアテープＢＴの周縁部１０の主面１０ａに等しい高さ又はそれよりも低い高さとすることで、キャリアテープＣＴの厚さを低減することができる。
次に、図１のプロセスフローに示す「キャリアテープＣＴをリールＴＲに巻き取る」工程（ステップＳ５）を実施する。
図１０に示すように、キャリアテープＣＴを、側面視にて、円形の芯ＴＲｃの周りに巻き付ける。この時、ベースキャリアテープＢＴの裏面ＢＴｂが芯ＴＲｃ側で、カバーテープＣＶＴを外側にして巻き付ける。なお、図１０では、ベースキャリアテープＢＴ、半導体装置ＳＤおよびカバーテープＣＶＴを概略的に示している。
なお、芯ＴＲｃに近い程、キャリアテープＣＴの曲率半径が小さく、前述の凸反りが発生しやすく、凸反りの程度も大きいため、最初は、半導体装置ＳＤを収納していないキャリアテープＣＴを芯ＴＲｃの周囲に巻き付けても良い。これを「空巻き」と呼ぶ。
＜本実施の形態の半導体装置の梱包方法の特徴とその効果＞
ベースキャリアテープＢＴに段差部１２を設け、ベースキャリアテープＢＴのポケット部１３に収納した半導体装置ＳＤの封止体１の主面１ａを、段差部１２の主面１２ａよりも高くし、段差部１２の主面１２ａに接着したカバーテープＣＶＴで、半導体装置ＳＤの封止体１の主面１ａを、ベースキャリアテープＢＴ側に押圧するキャリアテープＣＴとした。このキャリアテープＣＴをリールＴＲに巻き取って、出荷、搬送しても、半導体装置ＳＤのずれ、または、飛び出しを防止でき、半導体装置ＳＤのリード２の変形を防止することができる。つまり、キャリアテープＣＴをリールＴＲに巻き付ける前の状態で、封止体１をベースキャリアテープＢＴに押圧しているため、キャリアテープＣＴがリールＴＲに巻かれた状態で、前述の凸反りが発生しても、半導体装置ＳＤのずれ、または、飛び出しを防止することができる。
キャリアテープＣＴがリールＴＲに巻かれた状態で、前述の凸反りが発生し、半導体装置ＳＤの封止体１が外側（言い換えると、カバーテープＣＶＴ側）に押されても、その分だけカバーテープＣＶＴが縮む力が増加するため、封止体１に対する押圧力も増加し、半導体装置１のずれ、または、飛び出しを防止することができる。
また、キャリアテープＣＴをリールＴＲに巻き付ける前の状態で、カバーテープＣＶＴで封止体１をベースキャリアテープＢＴに押圧しているので、前述の凸反りに対して強い構造となっているため、空巻きの量を低減することができ、より大量の半導体装置の出荷、搬送が可能となる。
キャリアテープＣＴをリールＴＲに巻き付ける前の状態で、封止体１の主面１ａを、ベースキャリアテープＢＴの周縁部１０の主面１０ａと段差部１２の主面１２ａとの間に位置させる。または、カバーテープＣＶＴの上面が、ベースキャリアテープＢＴの周縁部１０の主面１０ａに等しい高さ又はそれよりも低い高さとする。このような構成とすることで、キャリアテープＣＴの厚さを低減することができ、リールＴＲに巻きつけるキャリアテープＣＴの長さを増加できるため、大量の半導体装置の出荷、搬送が可能となる。
また、カバーテープＣＶＴの膜厚ｄを、ベースキャリアテープＢＴの段差部１２の主面１２ａと周縁部１０の主面１０ａとの段差（距離ｆ）よりも薄くしたことで、キャリアテープＣＴの厚さを低減することができる。
ベースキャリアテープＢＴに段差部１２を設け、ベースキャリアテープＢＴのポケット部１３に収納した半導体装置ＳＤの封止体１の主面１ａを、段差部１２の主面１２ａよりも高くし、段差部１２の主面１２ａに接着したカバーテープＣＶＴで、半導体装置ＳＤの封止体１の主面１ａを、ベースキャリアテープＢＴ側に押圧するキャリアテープＣＴとした。つまり、キャリアテープＣＴをリールＴＲに巻き取る前の状態で、Ｙ方向に沿った断面視において、ポケット部１３の主面１３ａと封止体１の裏面１ｂとは接しており、段差部１２の主面１２ａは、周縁部１０の主面１０ａとポケット部１３の主面１３ａとの間に位置し、ポケット部１３の主面１３ａから封止体１の主面１ａまでの高さは、ポケット部１３の主面１３ａから段差部１２の主面１２ａまでの高さより高い、構造とした。したがって、封止体１をベースキャリアテープＢＴに押圧しているため、キャリアテープＣＴがリールＴＲに巻かれた状態で、前述の凸反りが発生しても、半導体装置ＳＤのずれ、または、飛び出しを防止することができる。
また、キャリアテープＣＴをリールＴＲに巻き取る前の状態で、Ｙ方向に沿った断面視において、ポケット部１３の主面１３ａから封止体１の主面１ａまでの高さは、ポケット部１３の主面１３ａから周縁部１０の主面１０ａまでの高さに等しいか、または、ポケット部１３の主面１３ａから周縁部１０の主面１０ａまでの高さより低い、構造とした。したがって、キャリアテープＣＴの厚さを低減することができ、リールＴＲに巻きつけるキャリアテープＣＴの長さを増加できるため、大量の半導体装置の出荷、搬送が可能となる。
また、キャリアテープＣＴをリールＴＲに巻き取る前の状態で、Ｙ方向に沿った断面視において、カバーテープＣＶＴは、封止体１の主面１ａに接触した第１面と、第１面とは反対側の第２面とを有し、ポケット部１３の主面１３ａから封止体１上に位置するカバーテープＣＶＴの第２面までの高さは、ポケット部１３の主面１３ａから周縁部１０の主面１０ａまでの高さに等しいか、または、ポケット部１３の主面１３ａから周縁部１０の主面１０ａまでの高さより低い、構造とした。したがって、キャリアテープＣＴの厚さを低減することができる。
なお、主面Ａから主面Ｂまでの「高さ」とは、主面Ａから主面Ｂまでの「距離」または「間隔」を意味している。
（変形例）
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。以下に、複数の変形例を示すが、それぞれの変形例を適宜組み合わせて実施することも可能である。
＜変形例１＞
変形例１は、上記実施の形態の半導体装置ＳＤに関する変形例である。
図１１は、変形例１における半導体装置の斜視図であり、図２に対応している。つまり、上記実施の形態の半導体装置ＳＤはＱＦＰであったが、図１１に示すＳＯＰと呼ばれる面実装型の半導体装置ＳＤ１とすることも出来る。半導体装置ＳＤ１は、封止体１と複数のリード２を有する。略直方体の封止体１は、略長方形の主面１ａと、主面１ａと反対側の裏面１ｂと、主面１ａと裏面１ｂ間を繋ぐ側面１ｃと、を有する。対向する２つの側面１ｃのそれぞれから複数のリード２が突出しており、封止体１の外側に位置するリード２は、上記実施の形態と同様のガルウイング形状を有している。
＜変形例２＞
変形例２は、上記実施の形態の接着部１２ｓに関する変形例である。
図１２は、変形例２における半導体装置の梱包工程中の平面図であり、図８に対応している。図１２に示すように、図８に対して、接着部（接着領域）１２ｓｓが追加されている。カバーテープＣＶＴは、接着部１２ｓおよび１２ｓｓでベースキャリアテープＢＴに接着されている。接着部１２ｓｓは、隣り合うポケット部１３間において、段差部１２に形成され、Ｙ方向に延在して、Ｘ方向に延在する接着部１２ｓに繋がっている。つまり、ベースキャリアテープＢＴの各ポケット部１３は、その周囲（全周囲）を、接着部１２ｓおよび１２ｓｓで囲まれている。
このような構造とすることで、半導体装置ＳＤの封止体１を、より強くベースキャリアテープＢＴに押圧することができ、半導体装置ＳＤのずれ、飛び出しを防止することができる。
＜変形例３＞
変形例３は、上記実施の形態の半導体装置ＳＤおよびベースキャリアテープＢＴに関する変形例である。
図１３は、変形例３における半導体装置の断面図であり、図３に対応している。図１４は、変形例３におけるベースキャリアテープＢＴ１の平面図であり、図４に対応している。図１５は、変形例３における半導体装置の梱包工程中の平面図であり、図９に対応している。つまり、図１３に示す半導体装置ＳＤ２の場合、図１４に示すベースキャリアテープＢＴ１を用いるのが好適であり、その場合に、半導体装置ＳＤ２がベースキャリアテープＢＴ１およびカバーテープＣＶＴで梱包された状態を図１５に示している。
変形例３では、図１３に示すように、封止体１の裏面１ｂからダイパッド６の裏面６ｂが露出した半導体装置ＳＤ２を用いる。ダイパッド６の裏面６ｂを、封止体１の裏面１ｂから露出させることで、半導体チップ３から発生する熱を半導体装置ＳＤ２の外部に放熱する効果がある。従って、半導体装置ＳＤ２を実装基板に実装する際には、ダイパッド６の裏面６ｂは、実装基板の金属配線にはんだ接続される。
図１４に示すベースキャリアテープＢＴ１は、上記実施の形態と異なり、ポケット部１３の一部である封止体収納部１４が、裏面支持部１５と窪み部１６とを有している。ポケット部１３の一部である側面支持部１７の内側に環状に裏面支持部１５が形成され、その内側に窪み部１６が形成されている。後述するが、この窪み部１６の外形は、半導体装置ＳＤ２の封止体１の裏面１ｂから露出したダイパッド６の裏面６ｂよりも大きく（言い換えると、広く）、ダイパッド６の裏面６ｂがベースキャリアテープＢＴ１に接触しない構造となっている。
図１５に示すように、半導体装置ＳＤ２は、ベースキャリアテープＢＴ１のポケット部１３に収納されており、封止体１の裏面１ｂが封止体収納部１４の裏面支持部１５の主面１５ａと接触している。つまり、封止体１（言い換えると、半導体装置ＳＤ２）は、裏面支持部１５でベースキャリアテープＢＴ１に支持されている。
そして、封止体収納部１４の一部である窪み部１６の主面１６ａと、封止体１の裏面１ｂから露出したダイパッド６の裏面６ｂとの間には、空間があり、ダイパッド６の裏面６ｂは、窪み部１６の主面１６ａに接触していない。図１５に示すように、窪み部１６は、ダイパッド６よりも広い。図１５は、図１４のＹ方向における断面を示しているが、Ｘ方向の断面においても、同様に、窪み部１６は、ダイパッド６よりも広い。この構成により、例えば、窪み部１６に微小な異物が混入したとしても、その異物がダイパッド６の裏面６ｂに付着するのを低減または防止することができる。そして、この異物による、半導体装置ＳＤ２を実装基板に実装する際に、ダイパッド６の裏面６ｂのはんだ付け不良を低減または防止できる。
また、窪み部１６の主面１６ａの周囲は、裏面支持部１５の主面１５ａに囲まれており、キャリアテープＣＴをリールＴＲに巻き取る前の状態で、Ｙ方向に沿った断面視において、段差部１２の主面１２ａは、周縁部１０の主面１０ａと裏面支持部１５の主面１５ａとの間に位置し、裏面支持部１５の主面１５ａから段差部１２の主面１２ａまでの高さは、裏面支持部１５の主面１５ａから周縁部１０の主面１０ａまでの高さより低く、窪み部１６の主面１６ａから裏面支持部１５の主面１５ａまでの高さは、窪み部１６の主面１６ａから段差部１２の主面１２ａまでの高さより低く、裏面支持部１５の主面１５ａから封止体１の主面１ａまでの高さは、裏面支持部１５の主面１５ａから段差部１２の主面１２ａまでの高さより高い、構造とした。したがって、封止体１をベースキャリアテープＢＴ１に押圧しているため、キャリアテープＣＴがリールＴＲに巻かれた状態で、前述の凸反りが発生しても、半導体装置ＳＤ２のずれ、または、飛び出しを防止することができる。
また、キャリアテープＣＴをリールＴＲに巻き取る前の状態で、Ｙ方向に沿った断面視において、裏面支持部１５の主面１５ａから封止体１の主面１ａまでの高さは、裏面支持部１５の主面１５ａから周縁部１０の主面１０ａまでの高さに等しいか、または、裏面支持部１５の主面１５ａから周縁部１０の主面１０ａまでの高さより低い、構造とした。したがって、キャリアテープＣＴの厚さを低減することができ、リールＴＲに巻きつけるキャリアテープＣＴの長さを増加できるため、大量の半導体装置の出荷、搬送が可能となる。
また、キャリアテープＣＴをリールＴＲに巻き取る前の状態で、Ｙ方向に沿った断面視において、カバーテープＣＶＴは、封止体１の主面１ａに接触した第１面と、前記第１面とは反対側の第２面とを有し、裏面支持部１５の主面１５ａから封止体１上に位置するカバーテープＣＶＴの第２面までの高さは、裏面支持部１５の主面１５ａから周縁部１０の主面１０ａまでの高さに等しいか、または、裏面支持部１５の主面１５ａから周縁部１０の主面１０ａまでの高さより低い、構造とした。したがって、キャリアテープＣＴの厚さを低減することができる。
＜変形例４＞
変形例４は、上記実施の形態のベースキャリアテープＢＴに関する変形例である。
図１６は、変形例４におけるベースキャリアテープＢＴ２の平面図であり、図４に対応している。図１７は、図１６のＥ−Ｅ線に沿う断面図であり、図９に対応している。つまり、変形例４では、図１６に示すように、封止体収納部１４に複数の凹部１４ｃｖが形成されている点が、上記実施の形態と異なる。
図１６に示すように、封止体収納部１４には、Ｘ方向およびＹ方向において、所定の間隔で、格子状に、複数の凹部１４ｃｖが配列されている。そして、図１７に示すように、封止体１の裏面１ｂは、封止体収納部１４の主面１４ａに接触しているが、凹部１４ｃｖの主面１４ｃｖａは、封止体１の裏面１ｂから離れている。
このように、ポケット部１３の一部、言い換えると、封止体収納部１４に凹部１４ｃｖを設けたことで、ポケット部１３の折り曲げ強度を向上させることができる。つまり、キャリアテープＣＴをリールＴＲに巻き付けた際のポケット部１３の凸反りを低減することができ、半導体装置ＳＤのずれ、または、飛び出しを防止することができる。言い換えると、半導体装置ＳＤのリード２の変形を防止することができる。
＜変形例５＞
変形例５は、上記変形例３のベースキャリアテープＢＴ１に関する変形例である。
図１８は、変形例５におけるベースキャリアテープＢＴ３の平面図であり、図１４に対応している。図１９は、図１８のＦ−Ｆ線に沿う断面図であり、図１５に対応している。つまり、変形例５では、図１８に示すように、封止体収納部１４の窪み部１６に複数の凹部１６ｃｖが形成されている点が、上記変形例３と異なる。
図１８に示すように、窪み部１６には、Ｘ方向およびＹ方向において、所定の間隔で、格子状に、複数の凹部１６ｃｖが配列されている。そして、図１９に示すように、封止体１の裏面１ｂは、封止体収納部１４の裏面支持部１５の主面１５ａに接触しているが、窪み部１６の主面１６ａおよび凹部１６ｃｖの主面１６ｃｖａは、封止体１の裏面１ｂから露出したダイパッド６の裏面６ｂから離れている。変形例５によれば、変形例４と同様に、ポケット部１３の折り曲げ強度を向上させることができる。
＜変形例６＞
変形例６は、上記実施の形態のベースキャリアテープＢＴに関する変形例である。
図２０は、変形例６におけるベースキャリアテープＢＴ４の平面図であり、図４に対応している。図２０に示すように、ポケット部１３は、封止体収納部１４、側面支持部１７、および、リード収納部１８を有している。そして、隣接するポケット部１３の間の段差部１２には、スリットＳＬ１が形成されている。スリットＳＬ１は、Ｙ方向に延在し、Ｙ方向におけるポケット部１３の幅と等しいか、または、僅かに短く、図８に示す接着部１２ｓに達しないことが好適である。スリットＳＬ１は、ベースキャリアテープＢＴ４を、厚さ方向で貫通している。
また、図２０に示すように、スリットＳＬ１を、Ｙ方向に配列された複数のスリットＳＬ２としても良い。ベースキャリアテープＢＴ４の長さ方向（Ｘ方向）において、隣り合うポケット部１３間に同様のスリットＳＬ１または複数のスリットＳＬ２を設けても良いし、異なる種類のスリットＳＬ１および複数のスリットＳＬ２を混在させても良い。また、スリットＳＬ１または複数のスリットＳＬ２を、複数の矩形、円形または楕円形などの穴に置換えることも出来る。また、隣り合うポケット部１３の間に、必ず、スリットＳＬ１または複数のスリットＳＬ２を設ける必要はなく、所定の数のポケット部１３毎にスリットＳＬ１または複数のスリットＳＬ２を設けても良い。
ポケット部の間に、スリットＳＬ１または複数のスリットＳＬ２を設けたことで、キャリアテープＣＴをリールＴＲに巻き付けた際に、ポケット部の間でベースキャリアテープＢＴ４が折れ曲がるため、ポケット部１３の凸反りを低減することができ、半導体装置ＳＤのずれ、または、飛び出しを防止することができる。
ＢＴ、ＢＴ１、ＢＴ２、ＢＴ３、ＢＴ４ ベースキャリアテープ
ＢＴａ 主面
ＢＴｂ 裏面
ＣＴ キャリアテープ（エンボスキャリアテープ）
ＣＶＴ カバーテープ
ＩＬ インナーリード部
ＭＢ 実装面
ＯＬ アウターリード部
ＳＤ、ＳＤ１、ＳＤ２ 半導体装置
ＳＬ１、ＳＬ２ スリット
ＳＯＦ スタンドオフ
ＴＲ リール
ＴＲｃ 芯
１ 封止体
１ａ 主面（封止体主面）
１ｂ 裏面（封止体裏面）
１ｃ 側面（封止体側面）
２ リード
２ａ 主面
２ｂ 裏面
２ｃ 半田メッキ膜
２ｄ 先端
３ 半導体チップ
４ 端子
５ ワイヤ
６ ダイパッド
６ｂ 裏面
７ 接着層
１０ 周縁部
１０ａ 主面
１１ 穴（スプロケット穴）
１２ 段差部
１２ａ 主面
１２ｓ、１２ｓｓ 接着部（接着領域）
１３ ポケット部（半導体装置収納部）
１４ 封止体収納部
１４ａ 主面
１４ｃｖ 凹部
１４ｃｖａ 主面
１５ 裏面支持部
１５ａ 主面
１６ 窪み部
１６ａ 主面
１６ｃｖ 凹部
１７ 側面支持部
１７ａ 頂点
１８ リード収納部
１８ａ 主面

Claims (15)

  1. （ａ）第１主面と、前記第１主面とは反対側の裏面と、前記第１主面と前記裏面との間の側面とを有する封止体と、前記封止体の前記側面から突出し、前記裏面側に曲がった複数のリードと、を有する半導体装置を準備する工程、
    （ｂ）第１方向に沿って延在し、それぞれ複数の穴が形成された第１周縁部および第２周縁部と、前記第１方向に直交する第２方向において、前記第１周縁部および前記第２周縁部の間に位置し、前記第１方向に延在する段差部と、前記段差部において、前記第１方向に並んで配置された複数のポケット部と、を有するベースキャリアテープを準備する工程、
    （ｃ）前記ベースキャリアテープの前記ポケット部に、前記半導体装置を収納する工程、
    （ｄ）前記半導体装置を覆い、前記封止体が、前記ベースキャリアテープに押圧されるように、カバーテープを、前記ベースキャリアテープの前記段差部に接着する工程、
    （ｅ）前記半導体装置を収納し、かつ、前記カバーテープを貼り付けた前記ベースキャリアテープを、リールに巻き取る工程、
    を有し、
    前記ベースキャリアテープは、前記半導体装置を収納する第１面と、前記第１面とは反対側の第２面と、を有し、
    前記第１面は、前記第１周縁部および前記第２周縁部の第２主面と、前記段差部の第３主面と、前記ポケット部の第４主面と、を有し、
    前記（ｄ）工程において、
    前記第２方向に沿った断面視において、
    前記第４主面と前記封止体の前記裏面は接しており、
    前記第３主面は、前記第２主面と前記第４主面との間に位置し、
    前記第４主面から前記封止体の前記第１主面までの高さは、前記第４主面から前記段差部の前記第３主面までの高さより高い、半導体装置の梱包方法。
  2. 請求項１に記載の半導体装置の梱包方法において、
    前記（ｄ）工程において、
    前記第２方向に沿った断面視において、
    前記第４主面から前記封止体の前記第１主面までの高さは、前記第４主面から前記第１周縁部および前記第２周縁部の前記第２主面までの高さに等しいか、または、前記第４主面から前記第２主面までの高さより低い、半導体装置の梱包方法。
  3. 請求項１に記載の半導体装置の梱包方法において、
    前記（ｄ）工程において、
    前記第２方向に沿った断面視において、
    前記カバーテープは、前記封止体の前記第１主面に接触した第３面と、前記第３面とは反対側の第４面とを有し、
    前記第４主面から前記封止体上に位置する前記第４面までの高さは、前記第４主面から前記第２主面までの高さに等しいか、または、前記第４主面から前記第２主面までの高さより低い、半導体装置の梱包方法。
  4. 請求項１に記載の半導体装置の梱包方法において、
    前記カバーテープの膜厚は、断面視における、前記第２主面と前記第３主面との段差よりも薄い、半導体装置の梱包方法。
  5. 請求項１に記載の半導体装置の梱包方法において、
    前記（ｄ）工程では、
    前記第１周縁部および前記第２周縁部と前記ポケット部の間、および、前記複数のポケット部の間で、前記カバーテープを、前記ベースキャリアテープに貼り付ける、半導体装置の梱包方法。
  6. 請求項１に記載の半導体装置の梱包方法において、
    前記ポケット部の前記第４主面には、複数の凹部が形成されている、半導体装置の梱包方法。
  7. 請求項１に記載の半導体装置の梱包方法において、
    前記複数のポケット部の間において、前記ベースキャリアテープには、前記第２方向に延在する第１スリットが形成されている、半導体装置の梱包方法。
  8. 請求項７に記載の半導体装置の梱包方法において、
    前記複数のポケット部の間において、前記ベースキャリアテープには、前記第２方向において、前記第１スリットに隣接する第２スリットが形成されている、半導体装置の梱包方法。
  9. 請求項１に記載の半導体装置の梱包方法において、
    前記段差部および前記ポケット部は、前記ベースキャリアテープをエンボス加工して形成する、半導体装置の梱包方法。
  10. （ａ）第１主面と、前記第１主面とは反対側の裏面と、前記第１主面と前記裏面との間の側面とを有する封止体と、前記封止体の前記側面から突出し、前記裏面側に曲がった複数のリードと、前記封止体内に位置する半導体チップと、一方の面に前記半導体チップが搭載され、前記一方の面とは反対側の他方の面が、前記封止体の前記裏面から露出した部分を有するダイパッドと、を有する半導体装置を準備する工程、
    （ｂ）第１方向に沿って延在し、それぞれ複数の穴が形成された第１周縁部および第２周縁部と、前記第１方向に直交する第２方向において、前記第１周縁部および前記第２周縁部の間に位置し、前記第１方向に延在する段差部と、前記段差部において、前記第１方向に並んで配置された複数のポケット部と、を有するベースキャリアテープを準備する工程、
    （ｃ）前記ベースキャリアテープの前記ポケット部に、前記半導体装置を収納する工程、
    （ｄ）前記半導体装置を覆い、前記封止体が、前記ベースキャリアテープに押圧されるように、カバーテープを、前記ベースキャリアテープの前記段差部に接着する工程、
    （ｅ）前記半導体装置を収納し、かつ、前記カバーテープを貼り付けた前記ベースキャリアテープを、リールに巻き取る工程、
    を有し、
    前記ポケット部は、封止体収納部と、リード収納部とを有し、
    前記封止体収納部は、前記封止体の前記裏面に接触する支持部と、前記封止体の前記裏面から離れた窪み部と、を有し、
    前記ベースキャリアテープは、前記半導体装置を収納する第１面と、前記第１面とは反対側の第２面と、を有し、
    前記第１面は、前記第１周縁部および前記第２周縁部の第２主面と、前記段差部の第３主面と、前記支持部の第４主面と、前記窪み部の第５主面と、を有し、
    平面視において、前記窪み部の前記第５主面の周囲は、前記支持部の第４主面に囲まれており、
    前記（ｄ）工程において、
    前記第２方向に沿った断面視において、
    前記段差部の前記第３主面は、前記第２主面と前記第４主面との間に位置し、
    前記第４主面から前記第３主面までの高さは、前記第４主面から前記第２主面までの高さより低く、
    前記第５主面から前記第４主面までの高さは、前記第５主面から前記第３主面までの高さより低く、
    前記第４主面から前記封止体の前記第１主面までの高さは、前記第４主面から前記段差部の前記第３主面までの高さより高い、半導体装置の梱包方法。
  11. 請求項１０に記載の半導体装置の梱包方法において、
    前記（ｄ）工程において、
    前記第２方向に沿った断面視において、
    前記第４主面から前記封止体の前記第１主面までの高さは、前記第４主面から前記第１周縁部および前記第２周縁部の前記第２主面までの高さに等しいか、または、前記第４主面から前記第２主面までの高さより低い、半導体装置の梱包方法。
  12. 請求項１０に記載の半導体装置の梱包方法において、
    前記（ｄ）工程において、
    前記第２方向に沿った断面視において、
    前記カバーテープは、前記封止体の前記第１主面に接触した第３面と、前記第３面とは反対側の第４面とを有し、
    前記第４主面から前記封止体上に位置する前記第４面までの高さは、前記第４主面から前記第２主面までの高さに等しいか、または、前記第４主面から前記第２主面までの高さより低い、半導体装置の梱包方法。
  13. 請求項１０に記載の半導体装置の梱包方法において、
    断面視にて、前記ダイパッドの前記封止体の前記裏面から露出した部分は、前記窪み部に位置している、半導体装置の梱包方法。
  14. 請求項１０に記載の半導体装置の梱包方法において、
    前記窪み部の前記第５主面には、複数の凹部が形成されている、半導体装置の梱包方法。
  15. 請求項１０に記載の半導体装置の梱包方法において、
    前記段差部および前記ポケット部は、前記ベースキャリアテープをエンボス加工して形成する、半導体装置の梱包方法。
JP2016129848A 2016-06-30 2016-06-30 半導体装置の梱包方法 Active JP6649192B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016129848A JP6649192B2 (ja) 2016-06-30 2016-06-30 半導体装置の梱包方法
US15/489,775 US10103036B2 (en) 2016-06-30 2017-04-18 Packing method for semiconductor device
CN201710424839.1A CN107554852B (zh) 2016-06-30 2017-06-08 半导体装置的包装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016129848A JP6649192B2 (ja) 2016-06-30 2016-06-30 半導体装置の梱包方法

Publications (2)

Publication Number Publication Date
JP2018002211A true JP2018002211A (ja) 2018-01-11
JP6649192B2 JP6649192B2 (ja) 2020-02-19

Family

ID=60807118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016129848A Active JP6649192B2 (ja) 2016-06-30 2016-06-30 半導体装置の梱包方法

Country Status (3)

Country Link
US (1) US10103036B2 (ja)
JP (1) JP6649192B2 (ja)
CN (1) CN107554852B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200020621A1 (en) * 2018-07-16 2020-01-16 Infineon Technologies Ag Selective Plating of Semiconductor Package Leads
US10651109B2 (en) 2018-07-16 2020-05-12 Infineon Technologies Ag Selective plating of semiconductor package leads
EP3833603A1 (en) 2018-08-08 2021-06-16 Cryovac, LLC Apparatus and method for vacuum skin packaging of a product and a skin packaged product
CN113716091B (zh) * 2021-11-01 2022-01-07 深圳中科四合科技有限公司 一种正方形封装器件的排布转置装置和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270433A (ja) * 1996-03-29 1997-10-14 Sony Corp 電子部品収容体
JP2001180784A (ja) * 1999-10-28 2001-07-03 Texas Instr Inc <Ti> 可撓性担体テープ装置
JP2005170511A (ja) * 2003-11-18 2005-06-30 Renesas Technology Corp テープ状部品包装体、半導体装置の梱包方法および半導体装置の梱包体
JP2006321526A (ja) * 2005-05-18 2006-11-30 Nippon Dempa Kogyo Co Ltd 電子部品収納用のキャリアテープ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101461A (ja) 1993-09-30 1995-04-18 Yayoi Kk エンボスキャリアテープ
CN1146030C (zh) * 1998-07-28 2004-04-14 精工爱普生株式会社 半导体装置及其制造方法、半导体模块、电路基板以及电子装置
CN100345295C (zh) * 2003-12-22 2007-10-24 奇景光电股份有限公司 半导体封装构造
JP4998725B2 (ja) * 2007-07-06 2012-08-15 宇部興産株式会社 テープキャリアパッケージ用柔軟性配線板
JP2011240945A (ja) 2010-05-17 2011-12-01 Shin Etsu Polymer Co Ltd エンボスキャリアテープの巻き付け方法及びエンボスキャリアテープ
US20150158649A1 (en) * 2012-07-20 2015-06-11 3M Innovative Properties Company Component carrier tape with uv radiation curable adhesive
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270433A (ja) * 1996-03-29 1997-10-14 Sony Corp 電子部品収容体
JP2001180784A (ja) * 1999-10-28 2001-07-03 Texas Instr Inc <Ti> 可撓性担体テープ装置
JP2005170511A (ja) * 2003-11-18 2005-06-30 Renesas Technology Corp テープ状部品包装体、半導体装置の梱包方法および半導体装置の梱包体
JP2006321526A (ja) * 2005-05-18 2006-11-30 Nippon Dempa Kogyo Co Ltd 電子部品収納用のキャリアテープ

Also Published As

Publication number Publication date
CN107554852A (zh) 2018-01-09
CN107554852B (zh) 2021-05-04
US20180005845A1 (en) 2018-01-04
JP6649192B2 (ja) 2020-02-19
US10103036B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
JP5232394B2 (ja) 半導体装置の製造方法
JP6649192B2 (ja) 半導体装置の梱包方法
JP2006294809A (ja) 半導体装置
JP2005191342A (ja) 半導体装置およびその製造方法
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
JP2012199436A (ja) 半導体装置及びその製造方法
US7023076B2 (en) Multiple chip semiconductor packages
WO1999035682A1 (en) Semiconductor device, manufacture thereof, and electronic device
KR100830574B1 (ko) 반도체 소자 패키지
US9847283B1 (en) Semiconductor device with wettable corner leads
US20180247886A1 (en) Electronic package structure and method for manufacturing the same
US8723334B2 (en) Semiconductor device including semiconductor package
KR100911461B1 (ko) 반도체 패키지
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
JP2005252295A (ja) 半導体装置およびその製造方法
KR20080084075A (ko) 적층 반도체 패키지
KR980012334A (ko) 적층형 반도체 칩 패키지와 그 제조방법
KR100788340B1 (ko) 반도체 패키지
JPH06216492A (ja) 電子装置
JP4839387B2 (ja) 半導体装置
JP2024068827A (ja) 半導体装置の製造方法および半導体装置包装体
JP2004039666A (ja) 半導体ベアチップ用汎用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200116

R150 Certificate of patent or registration of utility model

Ref document number: 6649192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150