CN107554852A - 半导体装置的包装方法 - Google Patents

半导体装置的包装方法 Download PDF

Info

Publication number
CN107554852A
CN107554852A CN201710424839.1A CN201710424839A CN107554852A CN 107554852 A CN107554852 A CN 107554852A CN 201710424839 A CN201710424839 A CN 201710424839A CN 107554852 A CN107554852 A CN 107554852A
Authority
CN
China
Prior art keywords
main surface
semiconductor device
seal
base load
load band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710424839.1A
Other languages
English (en)
Other versions
CN107554852B (zh
Inventor
田上启明
后藤庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107554852A publication Critical patent/CN107554852A/zh
Application granted granted Critical
Publication of CN107554852B publication Critical patent/CN107554852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Packages (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本公开涉及半导体装置的包装方法。为了提高半导体装置的产率，半导体装置的包装方法包括：制备半导体装置的步骤，该半导体装置包括具有主表面的密封体和多个引线；以及制备基载带的步骤，该基载带具有周边部分、台阶部分和袋状部分。该方法还包括将半导体装置放置在袋状部分中的步骤；将盖带接合到台阶部分以这种方式将密封体压靠基载带的步骤；以及将基载带缠绕在带卷轴上的步骤，其中半导体装置放置在该基载带中并且该基载带与盖带接合。基载带包括周边部分的主表面、台阶部分的主表面和袋状部分的主表面。在盖带与台阶部分接合时，密封体的主表面高于台阶部分的主表面。

Description

半导体装置的包装方法
相关申请的交叉引用
2016年6月30日提交的日本专利申请No.2016-129848的公开内容(包括说明书、附图和摘要)通过引用整体地并入本文。
技术领域
本发明涉及一种用于例如具有从密封体的侧面伸出的引线的半导体装置的包装方法，并且更具体地涉及一种有效地应用于具有翼形引线的表面贴装半导体装置的包装方法的技术。
背景技术
日本未审查的专利申请公开No.Hei 7(1995)-101461公开了一种技术，该技术将电子部件放置在载带的袋状部分中，然后用具有啮合部分的盖带封闭该袋状部分。形成有用于支撑电子部件的上部部分的凹入部分的啮合部分装配到袋状部分的开口中。
日本未审查的专利申请公开No.2011-240945公开了一种压印载带，其中在其上安装待放置产品的基座的周边中设置位置调节肋，以防止待放置的产品在移动时变形、损坏等。
发明内容
使用上述压印载带(以下称为载带)作为例如用于运输和搬运QFP(四方扁平封装)或SOP(小外形封装)半导体装置的方法。半导体装置放置在压印基载带的半导体装置放置部分(称为袋状部分)中，并且盖带接合到基载带的主表面侧以覆盖袋状部分和半导体装置，从而制备载带。随后，将载带缠绕在带卷轴上，并在该状态下执行运输和输送。与托盘相比，载带具有能够输送大量半导体装置以提高生产效率的优点。
当载带缠绕在带卷轴上时，就与在运输和输送后将半导体装置安装在安装基板上的安装机器的关系而言，基载带的后表面侧(袋状部分突出的一侧)布置在中心侧(带卷轴芯侧)上，并且基载带的主表面侧(盖带接合的一侧)布置在外侧上。
由于载带沿着以带卷轴的芯为中心的圆的外周缠绕，所以基载带的袋状部分的底表面从中心向外翘曲为凸形。此外，随着载带越靠近中心，由于曲率半径变得越小，所以凸形翘曲的程度变得越大。由于袋状部分的底表面的凸形翘曲，因此证实半导体装置在袋状部分中移动的故障，使得半导体装置的引线与袋状部分的内壁等接触并变形。特别地，证实在与带卷轴的芯越靠近的位置处的载带中可能容易发生该故障。当半导体装置安装在安装基板上时，半导体装置的引线的这种变形导致安装故障，从而降低了运输和搬运步骤中的半导体装置的产率。
也就是说，在半导体装置的包装方法中需要提高半导体装置的产率。
从本说明书的描述和附图中，其它问题和新颖特征将变得明显。
根据实施例的半导体装置的包装方法包括制备半导体装置的步骤，该半导体装置包括具有第一主表面的密封体和多个引线；制备基载带的步骤，该基载带包括周边部分、周边部分之间的台阶部分和形成在台阶部分中的袋状部分；以及将半导体装置放置在袋状部分中的步骤。此外，包装方法包括将盖带接合到台阶部分以将密封体压靠基载带的步骤，以及将基载带缠绕在带卷轴上的步骤，其中半导体装置放置在该基载带中并且该基载带与盖带接合。基载带具有周边部分的第二主表面、台阶部分的第三主表面和袋状部分的第四主表面。在盖带与台阶部分接合的阶段，第三主表面低于第二主表面，第四主表面低于第三主表面，并且密封体的第一主表面高于台阶部分的第三主表面。
根据实施例，可以提高半导体装置的包装方法中的半导体装置的产率。
附图说明
图1示出了在一个实施例中的包装半导体装置的步骤的处理流程。
图2是该实施例中的半导体装置的平面图。
图3是沿着图2的A-A线得到的截面图。
图4是该实施例中的基载带的平面图。
图5是沿着图4的B-B线得到的截面图。
图6是该实施例的包装步骤中的半导体装置的平面图。
图7是沿着图6的C-C线得到的截面图。
图8是在图6之后的包装步骤中的半导体装置的平面图。
图9是沿着图8的D-D线得到的截面图。
图10是在图8之后的包装步骤中的半导体装置的侧视图。
图11是第一变形例中的半导体装置的立体图。
图12是第二变形例中的包装步骤中的半导体装置的平面图。
图13是第三变形例中的半导体装置的截面图。
图14是第三变形例中的基载带的平面图。
图15是第三变形例中的包装步骤中的半导体装置的截面图。
图16是第四变形例中的基载带的平面图。
图17是沿着图16的E-E线得到的截面图。
图18是第五变形例中的基载带的平面图。
图19是沿着图18的F-F线得到的截面图。
图20是第六变形例中的基载带的平面图。
具体实施例
为了方便起见，如果需要，将以下实施例分为多个部分或实施例进行描述。然而，除非另有说明，否则这些不是彼此独立的，而是处于其中一个部分或实施例是另一个部分或实施例的一部分或整体的修改示例、详细描述、补充说明等这样的关系。
此外，在以下的实施例中，在提及元件数量等(包括数量、数值、量、范围等)时，除非另有说明，或者除了原理上数量明显受限于特定数量的情况外，或除了其它情况外，否则元件的数量不限定于特定数量，而是可以等于、大于或小于特定数量。
此外，在以下的实施例中，除非另有说明，或者除了在原理上明显被认为是必需的情况之外，或除了其它情况之外，否则其构成元件(包括操作步骤等)并不总是必需的。
类似地，在以下实施例中，当提及构成元件等的形状、位置关系等时，应理解的是，除非另有说明，或者除非原理上明显另有考虑，或除了其它情况之外，否则它包括与形状等基本类似或相似的形状等。这也适用于上述数量和范围。
在用于解释实施例的所有附图中，原则上用相同的附图标记标注相同的构件，并省略重复的描述。此外，为了使附图更容易理解，即使在平面图中也可以给出阴影线。
实施例
对根据本实施例的半导体装置的包装方法进行描述。
<半导体装置的包装方法>
图1示出了本实施例中的包装半导体装置的步骤的处理流程。图2是本实施例的半导体装置的平面图。图3是沿着图2的A-A线得到的截面图。图4是本实施例的基载带的平面图。图5是沿着图4的B-B线得到的截面图。图6是本实施例的包装步骤中的半导体装置的平面图。图7是沿着图6的C-C线得到的截面图。图8是在图6之后的包装步骤中的半导体装置的平面图。图9是沿着图8的D-D线得到的截面图。图10是在图8之后的包装步骤中的半导体装置的侧视图。
通过图1所示的步骤形成根据本实施例的半导体装置的包装方法。
首先，执行图1的处理流程中的“制备半导体装置SD”的步骤(步骤S1)。参考图2和图3对本实施例的半导体装置SD的构造进行描述。
本实施例的半导体装置SD包括大致矩形的密封体1和多个引线2。密封体1具有四个侧面，并且引线2从密封体1突出以在垂直于每个侧面的方向上延伸。半导体芯片3布置在密封体1的中心部分中。该半导体装置SD是称为QFP的表面贴装半导体装置。
图3是沿着图2的A-A线得到的截面图。在图3中，用长虚线双点划线示出其上安装有半导体装置SD的安装基板的安装面MB。半导体装置SD包括半导体芯片3、引线2和密封体1。
半导体芯片3由例如由硅(Si)制成的半导体基板形成，并且具有多个半导体元件、多个布线和多个端子(外部电极和外部引出电极)4。半导体元件例如是MISFET(金属绝缘体半导体场效应晶体管)，并且布线和端子4由例如主要包含铝(Al)或铜(Cu)的金属形成。在半导体芯片3的主表面3a上设置有半导体元件和端子4。半导体元件通过多个布线相互耦接以形成通过布线电耦接到端子4的电路块。端子4电耦接到引线2。端子4通过例如主要包含铝(Al)或铜(Cu)的导线5耦接到引线2。在将端子4和引线2彼此耦接时，可以用金(Au)凸块、焊料凸块等替代导线5。
密封体1覆盖半导体芯片3、导线5、引线2、管芯焊盘6和粘合剂层7。半导体芯片3通过粘合剂层7接合到管芯焊盘6。密封体1包括平坦的主表面(密封体主表面)1a，平坦的后表面(密封体后表面)1b以及将主表面1a和后表面1b彼此耦接的侧表面(密封体侧表面)1c。主表面(上表面、表面)1a和后表面(下表面)1b平行于安装面MB，而半导体装置SD安装在安装面MB上。注意，半导体装置SD的更靠近安装面MB的侧面被定义为后表面(密封体后表面)1b，而半导体装置SD的更远离安装面MB的侧面被定义为主表面(密封体主表面)1a，而半导体装置SD安装在安装基板上。
引线2布置成围绕半导体芯片3并以半导体芯片3为中心径向延伸。引线2由铜(Cu)或42合金作为基材来形成。每个引线2具有主表面(上表面、表面和引线主表面)2a和后表面(下表面和引线后表面)2b。引线2由位于密封体1内部的内引线部分IL和位于密封体1外部的外引线部分OL形成。外引线部分OL的主表面2a和后表面2b被焊料镀膜2c覆盖。尽管引线2的外引线部分OL的侧表面也被焊料镀膜2c覆盖，但是未被焊料镀膜2c覆盖并且其中露出基材的一部分存在于外引线部分OL的尖端2d处。然而，尖端2d处的基材的周围部分被焊料镀膜2c覆盖。导线5耦接到引线2的内引线部分IL的主表面2a。在使用金(Au)凸块或焊料凸块的情况下，端子4耦接到引线2的后表面2b。
外引线部分OL具有翼形形状，并且具有从内引线部分IL连续地直线突出到密封体1外部的突出部分，从突出部分朝向安装面MB延伸的弯曲部分以及从弯曲部分大致平行于安装面MB延伸的耦接部分，耦接部分经由安装焊料耦接到安装基板。也就是说，从密封体1的侧表面1c突出的引线2朝向密封体1的后表面1b弯曲，然后朝向大致平行于密封体1的后表面1b的方向进一步弯曲。
此外，如图3所示，密封体1的后表面1b与安装面MB具有预定的间隙，而半导体装置SD安装在安装面上。这个间隙被称为相隔距离(standoff)SOF。该相隔距离SOF用于确保当半导体装置SD安装在安装基板上时的耦接可靠性，并且不应具有负值。也就是说，外引线部分OL的后表面2b位于比密封体1的后表面1b更低的水平。
接下来，执行图1的处理流程中的“制备基载带BT”的步骤(步骤S2)。虽然描述了步骤S1之后是步骤S2的示例，但是步骤2可以在步骤1之前。参考图4中的平面图和图5中的截面图描述基载带BT。为了便于描述，用长虚线双点划线示出在该步骤中未安装在基载带BT上的半导体装置SD。
基载带BT由膜厚度约为0.3mm的热塑性树脂(例如，基于聚苯乙烯的树脂)形成，并且是长带形式的压印结构。基载带BT的长度方向被定义为X方向，并且其宽度方向被定义为Y方向，如图4所示。基载带BT分别具有分别位于Y方向上的两端处并在X方向上延伸的两个周边部分10，在Y方向上位于两个周边部分10之间并在X方向上延伸的台阶部分12，以及形成在台阶部分12中并在X方向上以规则的间隔布置的多个袋状部分(半导体装置放置部分)13。台阶部分12形成在周边部分10和袋状部分13之间以及相邻的袋状部分13之间，因此完全围绕每个袋状部分13。
两个周边部分10设置有延伸穿过基载带BT的形成在其中的多个孔11(链轮孔(sprocket hole))11。孔11在X方向上以规则的间隔布置。
袋状部分13具有大致矩形的密封体放置部分14，围绕密封体放置部分14的环状侧表面支撑部分17以及围绕它们的环状引线放置部分18。密封体放置部分14可以在平面图中形成为正方形或矩形，并且可以具有圆角正方形或圆角矩形的形状。优选地，密封体放置部分14的形状与半导体装置SD的密封体1的平面形状相同。
如图5所示，周边部分10、台阶部分12和袋状部分13通过压印基载带BT而形成。因此，周边部分10、台阶部分12、引线放置部分18和密封体放置部分14的平坦部分具有大致相等的膜厚度。注意，其上放置有半导体装置SD的基载带BT的一侧上的表面被定义为主表面BTa，并且相对表面被定义为后表面BTb。尽管图5是沿着图4的B-B线得到的截面图，但是每个部分的尺寸并不总是对应于图4中的尺寸。
如图5所示，基载带BT的主表面BTa具有周边部分10中的主表面10a，台阶部分12中的主表面12a，引线放置部分18中的主表面18a以及密封体放置部分14中的主表面14a。
密封体放置部分14是其中放置半导体装置SD的密封体1的区域，并且密封体1的后表面1b与密封体放置部分14的主表面14a接触。侧表面支撑部分17在其侧壁处与密封体1的侧表面1c接触，使得侧表面部分17防止密封体1(半导体装置SD)的平面位移。由于密封体1以这种方式被密封体放置部分14的主表面14a和侧表面支撑部分17所支撑，所以引线2不会与基载带BT的主表面BTa接触并且与基载带BT间隔开。侧表面支撑部分17的顶点17a也与引线2间隔开并且不与引线2接触。然而，侧表面支撑部分17的顶点17a小于密封体1的厚度的1/2，所以它不会与引线2接触。因此，当袋状部分13翘曲成凸形时，如前所述，密封体1的后表面1b超过侧表面支撑体17的顶点17a，使得半导体装置SD位移。
如图5所示，密封体放置部分14的主表面14a布置成比引线放置部分18的主表面18a高了作为参考的距离a。这是由于上述相隔距离SOF造成的。这是因为，在密封体放置部分14的主表面14a布置在与引线放置部分18的主表面18a相同的水平的情况下，引线2与要变形的密封体放置部分14的主表面14a接触。因此，优选地，距离a大于相隔距离SOF的量。
台阶部分12的主表面12a比引线放置部分18的主表面18a高了距离b(b>a)。然而，重要的是，台阶部分12的主表面12a比密封体1的主表面1a低。假设密封体1的厚度为t，则由下式表示。
b<t+a...(表达式1)
通过满足表达式1，可以通过如之后描述的粘附到台阶部分12的盖带CVT将半导体装置SD的密封体1压靠基载带BT，以使得可以防止半导体装置SD的位移。
此外，周边部分10的主表面10a比引线放置部分18的主表面18a高了距离c。重要的是，主表面10a高于主表面12a(c>b)，并且优选满足以下表达式2。
c≥t+a...(表达式2)
通过满足表达式1和表达式2，当将载带CT缠绕在带卷轴TR上时可以增加缠绕的数量(即，半导体装置的数量)，同时防止半导体装置SD的位移，如以下描述的。
也就是说，重要的是满足以下表达式3，以这种方式使得在基载带BT缠绕在带卷轴TR上之前的阶段(状态)，半导体装置SD的主表面1a位于台阶部分12的主表面12a和周边部分的主表面10a之间，这将在后面描述。
b<t+a≤c...(表达式3)
接下来，执行图1的处理流程中的“将半导体装置SD放置在基载带BT中”的步骤(步骤S3)。
如图6和图7所示，半导体装置SD放置在基载带BT的袋状部分13中。半导体装置SD的密封体1放置在基载带BT的密封体放置部分14中。也就是说，密封体1的后表面1b与密封体放置部分14的主表面14a接触。
接下来，执行图1的处理流程中的“粘附盖带CVT”的步骤(步骤S4)。盖带CVT被接合到基载带BT以覆盖半导体装置SD，从而形成载带CT。
如图8和图9所示，带状形式的盖带CVT接合到基载带BT的台阶部分12，以覆盖多个半导体装置SD和基载带BT的多个袋状部分13。在本实施例中，盖带CVT在Y方向上的宽度W比台阶部分12的宽度W2窄，并且没有到达周边部分10。因此，盖带CVT覆盖台阶部分12，但是不覆盖周边部分10，即露出周边部分10。盖带CVT在Y方向上的宽度W可以大于台阶部分12的宽度W2，只要盖带CVT不覆盖孔11。
盖带CVT是厚度例如约为50μm的基于聚乙烯的树脂膜，并且例如通过热压接合而接合到基载带BT的台阶部分12。接合部分(接合区)12s位于周边部分10和袋状部分13之间，并且在X方向上延伸，如图8所示。接合部分12s分别形成在袋状部分13在Y方向上的两侧。在袋状部分13之间不形成接合部分12s。
JIS C0806-3：2014在第20页的7f中规定“顶表面盖带不应该接合到载带的相邻的两部件放置部分之间的表面”，本实施例的接合部分12s满足该规定。
如图9所示，密封体1的主表面1a比台阶部分12的主表面12a高了距离e，与前述的专利文献1不同，接合到台阶部分12的主表面12a的盖带CVT以单片形式由树脂膜形成，并且与密封体1的主表面1a接触。由于弹性的盖带CVT在图8中的Y方向上延伸的同时被接合，因此盖带CVT通过其收缩力将密封体1压靠基载带BT。因此，可以防止半导体装置SD从袋状部分13位移或脱落。也就是说，为了防止半导体装置SD从袋状部分13位移或脱落，重要的是密封体1的主表面1a比基载带BT的台阶部分12的主表面12a高(这可以表示为e>0)。
此外，当基载带BT的台阶部分12的主表面12a和周边部分10的主表面10a之间的台阶被定义为距离f时，优选地，密封体1的主表面1a位于该台阶的范围内(这可以表示为e≤f)。也就是说，密封体1的主表面1a布置在基载带BT的周边部分10的主表面10a和台阶部分12的主表面12a之间(这可以表示为0<e≤f并对应于上述表达式3)。
此外，更优选的是，位于密封体1的主表面1a上的盖带CVT的顶表面位于该台阶的该范围内(这可以表示为e+d≤f)。
如上所述，通过将密封体1的主表面1a或位于密封体1的主表面1a上的盖带CVT的顶表面布置为与基载带BT的周边部分10的主表面10a相比在相等水平或更低的水平，可以减小载带CT的厚度。
接下来，执行图1的处理流程中的“将载带CT缠绕在带卷轴TR上”的步骤(步骤S5)。
如图10所示，载带CT缠绕在侧视图中为圆形的芯TRc上。该缠绕以这样的方式执行，使得基载带BT的后表面BTb位于芯TRc侧，而盖带CVT位于外侧。图10示意性地示出了基载带BT、半导体装置SD和盖带CVT。
随着载带CT越靠近芯TRc，载带CT的曲率半径变得越小，并且上述凸形翘曲变得越容易发生，并且凸形翘曲的程度越大。因此，可以首先将没有放置在其中的半导体装置SD的载带CT缠绕在芯TRc上。这称为“空缠绕”。
<本实施例的半导体装置的包装方法的特征和有益效果>
载带CT以如下这样的方式构造，即台阶部分12设置在基载带BT中，放置在基载带BT的袋状部分13中的半导体装置SD的密封体1的主表面1a被布置成高于台阶部分12的主表面12a，并且半导体装置SD的密封体1的主表面1a通过接合到台阶部分12的主表面12a的盖带CVT压靠在基载带BT。即使当该载带CT缠绕在带卷轴TR上并被运输和搬运时，也可以防止半导体装置SD位移或脱落，从而可以防止半导体装置SD的引线2的变形。也就是说，由于在载带CT缠绕在带卷轴TR之前的状态下使密封体1压靠基载带BT，因此即使在将载带CT缠绕在带卷轴TR上的状态下发生上述凸形翘曲，也可以防止半导体装置SD位移或脱落。
即使在载带CT缠绕在带卷轴TR上的状态下发生上述凸形翘曲并且半导体装置SD的密封体1压向外(即，朝向盖带CVT)时，盖带CVT的收缩力也相应增加。因此，作用在密封体1上的按压力也增加，从而可以防止半导体装置SD位移或脱落。
此外，由于在载带CT缠绕在带卷轴TR上之前的状态下通过盖带CVT将密封体1压靠基载带BT，所以实现了强对抗上述凸形翘曲的结构。因此，可以减少空缠绕的量，从而可以进行更多数量的半导体装置的运输和输送。
在载带CT缠绕在带卷轴TR之前的状态下，密封体1的主表面1a布置在基载带BT的周边部分10的主表面10a和台阶部分12的主表面12a之间，或者盖带CVT的顶表面布置为与基载带BT的周边部分10的主表面10a相比在相等的水平或更低的水平处。通过这种构造，可以减小载带CT的厚度，并且可以增加要缠绕在带卷轴TR上的载带CT的长度。因此，可以运输和搬运大量的半导体装置。
此外，由于盖带CT的膜厚度d比基载带BT的台阶部分12的主表面12a与周边部分10的主表面10a之间的台阶(距离f)薄，因此可以减小载带CT的厚度。
载带CT被以如下这样的方式构造，以使得台阶部分12设置在基载带BT中，放置在基载带BT的袋状部分13中的半导体装置SD的密封体1的主表面1a布置成高于台阶部分12的主表面12a，并且半导体装置SD的密封体1的主表面1a通过接合到台阶部分12的主表面12a的盖带CVT压靠基载带BT。也就是说，采用这样的结构，其中在载带CT缠绕在带卷轴TR上之前的状态下，在沿着Y方向的截面图中，袋状部分13的主表面13a和密封体1的后表面1b彼此接触，台阶部分12的主表面12a位于周边部分10的主表面10a和袋状部分13的主表面13a之间，并且从袋状部分13的主表面13a到密封体1的主表面1a的高度高于从袋状部分13的主表面13a到台阶部分12的主表面12a的高度。因此，由于密封体1压靠基载带BT，所以即使在载体带CT缠绕带卷轴TR上的状态下发生上述的凸形翘曲，也可以防止半导体装置SD位移或脱落。
此外，采用这样的结构，其中在载带CT缠绕在带卷轴TR上之前的状态下，在沿着Y方向的截面图中，从袋状部分13的主表面13a到密封体1的主表面1a的高度等于或者小于袋状部分13的主表面13a到周边部分10的主表面10a的高度。因此，可以减小载带CT的厚度，并且可以增加要缠绕在带卷轴TR上的载带CT的长度。因此，可以进行大量的半导体装置的运输和输送。
此外，采用这样的结构，其中，在载带CT缠绕在带卷轴TR上之前的状态下，在沿着Y方向的截面图中，盖带CVT具有与密封体1的主表面1a接触的第一表面和与第一表面相对的第二表面，并且从袋状部分13的主表面13a到位于密封体1上的盖带CVT的第二表面的高度等于或低于从袋状部分13的主表面13a到周边部分10的主表面10a的高度。因此，可以减小载带CT的厚度。
注意，从主表面A到主表面B的“高度”是指从主表面A到主表面B的“距离”或“间隙”。
变形例
在以上描述中，已经通过实施例的方式具体描述了本申请的发明人作出的本发明。然而，本发明不限于上述实施例，并且可以在不脱离其要旨的范围内以各种方式进行改变。虽然下面描述了多个变形例，但是通过适当地组合也可以实施这些变形例。
第一变形例
第一变形例涉及上述实施例的半导体装置SD。
图11是第一变形例的半导体装置的立体图，并且对应于图2。也就是说，虽然上述实施例中的半导体装置SD是QFP，但是也可以使用图11所示的称为SOP的表面贴装半导体装置SD1。半导体装置SD1具有密封体1和引线2。大致立方体形式的密封体1具有大致矩形的主表面1a、与主表面1a相对的后表面1b以及将主表面1a和后表面1b彼此耦接的侧表面1c。引线2从彼此相对的两个侧表面1c的每一个突出。位于密封体1外部的引线2如上述实施例那样是翼形状的。
第二变形例
第二变形例涉及上述实施例的接合部分12s。
图12是第二变形例的半导体装置的包装步骤期间的平面图，并且对应于图8。如图12所示，在图8的构造中添加了接合部分(接合区域)12ss。盖带CVT在接合部分12s和12ss中接合到基载带BT。接合部分12ss形成在相邻的袋状部分13之间的台阶部分12中，在Y方向上延伸，并且耦接到在X方向上延伸的接合部分12s。也就是说，基载带BT的每个袋状部分13被接合部分12s和12ss围绕(在其整个外周上)。
通过该构造，可以将半导体装置SD的密封体1更牢固地压靠基载带BT，从而可以防止半导体装置SD位移或脱落。
第三变形例
第三变形例涉及上述实施例的半导体装置SD和基载带BT。
图13是第三变形例的半导体装置的截面图，并且对应于图3。图14是第三变形例中的基载带BT1的平面图，并且对应于图4。图15是第三变形例的半导体装置的包装步骤期间的平面图，并且对应于图9。也就是说，在图13所示的半导体装置SD2的情况下，优选地使用图14所示的基载带BT1，并且在图15中示出了使用基载带BT1和盖带CVT来包装半导体装置SD2的情况下的状态。
在第三变形例中，使用半导体装置SD2，其中如图13所示，管芯焊盘6的后表面6b从密封体1的后表面1b露出。通过使管芯焊盘6的后表面6b从密封体1的后表面1b露出，可以获得将半导体芯片3产生的热量散发到半导体装置SD2外部的有益效果。因此，当将半导体装置SD2安装在安装基板上时，管芯焊盘6的后表面6b被焊接到安装基板的金属布线。
在图14所示的基载带BT1中，与上述实施例不同，作为袋状部分13的一部分的密封体放置部分14具有后表面支撑部分15和凹陷部分16。后表面支撑部分15环形地形成在作为袋状部分13的一部分的侧表面支撑部分17内侧，并且凹陷部分16形成在后表面支撑部分15内侧。凹陷部分16的外部形状比从半导体装置SD2的密封体1的后表面1b露出的管芯焊盘6的后表面6b更大(即，更宽)，从而获得管芯焊盘6的后表面6b不与基载带BT1接触的构造，如以下描述的。
如图15所示，半导体装置SD2放置在基载带BT1的袋状部分13中，并且密封体1的后表面1b与密封体放置部分14的后表面支撑部分15的主表面15a接触。也就是说，密封体1(换句话说，半导体装置SD2)由后表面支撑部分15中的基载带BT1支撑。
在作为密封体放置部分14的一部分的凹陷部分16的主表面16a和从密封体1的后表面1b露出的管芯焊盘6的后表面6b之间形成空间，并且管芯焊盘6的后表面6b不与凹陷部分16的主表面16a接触。凹陷部分16比管芯焊盘6更宽，如图15所示。尽管图15示出了沿着图14的Y方向得到的截面，但是在沿着X方向得到的截面中，凹陷部分16也比管芯焊盘6宽。通过这种构造，例如即使非常小的外来颗粒进入凹陷部分16，也可能减小或防止外来颗粒粘附到管芯焊盘6的后表面6b。因此，当半导体装置SD2安装在安装基板上时，可以减少或防止由该外来颗粒引起的管芯焊盘6的后表面6b的焊接的故障。
此外，凹陷部分16的主表面16a被后表面支撑部分15的主表面15a围绕。在载带CT缠绕在带卷轴TR上之前的状态下，在沿着Y方向得到的截面中，台阶部分12的主表面12a位于周边部分10的主表面10a和后表面支撑部分15的主表面15a之间，从后表面支撑部分15的主表面15a到台阶部分12的主表面12a的高度低于从后表面支撑部分15的主表面15a到周边部分10的主表面10a的高度，从凹陷部分16的主表面16a到后表面支撑部分15的主表面15a的高度低于从凹陷部分16的主表面16a到台阶部分12的主表面12a的高度，以及从后表面支撑部分15的主表面15a到密封体1的主表面1a的高度低于从后表面支撑部分15的主表面15a到台阶部分12的主表面12a的高度。因此，由于密封体1压靠基载带BT1上，因此即使当在载带CT缠绕在带卷轴TR上的状态下发生上述凸形翘曲时，也可以防止半导体装置SD2位移或脱落。
此外，在载带CT缠绕在带卷轴TR上之前的状态下，在沿着Y方向得到的截面图中，从后表面支撑部分15的主表面15a到密封体1的主表面1a的高度等于或低于从后表面支撑部分15的主表面15a到周边部分10的主表面10a的高度。因此，可以减小载带CT的厚度，并且可以增加要缠绕在带卷轴TR上的载带CT的长度。因此，可以运输和搬运大量的半导体装置。
此外，在载带CT缠绕在带卷轴TR上之前的状态下，在沿着Y方向得到的截面图中，盖带CVT具有与密封体1的主表面1a接触的第一表面以及与第一表面相对的第二表面，并且从后表面支撑部分15的主表面15a到位于密封体1上的盖带CVT的第二表面的高度等于或低于从后表面支撑部分15的主表面15a到周边部分10的主表面10a的高度。因此，可以减小载带CT的厚度。
第四变形例
第四变形例涉及上述实施例的基载带BT。
图16是第四变形例的基载带BT2的平面图，并且对应于图4。图17是沿着图16中的E-E线得到的截面图，并且对应于图9。也就是说，第四变形例与上述实施例的不同之处在于，在密封体放置部分14中形成有多个凹入部分14cv，如图16所示。
如图16所示，密封体放置部分14具有在网格中以预定的间隔布置在X方向和Y方向上的凹入部分14cv。如图17所示，虽然密封体1的后表面1b与密封体放置部分14的主表面14a接触，但是凹入部分14cv的主表面14cva与密封体1的后表面1b间隔开。
由于袋状部分13的一部分，即密封体放置部分14如上所述设置有凹入部分14cv，所以能够提高袋状部分13的弯曲强度。也就是说，可以减小载带CT缠绕在带卷轴TR上时袋状部分13的凸形翘曲，从而可以防止半导体装置SD位移或脱落。换句话说，可以防止半导体装置SD的引线2的变形。
第五变形例
第五变形例涉及上述第三变形例的基载带BT1。
图18是第五变形例的基载带BT3的平面图，并且对应于图14。图19是沿着图18的F-F线得到的截面图，并且对应于图15。也就是说，第五变形例与上述第三变形例不同之处在于，多个凹入部分16cv形成在密封体放置部分14的凹陷部分16中，如图18所示。
如图18所示，凹陷部分16具有在网格中以预定的间隔布置在X方向和Y方向上的凹入部分16cv。如图19所示，尽管密封体1的后表面1b与密封体放置部分14的后表面支撑部分15的主表面15a接触，但是凹陷部分16的主表面16a和凹入部分16cv的主表面16cva与从密封体1的后表面1b露出的管芯焊盘6的后表面6b间隔开。根据第五变形例，袋状部分13的弯曲强度可以如第四变形例那样的提高。
第六变形例
第六变形例涉及上述实施例的基载带BT。
图20是第六变形例的基载带BT4的平面图，并且对应于图4。如图20所示，袋状部分13具有密封体放置部分14、侧表面支撑部分17和引线放置部分18。狭缝SL1形成在相邻的袋状部分13之间的台阶部分12中。狭缝SL1在Y方向上延伸，并且优选的是，狭缝SL1的长度等于袋状部分13在Y方向上的宽度或者比袋状部分13在Y方向上的宽度稍短，使得狭缝SL1未到达图8所示的接合部分12s。狭缝SL1在厚度方向上延伸穿过基载带BT4。
此外，如图20所示，狭缝SL1可以由在Y方向上布置的多个狭缝SL2代替。相同的狭缝SL1或相同的狭缝SL2可以在基载带BT4的长度方向(X方向)上设置在相邻的袋状部分13之间，或者不同种类的狭缝SL1和SL2可以以混合的方式设置。此外，狭缝SL1或狭缝SL2可以被多个矩形、圆形或椭圆形的孔代替。此外，并不总是需要在相邻的袋状部分13之间设置狭缝SL1或狭缝SL2。而是可以为每个预定数量的袋状部分13设置狭缝SL1或狭缝SL2。
因为狭缝SL1或狭缝SL2设置在袋状部分之间，当载带CT缠绕在带卷轴TR上时，基载带BT4在袋状部分之间弯曲。因此，可以减小袋状部分13的凸形翘曲，并且可以防止半导体装置SD位移或脱落。

Claims (15)

1.一种半导体装置的包装方法，包括以下步骤：
(a)制备半导体装置，所述半导体装置包括密封体，所述密封体具有第一主表面、与所述第一主表面相对的后表面以及在所述第一主表面和所述后表面之间的侧表面，并且所述半导体装置包括从所述密封体的所述侧表面突出并朝向所述后表面弯曲的多个引线；
(b)制备基载带，所述基载带包括在第一方向上延伸并且各自设置有多个孔的第一周边部分和第二周边部分、在垂直于所述第一方向的第二方向上位于所述第一周边部分和所述第二周边部分之间并在所述第一方向上延伸的台阶部分、以及在所述第一方向上布置的在所述台阶部分中的多个袋状部分；
(c)将所述半导体装置放置在所述基载带的所述袋状部分中；
(d)将盖带接合到所述基载带的所述台阶部分以覆盖所述半导体装置，以这种方式使得所述密封体压靠所述基载带；以及
(e)在所述半导体装置放置在所述基载带中并且所述盖带接合到所述基载带的情况下，将所述基载带缠绕在带卷轴上，
其中，所述基载带具有其中要放置所述半导体装置的第一表面和与所述第一表面相对的第二表面，
其中所述第一表面具有所述第一周边部分和所述第二周边部分的第二主表面、所述台阶部分的第三主表面和所述袋状部分的第四表面，
其中在步骤(d)中，在沿着所述第二方向的截面图中，
所述第四主表面和所述密封体的所述后表面彼此接触，
所述第三主表面位于所述第二主表面和所述第四主表面之间，以及
从所述第四主表面到所述密封体的所述第一主表面的高度高于从所述第四主表面到所述台阶部分的所述第三主表面的高度。
2.根据权利要求1所述的半导体装置的包装方法，
其中在步骤(d)中，在沿着所述第二方向的截面图中，
从所述第四主表面到所述密封体的所述第一主表面的高度等于或低于从所述第四主表面到所述第一周边部分和所述第二周边部分的所述第二主表面的高度。
3.根据权利要求1所述的半导体装置的包装方法，
其中在步骤(d)中，在沿着所述第二方向的截面图中，
所述盖带具有与所述密封体的所述第一主表面接触的第三表面和与所述第三表面相对的第四表面，以及
从所述第四主表面到位于所述密封体上方的所述第四表面的高度等于或低于从所述第四主表面到所述第二主表面的高度。
4.根据权利要求1所述的半导体装置的包装方法，
其中在截面图中，所述盖带的厚度比所述第二主表面与所述第三主表面之间的台阶薄。
5.根据权利要求1所述的半导体装置的包装方法，
其中在步骤(d)中，
所述盖带接合到所述第一周边部分和所述第二周边部分与所述袋状部分之间的所述基载带并耦接到所述多个袋状部分之间。
6.根据权利要求1所述的半导体装置的包装方法，
其中在所述袋状部分的所述第四主表面中形成多个凹入部分。
7.根据权利要求1所述的半导体装置的包装方法，
其中在所述袋状部分之间的所述基载带中形成在所述第二方向上延伸的第一狭缝。
8.根据权利要求7所述的半导体装置的包装方法，
其中在所述袋状部分之间的所述基载带中形成在所述第二方向上与所述第一狭缝相邻的第二狭缝。
9.根据权利要求1所述的半导体装置的包装方法，
其中所述台阶部分和所述袋状部分通过对所述基载带进行压印而形成。
10.一种半导体装置的包装方法，包括以下步骤：
(a)制备半导体装置，所述半导体装置包括密封体、多个引线、半导体芯片和管芯焊盘，其中所述密封体具有第一主表面、与所述第一主表面相对的后表面以及在所述第一主表面和所述后表面之间的侧表面，所述多个引线从所述密封体的所述侧表面突出并朝向所述后表面弯曲，所述半导体芯片位于所述密封体内，并且所述管芯焊盘具有其上安装有所述半导体芯片的一个表面以及与所述一个表面相对并具有从所述密封体的所述后表面露出的一部分的另一表面；
(b)制备基载带，所述基载带包括在第一方向上延伸并且各自设置有多个孔的第一周边部分和第二周边部分、在垂直于所述第一方向的第二方向上位于所述第一周边部分和所述第二周边部分之间并在所述第一方向上延伸的台阶部分、以及在所述第一方向上布置的在所述台阶部分中的多个袋状部分；
(c)将所述半导体装置放置在所述基载带的所述袋状部分中；
(d)将盖带接合到所述基载带的所述台阶部分以覆盖所述半导体装置，以这种方式使得所述密封体压靠所述基载带；以及
(e)在所述半导体装置放置在所述基载带中并且所述盖带接合到所述基载带的情况下，将所述基载带缠绕在带卷轴上，
其中所述袋状部分包括密封体放置部分和引线放置部分，
其中所述密封体放置部分包括与所述密封体的所述后表面接触的支撑部分和与所述密封体的所述后表面间隔开的凹陷部分，
其中，所述基载带包括其中要放置所述半导体装置的第一表面和与所述第一表面相对的第二表面，
其中所述第一表面包括所述第一周边部分和所述第二周边部分的第二表面、所述台阶部分的第三主表面、所述支撑部分的第四主表面和所述凹陷部分的第五主表面，
其中在平面图中，所述凹陷部分的所述第五主表面被所述支撑部分的所述第四主表面围绕，
其中在步骤(d)中，在沿着所述第二方向的截面图中，
所述台阶部分的所述第三主表面位于所述第二主表面和所述第四主表面之间，
从所述第四主表面到所述第三主表面的高度低于从所述第四主表面到所述第二主表面的高度，
从所述第五主表面到所述第四主表面的高度低于从所述第五主表面到所述第三主表面的高度，以及
从所述第四主表面到所述密封体的所述第一主表面的高度高于从所述第四主表面到所述台阶部分的所述第三主表面的高度。
11.根据权利要求10所述的半导体装置的包装方法，
其中在步骤(d)中，在沿着所述第二方向的截面图中，
从所述第四主表面到所述密封体的所述第一主表面的高度等于或低于从所述第四主表面到所述第一周边部分和所述第二周边部分的所述第二主表面的高度。
12.根据权利要求10所述的半导体装置的包装方法，
其中在步骤(d)中，在沿着所述第二方向的截面图中，
所述盖带包括与所述密封体的所述第一主表面接触的第三表面和与所述第三表面相对的第四表面，以及
从所述第四主表面到位于所述密封体上方的所述第四表面的高度等于或低于从所述第四主表面到所述第二主表面的高度。
13.根据权利要求10所述的半导体装置的包装方法，
其中在截面图中，
从所述密封体的所述后表面露出的所述管芯焊盘的所述一部分位于所述凹陷部分中。
14.根据权利要求10所述的半导体装置的包装方法，
其中在所述凹陷部分的所述第五主表面中形成多个凹入部分。
15.根据权利要求10所述的半导体装置的包装方法，
其中所述台阶部分和所述袋状部分通过对所述基载带进行压印而形成。
CN201710424839.1A 2016-06-30 2017-06-08 半导体装置的包装方法 Active CN107554852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016129848A JP6649192B2 (ja) 2016-06-30 2016-06-30 半導体装置の梱包方法
JP2016-129848 2016-06-30

Publications (2)

Publication Number Publication Date
CN107554852A true CN107554852A (zh) 2018-01-09
CN107554852B CN107554852B (zh) 2021-05-04

Family

ID=60807118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710424839.1A Active CN107554852B (zh) 2016-06-30 2017-06-08 半导体装置的包装方法

Country Status (3)

Country Link
US (1) US10103036B2 (zh)
JP (1) JP6649192B2 (zh)
CN (1) CN107554852B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112512926A (zh) * 2018-08-08 2021-03-16 克里奥瓦克公司 用于产品的真空贴体包装的设备和方法以及贴体包装产品
CN113716091A (zh) * 2021-11-01 2021-11-30 深圳中科四合科技有限公司 一种正方形封装器件的排布转置装置和方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651109B2 (en) 2018-07-16 2020-05-12 Infineon Technologies Ag Selective plating of semiconductor package leads
US20200020621A1 (en) * 2018-07-16 2020-01-16 Infineon Technologies Ag Selective Plating of Semiconductor Package Leads

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101461A (ja) * 1993-09-30 1995-04-18 Yayoi Kk エンボスキャリアテープ
CN1287687A (zh) * 1998-07-28 2001-03-14 精工爱普生株式会社 半导体装置及其制造方法、半导体模块、电路基板以及电子装置
CN1632950A (zh) * 2003-12-22 2005-06-29 奇景光电股份有限公司 半导体封装构造
JP2005170511A (ja) * 2003-11-18 2005-06-30 Renesas Technology Corp テープ状部品包装体、半導体装置の梱包方法および半導体装置の梱包体
CN101339937A (zh) * 2007-07-06 2009-01-07 宇部兴产株式会社 带载体封装用柔性布线板
JP2011240945A (ja) * 2010-05-17 2011-12-01 Shin Etsu Polymer Co Ltd エンボスキャリアテープの巻き付け方法及びエンボスキャリアテープ
CN103811452A (zh) * 2012-11-05 2014-05-21 瑞萨电子株式会社 半导体器件及其制造方法
CN104470824A (zh) * 2012-07-20 2015-03-25 3M创新有限公司 具有紫外线辐射固化性粘合剂的部件承载带

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270433A (ja) * 1996-03-29 1997-10-14 Sony Corp 電子部品収容体
JP2001180784A (ja) * 1999-10-28 2001-07-03 Texas Instr Inc <Ti> 可撓性担体テープ装置
JP2006321526A (ja) * 2005-05-18 2006-11-30 Nippon Dempa Kogyo Co Ltd 電子部品収納用のキャリアテープ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101461A (ja) * 1993-09-30 1995-04-18 Yayoi Kk エンボスキャリアテープ
US5499717A (en) * 1993-09-30 1996-03-19 Yayoi Corporation Embossed carrier tape system
CN1287687A (zh) * 1998-07-28 2001-03-14 精工爱普生株式会社 半导体装置及其制造方法、半导体模块、电路基板以及电子装置
JP2005170511A (ja) * 2003-11-18 2005-06-30 Renesas Technology Corp テープ状部品包装体、半導体装置の梱包方法および半導体装置の梱包体
CN1632950A (zh) * 2003-12-22 2005-06-29 奇景光电股份有限公司 半导体封装构造
CN101339937A (zh) * 2007-07-06 2009-01-07 宇部兴产株式会社 带载体封装用柔性布线板
JP2011240945A (ja) * 2010-05-17 2011-12-01 Shin Etsu Polymer Co Ltd エンボスキャリアテープの巻き付け方法及びエンボスキャリアテープ
CN104470824A (zh) * 2012-07-20 2015-03-25 3M创新有限公司 具有紫外线辐射固化性粘合剂的部件承载带
CN103811452A (zh) * 2012-11-05 2014-05-21 瑞萨电子株式会社 半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112512926A (zh) * 2018-08-08 2021-03-16 克里奥瓦克公司 用于产品的真空贴体包装的设备和方法以及贴体包装产品
US11407537B2 (en) 2018-08-08 2022-08-09 Cryovac, Llc Apparatus and method for vacuum skin packaging of a product and a skin packaged product
CN113716091A (zh) * 2021-11-01 2021-11-30 深圳中科四合科技有限公司 一种正方形封装器件的排布转置装置和方法
CN113716091B (zh) * 2021-11-01 2022-01-07 深圳中科四合科技有限公司 一种正方形封装器件的排布转置装置和方法

Also Published As

Publication number Publication date
CN107554852B (zh) 2021-05-04
JP2018002211A (ja) 2018-01-11
JP6649192B2 (ja) 2020-02-19
US20180005845A1 (en) 2018-01-04
US10103036B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
US8222716B2 (en) Multiple leadframe package
CN107554852A (zh) 半导体装置的包装方法
CN102683221B (zh) 半导体装置及其组装方法
TWI407533B (zh) 在基底封裝件上具有晶粒之積體電路封裝系統
JP2017028333A (ja) 半導体装置の製造方法
US7633143B1 (en) Semiconductor package having plural chips side by side arranged on a leadframe
US4951120A (en) Lead frame and semiconductor device using the same
KR100226335B1 (ko) 플라스틱 성형회로 패키지
US20090001529A1 (en) Package stacking using unbalanced molded tsop
US6857459B1 (en) Wirefilm bonding for electronic component interconnection
CN208460760U (zh) 三维系统级封装结构
KR102480261B1 (ko) 반도체 패키지용 메탈 바 및 그 제조방법
US20240153784A1 (en) Method of manufacturing semiconductor device and semiconductor device casing
CN219917159U (zh) 一种半导体引线框架
TW200921885A (en) Package on package structure
JP6700087B2 (ja) 半導体装置および半導体装置の製造方法
JP2005183492A (ja) 半導体装置
TW408458B (en) Method and structure for taped multi-chip package
TW437035B (en) Package of multi-chip semiconductor and its fabricating method
KR100261571B1 (ko) 테이프 캐리어 볼 그리드 어레이 패키지 및 그 제조방법
TWI402962B (zh) 多晶片堆疊在導線架上之半導體封裝構造及其導線架
JPS59189662A (ja) 樹脂封止型半導体装置
TWI566357B (zh) 半導體封裝件及其製法暨其承載結構與其製法
JPH0449633A (ja) フィルムキャリヤテープ、半導体装置、及び、半導体装置の実装方法
JPH02198147A (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant