CN100345295C - 半导体封装构造 - Google Patents
半导体封装构造 Download PDFInfo
- Publication number
- CN100345295C CN100345295C CNB2003101232953A CN200310123295A CN100345295C CN 100345295 C CN100345295 C CN 100345295C CN B2003101232953 A CNB2003101232953 A CN B2003101232953A CN 200310123295 A CN200310123295 A CN 200310123295A CN 100345295 C CN100345295 C CN 100345295C
- Authority
- CN
- China
- Prior art keywords
- substrate
- packaging structure
- semiconductor packaging
- electrically connected
- base board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004806 packaging method and process Methods 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000001681 protective effect Effects 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 15
- 238000004804 winding Methods 0.000 claims description 13
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 abstract description 20
- 230000003068 static effect Effects 0.000 abstract description 12
- 230000005611 electricity Effects 0.000 abstract description 4
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000004642 Polyimide Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 14
- 229920001721 polyimide Polymers 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910000906 Bronze Inorganic materials 0.000 description 4
- 239000010974 bronze Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229920002521 macromolecule Polymers 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009472 formulation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 235000020004 porter Nutrition 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
本发明揭示一种半导体封装构造，其包含一基板，其具有多个基板单元；多个半导体芯片，各设于该基板单元上；以及多条导电保护线，各设于相邻的两基板单元之间。该每一基板单元设有多个接垫，以及多个导电引线各连接至相对应的接垫。该半导体芯片通过该导电引线电性连接至该多个接垫。每一基板单元至少有一个接垫电性连接至该保护线，藉此本发明的封装构造能有效地达到防治电磁静电的功用。
Description
发明领域
本发明涉及一种半导体封装构造，尤其涉及一种液晶显示驱动器的封装构造，其能有效地达到防治电磁静电的功用。
背景技术
将液晶显示器面板或等离子显示器面板应用于作为电子产品的显示器面板为现有技术。一般而言，此种显示器面板将驱动器封装构造的外引线连接至以玻璃板制成的下面板边缘部分的接垫(或引线)而组合成。
由于更复杂的电子装置的需求日趋强烈，芯片的速度及复杂性也相对越来越高，因此需要更高的封装效率(packaging efficiency)。现今的液晶显示器的驱动集成电路(IC)的封装技术主要有芯片软膜接合(Chip on Flex；COF)和自动卷带接合(Tape Automatic Bonding；TAB)，而该两种技术主要用于细脚线液晶显示器驱动器。薄膜球闸阵列(BGA)的封装技术是广泛地运用在内存的封装上。但是随着显示器分辨率要求增加，相对地其输出讯号数也须跟着大幅增加。在讲究轻量及薄型封装的原则下，更高密度的驱动IC封装势必被要求。
随着显示器得分辨率越来越高，其输出/输入端子数目必须跟着增加，驱动IC在数目不增加之下必须将其分辨率提高，亦即降低其线路及接合间距，方可搭配高分辨率显示器的需要。对于液晶显示器的分辨率与驱动IC的相互关系，降低驱动IC之间距是高分辨率显示器的走向。因此过去TAB封装方式将有其应用极限，亦即其I/O接合间距较难满足未来的需求。此由于，COF封装与TAB封装同样以软板型式的基板为封装主体。但因结构不同，使其所呈现的特性有相异之处。COF除在结构上较为轻薄外，其中二者最大的差异是引脚湿蚀刻分辨率，亦即间距(pitch)大小的不同。此外，TAB在内引脚为悬空状态，其下方并无聚酰亚胺(polyimide，PI)膜支撑，因此接脚的强度较弱，易产生变形。一般来说，当间距小于40μm时，COF封装的结构较TAB封装的结构占优势。而COF封装因其与驱动IC接合的接脚下有聚酰亚胺(polyimide，PI)膜为其支撑，接脚无悬空，因此没有如TAB封装的困扰，可以得到高良率。另外，芯片软膜接合封装中强调的软性基板必须是无接着剂型的二层式基板。为求达到高封装密度，基板除须无接着剂外，在铜层的厚度也必须尽量降抵。在各种不同的基板制作技术下，具有可随意控制铜层厚度的溅镀制造法所制作的无接着剂型软性基板，将是最能适用于COF高密度的封装。
然而，上述液晶显示器的驱动集成电路(IC)的封装构造有一个缺点，即基板在传输的时候(特别是利用卷带传输孔(sprocket holes)传输时)，可能产生静电荷，甚至会因过大的静电效应而造成集成电路的破坏。且由于IC朝下(Face down)的连接方式所限制，内引线与IC接合所产生的静电无法有效地使用负离子空气净化器来消除。在现今的技术。大多数消除静电的方法，都是以IC布局的设计来改善，亦即使用增加静电放电(ESD)的设计来保护电路。然而，该做法的缺点为增加IC设计复杂度及制造成本。
因此，有必要寻求可解决前述现有技术问题的封装构造。
发明概要
本发明的主要目的提供一种半导体封装构造，其可解决传输过程中的静电产生问题。
本发明的次要目的提供一种在半导体封装构造，其可有效提升封装的良率，并减少IC布局的复杂度及设计成本。
根据本发明的半导体封装构造包含一基板，其具有多个基板单元；多个半导体芯片，各设于该基板单元上；以及多条导电保护线，各设于相邻的两基板单元之间。该每一基板单元设有多个接垫，以及多个导电引线各连接至相对应的接垫。该半导体芯片通过该导电引线电性连接至该多个接垫。每一基板单元至少有一个接垫电性连接至该保护线，因此可将静电经由该保护线的作用而散发掉，藉此本发明的封装构造能有效地达到电磁静电防治的功用。
根据本发明之一特征，该多个接垫包含多个信号垫以及接地垫，且该保护线电性连接至该接地垫但与该多个信号垫彼此绝缘。此外，该多个接垫可包含多个未接垫(dummy pad)电性连接至该保护线。
根据本发明的另一特征，该半导体封装构造可包含两导电支撑线各设于该基板的相对两侧边用以增加该基板的机械强度，以及多个卷带传输孔(sprocket holes)设于该两导电支撑线之内。该多个基板单元大致排成一列且位于该两导电支撑线之间。值得注意的是，在此实施例中，该多条保护线电性连接至该导电支撑线，因此可将静电进一步经由该多条保护线散发掉，藉此更有效地达到电磁静电防治的功用。
为了让本发明的目的和其它特征、优点能更明显，下文特举本发明较佳实施例，并配合所示附图，作以详细说明。
附图说明
图1：其用以说明现有技术用的液晶显示器驱动器的封装构造的俯视图；
图2：其用以说明COF封装封装的剖面图；
图3：其用以说明TAB封装封装的剖面图；及
图4：根据本发明较佳实施例的液晶显示器驱动器的封装构造的俯视图。
图中符号说明：
100 基板 110 半导体芯片
120 卷带传输孔(Sprocket hole)
130、131、132、135、136、137 接垫
140 导电引线(Cu lead) 200 半导体芯片
210 铜层 220 聚酰亚胺(polyimide，PI)膜层
230 金凸块 250 半导体芯片
260 铜层 270 附着层(adhesive layer)
280 聚酰亚胺(polyimide，PI)膜层
290 金凸块 300 半导体封装构造
302 基板
310 半导体芯片 320 卷带传输孔
330、331、332、335、336、337 接垫
340 导电引线
341、342、343、344 连接线 370 导体支撑线
350、360 导体保护线
具体实施方式
为方便说明本发明的特征，有必要说明现有技术用的液晶显示器驱动器的封装构造。请参照图1，现有技术用液晶显示器驱动器的封装构造主要包含一基板100、一半导体芯片110、多个卷带传输孔(sprocketholes)120、多个接垫130、131、132、135、136、137。该基板100，具有一上表面以及一下表面。在该基板100的上表面设有多个接垫(contactpad)130、131、132、135、136、137。其中，该多个接垫由多个信号垫，接地垫及未接垫所形成。举例来说，接垫130可以是信号垫，接垫131可以是接地垫，且接垫132可以是未接垫。该半导体芯片110，设于该基板100的上表面，且通过导电引线140电性电性连接至该多个接垫。该些多个卷带传输孔120用于卷带传输机器的绞练器(sprocket gear)，以传输该封装构造至一工作部位，例如在液晶面板与印刷线路板之间预先设定的位置。
然而，该现有技术用封装构造在传输的时候，可能产生静电荷。当过大的静电效应产生会造成该半导体芯片110的破坏。且由于半导体芯片110朝下的连接方式所限制，内引线与IC接合所产生的静电无法有效地使用负离子空气净化器来消除。因此在现今的技术中，大多数消除静电的方法，都是以IC布局的设计来改善，亦即使用增加静电放电(ESD)的设计来保护电路，然而其不可避免地会大幅增加IC设计复杂度及IC制造成本。
图2用以说明COF封装构造的剖面图。COF封装构造主要包含一半导体芯片200直接覆晶接合至一软性电路板基板(一般称为芯片软膜接合(COF)基板)上。该芯片软膜接合基板一般包含一聚酰亚胺(Polyimide，PI)膜层220及一铜层210，设于该聚酰亚胺(Polyimide，PI)膜层220之上。由于该芯片软膜接合的封装技术将芯片直接覆晶接合在软性电路板基材上。因此，液晶显示器的驱动IC及其电子零件可直接安放于薄膜上，省去传统的印刷电路板，达到更轻薄短小的目的。另外，其技术的重点在于芯片的金属垫上生成金凸块，而于基板上生成与芯片金凸块相对应的接点，接着将翻转的芯片对准基板上的接点将所有点接合。覆晶接合具有最短连接长度、最佳电器特性、最高输出/入接点密度。
图3用以说明自动卷带接合(TAB)封装构造的剖面图。该TAB封装构造主要包含一芯片250设置在一自动卷带接合封装基板上。该自动卷带接合封装基板包含一高分子层280；一附着层270，设于该高分子层之上；一铜层260，设于该附着层之上。该半导体芯片250设置在该铜层260之上。自动卷带接合制程，将半导体芯片与在高分子卷带上的金属电路相连接。而高分子卷带的材料则以聚酰亚胺(polyimide，PI)为主，卷带上的金属层则以铜箔使用最多。自动卷带接合基板具有厚度薄、接脚间距小且能提供高输出/入接脚数等优点，亦十分适用于需要重量轻、体积小的IC产品上，如液晶显示器驱动器的封装构造上。
请参照图4，其图标根据本发明一实施例的半导体封装构造300，其主要包含一基板302，其具有多个基板单元(只有两个基板单元302a、302b示于图3中)；多个半导体芯片(只有两个半导体芯片310示于图4中)，各设于该基板单元302a、302b上；以及多条导电保护线(guard line)(只有两条导电保护线350、360示于图4中)，各设于相邻的两基板单元之间。该每一基板单元设有多个接垫(例如该基板单元302a包含接垫330、331、332、335、336、337)，以及多个导电引线340连接于半导体芯片310与接垫之间，多条连接线341、342、343、344连接接垫与导电保护线。该保护线350、360及连接线341、342、343、344可以是以光刻技术直接形成基板上的金属线。该半导体芯片310可以是用以驱动液晶面板的液晶驱动集成电路芯片(liquid crystal driver IC chip)。该多个接垫可包含多个信号垫，接地垫及未接垫所形成。举例来说，接垫330可以是信号垫，接垫331可以是接地垫且接垫332可以是未接垫(dummy pad)。
值得注意的是，该接垫331(接地垫)电性地通过连接线341连接至该保护线350并接到370，且该接垫330(信号垫)不连接至该保护线350(亦即该接垫330(信号垫)与该保护线350彼此绝缘)。该接垫332(未接垫)亦可电性地通过连接线342连接至该保护线350并接到370或不连接至该保护线350，该接垫332(未接垫)较佳电性地通过连接线342连接至该保护线350。因此，在该封装构造传输的时产生的静电荷，可以通过该保护线350经机台接地而散发掉，因此不会发生累积过大的静电效应破坏该半导体芯片310的现象。
根据本发明的半导体封装构造，可另外包含两导电支撑线370，各设于该基板302的相对两侧边用以增加该基板302的机械强度。该导电支撑线370可以是镀在基板上的锡层或金层。多个卷带传输孔(sprocketholes)320设于该两导电支撑线370之内。该多个基板单元(例如图4所示的基板单元302a、302b)大致排成一列且位于该两导电支撑线370之间。根据本发明的保护线(例如图4所示的350、360)可以电性连接至该导电支撑线370。因此，在该封装构造传输的时产生的静电荷，可以由该保护线350经由该导电支撑线370而全部导引至卷带传输机器的绞练器，因此更有效保护该半导体芯片310不受静电效应的破坏。根据本发明的连接线(例如341、342、343、344)可以电性连接”未接垫”及”接地垫”及通过导电保护线350、导电支撑线370，将静电导致机台接地以避免累积过大的静电荷，破坏半导体芯片310。
此外，由于本发明的保护线350及连接线(341、342、343、344)，可以利用光刻技术与该基板的其它电路图案(例如导电引线与接垫)同时形成于该基板上，因此不需要额外的掩膜板设计。另一方面，因在IC电路结构的设计上不用考虑到消除静电荷，而是在其封装制程上解决了静电荷的问题，所以能大幅增加产品良率、缩短制造时程、降低制造成本。
虽然本发明已以前述较佳实施例揭示，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与修改。例如，虽然本发明针对用于液晶显示器的自动卷带接合(TAB)封装构造或COF封装构造详加讨论，然而本发明可应用于各式各样包含类似基板的封装构造，例如薄片球闸阵列(film BGA)的封装构造。因此本发明的保护范围视所述的申请专利范围所界定者为准。
Claims (14)
1.一种半导体封装构造，包含：
一基板，其具有多个基板单元，每一基板单元设有多个接垫，以及多个导电引线各连接至相对应的接垫；
多个半导体芯片，各设于该基板单元上，该半导体芯片通过该导电引线电性连接至该多个接垫；
以及多条导电保护线，各设于相邻的两基板单元之间，其中每一基板单元至少有一个接垫电性连接至该导电保护线。
2.如权利要求1所述的半导体封装构造，其中该多个接垫包含多个信号垫以及一接地垫，且该保护线电性连接至该接地垫。
3.如权利要求2所述的半导体封装构造，其中该多个接垫更包含一未接垫，且该保护线电性连接至该未接垫。
4.如权利要求1所述的半导体封装构造，其中该基板为一芯片软膜接合基板。
5.如权利要求1所述的半导体封装构造，其中该基板为一自动卷带接合封装基板。
6.如权利要求1所述的半导体封装构造，其中该基板为一薄膜型球栅阵列封装基板。
7.如权利要求1所述的半导体封装构造，其另包含两导电支撑线各设于该基板的相对两侧边用以增加该基板的机械强度，以及多个卷带传输孔设于该两导电支撑线之内，其中该多个基板单元排成一列且位于该两导电支撑线之间，且该多条保护线分别选择性电性连接至该些导电支撑线。
8.一种半导体封装构造，包含：
一基板，其具有多个基板单元，每一基板单元设有多个接垫，以及多个导电引线各连接至相对应的接垫；
多个半导体芯片，各设于该基板单元上，该半导体芯片通过该导电引线电性连接至该多个接垫；
以及一第一导电支撑线设于该基板的一侧边，其中每一基板单元至少有一个接垫电性连接至该第一导电支撑线。
9.如权利要求8所述的半导体封装构造，其中该多个接垫包含多个信号垫以及接地垫，且该保护线电性连接至该接地垫。
10.如权利要求8所述的半导体封装构造，其中该多个接垫还包含一个未接垫，且该保护线电性连接至该未接垫。
11.如权利要求8所述的半导体封装构造，其中该基板为一芯片软膜接合基板。
12.如权利要求8所述的半导体封装构造，其中该基板为一自动卷带接合封装基板。
13.如权利要求8所述的半导体封装构造，其中该基板为一薄膜型球栅阵列封装基板。
14.如权利要求8所述的半导体封装构造，其更包含一第二导电支撑线设于该基板的另一侧边，与该第一导电支撑线相对，其中每一基板单元至少有一个接垫电性连接至该第二导电支撑线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101232953A CN100345295C (zh) | 2003-12-22 | 2003-12-22 | 半导体封装构造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101232953A CN100345295C (zh) | 2003-12-22 | 2003-12-22 | 半导体封装构造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1632950A CN1632950A (zh) | 2005-06-29 |
| CN100345295C true CN100345295C (zh) | 2007-10-24 |
Family
ID=34844750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101232953A Expired - Lifetime CN100345295C (zh) | 2003-12-22 | 2003-12-22 | 半导体封装构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100345295C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102368471B (zh) * | 2011-09-14 | 2014-04-30 | 深圳市华星光电技术有限公司 | Lcd驱动芯片的cof封装方法与结构 |
| TWI510150B (zh) * | 2014-05-30 | 2015-11-21 | Chipmos Technologies Inc | 可撓性線路載板 |
| JP6649192B2 (ja) * | 2016-06-30 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の梱包方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1031446A (zh) * | 1987-07-16 | 1989-03-01 | 数字设备公司 | 用带式自动焊接法焊接的半导体芯片管壳 |
| JPH06258653A (ja) * | 1993-03-08 | 1994-09-16 | Hitachi Ltd | 液晶表示装置 |
| CN2202323Y (zh) * | 1993-07-22 | 1995-06-28 | 三星电管株式会社 | 具有抗静电结构的液晶显示装置 |
| JP2001358417A (ja) * | 2000-06-12 | 2001-12-26 | Nec Corp | フレキシブル配線基板及びその製造方法並びに表示装置 |
-
2003
- 2003-12-22 CN CNB2003101232953A patent/CN100345295C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1031446A (zh) * | 1987-07-16 | 1989-03-01 | 数字设备公司 | 用带式自动焊接法焊接的半导体芯片管壳 |
| JPH06258653A (ja) * | 1993-03-08 | 1994-09-16 | Hitachi Ltd | 液晶表示装置 |
| CN2202323Y (zh) * | 1993-07-22 | 1995-06-28 | 三星电管株式会社 | 具有抗静电结构的液晶显示装置 |
| JP2001358417A (ja) * | 2000-06-12 | 2001-12-26 | Nec Corp | フレキシブル配線基板及びその製造方法並びに表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1632950A (zh) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115066085B (zh) | 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备 | |
| KR100578954B1 (ko) | 반도체장치,그제조방법및실장방법 | |
| CN1184683C (zh) | 半导体器件和采用半导体器件的液晶模块 | |
| US7229850B2 (en) | Method of making assemblies having stacked semiconductor chips | |
| US20080055291A1 (en) | Chip film package and display panel assembly having the same | |
| US10699974B2 (en) | Film for package substrate, semiconductor package, display device, and methods of fabricating the film, the semiconductor package, the display device | |
| US8487441B2 (en) | Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging | |
| JP2006060128A (ja) | 半導体装置 | |
| CN1873967A (zh) | 布线基板、半导体装置及显示模块 | |
| US7193157B2 (en) | Flexible circuit board mounted with semiconductor chip and method for mounting semiconductor chip | |
| CN1591841A (zh) | 带式电路基板及使用该带式电路基板的半导体芯片封装 | |
| TWI803509B (zh) | 改善視覺外觀性及加工性的層壓石墨的膜上晶片型半導體封裝及其顯示設備 | |
| KR20020046966A (ko) | 반도체장치 및 그 제조방법 | |
| CN1893783A (zh) | 显示模块及其软性构装单元 | |
| CN1607663A (zh) | 带式电路衬底及使用该衬底的半导体芯片封装 | |
| CN101055862A (zh) | 布线基板及其制造方法和使用该布线基板的半导体器件 | |
| CN1206729C (zh) | 半导体装置及其制造方法、电路板和电子仪器 | |
| CN1292627C (zh) | 电路基板 | |
| CN1071493C (zh) | 一种tab带和使用该tab带的半导体器件 | |
| CN100345295C (zh) | 半导体封装构造 | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| KR20050017351A (ko) | 유연성 필름을 이용한 반도체 패키지 및 그 제조방법 | |
| US20190287931A1 (en) | Chip on film package | |
| KR101751390B1 (ko) | 연성 회로 기판 및 그 제조 방법 | |
| CN1671269A (zh) | 电路模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20071024 |