CN101055862A - 布线基板及其制造方法和使用该布线基板的半导体器件 - Google Patents

布线基板及其制造方法和使用该布线基板的半导体器件 Download PDF

Info

Publication number
CN101055862A
CN101055862A CNA2007100970347A CN200710097034A CN101055862A CN 101055862 A CN101055862 A CN 101055862A CN A2007100970347 A CNA2007100970347 A CN A2007100970347A CN 200710097034 A CN200710097034 A CN 200710097034A CN 101055862 A CN101055862 A CN 101055862A
Authority
CN
China
Prior art keywords
projected electrode
circuit board
conductor wiring
zone
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100970347A
Other languages
English (en)
Inventor
中村嘉文
下石坂望
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101055862A publication Critical patent/CN101055862A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供布线基板及其制造方法和使用该布线基板的半导体器件。布线基板(1)包括：绝缘性基材(10)；设置在绝缘性基材(10)上，并且在安装有半导体芯片的半导体安装区域(11)中排列配置的多条导体布线(12)；以及设置在各条导体布线(12)上的突起电极(13)；突起电极(13)包括用于安装半导体芯片的第一突起电极(13a)、以及用于调整第一突起电极(13a)的高度的第二突起电极(13b)，第二突起电极(13b)设置在至少一条导体布线(12)的除半导体安装区域(11)以外的区域。

Description

布线基板及其制造方法和使用该布线基板的半导体器件
技术领域
本发明涉及布线基板和使用该布线基板的半导体器件以及布线基板的制造方法。
背景技术
作为使用了带式布线基板的封装体模块的一种，已知COF(Chip OnFilm：薄膜上芯片)。COF具有如下结构：在柔软的绝缘性带式布线基板之上安装半导体芯片，用树脂密封该半导体芯片，从而保护安装部分。作为主要的元件，带式布线基板包含绝缘性的薄膜基材和在该薄膜基材表面上形成的多条导体布线。薄膜基材一般使用聚酰亚胺薄膜，导体布线使用铜布线。根据需要，在导体布线上形成金属镀敷覆膜或阻焊剂(solder resist)膜。
COF的主要用途是用于驱动液晶面板等显示面板的驱动用驱动器的安装。例如在(日本)特开2004-327936号公报中，记载了COF所使用的布线基板的一例。图8表示在(日本)特开2004-327936号公报中记载的带式布线基板的一例。图8是表示带式布线基板中的包含了半导体安装区域的主要部分区域的平面图。在图8中，101表示内引线，102表示突起电极，103表示半导体安装区域。
在上述结构的布线基板中，在布线基板中安装半导体芯片时，加热和加压、或施加超声波振动而进行半导体芯片侧的电极(未图示)和突起电极102的接合。这种接合中使用的突起电极102通过电解电镀法等而形成，其高度通常容易产生偏差。它被认为是在电解电镀时，距电极形成部分的电流供给源的距离的偏差、或导体布线宽度或突起电极尺寸等的偏差所引起。突起电极102的高度有偏差时，产生在与半导体芯片接合时不能接合的突起电极102，并发生断路不良。
发明内容
本发明提供能够减轻基板上所设置的接合用突起电极的高度偏差的布线基板及使用它的半导体器件和布线基板的制造方法。
本发明的布线基板包括：绝缘性基材；设置在所述绝缘性基材上，并且在安装有半导体芯片的半导体安装区域排列配置的多条导体布线；以及设置在各条所述导体布线上的突起电极，其特征在于，
所述突起电极包括用于安装所述半导体芯片的第一突起电极、以及用于调整所述第一突起电极的高度的第二突起电极，
所述第二突起电极设置在至少一条所述导体布线的除所述半导体安装区域以外的区域。
本发明的半导体器件是包括上述本发明的布线基板和安装在该半导体安装区域上的半导体芯片的半导体器件。
本发明的布线基板的制造方法的特征在于，包括以下步骤：
(i)形成多条导体布线，使得该多条导体布线排列设置在绝缘性基材上的安装有半导体芯片的半导体安装区域；
(ii)在所述绝缘性基材上的设置有所述导体布线的区域，形成光致抗蚀剂膜；
(iii)通过在所述光致抗蚀剂膜中形成开口部分，使所述导体布线的一部分在所述开口部分中露出；
(iV)对露出的所述导体布线的一部分施以金属镀敷，形成突起电极；以及
(V)除去所述光致抗蚀剂；
所述突起电极包括用于安装所述半导体芯片的第1突起电极和用于调整所述第1突起电极的高度的第2突起电极，
在至少一条所述导体布线的除所述半导体安装区域以外的区域，设置所述第2突起电极。
附图说明
图1A是本发明的第一实施方式的布线基板的剖面图，图1B是表示包含了图1A的布线基板的半导体安装区域的主要部分区域的平面图。
图2A～图2E是表示本发明的第一实施方式的布线基板的优选的制造方法的不同步骤平面图。
图3是表示本发明的第二实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。
图4是表示本发明的第三实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。
图5是表示本发明的第四实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。
图6是表示本发明的第五实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。
图7是本发明的第六实施方式的半导体器件的剖面图。
图8是表示以往的带式布线基板的包含半导体安装区域的主要部分区域的平面图。
具体实施方式
本发明的布线基板包括：绝缘性基材；设置在该绝缘性基材上，并且在安装有半导体芯片的半导体安装区域排列配置的多条导体布线；以及在这些各导体布线中所设置的突起电极。
绝缘性基材没有特别限定，但使用由聚酰亚胺等挠性材料构成的带式基材时，能够将本发明的布线基板作为可弯曲的布线基板来使用。再有，上述绝缘性基材的厚度例如为5～100μm左右。
导体布线例如由铜或铜合金等金属形成。导体布线的节距例如为10～100μm左右。而导体布线的高度及宽度例如分别为4～35μm及5～50μm左右。
各导体布线中所设置的突起电极包括：用于安装半导体芯片的第1突起电极；以及用于调整该第1突起电极的高度的第2突起电极。而且，该第2突起电极被设置在除了至少一条导体布线的半导体安装区域以外的区域中。
第1突起电极及第2突起电极例如由铜或金等金属构成，通过镀敷等手段而形成。第1突起电极的高度通常为1～20μm左右。第2突起电极设置在配置有在形成突起电极的步骤中容易相对变高的突起电极的导体布线上即可。例如，在通过电解电镀而形成突起电极的情况下，将其设置在电流容易集中的导体布线上即可。由此，电流被分散到第1突起电极和第2突起电极，所以设置了第2突起电极的导体布线上的第1突起电极的生长速度下降，能够使该第1突起电极的高度与其他导体布线上的第1突起电极的高度匹配。再有，第2突起电极的高度只要可减轻第1突起电极的高度的偏差就没有特别限定，例如为1～20μm左右。
本发明的半导体器件是包含上述本发明的布线基板和在该布线基板的半导体安装区域中安装的半导体芯片的半导体器件。根据本发明的半导体器件，由于使用上述本发明的布线基板，所以能够与用于接合半导体芯片的第1突起电极的高度匹配。由此，可以提高半导体芯片和第1突起电极之间的电连接可靠性。
本发明的布线基板的制造方法包括：(i)形成多条导体布线，使得该多条导体布线排列设置在绝缘性基材上的安装有半导体芯片的半导体安装区域；(ii)在所述绝缘性基材上的设置有所述导体布线的区域，形成光致抗蚀剂膜；(iii)通过在所述光致抗蚀剂膜中形成开口部分，使所述导体布线的一部分在所述开口部分中露出；(iV)对露出的所述导体布线的一部分施以金属镀敷，形成突起电极；以及(V)除去所述光致抗蚀剂；其特征在于，所述突起电极包括用于安装所述半导体芯片的第1突起电极和用于调整所述第1突起电极的高度的第2突起电极，在至少一条所述导体布线的除所述半导体安装区域以外的区域，设置所述第2突起电极。由此，能够与用于接合半导体芯片的第1突起电极的高度匹配，所以可以可靠地进行半导体芯片和第1突起电极之间的接合。
以下，一边参照附图一边说明本发明的实施方式。再有，在参照的附图中，有以相同的标号表示实质上具有同一功能的结构元件，省略重复的说明的情况。
(第1实施方式)
首先，参照图1A、图1B说明本发明的第1实施方式的布线基板。图1A是本发明的第1实施方式的布线基板的剖面图。而图1B是表示图1A的布线基板的包含半导体安装区域的主要区域的平面图。
如图1A、图1B所示，布线基板1包括：绝缘性基材10；设置在绝缘性基材10上，并且被排列配置在半导体安装区域11中的多条导体布线12；以及各导体布线12上所设置的突起电极13。
突起电极13包括：用于安装半导体芯片(未图示)的第1突起电极13a；以及用于调整第1突起电极13a的高度的第2突起电极13b。而且，如图1B所示，第2突起电极13b被设置在除了一部分导体布线12的半导体安装区域11以外的区域中。由此，例如在通过电解电镀而形成突起电极13时，电流被分散到第1突起电极13a和第2突起电极13b。因此，在设置了第2突起电极13b的导体布线12为电流容易集中的导体布线的情况下，该导体布线12上的第1突起电极13a的生长速度比以往下降。由此，能够使该第1突起电极13a的高度与其他导体布线12上的第1突起电极13a的高度匹配。此外，第2突起电极13b被设置在除了半导体安装区域11以外的区域中，所以在安装半导体芯片时，第2突起电极13b并不妨碍接合。
接着，参照图2A～图2E说明上述布线基板1的制造方法。图2A～图2E是表示布线基板1的优选的制造方法的不同步骤剖面图。
首先，如图2A所示，在绝缘性基材10上形成导体材料构成的导体布线12。作为导体布线12的形成方法，例如可以使用蚀刻法或半添加法等手段。作为导体布线12的材料，优选使用以铜、银、铝、锡、钯、镍、金等作为主要成分的材料。
接着，如图2B所示，在绝缘性基材10上的设置了导体布线12的区域中形成光致抗蚀剂膜15。作为光致抗蚀剂膜15的形成方法，一般有对片状的光致抗蚀剂膜15进行热压接的方法、涂敷液状的光致抗蚀剂而形成光致抗蚀剂膜15的方法等。光致抗蚀剂膜15的材料没有特别限定，可以是负型，也可以是正型。光致抗蚀剂膜15的厚度最好是比第1突起电极13a的厚度(高度)厚。例如，比第1突起电极13a的厚度厚2～10μm左右即可。
接着，如图2C所示，通过光刻法，在形成突起电极13的区域内形成开口部分15a。此时，形成开口部分15a，以使导体布线12的一部分露出。这时，对于与形成第1突起电极13a的区域相当的开口部分15a的图形，跨越相邻的导体布线12地连续开口也没有关系。此外，在与形成第2突起电极13b的区域相当的开口部分15a中，形成在半导体安装区域11(参照图1B)之外。考虑到通过光刻法形成开口部分15a时的光掩模的位置对准精度，最好是将与形成第2突起电极13b的区域相当的开口部分15a和与其相邻的导体布线12之间的间隔扩大。
接着，如图2D所示，通过电解电镀法，在开口部分15a(参照图2C)内形成突起电极13(第1及第2突起电极13a、13b)。在进行电解电镀的情况下，需要用于供给电的布线，但即使根据该布线的位置等也有可能对第1突起电极13a的高度产生影响，所以对于第2突起电极13b的尺寸(即，与形成第2突起电极13b的区域相当的开口部分15a的尺寸)，需要考虑上述影响而进行调整。再有，在以往的布线基板中，突起电极的高度的标准偏差(σ)为1.4μm左右，而根据本发明，能够将标准偏差(σ)改善至0.8μm左右。
接着，例如使用碱类或有机类的药液来除去光致抗蚀剂膜15，获得图2E所示的布线基板1。再有，虽然未图示，但其后也可以形成用于保护规定的区域的阻焊剂膜。此外，为了保护导体布线12的最表面，也可以在导体布线12上形成镀金膜。
(第2实施方式)
下面，参照图3说明本发明的第2实施方式的布线基板。图3是表示第2实施方式的布线基板的包含了半导体安装区域的主要部分区域的平面图。
如图3所示，在布线基板2中存在导体布线12的节距稀疏的区域和密集的区域，在稀疏区域中配置的导体布线12a上设有第2突起电极13b。在用电解电镀形成突起电极13时，在节距稀疏的区域中，因镀液的流动差而比其他区域容易流入新的镀液。因此存在如下趋势：节距稀疏的区域的第1突起电极13a的高度变高。在这样的情况下，如上述那样，将第2导体布线13b设置在被配置在稀疏的区域中的导体布线12a上时，镀液被分散到第1突起电极13a和第2突起电极13b。由此，可以使节距稀疏的区域的第1突起电极13a的高度与其他区域的第1突起电极13a的高度匹配。
此外，在布线基板2的一部分导体布线12中，设置两个第2突起电极13b。这样，在本发明中，在因导体布线12的设计而对能够配置第2突起电极13b的区域的尺寸等有限制的情况下，也可以分割配置第2突起电极13b。再有，对于布线基板2的制造方法来说，在上述图2A～图2E所示的制造方法中，仅图2A的导体布线12的配置图形和图2C的开口部分15a的配置图形有所不同，能够通过同样的步骤来制造，所以省略其说明。
(第3实施方式)
下面，参照图4说明本发明的第3实施方式的布线基板。图4是表示第3实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。
如图4所示，在布线基板3中，在一部分导体布线12(导体布线12b)中设有两个第1突起电极13a。这样，在存在具有两个以上用于半导体连接的第1突起电极13a的导体布线12的情况下，该导体布线12上的第1突起电极13a有比其他导体布线12上的第1突起电极13a的高度低的趋势。为了补偿这种情况下的第1突起电极13a的高度，在布线基板3中，在各个导体布线12上设有相同数的突起电极13(第1及第2突起电极13a、13b)。由此，可以使第1突起电极13a的高度一致。再有，对于布线基板3的制造方法来说，在上述图2A～图2E所示的制造方法中，仅图2A的导体布线12的配置图形和图2C的开口部分15a的配置图形有所不同，能够通过同样的步骤来制造，所以省略其说明。
(第4实施方式)
下面，参照图5说明本发明的第4实施方式的布线基板。图5是表示第4实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。
如图5所示，在布线基板4中，第2突起电极13b被设置在区域40的外侧的区域中，区域40配置有包含半导体芯片的封装体(未图示)。通过具有上述结构，第2突起电极13b不会成为配置封装体时的妨碍。再有，对于布线基板4的制造方法来说，可以根据与上述图2A～图2E所示的制造方法同样的步骤来制造，所以省略其说明。
(第5实施方式)
下面，参照图6说明本发明的第5实施方式的布线基板。图6是表示第5实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。
如图6所示，在布线基板5中，第2突起电极13b被设置由阻焊剂膜(未图示)覆盖的区域50中。通过具有上述结构，在使用布线基板5形成了半导体器件时第2突起电极13b不露出，所以第2突起电极13b不会成为将上述半导体器件安装在玻璃基板等时的妨碍。再有，对于布线基板5的制造方法来说，可以根据与上述图2A～图2E所示的制造方法同样的步骤来制造，所以省略其说明。
(第6实施方式)
下面，参照图7说明本发明的第6实施方式的半导体器件。图7是第6实施方式的半导体器件的剖面图。再有，第6实施方式的半导体器件是使用了上述布线基板1(参照图1A、图1B)的半导体器件。
如图7所示，半导体器件6包括：布线基板1；以及在布线基板1的第1突起电极13a上所安装的半导体芯片60。半导体器件6使用本发明的一实施方式的布线基板1，所以能够与用于接合半导体芯片60的第1突起电极13a的高度匹配。由此，能够提高半导体芯片60和第1突起电极13a之间的电连接可靠性。再有，在图7中，61表示半导体芯片60的电极焊盘，62表示阻焊剂膜，63表示用于保护半导体芯片60的表面的表面保护膜，64表示用于保护的密封树脂。
如以上说明那样，根据本发明的布线基板及其制造方法，包含用于调整接合用突起电极(第1突起电极)的高度偏差的第2突起电极，所以能够可靠地进行半导体芯片和第1突起电极之间的接合。此外，根据本发明的半导体器件，使用上述本发明的布线基板，所以能够提高半导体芯片和第1突起电极之间的电连接可靠性。

Claims (16)

1.一种布线基板，其特征在于，
包括：绝缘性基材；设置在所述绝缘性基材上，并且在安装有半导体芯片的半导体安装区域排列配置的多条导体布线；以及设置在各条所述导体布线上的突起电极，
所述突起电极包括用于安装所述半导体芯片的第一突起电极、以及用于调整所述第一突起电极的高度的第二突起电极，
所述第二突起电极设置在至少一条所述导体布线的除所述半导体安装区域以外的区域。
2.如权利要求1所述的布线基板，其中，
在所述绝缘性基材上，存在所述导体布线的节距稀疏的区域和密集的区域，
在所述稀疏的区域配置的至少一条所述导体布线上，设置有所述第二突起电极。
3.如权利要求1所述的布线基板，其中，所述突起电极设置了与所述导体布线分别相同的数量。
4.如权利要求1所述的布线基板，其中，所述第二突起电极设置在除配置有包含所述半导体芯片的封装体的区域以外的区域。
5.如权利要求1所述的布线基板，其中，在至少一条所述导体布线上设置多个所述第二突起电极。
6.如权利要求1所述的布线基板，其中，所述第二突起电极被设置在由阻焊剂膜覆盖的区域中。
7.如权利要求1所述的布线基板，其中，所述绝缘性基材是由挠性材料组成的带式基材。
8.一种半导体器件，其特征在于，包括权利要求1所述的布线基板、以及安装在所述布线基板的半导体安装区域内的半导体芯片。
9.一种布线基板的制造方法，其特征在于，包括以下步骤：
(i)形成多条导体布线，使得该多条导体布线排列设置在绝缘性基材上的安装有半导体芯片的半导体安装区域；
(ii)在所述绝缘性基材上的设置有所述导体布线的区域，形成光致抗蚀剂膜；
(iii)通过在所述光致抗蚀剂膜中形成开口部分，使所述导体布线的一部分在所述开口部分中露出；
(iV)对露出的所述导体布线的一部分施以金属镀敷，形成突起电极；以及
(V)除去所述光致抗蚀剂；
所述突起电极包括用于安装所述半导体芯片的第1突起电极和用于调整所述第1突起电极的高度的第2突起电极，
在至少一条所述导体布线的除所述半导体安装区域以外的区域，设置所述第2突起电极。
10.如权利要求9所述的布线基板的制造方法，其中，在所述(V)步骤之后，形成用于对所述绝缘性基材上的规定的区域进行保护的阻焊剂膜。
11.如权利要求9所述的布线基板的制造方法，其中，在所述(iV)步骤中，以电解电镀法设置所述突起电极。
12.如权利要求9所述的布线基板的制造方法，其中，在所述导体布线上分别设置相同数量的所述突起电极。
13.如权利要求9所述的布线基板的制造方法，其中，在除配置有包含所述半导体芯片的封装体的区域以外的区域，设置所述第2突起电极。
14.如权利要求9所述的布线基板的制造方法，其中，在至少一条所述导体布线上设置多个所述第2突起电极。
15.如权利要求9所述的布线基板的制造方法，其中，在被阻焊剂膜覆盖的区域设置所述第2突起电极。
16.如权利要求9所述的布线基板的制造方法，其中，所述绝缘性基材是由挠性材料构成的带式基材。
CNA2007100970347A 2006-04-12 2007-04-12 布线基板及其制造方法和使用该布线基板的半导体器件 Pending CN101055862A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP110023/2006 2006-04-12
JP2006110023A JP4773864B2 (ja) 2006-04-12 2006-04-12 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN101055862A true CN101055862A (zh) 2007-10-17

Family

ID=38604084

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100970347A Pending CN101055862A (zh) 2006-04-12 2007-04-12 布线基板及其制造方法和使用该布线基板的半导体器件

Country Status (3)

Country Link
US (1) US7508073B2 (zh)
JP (1) JP4773864B2 (zh)
CN (1) CN101055862A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102914890A (zh) * 2011-07-21 2013-02-06 三星显示有限公司 柔性电路板
CN104216149A (zh) * 2014-09-30 2014-12-17 南京中电熊猫液晶显示科技有限公司 一种具有修补线结构的液晶显示面板
CN106952883A (zh) * 2012-03-27 2017-07-14 联发科技股份有限公司 半导体封装

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633588B2 (en) * 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
DE102012007074A1 (de) * 2012-04-11 2013-10-17 Johnson Electric Germany GmbH & Co. KG Elektrisches Bauteil mit wenigstens einem flexiblen Trägermaterial und Verfahren zur Anordnung einzelner Metallkörper auf den Leiterbahnen eines flexiblen Trägermaterials
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618226B2 (ja) * 1989-01-09 1994-03-09 株式会社ソニックス バンプ付きフィルムキャリア及びその製造方法
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
CN1148793C (zh) * 1996-10-22 2004-05-05 精工爱普生株式会社 薄膜载带、半导体装置和组件、及其制法、封装基板和电子设备
JPH11268324A (ja) * 1998-03-25 1999-10-05 Brother Ind Ltd 電極基板とその製造方法
JP3120848B2 (ja) * 1999-03-17 2000-12-25 カシオ計算機株式会社 半導体装置の製造方法
JP2000349196A (ja) * 1999-06-08 2000-12-15 Sumitomo Metal Electronics Devices Inc 電子部品の電解めっき方法および電子部品の製造方法
US6483190B1 (en) * 1999-10-20 2002-11-19 Fujitsu Limited Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
JP4096778B2 (ja) * 2003-03-25 2008-06-04 沖電気工業株式会社 マルチチップパッケージ
JP3565835B1 (ja) 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP4506168B2 (ja) * 2003-12-24 2010-07-21 カシオ計算機株式会社 半導体装置およびその実装構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102914890A (zh) * 2011-07-21 2013-02-06 三星显示有限公司 柔性电路板
CN102914890B (zh) * 2011-07-21 2017-06-09 三星显示有限公司 柔性电路板
CN106952883A (zh) * 2012-03-27 2017-07-14 联发科技股份有限公司 半导体封装
US10553526B2 (en) 2012-03-27 2020-02-04 Mediatek Inc. Semiconductor package
CN104216149A (zh) * 2014-09-30 2014-12-17 南京中电熊猫液晶显示科技有限公司 一种具有修补线结构的液晶显示面板
CN104216149B (zh) * 2014-09-30 2017-03-22 南京中电熊猫液晶显示科技有限公司 一种具有修补线结构的液晶显示面板

Also Published As

Publication number Publication date
JP4773864B2 (ja) 2011-09-14
JP2007287743A (ja) 2007-11-01
US7508073B2 (en) 2009-03-24
US20070241462A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
KR102665438B1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
US10912192B2 (en) Flexible circuit board, COF module and electronic device comprising the same
CN1127764C (zh) 布线部件和备有该布线部件的引线框
CN1184683C (zh) 半导体器件和采用半导体器件的液晶模块
CN1246899C (zh) 半导体装置
CN1873967A (zh) 布线基板、半导体装置及显示模块
CN101055862A (zh) 布线基板及其制造方法和使用该布线基板的半导体器件
CN1945817A (zh) 半导体器件及其制造方法
CN1638103A (zh) 具有减小尺寸带基薄膜的带型电路衬底
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
JP4344766B2 (ja) ソースドライバ、ソースドライバの製造方法、および液晶モジュール
JP2012164846A (ja) 半導体装置、半導体装置の製造方法、及び表示装置
CN1585591A (zh) 半导体芯片安装用挠性布线基板及半导体芯片的安装方法
CN114501772B (zh) 柔性印刷电路板、包括其的cof模块和电子设备
CN1585125A (zh) 电路装置
CN1433073A (zh) 半导体装置及其制造方法、电路板和电子仪器
KR20220054102A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
CN1725462A (zh) 半导体器件及半导体器件的制造方法
CN1317750C (zh) 布线基板及其制造方法、半导体装置以及电子机器
CN1812080A (zh) 覆晶构装的装置
CN100336207C (zh) 半导体装置及其制造方法
CN1602144A (zh) 向印刷布线基板安装晶片的方法
CN1684253A (zh) 半导体器件的凸点结构和制造方法
KR20230028009A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
CN1606160A (zh) 半导体装置及其制造方法、电路基板以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071017